CN116166429B - 多安全芯片的通道属性确定方法及安全芯片装置 - Google Patents

多安全芯片的通道属性确定方法及安全芯片装置 Download PDF

Info

Publication number
CN116166429B
CN116166429B CN202310080532.XA CN202310080532A CN116166429B CN 116166429 B CN116166429 B CN 116166429B CN 202310080532 A CN202310080532 A CN 202310080532A CN 116166429 B CN116166429 B CN 116166429B
Authority
CN
China
Prior art keywords
channel
data processing
processing task
security chip
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310080532.XA
Other languages
English (en)
Other versions
CN116166429A (zh
Inventor
董文强
李�杰
张子桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Wise Security Technology Co Ltd
Original Assignee
Guangzhou Wise Security Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Wise Security Technology Co Ltd filed Critical Guangzhou Wise Security Technology Co Ltd
Priority to CN202310080532.XA priority Critical patent/CN116166429B/zh
Publication of CN116166429A publication Critical patent/CN116166429A/zh
Application granted granted Critical
Publication of CN116166429B publication Critical patent/CN116166429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)

Abstract

本申请公开了一种多安全芯片的通道属性确定方法、安全芯片装置、设备及介质，本申请属于通信技术领域。该方法包括：获取各通道连接的安全芯片的功能参数；根据功能参数，确定关联数据表中的各表项；根据各表项确定数据表的形式，生成初始数据表；将各通道的通道ID与功能参数添加至初始数据表中，得到通道属性表。本方案，通过预先建立通道属性表，可以在主芯片接收到数据后在通道属性表直接查询到使用通道，提高了数据处理效率，避免以往需要将安全芯片功能全部遍历后才能确定使用通道而造成的查询时间过长，数据处理过慢以及用户体验不佳的问题。

Description

多安全芯片的通道属性确定方法及安全芯片装置
技术领域
本申请属于通信技术领域，具体涉及一种多安全芯片的通道属性确定方法、安全芯片装置、设备及介质。
背景技术
人类已进入信息时代，信息化离不开数据的传输。随着社会经济的发展，数据通信已成为信息传递的重要手段。随着通信技术的不断进步，信息化社会对通信中数据传输的要求不断提高，其中，数据传输的安全性也成为了人们最关注的的问题之一。
如今在通信过程中通常使用安全芯片进行加密，由于不同安全芯片包含的功能不同，因此首先需要查询安全芯片包含的功能，其中，安全芯片需要通过通道与主控芯片连接。现有技术中，在使用安全芯片中首先需要遍历所有安全芯片的功能，在确定使用的安全芯片后，通过安全芯片与主控芯片连接的通道将上位机产生的请求报文发送给安全芯片，供安全芯片进行加密后基于加密后的数据内容与外界进行交互。
但现有技术中在使用安全芯片时，需要将所有安全芯片功能进行遍历，以查询所需安全芯片。进一步的，会存在查询时间过长进而导致安全芯片加解密效率低的问题。
发明内容
本申请实施例的提供一种多安全芯片的通道属性确定方法、安全芯片装置、设备及介质，解决了现有技术中因使用安全芯片前进行安全芯片功能的遍历而导致的查询时间过长进而导致安全芯片加解密效率低的问题。通过多安全芯片的通道属性确定方法，通过预先建立通道属性表，可以在主芯片接收到数据后在通道属性表直接查询到使用通道，提高了数据处理效率，避免以往需要将安全芯片功能全部遍历后才能确定使用通道而造成的查询时间过长，数据处理过慢以及用户体验不佳的问题。
第一方面，本申请实施例提供了一种多安全芯片的通道属性确定方法，所述方法由主芯片执行；所述主芯片通过SPI通道或者通过PCIE通道与至少两个安全芯片连接；所述方法包括：
获取各通道连接的安全芯片的功能参数；其中，所述功能参数包括安全芯片支持的加解密算法参数以及芯片包含的功能模块数据，所述功能模块数据包括存储功能模块、算法管理功能模块以及加密硬盘分区功能模块中的至少一种；
根据所述功能参数，确定关联数据表中的各表项；其中，所述表项包括通道编号、加解密算法以及支持功能模块；
根据各表项确定数据表的形式，以生成初始数据表；
将各通道的通道ID与所述功能参数添加至所述初始数据表中，得到通道属性表。
进一步的，在得到通道属性表之后，所述方法还包括：
接收数据处理任务；
对所述数据处理任务进行解析，确定所述数据处理任务所需的加解密算法和所需功能；
根据所述所需的加解密算法和所需功能，确定目标通道；
将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务。
进一步的，在确定目标通道之后，所述方法还包括：
确定所述目标通道的个数；
若目标通道为至少两个，则根据各通道所连接的安全芯片的负载量，从至少两个目标通道中确定一个为执行通道；
相应的，将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务，包括：
将所述数据处理任务分配至所述执行通道对应的安全芯片，以执行所述数据处理任务。
进一步的，在确定目标通道之后，所述方法还包括：
若通过任意一个通道均无法满足所述所需的加解密算法和所需功能，则确定以至少两个通道构成的组合通道；
确定组合通道中各成员通道的执行顺序；
相应的，将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务，包括：
将所述数据处理任务按照各成员通道的执行顺序分配至所述成员通道对应的安全芯片，以执行所述数据处理任务。
进一步的，将所述数据处理任务按照各成员通道的执行顺序分配至所述成员通道对应的安全芯片，包括：
按照各成员通道的执行顺序，以及各成员通道的执行子任务，生成指令信息；
将所述数据处理任务以及所述指令信息分配至一成员通道对应的第一安全芯片，接收所述第一安全芯片的反馈结果；
将所述第一安全芯片的反馈结果以及所述指令信息分配至另一成员通道对应的第二安全芯片，接收所述第二安全芯片的反馈结果，直至所有的成员通道对应的安全芯片都处理完成，得到所述数据处理任务的最终结果。
第二方面，本申请实施例提供了一种安全芯片装置，所述装置配置于主芯片；所述主芯片通过SPI通道或者通过PCIE通道与至少两个安全芯片连接；所述装置包括：
获取模块，用于获取各通道连接的安全芯片的功能参数；其中，所述功能参数包括安全芯片支持的加解密算法参数以及芯片包含的功能模块数据，所述功能模块数据包括存储功能模块、算法管理功能模块以及加密硬盘分区功能模块中的至少一种；
确定模块，用于根据所述功能参数，确定关联数据表中的各表项；其中，所述表项包括通道编号、加解密算法以及支持功能模块；
生成模块，用于根据各表项确定数据表的形式，以生成初始数据表；
添加模块，用于将各通道的通道ID与所述功能参数添加至所述初始数据表中，得到通道属性表。
进一步的，所述装置还包括解析模块，所述解析模块用于：
接收数据处理任务；
对所述数据处理任务进行解析，确定所述数据处理任务所需的加解密算法和所需功能；
根据所述所需的加解密算法和所需功能，确定目标通道；
将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务。
进一步的，所述装置还包括目标通道确定模块，所述目标通道确定模块用于：
确定所述目标通道的个数；
若目标通道为至少两个，则根据各通道所连接的安全芯片的负载量，从至少两个目标通道中确定一个为执行通道；
相应的，将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务，包括：
将所述数据处理任务分配至所述执行通道对应的安全芯片，以执行所述数据处理任务。
第三方面，本申请实施例提供了一种电子设备，该电子设备包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如第一方面所述的多安全芯片的通道属性确定方法的步骤。
第四方面，本申请实施例提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第一方面所述的多安全芯片的通道属性确定方法的步骤。
在本申请实施例中，获取各通道连接的安全芯片的功能参数；其中，所述功能参数包括安全芯片支持的加解密算法参数以及芯片包含的功能模块数据，所述功能模块数据包括存储功能模块、算法管理功能模块以及加密硬盘分区功能模块中的至少一种；根据所述功能参数，确定关联数据表中的各表项；其中，所述表项包括通道编号、加解密算法以及支持功能模块；根据各表项确定数据表的形式，以生成初始数据表；将各通道的通道ID与所述功能参数添加至所述初始数据表中，得到通道属性表。通过上述多安全芯片的通道属性确定方法，通过预先建立通道属性表，可以在主芯片接收到数据后在通道属性表直接查询到使用通道，提高了数据处理效率，避免以往需要将安全芯片功能全部遍历后才能确定使用通道而造成的查询时间过长，数据处理过慢以及用户体验不佳的问题。
附图说明
图1是本申请实施例一提供的多安全芯片的通道属性确定方法的流程示意图；
图2是本申请实施例二提供的多安全芯片的通道属性确定方法的流程示意图；
图3是本申请实施例三提供的安全芯片装置的结构示意图；
图4是本申请实施例四提供的电子设备的结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面结合附图对本申请具体实施例作进一步的详细描述。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的多安全芯片的通道属性确定方法、安全芯片装置、设备及介质进行详细地说明。
实施例一
图1是本申请实施例一提供的多安全芯片的通道属性确定方法的流程示意图。所述方法由主芯片执行；所述主芯片通过SPI通道或者通过PCIE通道与至少两个安全芯片连接；如图1所示，具体包括如下步骤：
S101获取各通道连接的安全芯片的功能参数；其中，所述功能参数包括安全芯片支持的加解密算法参数以及芯片包含的功能模块数据，所述功能模块数据包括存储功能模块、算法管理功能模块以及加密硬盘分区功能模块中的至少一种。
首先，本方案的使用场景可以是主芯片根据安全芯片包含的功能确定对应通道的属性的场景。
基于上述使用场景，可以理解的，本申请的执行主体可以是主芯片，此处不做过多的限定。
本方案中，所述方法由主芯片执行；所述主芯片通过SPI通道或者通过PCIE通道与至少两个安全芯片连接。
主芯片可以是主板或者硬盘的核心组成部分，是联系各个设备之间的桥梁，也是控制设备运行工作的大脑。本方案中，当需要对数据进行加密时，首先将此数据传输到主芯片，主芯片接收到数据后查询并分配对应的通道以及安全芯片对数据进行加密。
安全芯片相当于可信任平台模块，可以是一个可独立进行密钥生成、加解密的装置，内部拥有独立的处理器和存储单元，可存储密钥和特征数据，为电脑提供加密和安全认证服务。用安全芯片进行加密，密钥被存储在硬件中，被窃的数据无法解密，从而保护商业隐私和数据安全。
安全芯片相当于一个“保险柜”，最重要的密码数据都存储于安全芯片中，安全芯片通过SMB(System Management Bus，系统管理总线)与笔记本的主处理器和BIOS(BasicInput Output System，基本输入输出系统)芯片进行通信，然后配合管理软件完成各种安全保护工作。根据安全芯片的原理，由于密码数据只能输出，而不能输入，这样加密和解密的运算在安全芯片内部完成，并且只是将结果输出到上层，避免了密码被破解的机会。
SPI通道可以是主芯片向安全芯片传输数据时所使用的通道。SPI是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，越来越多的芯片集成了这种通信协议。通常由一个主模块和一个或多个从模块组成，主模块选择一个从模块进行同步通信，从而完成数据的交换。
PCIE通道也可以是主芯片向安全芯片传输数据时所使用的通道。PCIE属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量等功能。PCIE相对于SPI处理数据更快，可以处理更大数据量。
主芯片可以通过SPI通道以及PCIE通道与安全芯片进行连接以进行数据交互。
本方案中，加解密算法参数可以是此安全芯片支持的加解密算法名称，由于安全芯片可以支持一个或多个加解密算法，则在使用安全芯片前首先需要获得此安全芯片对应的加解密算法参数，并根据加解密数据需要使用的算法确定对应安全芯片。例如，可以包括对称加密算法(对称加密算法使用同一个密匙加密和解密，速度快，适合给大量数据加密)以及非对称加密算法(非对称加密算法使用公钥加密，私钥解密，私钥签名，公钥验签。安全性高，私钥留一方保管，不要外泄，公钥交给请求方)，对称加密算法包括DES算法(密钥长度可为128、192、256位也就是16字节、24字节以及32字节，DES是一种分组加密技术)以及AES算法(密钥长度64位，也就是8字节，相比较有更高速度和资源使用效率，高级加密标准，是下一代的加密算法标准，速度快，安全级别高)；非对称加密算法包括RSA算法(是一个支持变长密钥的公共密钥算法，需要加密的文件块的长度也是可变的)、Elgamal算法、背包算法、Rabin、DSA算法(数字签名算法，是一种标准的DSS，其中，DSS为数字签名标准)、Ecc算法(椭圆曲线密码编码学，ECC和RSA相比，相同的密钥长度，其抗攻击性要强很多倍。计算量小，处理速度快。ECC总的速度比RSA、DSA要快得多，存储空间占用小)
存储功能模块可以是用来存储数据的存储单元，若待处理数据是需要存储的数据，则使用此功能模块进行数据存储，方便用户下次使用时可以直接调用。
算法管理功能模块可以是用来生成新算法的模块，当加解密算法在使用一段时间后需要进行算法更新，可以预先设置自动更新时间，例如可以设置为一周。每周都会通过算法管理功能模块对当前安全芯片使用的算法进行算法更新，防止因外界攻击造成数据丢失等问题。
加密硬盘分区模块可以是对硬盘进行加密保护的模块，例如，电脑中将硬盘分为多个区域，一般分为4-5个区域，分别为C盘、D盘、E盘以及F盘等，加密硬盘分区模块可以分别对这些区域进行加密，例如设置密码等加密方式，还可以对硬盘内某个文件夹进行加密保护，以此保证硬盘内数据安全。
当用户通过智能设备或车辆进行交互产生待处理数据后，待处理数据首先会传输到主芯片进行处理，主芯片接收到待处理数据后，首先获取各通道连接的安全芯片的功能参数，即查询各通道对应的安全芯片支持的加解密算法参数以及芯片包含的功能模块数据，以便后续根据待处理数据的类型确定使用的安全芯片，即根据待处理数据需要使用的加解密算法参数以及需要使用的功能确定处理的安全芯片。
S102，根据所述功能参数，确定关联数据表中的各表项；其中，所述表项包括通道编号、加解密算法以及支持功能模块。
关联数据表可以是预先存储的用来记录SPI通道或者PCIE通道的通道编号与对应的安全芯片包含的加解密算法以及支持功能模块的数据库表。例如，SPI通道号可以用数字的形式进行表示，PCIE通道号可以用数字以及字母的形式进行表示。例如，SPI通道号可以用1001，1002等进行表示，PCIE通道号可以用a001，a002等进行表示。
由于关联数据表的表项包括通道编号、加解密算法以及支持功能模块，所以在查询到安全芯片对应的加解密算法以及支持功能模块后，查询此安全芯片对应的通道编号，然后将对应的数据填入关联数据表中，最后进行存储。例如，若SPI通道号为1001，对应的加解密算法为RSA算法，支持功能模块为算法管理功能模块，则此SPI通道以及对应的安全芯片在管理数据表中可以表示为1001-RSA算法-算法管理功能模块。
S103，根据各表项确定数据表的形式，以生成初始数据表。
数据表的形式可以是当前数据表包含的列数、行数以及内容，例如，关联数据表的表项包括通道编号、加解密算法以及支持功能模块，此数据表行数为三行；列数需要根据通道编号确定，即存在多少个通道数据表内就包含多少行；内容为通道编号、加解密算法以及支持功能模块对应的内容。初始数据表可以是仅创建数据表对应字段，即通道编号字段、加解密算法字段以及支持功能模块字段，而未填写数据的数据表。
S104，将各通道的通道ID与所述功能参数添加至所述初始数据表中，得到通道属性表。
通道ID即通道编号，SPI通道编号为纯数字形式；PCIE通道编号为数字以及字母相结合的形式。
初始数据表创建完成后需要向数据表中添加内容，即添加通道ID与功能参数的内容。例如，PCIE通道ID为a001，对应的加解密算法为背包算法，支持功能模块为存储功能模块以及算法管理功能模块，则在初始数据库表内存在一行数据内容为：通道ID内容为a001，加解密算法内容为背包算法，支持功能模块内容为存储功能模块以及算法管理功能模块的数据。最后将所有通道以及对应的安全芯片全部统计完毕并将对应内容填入到初始数据表中后进行存储自动生成通道属性表。
本实施例所提供的技术方案，获取各通道连接的安全芯片的功能参数；其中，所述功能参数包括安全芯片支持的加解密算法参数以及芯片包含的功能模块数据，所述功能模块数据包括存储功能模块、算法管理功能模块以及加密硬盘分区功能模块中的至少一种；根据所述功能参数，确定关联数据表中的各表项；其中，所述表项包括通道编号、加解密算法以及支持功能模块；根据各表项确定数据表的形式，以生成初始数据表；将各通道的通道ID与所述功能参数添加至所述初始数据表中，得到通道属性表。通过上述多安全芯片的通道属性确定方法，通过预先建立通道属性表，可以在主芯片接收到数据后在通道属性表直接查询到使用通道，提高了数据处理效率，避免以往需要将安全芯片功能全部遍历后才能确定使用通道而造成的查询时间过长，数据处理过慢以及用户体验不佳的问题。
实施例二
图2是本申请实施例二提供的多安全芯片的通道属性确定方法的流程示意图，如图2所示，具体方法包括如下步骤：
S201，获取各通道连接的安全芯片的功能参数；其中，所述功能参数包括安全芯片支持的加解密算法参数以及芯片包含的功能模块数据，所述功能模块数据包括存储功能模块、算法管理功能模块以及加密硬盘分区功能模块中的至少一种。
S202，根据所述功能参数，确定关联数据表中的各表项；其中，所述表项包括通道编号、加解密算法以及支持功能模块。
S203，根据各表项确定数据表的形式，以生成初始数据表。
S204，将各通道的通道ID与所述功能参数添加至所述初始数据表中，得到通道属性表。
S205，接收数据处理任务。
数据处理任务可以是用户通过智能设备或车辆等发出指令时产生的待处理数据，待处理数据可以包含不同的任务类型，可以包括存储类型、查询类型、交互类型以及更改类型等。例如，当用户通过手机向其他设备发出连接指令时，此指令需要通过安全芯片加密才能传输到另一个设备，这样可以避免发出指令时受到外界攻击而无法进行连接的问题。当通过手机存储登录密码等信息时，要对此密码进行加密后才能进行存储。当用户通过车辆与外界进行交互时，例如当用户在等红灯时想知道红灯的持续时长，则可以通过点击中控屏发出“获得红灯持续时长”的指令，此指令需要通过安全芯片加密后才能进行传输，可以保证点对点的私密通信。
当用户通过智能设备或车辆等发出指令产生数据处理任务后，首先会传输到主芯片进行处理，供主芯片接收此数据处理任务。
S206，对所述数据处理任务进行解析，确定所述数据处理任务所需的加解密算法和所需功能。
加解密算法可以是数据处理任务所需使用的加解密算法名称；所需功能可以是数据处理任务所需使用的功能模块。
主芯片接收到数据处理任务后，由于产生数据处理任务时的格式可能与主芯片可识别的数据格式不同，因此主芯片可以对数据处理任务进行解析，即翻译为主芯片可识别的格式。解析完成后，由于数据处理任务可以包含多种信息，例如加解密算法、所需功能、指令编号信息、设备编号信息以及指令内容等，主芯片会识别数据处理任务所需的加解密算法和所需功能，即查询后确定数据处理任务所需的加解密算法和所需功能。
S207，根据所述所需的加解密算法和所需功能，确定目标通道。
目标通道可以是数据处理任务所需使用的SPI通道或者PCIE通道。
当确定所需的加解密算法和所需功能后，主芯片会查询通道属性表中包含数据处理任务所需的加解密算法和所需功能的安全芯片以及对应通道，并根据此通道ID确定目标通道。
在上述技术方案的基础上，可选的，在确定目标通道之后，所述方法还包括：
确定所述目标通道的个数；
若目标通道为至少两个，则根据各通道所连接的安全芯片的负载量，从至少两个目标通道中确定一个为执行通道；
相应的，将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务，包括：
将所述数据处理任务分配至所述执行通道对应的安全芯片，以执行所述数据处理任务。
本方案中，目标通道的个数可以是能够处理数据处理任务的通道个数，是根据数据处理任务所需的加解密算法和所需功能以及安全芯片包含的加解密算法和支持功能确定的。可能存在多个安全芯片均可以处理此数据处理任务的情况，即多个安全芯片均包含数据处理任务所需的加解密算法和所需功能。则目标通道的个数为包含数据处理任务所需的加解密算法和所需功能的安全芯片的数量。
当确定数据处理任务所需的加解密算法和所需功能，主芯片查询通道属性表，确定包含数据处理任务所需的加解密算法和所需功能的安全芯片的数量，则进一步可以确定目标通道的个数。
安全芯片的负载量可以是安全芯片能处理数据处理任务的最大字节数，其中，一个汉字占两个字节，一个字母或数字占一个字节，中文标点占三个字节，英文标点占一个字节。
执行通道可以是最终处理数据处理任务的通道。若目标通道为至少两个，可以根据安全芯片的负载量确定执行通道，具体的，可以规定优先使用负载量大的安全芯片，例如，若目标通道为两个，则查询目标通道对应的安全芯片的负载量，若第一个安全芯片负载量为50字节，对应通道ID为1001；第二个安全芯片负载量为100字节，对应通道ID为a001，则优先使用第二个安全芯片处理数据处理任务。相应的，执行通道为通道ID为a001的通道。
本方案中，通过根据安全芯片负载量确定执行通道的方式，可以缩短数据处理任务的处理时间，加快对数据处理任务的处理效率，减少数据处理任务出现拥堵的情况，在一定程度上提高用户体验。
在上述技术方案的基础上，可选的，在确定目标通道之后，所述方法还包括：
若通过任意一个通道均无法满足所述所需的加解密算法和所需功能，则确定以至少两个通道构成的组合通道；
确定组合通道中各成员通道的执行顺序；
相应的，将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务，包括：
将所述数据处理任务按照各成员通道的执行顺序分配至所述成员通道对应的安全芯片，以执行所述数据处理任务。
本方案中，组合通道可以是两个及以上通道组成的处理数据处理任务使用的通道，是根据处理数据处理任务时所需的安全芯片确定的，当不存在一个安全芯片包含数据处理任务所需的加解密算法和所需功能时，则需要多个安全芯片联合处理。相应的，由于需要多个安全芯片，也就需要多个通道，这些通道联合到一起会构成组合通道。
执行顺序可以是通道使用顺序，是根据安全芯片的处理顺序决定的。而安全芯片的处理顺序是根据数据处理任务所需的加解密算法和所需功能的顺序决定的。例如，若数据处理任务为先加密后存储，需要的加密算法为背包算法，所需功能为算法管理功能以及存储功能。需要的通道数量为两个，通道编号为a001和1001，a001通道对应的安全芯片包含了数据处理任务所需的加密算法和算法管理功能模块；1001通道对应的安全芯片包含了存储功能模块，则可以确定执行顺序为首先执行a001通道，然后执行1001通道。则当a001通道对应的安全芯片处理完成后，将处理后的数据处理任务通过1001通道传输至对应安全芯片进行处理。
本方案中，通过根据各通道执行顺序处理数据处理任务，使数据处理任务处理更加有序，在一定程度上减少了数据处理任务的处理时间，提高了数据处理任务的处理效率。
在上述各技术方案的基础上，可选的，将所述数据处理任务按照各成员通道的执行顺序分配至所述成员通道对应的安全芯片，包括：
按照各成员通道的执行顺序，以及各成员通道的执行子任务，生成指令信息；
将所述数据处理任务以及所述指令信息分配至一成员通道对应的第一安全芯片，接收所述第一安全芯片的反馈结果；
将所述第一安全芯片的反馈结果以及所述指令信息分配至另一成员通道对应的第二安全芯片，接收所述第二安全芯片的反馈结果，直至所有的成员通道对应的安全芯片都处理完成，得到所述数据处理任务的最终结果。
本方案中，执行子任务可以是各成员通道处理数据处理任务时需要使用的功能模块和加解密算法。例如，数据处理任务需要需要的加密算法为背包算法，所需功能为算法管理功能以及存储功能。需要两个通道联合执行，两个通道的通道ID为a001和1001，执行顺序为首先执行a001通道，然后执行1001通道。其中，a001通道对应的安全芯片包含了数据处理任务所需的加密算法和算法管理功能模块；1001通道对应的安全芯片包含了存储功能模块。则a001通道的执行子任务为使用此通道对应的安全芯片的背包算法加密数据处理任务，以及使用算法管理功能模块更新背包算法；1001通道的执行子任务为使用此通道对应的安全芯片的存储功能模块存储数据处理任务。
指令信息可以是主芯片向成员通道发送的包含执行顺序以及执行子任务的指令，即根据执行顺序调用成员通道对应的安全芯片包含的加解密算法以及功能模块的指令。可以表示为：执行顺序-执行子任务。
第一安全芯片可以是首先处理数据处理任务的安全芯片；第二安全芯片可以是执行顺序在第一安全芯片之后的安全芯片。
反馈结果可以是安全芯片向主芯片反馈数据处理任务是否成功处理的结果以及处理后的数据处理任务。若处理成功，则反馈结果可以表示为“成功”以及处理成功的数据处理任务；若处理失败，则反馈结果可以表示为“失败”以及原始数据处理任务。
当生成指令信息后，主芯片根据执行顺序以及各成员通道的执行子任务将数据处理任务首先分配至第一安全芯片，即首先传输给第一安全芯片进行处理。第一安全芯片若成功处理，则向主芯片发送的反馈结果为“成功”以及处理成功的数据处理任务，供主芯片接收处理成功的数据处理任务。
数据处理任务的最终结果可以是全部处理完成的数据处理任务，即所需的加解密算法以及所需功能全部执行完毕的数据处理任务。
当主芯片接收到第一安全芯片的反馈结果，会根据指令信息将第一安全芯片处理完成的数据处理任务分配至另一成员通道对应的第二安全芯片处理数据处理任务，处理完成后，向主芯片发送的反馈结果为“成功”以及处理成功的数据处理任务，供主芯片接收处理成功的数据处理任务。以此类推，当所有成员通道对应的安全芯片均成功处理数据处理任务后，则最后一个安全芯片发送的处理完成的数据处理任务则为数据处理任务的最终结果，得到数据处理任务的最终结果向主芯片进行发送，供主芯片接收此结果。
本方案中，通过根据指令信息自动分配对应的通道及安全芯片，使得数据处理任务更加有序，在一定程度上减少了数据处理任务的处理时间，提高了数据处理任务的处理效率。同时，由于指令信息自动分配，还能减少资源占用率，使得更多的资源用来处理数据处理任务而不是耗费在任务中转过程。
S208，将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务。
当确定目标通道后，主芯片将数据处理任务根据通道ID分配到目标通道对应的安全芯片，即通过对应通道将数据处理任务传输至对应的安全芯片，安全芯片根据数据处理任务所需的加解密算法和所需功能执行数据处理任务。例如，当数据处理任务所需加解密算法为背包算法，所需功能为算法管理功能时，则安全芯片利用算法管理功能对背包算法进行算法更新。
本实施例所提供的技术方案，通过根据数据处理任务分配至目标通道对应的安全芯片，提高数据处理任务与安全芯片的适配度，提高资源利用率。同时根据加解密算法和所需功能确定目标通道，可以减少通道查询时间，提高数据处理任务的处理效率。
实施例三
图3是本申请实施例三提供的安全芯片装置的结构示意图。所述装置配置于主芯片；所述主芯片通过SPI通道或者通过PCIE通道与至少两个安全芯片连接；如图3所示，所述安全芯片装置包括：
获取模块301，用于获取各通道连接的安全芯片的功能参数；其中，所述功能参数包括安全芯片支持的加解密算法参数以及芯片包含的功能模块数据，所述功能模块数据包括存储功能模块、算法管理功能模块以及加密硬盘分区功能模块中的至少一种；
确定模块302，用于根据所述功能参数，确定关联数据表中的各表项；其中，所述表项包括通道编号、加解密算法以及支持功能模块；
生成模块303，用于根据各表项确定数据表的形式，以生成初始数据表；
添加模块304，用于将各通道的通道ID与所述功能参数添加至所述初始数据表中，得到通道属性表。
进一步的，所述装置还包括解析模块，所述解析模块用于：
接收数据处理任务；
对所述数据处理任务进行解析，确定所述数据处理任务所需的加解密算法和所需功能；
根据所述所需的加解密算法和所需功能，确定目标通道；
将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务。
进一步的，所述装置还包括目标通道确定模块，所述目标通道确定模块用于：
确定所述目标通道的个数；
若目标通道为至少两个，则根据各通道所连接的安全芯片的负载量，从至少两个目标通道中确定一个为执行通道；
相应的，将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务，包括：
将所述数据处理任务分配至所述执行通道对应的安全芯片，以执行所述数据处理任务。
本实施例所提供的技术方案，获取模块，用于获取各通道连接的安全芯片的功能参数；其中，所述功能参数包括安全芯片支持的加解密算法参数以及芯片包含的功能模块数据，所述功能模块数据包括存储功能模块、算法管理功能模块以及加密硬盘分区功能模块中的至少一种；确定模块，用于根据所述功能参数，确定关联数据表中的各表项；其中，所述表项包括通道编号、加解密算法以及支持功能模块；生成模块，用于根据各表项确定数据表的形式，以生成初始数据表；添加模块，用于将各通道的通道ID与所述功能参数添加至所述初始数据表中，得到通道属性表。通过上述安全芯片装置，通过预先建立通道属性表，可以在主芯片接收到数据后在通道属性表直接查询到使用通道，提高了数据处理效率，避免以往需要将安全芯片功能全部遍历后才能确定使用通道而造成的查询时间过长，数据处理过慢以及用户体验不佳的问题。
本申请实施例提供的安全芯片装置能够实现上述方法实施例实现的各个过程，为避免重复，这里不再赘述。
实施例四
图4是本申请实施例提供的电子设备的结构示意图。如图4所示，本申请实施例还提供一种电子设备400，包括处理器401，存储器402，存储在存储器402上并可在所述处理器401上运行的程序或指令，该程序或指令被处理器401执行时实现上述多通道安全芯片的调度方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
需要说明的是，本申请实施例中的电子设备包括上述所述的移动电子设备和非移动电子设备。
实施例五
本申请实施例还提供一种可读存储介质，所述可读存储介质上存储有程序或指令，该程序或指令被处理器执行时实现上述多安全芯片的通道属性确定方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
其中，所述处理器为上述实施例中所述的电子设备中的处理器。所述可读存储介质，包括计算机可读存储介质，如计算机只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等。
上述仅为本申请的较佳实施例及所运用的技术原理。本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由权利要求的范围决定。

Claims (8)

1.一种多安全芯片的通道属性确定方法，其特征在于，所述方法由主芯片执行；所述主芯片通过SPI通道或者通过PCIE通道与至少两个安全芯片连接；所述方法包括：
获取各通道连接的安全芯片的功能参数；其中，所述功能参数包括安全芯片支持的加解密算法参数以及芯片包含的功能模块数据，所述功能模块数据包括存储功能模块、算法管理功能模块以及加密硬盘分区功能模块中的至少一种；
根据所述功能参数，确定关联数据表中的各表项；其中，所述表项包括通道编号、加解密算法以及支持功能模块；
根据各表项确定数据表的形式，以生成初始数据表；
将各通道的通道编号与所述功能参数添加至所述初始数据表中，得到通道属性表；
接收数据处理任务；
对所述数据处理任务进行解析，确定所述数据处理任务所需的加解密算法和所需功能；
根据所述所需的加解密算法和所需功能，确定目标通道；
将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务。
2.根据权利要求1所述的方法，其特征在于，在确定目标通道之后，所述方法还包括：
确定所述目标通道的个数；
若目标通道为至少两个，则根据各通道所连接的安全芯片的负载量，从至少两个目标通道中确定一个为执行通道；
相应的，将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务，包括：
将所述数据处理任务分配至所述执行通道对应的安全芯片，以执行所述数据处理任务。
3.根据权利要求1所述的方法，其特征在于，在确定目标通道之后，所述方法还包括：
若通过任意一个通道均无法满足所述所需的加解密算法和所需功能，则确定以至少两个通道构成的组合通道；
确定组合通道中各成员通道的执行顺序；
相应的，将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务，包括：
将所述数据处理任务按照各成员通道的执行顺序分配至所述成员通道对应的安全芯片，以执行所述数据处理任务。
4.根据权利要求3所述的方法，其特征在于，将所述数据处理任务按照各成员通道的执行顺序分配至所述成员通道对应的安全芯片，包括：
按照各成员通道的执行顺序，以及各成员通道的执行子任务，生成指令信息；
将所述数据处理任务以及所述指令信息分配至一成员通道对应的第一安全芯片，接收所述第一安全芯片的反馈结果；
将所述第一安全芯片的反馈结果以及所述指令信息分配至另一成员通道对应的第二安全芯片，接收所述第二安全芯片的反馈结果，直至所有的成员通道对应的安全芯片都处理完成，得到所述数据处理任务的最终结果。
5.一种安全芯片装置，其特征在于，所述装置配置于主芯片；所述主芯片通过SPI通道或者通过PCIE通道与至少两个安全芯片连接；所述装置包括：
获取模块，用于获取各通道连接的安全芯片的功能参数；其中，所述功能参数包括安全芯片支持的加解密算法参数以及芯片包含的功能模块数据，所述功能模块数据包括存储功能模块、算法管理功能模块以及加密硬盘分区功能模块中的至少一种；
确定模块，用于根据所述功能参数，确定关联数据表中的各表项；其中，所述表项包括通道编号、加解密算法以及支持功能模块；
生成模块，用于根据各表项确定数据表的形式，以生成初始数据表；
添加模块，用于将各通道的通道编号与所述功能参数添加至所述初始数据表中，得到通道属性表；
所述装置还包括解析模块，所述解析模块用于：
接收数据处理任务；
对所述数据处理任务进行解析，确定所述数据处理任务所需的加解密算法和所需功能；
根据所述所需的加解密算法和所需功能，确定目标通道；
将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务。
6.根据权利要求5所述的装置，其特征在于，所述装置还包括目标通道确定模块，所述目标通道确定模块用于：
确定所述目标通道的个数；
若目标通道为至少两个，则根据各通道所连接的安全芯片的负载量，从至少两个目标通道中确定一个为执行通道；
相应的，将所述数据处理任务分配至所述目标通道对应的安全芯片，以执行所述数据处理任务，包括：
将所述数据处理任务分配至所述执行通道对应的安全芯片，以执行所述数据处理任务。
7.一种电子设备，其特征在于，包括处理器，存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如权利要求1-4中任一项所述的多安全芯片的通道属性确定方法的步骤。
8.一种可读存储介质，其特征在于，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如权利要求1-4中任一项所述的多安全芯片的通道属性确定方法的步骤。
CN202310080532.XA 2023-02-02 2023-02-02 多安全芯片的通道属性确定方法及安全芯片装置 Active CN116166429B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310080532.XA CN116166429B (zh) 2023-02-02 2023-02-02 多安全芯片的通道属性确定方法及安全芯片装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310080532.XA CN116166429B (zh) 2023-02-02 2023-02-02 多安全芯片的通道属性确定方法及安全芯片装置

Publications (2)

Publication Number Publication Date
CN116166429A CN116166429A (zh) 2023-05-26
CN116166429B true CN116166429B (zh) 2023-09-26

Family

ID=86415963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310080532.XA Active CN116166429B (zh) 2023-02-02 2023-02-02 多安全芯片的通道属性确定方法及安全芯片装置

Country Status (1)

Country Link
CN (1) CN116166429B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109587152A (zh) * 2018-12-14 2019-04-05 济南浪潮高新科技投资发展有限公司 一种基于编解码加密媒体网关的方法及系统
CN111600854A (zh) * 2020-04-29 2020-08-28 北京智芯微电子科技有限公司 智能终端与服务端建立安全通道的方法
US11184159B1 (en) * 2020-09-01 2021-11-23 Slack Technologies, Inc. Encryption key management for channels with multiple organizations
CN114817965A (zh) * 2022-05-25 2022-07-29 广州万协通信息技术有限公司 基于多算法ip核实现msi中断处理的高速加解密系统及方法
CN114915504A (zh) * 2022-07-18 2022-08-16 广州万协通信息技术有限公司 安全芯片初始认证方法及系统
CN115001841A (zh) * 2022-06-23 2022-09-02 北京瑞莱智慧科技有限公司 一种身份认证方法、装置及存储介质
CN115118419A (zh) * 2022-08-25 2022-09-27 广州万协通信息技术有限公司 安全芯片的数据传输方法、安全芯片装置、设备及介质
CN115374463A (zh) * 2022-10-20 2022-11-22 北京万协通信息技术有限公司 基于spi矩阵式通信的数据处理方法、装置、设备及介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108616348B (zh) * 2018-04-19 2019-08-23 清华大学无锡应用技术研究院 使用可重构处理器实现安全算法、解密算法的方法及系统
EP3811272B1 (en) * 2019-01-04 2023-10-04 Baidu.com Times Technology (Beijing) Co., Ltd. Method and system for managing memory of data processing accelerators

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109587152A (zh) * 2018-12-14 2019-04-05 济南浪潮高新科技投资发展有限公司 一种基于编解码加密媒体网关的方法及系统
CN111600854A (zh) * 2020-04-29 2020-08-28 北京智芯微电子科技有限公司 智能终端与服务端建立安全通道的方法
US11184159B1 (en) * 2020-09-01 2021-11-23 Slack Technologies, Inc. Encryption key management for channels with multiple organizations
CN114817965A (zh) * 2022-05-25 2022-07-29 广州万协通信息技术有限公司 基于多算法ip核实现msi中断处理的高速加解密系统及方法
CN115001841A (zh) * 2022-06-23 2022-09-02 北京瑞莱智慧科技有限公司 一种身份认证方法、装置及存储介质
CN114915504A (zh) * 2022-07-18 2022-08-16 广州万协通信息技术有限公司 安全芯片初始认证方法及系统
CN115118419A (zh) * 2022-08-25 2022-09-27 广州万协通信息技术有限公司 安全芯片的数据传输方法、安全芯片装置、设备及介质
CN115374463A (zh) * 2022-10-20 2022-11-22 北京万协通信息技术有限公司 基于spi矩阵式通信的数据处理方法、装置、设备及介质

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MEAS: memory encryption and authentication secure against side-channel attacks;Thomas Unterluggauer等;《Journal of Cryptographic Engineering 》;第137–158页 *
基于高级安全芯片平台集成CA系统的研究与实现;卢琦;《中国优秀硕士学位论文全文数据库 信息科技辑》(第1期);I136-1554 *
虚拟仪器网络化测控系统可信分析及增强方法研究;徐钦桂;《中国博士学位论文全文数据库 信息科技辑》(第5期);I140-49 *

Also Published As

Publication number Publication date
CN116166429A (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
CN111199045B (zh) 信息的安全多方存储和传递的加密私钥管理的方法和系统
CN111683071B (zh) 区块链的隐私数据处理方法、装置、设备以及存储介质
US11329965B2 (en) Method for dynamic encryption and signing, terminal, and server
CN103795692B (zh) 开放授权方法、系统与认证授权服务器
KR20230157929A (ko) 원격 액세스 제한 지갑으로부터 암호화폐 이체
WO2019196921A1 (zh) 一种量子密钥分发方法、设备及存储介质
CN111541725B (zh) 区块链一体机及其密码加速卡、密钥管理方法和装置
CN103403731B (zh) 云存储系统的数据加密处理装置和方法
CN109347839B (zh) 集中式密码管理方法、装置、电子设备及计算机存储介质
CN104951688B (zh) 适用于Xen虚拟化环境下的专用数据加密方法及加密卡
CN111654372B (zh) 密钥管理方法及相关装置
CN115208701B (zh) 数据包选择加密方法及装置
CN111343207A (zh) 多节点联合加密的数据传输方法、设备和存储介质
EP4165821A1 (en) Securing data using key agreement
CN117081740B (zh) 基于密码机资源池的密钥管理方法及装置
US20190356487A1 (en) Method for securing an automated system
CN113422832A (zh) 文件传输方法、装置、设备和存储介质
CN116166429B (zh) 多安全芯片的通道属性确定方法及安全芯片装置
CN110602690B (zh) 一种应用于ZigBee系统的加密方法及装置
CN116155491B (zh) 安全芯片的对称密钥同步方法及安全芯片装置
CN116048809B (zh) 多芯粒异构安全芯片的任务处理方法及安全芯片装置
CN101431403A (zh) 一种提供接口数据的装置与方法以及一种可信计算系统
KR101757563B1 (ko) 사물인터넷 환경에서의 비밀키 관리 방법 및 장치
CN116302490B (zh) 多通道安全芯片的调度方法及安全芯片装置
JP6078180B1 (ja) データ分散装置、データ分散方法及びデータ分散プログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant