CN116150079A - 应用于soc芯片的数据处理方法 - Google Patents

应用于soc芯片的数据处理方法 Download PDF

Info

Publication number
CN116150079A
CN116150079A CN202111396200.XA CN202111396200A CN116150079A CN 116150079 A CN116150079 A CN 116150079A CN 202111396200 A CN202111396200 A CN 202111396200A CN 116150079 A CN116150079 A CN 116150079A
Authority
CN
China
Prior art keywords
data
hardware
processing
information
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111396200.XA
Other languages
English (en)
Inventor
陈东坡
袁博浒
秦天浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Yuefang Technology Co ltd
Original Assignee
Guangdong Yuefang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Yuefang Technology Co ltd filed Critical Guangdong Yuefang Technology Co ltd
Priority to CN202111396200.XA priority Critical patent/CN116150079A/zh
Publication of CN116150079A publication Critical patent/CN116150079A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781On-chip cache; Off-chip memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60Protecting data
    • G06F21/64Protecting data integrity, e.g. using checksums, certificates or signatures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)

Abstract

一种应用于SOC芯片的数据处理方法,包括:接收原始数据;利用硬件数据处理模块对原始数据进行硬件处理,包括:对原始数据进行预处理,获得第一处理后数据,用于对原始数据添加交互识别信息,包括硬件处理指示信息和硬件处理信息;识别交互识别信息并判断硬件处理指示信息是否有效;硬件处理指示信息有效,将第一处理后数据进行缓存;提取缓存的第一处理后数据,根据硬件处理信息进行硬件数据处理,获得第二处理后数据;将第二处理后数据进行缓存;提取缓存的第二处理后数据,将第二处理后数据作为硬件数据处理模块的输出数据;硬件处理指示信息无效,将第一处理后数据作为硬件数据处理模块的输出数据。本发明有利于保障数据处理的稳定性和可靠性。

Description

应用于SOC芯片的数据处理方法
技术领域
本发明实施例涉及半导体集成电路领域,尤其涉及一种应用于SOC芯片的数据处理方法。
背景技术
物联网(Internet of Things,IoT)是一个基于互联网、传统电信网等信息承载体,让所有能够被独立寻址的普通物理对象实现互联互通的网络。在物联网时代,人与人、人与物、物与物的连接数目呈爆发性增长,为了适应这种爆发性的数据规模的增长,必须不断增加物联网的设备。而随着物联网的高速发展,物联网中设备数量的急剧上升、需求服务不断增强,面对的网络攻击也越来越多,在这样的背景下,物联网设备的数据处理能力和安全性能成为人们越来越关心的问题。
在当前的物联网终端节点设备中,核心是“SOC(System on Chip,片上系统)芯片+传感器”。SOC芯片作为物联网终端节点设备中的核心,它的数据处理能力和安全性能从根本上就决定了物联网设备的数据处理能力和安全性能。
发明内容
本发明实施例解决的问题是提供一种应用于SOC芯片的数据处理方法,保障数据处理的稳定性和可靠性。
为解决上述问题,本发明实施例提供一种应用于SOC芯片的数据处理方法,包括:接收原始数据;利用硬件数据处理模块对所述原始数据进行硬件处理,所述硬件处理包括:对所述原始数据进行预处理,获得第一处理后数据,所述预处理用于对所述原始数据添加交互识别信息,所述交互识别信息包括硬件处理指示信息和硬件处理信息;识别所述交互识别信息,并判断所述硬件处理指示信息是否有效;在所述硬件处理指示信息有效的情况下,将所述第一处理后数据进行缓存;提取缓存的所述第一处理后数据,根据所述硬件处理信息进行硬件数据处理,获得第二处理后数据;将所述第二处理后数据进行缓存;提取缓存的所述第二处理后数据,将所述第二处理后数据作为所述硬件数据处理模块的输出数据、并从所述硬件数据处理模块中输出;在所述硬件处理指示信息无效的情况下,将所述第一处理后数据作为所述硬件数据处理模块的输出数据、并所述硬件数据处理模块中输出。
与现有技术相比,本发明实施例的技术方案具有以下优点:
本发明实施例提供的应用于SOC芯片的数据处理方法中,与传统SOC芯片的数据处理方法中采用单一的传输路径对原始数据进行处理(也即将原始数据传输至处理器中进行数据处理)的方案相比,本方案在硬件数据处理模块中进行数据处理,提高了数据处理的速率,改善了数据处理延迟的情况,而且,根据数据的实际需求,在所述硬件处理指示信息有效的情况下,继续进行硬件数据处理,并将硬件数据处理后获得的第二处理后数据输出,在硬件处理指示信息无效的情况下,直接将第一处理后数据输出,从而可以改善传统SOC芯片中直接将原始数据传输到处理器进行数据处理的局限性,数据处理操作灵活性更高,此外,原始数据可以绕过处理器,先进入硬件数据处理模块中,避免数据先经过处理器而被泄露或篡改的情况,同时,在所述硬件处理指示信息有效的情况下,先将第一处理后数据进行缓存,再提取缓存的第一处理后数据进行硬件数据处理,有利于防止因预处理后的数据输出速率、与硬件数据处理时的数据接收速率之间的差异而引起数据缺失的问题,类似的,获得第二处理后数据之后,先将所述第二处理后数据进行缓存,再提取缓存的所述第二处理后数据并输出,有利于防止因硬件数据处理后的数据输出速率、与硬件数据处理模块将所述输出数据输出时的输出速率的差异而引起数据缺失的问题,从而有利于保障数据处理的稳定性和可靠性。
附图说明
图1是一种SOC芯片的组成结构示意图;
图2是本发明应用于SOC芯片的数据处理方法中SOC芯片一实施例的组成结构示意图;
图3是本发明应用于SOC芯片的数据处理方法一实施例的流程示意图。
具体实施方式
由背景技术可知,在当前的物联网终端节点设备中,核心是“SOC(System onChip,片上系统)芯片+传感器”。其中,SOC芯片通常集成了处理器、数据处理模块和存储器(或外部存储器控制接口)。
图1是一种SOC芯片的组成结构示意图。
参考图1,SOC芯片10包括:外设接口11、互联总线12、处理器13和外部存储器控制接口15;其中,外设接口11用于与外围设备耦接,互联总线12分别与外设接口11、处理器13和外部存储器控制接口15耦接。
外设接口11、处理器13和外部存储器控制接口15的数据均通过互联总线12进行传输,数据处理的调度都需要通过处理器13完成。
但是,利用目前的SOC芯片10执行数据处理时,主要存在以下问题:1)利用处理器13进行数据处理的速率较慢,容易产生数据处理延迟的情况;2)外围设备之间进行数据交互时,数据都需要经过处理器13转发处理,外围设备之间的数据交互必须经过处理器13的调度才能完成数据交互,从而导致外围设备发送的原始数据的传输路径较为单一,相应导致存在着数据处理操作灵活性差的问题;3)由于所有的数据交互必须经过处理器13的调度,且处理器13还可以获取到用户的原始数据,因此,一旦处理器13被攻破,原始数据则有被泄露或被篡改的风险,从而无法满足对数据的隐私性的要求,对原始数据的保护性能较差。
为了解决技术问题,本发明实施例提供一种应用于SOC芯片的数据处理方法,包括:接收原始数据;利用硬件数据处理模块对原始数据进行硬件处理,硬件处理包括:对原始数据进行预处理,获得第一处理后数据,预处理用于对原始数据添加交互识别信息,交互识别信息包括硬件处理指示信息和硬件处理信息;识别交互识别信息,并判断硬件处理指示信息是否有效;在硬件处理指示信息有效的情况下,将第一处理后数据进行缓存;提取缓存的第一处理后数据,根据硬件处理信息进行硬件数据处理,获得第二处理后数据;将第二处理后数据进行缓存;提取缓存的第二处理后数据,将第二处理后数据作为硬件数据处理模块的输出数据、并从硬件数据处理模块中输出;在硬件处理指示信息无效的情况下,将第一处理后数据作为硬件数据处理模块的输出数据、并硬件数据处理模块中输出。
与传统SOC芯片的数据处理方法中采用单一的传输路径对原始数据进行处理(也即将原始数据传输至处理器中进行数据处理)的方案相比,本发明实施例在硬件数据处理模块中进行数据处理,提高了数据处理的速率,改善了数据处理延迟的情况,而且,在所述硬件处理指示信息有效的情况下,继续进行硬件数据处理,并将硬件数据处理后获得的第二处理后数据输出,在硬件处理指示信息无效的情况下,直接将第一处理后数据输出,从而可以改善传统SOC芯片中直接将原始数据传输到处理器进行数据处理的局限性,数据处理操作灵活性更高,此外,根据数据的实际需求,原始数据可以绕过处理器,先进入硬件数据处理模块中,避免数据先经过处理器而被泄露或篡改的情况,同时,在硬件处理指示信息有效的情况下,先将第一处理后数据进行缓存,再提取缓存的第一处理后数据进行硬件数据处理,有利于防止因预处理后的数据输出速率、和硬件数据处理时的数据接收速率之间的差异而引起数据缺失的问题,类似的,获得第二处理后数据之后,先将第二处理后数据进行缓存,再提取缓存的第二处理后数据并输出,有利于防止因硬件数据处理后的数据输出速率、与硬件数据处理模块对输出数据的输出速率的差异而引起数据缺失的问题,从而有利于保障数据处理的稳定性和可靠性。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2是本发明应用于SOC芯片的数据处理方法中SOC芯片一实施例的组成结构示意图;图3是本发明应用于SOC芯片的数据处理方法一实施例的流程示意图。
参考图3,本实施例应用于SOC芯片的数据处理方法包括以下基本步骤:
步骤S1:接收原始数据;
步骤S2:利用硬件数据处理模块对原始数据进行硬件处理,硬件处理包括:
步骤S21:对原始数据进行预处理,获得第一处理后数据,预处理用于对原始数据添加交互识别信息,交互识别信息包括硬件处理指示信息和硬件处理信息;
步骤S22:识别交互识别信息,并判断硬件处理指示信息是否有效;
步骤S23:在硬件处理指示信息有效的情况下,将第一处理后数据进行缓存;
步骤S24:提取缓存的第一处理后数据,根据硬件处理信息进行硬件数据处理,获得第二处理后数据;
步骤S25:将第二处理后数据进行缓存;
步骤S26:提取缓存的第二处理后数据,将第二处理后数据作为硬件数据处理模块的输出数据、并从硬件数据处理模块中输出;
步骤S27:在硬件处理指示信息无效的情况下,将第一处理后数据作为硬件数据处理模块的输出数据、并硬件数据处理模块中输出。
本实施例中,所述数据处理方法还包括:执行步骤S3,对硬件数据处理模块输出的输出数据进行数据再处理。
以下结合图2所示的SOC芯片20,对本实施例数据处理方法进行详细的描述。
本实施例中,SOC芯片20包括处理器23、互联矩阵22、外设模块21、硬件数据处理模块24和配置模块25,处理器23、外设模块21和数据处理模块24之间通过互联矩阵22实现耦接,配置模块25与处理器23、互联矩阵22、外设模块21和硬件数据处理模块24实现耦接。
具体地,外设模块包括外设接口211和存储器221;硬件数据处理模块24包括预处理模块241、数据转发模块242、缓存模块243和后级处理模块244,后级处理模块244包括安全处理模块2441。
执行步骤S1,接收原始数据。
原始数据作为SOC芯片20的输入,以便后续在SOC芯片20内对原始数据进行相对应的数据处理。具体地,通过SOC芯片20的数据接收端口,接收来自外围设备的原始数据。
需要指出的是,所述外围设备可以为设置于所述SOC芯片20的芯片上的片上外围设备,也可以为独立于所述SOC芯片20的芯片所设置的片外外围设备,本领域技术人员可以根据实际的需要设置,在此不做限定。
本实施例中,原始数据包括第一类原始数据和第二类原始数据。
根据不同的应用场景,第一类原始数据和第二类原始数据的传输路径不同,第一类原始数据和第二类原始数据具有各自对应的传输路径。具体地,第一类原始数据用于先传输至硬件数据处理模块24中,第二类原始数据用于先传输至处理器23中。
作为一种示例,第一类原始数据的安全等级高于第二类原始数据的安全等级,因此,通过将第一类原始数据先传输至硬件数据处理模块24,后续利用硬件数据处理模24块对第一类原始数据进行硬件处理,则可以避免原始数据先经过处理器23而被泄露或篡改的情况,有利于提高数据处理的安全性。
本实施例中,获取外围设备发送的原始数据的步骤中,利用SOC芯片20中的外设模块21,获取外围设备发送的原始数据。也就是说,外围设备通过外设模块21将待处理的原始数据发送至SOC芯片20中。
具体地,外设模块21包括若干个外设接口211,外设接口211为SOC芯片20的外设接口。相应的,SOC芯片20通过外设模块21中的外设接口211获取外围设备发送的原始数据。
本实施例中,外设接口211用于作为数据接收端口或者数据输出端口。
外设接口211的接口类型根据实际的需要进行设置。作为一种示例,外设接口211可以包括通用异步收发传输器(Universal Asynchronous Receiver/Transmitter,UART)接口、内部集成电路(Inter Integrated Circuit,I2C)接口、串行外设接口(SerialPeripheral Interface,SPI)、通用输入与输出(General-Purpose Input/Output,GPIO)接口、集成电路内置音频总线(Inter Integrated Circuit Sound,I2S)接口、串行音频接口(Serial Audio Interface,SAI)、通用串行总线(Universal Serial Bus,USB)接口、以太网口(Ethernet)和控制器局域网络(Controller Area Network,CAN)中的一种或多种。
外设接口211的数量可以为一个或多个,外设接口211的数量可由SOC芯片20的规格决定。例如,如图2所示,以外设模块21包括N个外设接口211为例,多个外设接口211分别为外设接口1、……、外设接口N。
本实施例中,数据处理方法还包括:确定原始数据在SOC芯片20内对应的传输路径。通过确定原始数据在SOC芯片20内对应的传输路径,使得SOC芯片20在接收到外围设备发送的原始数据时,可以按照传输路径配置信息,将所接收的原始数据采用对应的传输路径进行处理。
本实施例中,原始数据经由特定数据接收端口输入至SOC芯片20后,该原始数据的传输路径已确定,且后续待添加的交互识别信息也已经确定。
作为一种示例,确定原始数据在SOC芯片20内对应的传输路径的步骤中,传输路径与原始数据的安全等级信息相关。例如,第一类原始数据的安全等级高于第二类原始数据的安全等级,第一类原始数据用于先传输至硬件数据处理模块24中,第二类原始数据用于先传输至处理器23中,也就是说,所述第一类原始数据的传输路径包括从外设接口211至硬件数据处理模块24,第二类原始数据的传输路径包括从外设接口211至处理器23。
本实施例中,利用配置模块25确定原始数据在SOC芯片20内对应的传输路径,以及待添加的交互识别信息。具体地,配置模块25中具有配置信息,配置信息包括与传输路径对应的配置信息、以及与交互识别信息对应的配置信息。
本实施例中,通过配置模块25进行配置,来确定原始数据在SOC芯片20内的传输路径与外设接口211的对应关系。具体地,当对应的外设接口211接收到相应的外围设备发送的原始数据时,SOC芯片20采用与该外设接口211对应的传输路径对所述原始数据进行处理;换句话说,一旦外设接口211接收原始数据,原始数据在SOC芯片20内的传输路径已经确定。同理,通过配置模块25进行配置,用于确定外设接口211接收的原始数据在后续进行预处理时的交互识别信息。
配置模块25中具有用于确定原始数据的交互识别信息的配置信息,相应的,预处理模块241根据配置模块25的配置信息,对原始数据添加相应的交互识别信息,从而根据应用场景的不同,对原始数据添加所需的交互识别信息。
本实施例中,配置模块25包括一次性可编程(One Time Programmable,OTP)模块。OTP模块中的存储单元只能编程一次,编程之后的数据不可再次更改和擦除,具有较好的反逆向特性,有利于降低配置模块25中的配置信息被更改或擦除的风险,进一步提高了数据的安全性和可靠性;此外,OTP模块还具有非易失性、可靠性高、稳定性强、抗干扰能力强等优良特性。
在其他实施例中,配置模块还可以为其他类型的存储模块。
继续参考图2和图3,执行步骤S2,利用硬件数据处理模块24对原始数据进行硬件处理。
与软件模块相比,通过采用硬件模块24,有利于提高数据处理的效率和处理速度,从而改善了数据处理延迟的情况。
而且,与软件模块相比,通过先采用硬件模块24进行硬件处理,有利于避免原始数据先被处理器23调用的问题,相应起到数据隔离和保护的功能,以抵御外来程序的入侵,防止数据被篡改和泄露,以提高数据的安全性。
此外,利用硬件数据处理模块24对原始数据进行硬件处理,则可以通过将硬件数据处理模块24的输出数据直接转发至数据输出端口的方式,来绕过处理器23,避免数据经过处理器23而被泄露或篡改的情况。
本实施例中,利用硬件数据处理模块24对第一类原始数据进行硬件处理。
本实施例中,第一类原始数据的安全等级较高,通过先将第一类原始数据输入至硬件数据处理模块24中进行硬件处理,有利于提高第一类原始数据的数据处理的安全性。
具体地,硬件处理包括:执行步骤S21,对原始数据进行预处理,获得第一处理后数据,预处理用于对原始数据添加交互识别信息,交互识别信息包括硬件处理指示信息和硬件处理信息。
对原始数据进行预处理,使原始数据携带有交互识别信息,以便后续根据交互识别信息,在硬件数据处理模块24中完成对原始数据的硬件处理,而无需受到处理器23的调度。
其中,硬件处理指示信息用于标识原始数据是否需要进行硬件数据处理(例如,是否需要进行加密处理),硬件处理信息用于标识原始数据在后续硬件数据处理时需要进行处理的种类、路径和方式(例如,加密处理的方式)中的一种或多种。
具体地,利用硬件数据处理模块24对第一类原始数据进行硬件处理,相应的,对第一类原始数据进行预处理。
本实施例中,硬件数据处理模块24与外设模块21耦接,硬件数据处理模块24包括预处理模块241,外设模块21与预处理处理模块241之间耦接,从而实现数据交互,进而通过预处理模块241对原始数据进行预处理。
本实施例中,SOC芯片20适用于区块链技术,因此,硬件数据处理模块24为区块链处理模块,区块链技术对数据的安全性要求较高,因此,本实施例通过预处理模块241实现数据处理,而无须先经过处理器23进行数据的转发,可以避免因处理器23首先获取原始数据所导致的数据被篡改和泄露的风险,从而提高了数据处理的安全性,进而满足区块链技术中对数据安全性的要求。
具体地,SOC芯片20适用于物联网,对于物联网的SOC芯片20,对原始数据的隐私性和安全性具有较高的要求,因此,本实施例通过利用硬件数据处理模块26对原始数据进行硬件处理,并先进行预处理,以便在完成硬件处理之后,再进行后续的数据再处理,减小对处理器23的依赖性,从而能够有效地降低SOC芯片20的原始数据被泄露和被篡改的风险,相应能够有效保障SOC芯片20的原始数据的安全性和可靠性。
具体地,外设模块21通过第一内部总线IB1与硬件数据处理模块24耦接。相应的,原始数据可以依次通过外设模块21和第一内部总线IB1传输至预处理模块241中。本实施例中,第一内部总线IB1可以为采用不同标准制定的数据传输总线,具体可以根据实际的需要进行选择。
具体地,预处理模块241接收被配置为将原始数据传输至预处理模块241的外设接口211的原始数据。
本实施例中,所述预处理模块241为加标签模块,预处理用于对原始数据添加标签信息,相应的,交互识别信息包括具有多个标签域的标签信息,标签域用于表示硬件处理指示信息和硬件处理信息。
在后续进行数据传输时,将标签信息和原始数据一起发送到其他模块。
具体地,硬件处理指示信息包括安全指示信息,硬件处理信息包括与安全指示信息相对应的安全处理信息。
相应的,后续根据硬件处理信息对第一处理后数据进行安全处理。具体地,后级处理模块244包括用于进行安全处理的安全处理模块2441。
在一个实施例中,安全指示信息和加密处理相关,也即安全指示信息为加密指示信息,则后续安全处理相应为加密处理。在另一实施例中,安全指示信息和解密处理相关,也即安全指示信息为解密指示信息,则后续安全处理相应为解密处理。
本实施例中,以安全指示信息和加密处理相关为例,则安全指示信息对应的标签域包括加密使能域,安全处理信息对应的标签域包括加密算法类型域和加密密钥域。
加密使能域用于决定原始数据是否需要进行加密处理。加密算法类型域用于表示实现加密的算法,所述加密密钥域用于表示加密密钥,所述加密算法类型域和加密密钥域用于表示对需要加密的原始数据进行加密的加密算法参数。相应的,在加密使能域表示原始数据需要进行加密处理的情况下,安全处理模块2441可以根据这些算法参数对原始数据进行加密。
本实施例中,硬件处理信息还包括优先级处理信息。具体地,交互识别信息包括具有多个标签域的标签信息,因此,优先级处理信息相应为优先级域。
优先级处理信息用于表示原始数据在数据处理过程中的优先级等级,数据的优先级等级越高,则表示越需要优先处理该数据。例如,当由于带宽处理导致数据可能出现的拥塞问题时,优先级高的数据在遇到拥塞时优先送到其他模块中以进行进一步的处理,其他低优先级的数据可以先缓存在缓存模块243中。
需要说明的是,在其他实施例中,硬件处理信息对应的标签域还可以为其他类型的标签域。例如,路由控制域,用于决定预处理后的数据的转发方向。路由控制域用于确定第一处理后数据的转发方向,例如,在硬件处理后,数据是转发到处理器继续进行业务处理,还是通过外设模块21直接转发到其他外围设备(例如,外接芯片)中,或者通过SOC芯片20作为网络通信接口的外设接口221上传到区块链云端。相应的,后续数据转发模块242根据转发方向对数据进行转发。
硬件处理还包括:执行步骤S22,识别交互识别信息,并判断硬件处理指示信息是否有效。
后续根据交互识别信息对原始数据进行相对应的数据处理,例如数据转发、数据加密等。
本实施例中,识别交互识别信息包括:解析标签信息,获得硬件处理指示信息和硬件处理信息的域值,硬件处理指示信息的域值用于表示硬件处理指示信息是否有效,硬件处理信息的域值用于表示硬件处理的方式。
本实施例中,通过数据转发模块242解析标签信息,并根据标签信息确定第一处理后数据后续的数据传输路径。
本实施例中,硬件处理指示信息对应的标签域为使能域,因此根据硬件处理指示信息的域值,判断硬件处理指示信息是否有效。例如,当域值为“1”时,则表示硬件处理指示信息有效,当域值为“0”时,则表示硬件处理指示信息无效。
作为一种示例,当硬件处理指示信息无效时,对原始数据进行预处理之后,可以直接将数据转发至外围设备中,或者,通过数据转发模块242将数据转发至处理器中进行进一步的处理。作为另一种示例,当硬件处理指示信息有效时,对原始数据进行预处理之后,可以通过数据转发模块242将数据转发至后级处理模块244中进行硬件数据处理,从而在硬件数据处理模块24内部完成硬件数据处理。
硬件处理还包括:执行步骤S23,在硬件处理指示信息有效的情况下,将第一处理后数据进行缓存。
在硬件处理指示信息有效的情况下,先将第一处理后数据进行缓存,再提取缓存的第一处理后数据进行硬件数据处理,有利于防止因预处理后的数据输出速率、与硬件数据处理时的数据接收速率的差异而引起数据缺失的问题,从而有利于保障数据处理的稳定性和可靠性。
相应的,在后续数据处理中,按照交互识别信息中的优先级处理信息,提取缓存的第一处理后数据。
本实施例中,通过缓存模块243将第一处理后数据进行缓存,缓存模块243为硬件数据处理模块24的内部存储器。
本实施例中,利用硬件数据处理模块24的内部存储器将第一处理后数据进行缓存,使得对原始数据的硬件处理都在硬件处理模块24内部完成,相比于利用外部存储器进行缓存,有利于节约数据传输的时间,提高数据处理的效率。
具体地,第一处理后数据通过数据转发模块242,被转发至缓存模块243中。
本实施例中,内部存储器包括先进先出(First Input First Output,FIFO)存储器或静态随机存取存储器(Static Random-Access Memory,SRAM)。
硬件处理还包括:执行步骤S24,提取缓存的第一处理后数据,根据硬件处理信息进行硬件数据处理,获得第二处理后数据。
具体地,数据转发模块242将第一处理后数据转发至缓存模块243进行缓存时,同时将第一处理后数据的交互识别信息传送给后级处理模块244,后级处理模块244根据交互识别信息提取缓存的第一处理后数据,并进行相应的硬件数据处理。
硬件处理指示信息有效,则表示第一处理后数据需要进行硬件数据处理。
作为一种示例,硬件处理指示信息包括安全指示信息,则安全指示信息有效,表示第一处理后数据需要进行安全处理,获得第二处理后数据,这提高了数据的安全性能,以防止数据被篡改或者被校验。
相应的,所述硬件数据处理包括安全处理。本实施例中,通过安全处理模块2441对第一处理后数据进行安全处理。
本实施例中,根据安全处理信息的域值,进行相对应的安全处理。安全处理信息的域值标识了需要进行安全处理的方式(例如,加密处理的密钥和算法参数)。
本实施例中,以安全指示信息和加密处理相关为例,对第一处理后数据进行安全处理的步骤包括:对第一处理后数据进行加密处理。当安全指示信息的标签域表示原始数据需要进行加密处理时,安全处理模块2441接收第一处理后数据并对第一处理后数据进行加密处理,通过加密算法和加密密钥将明文转变为密文,实现信息隐蔽,从而起到保护信息的安全的作用。
在其他实施例中,安全指示信息和解密相关时,则安全处理为解密处理。相应的,后级处理模块相应还包括解密模块,解密模块用于对第一处理后数据进行解密处理。
需要说明的是,获得第二处理后数据后,通过数据转发模块242识别第二处理后数据中的硬件处理信息,将第二处理后数据采用对应的传输路径进行数据转发。
还需要说明的是,在其他实施例中,后级处理模块中还可以包括其他类型的功能模块,用于进行相应的硬件数据处理。
硬件处理还包括:执行步骤S25,将第二处理后数据进行缓存。
获得第二处理后数据后,先将第二处理后数据进行缓存,再提取缓存的第二处理后数据,将第二处理后数据作为硬件数据处理模块24的输出数据、并从硬件数据处理模块24中输出,有利于防止因硬件数据处理后的数据输出速率、与硬件数据处理模块24将输出数据输出时的输出速率的差异而引起数据缺失的问题,从而有利于保障数据处理的稳定性和可靠性。
本实施例中,通过硬件数据处理模块24中的缓存模块243将第二处理后数据进行缓存,使得对原始数据的硬件处理都在硬件处理模块24内部完成。
硬件处理还包括:执行步骤S26,提取缓存的第二处理后数据,将第二处理后数据作为硬件数据处理模块24的输出数据、并从硬件数据处理模块24中输出。
本实施例中,按照交互识别信息中的优先级处理信息,提取缓存的第二处理后数据作为硬件数据处理模块24的输出数据,并从硬件数据处理模块24中输出,以便后续对输出数据进行数据再处理。
本实施例中,提取缓存的第二处理后数据后,将第二处理后数据作为硬件数据处理模块的输出数据、并从硬件数据处理模块中输出之前,还包括:对第二处理后数据进行去标签处理,用于将已使用过的标签域去除。
在进行硬件处理的过程中,需要通过标签域来确定数据处理的方式,因此,在完成与标签域相关的数据处理后,已使用过的标签域可不再需要。例如,以加密处理为例,在完成加密处理后,标签域中的加密使能域、加密算法类型域和加密密钥域已不再需要,因此,可以对第二处理后数据进行去标签处理,将加密使能域、加密算法类型域和加密密钥域去除。
将已使用过的标签域去除,避免后续对输出数据进行再处理时,过多的标签域对再处理造成信息干扰,从而降低再处理出错的概率
本实施例中,将完成硬件数据处理后的数据,通过数据转发模块242转发至预处理模块241,并利用预处理模块241对第二处理后数据进行去标签处理。
硬件处理还包括:执行步骤S27,在硬件处理指示信息无效的情况下,将第一处理后数据作为硬件数据处理模块24的输出数据、并硬件数据处理模块24中输出。
当硬件处理指示信息无效时,通过数据转发模块242识别第一处理后数据中的硬件处理信息,将第一处理后数据采用对应的传输路径进行数据转发,以便后续对输出数据进行数据再处理。
本实施例中,在硬件处理指示信息无效的情况下,将第一处理后数据作为所述硬件数据处理模块的输出数据、并所述硬件数据处理模块中输出之前,还包括:对第一处理后数据进行去标签处理,用于将已使用过的标签域去除。
在进行硬件处理的过程中,需要通过识别标签域,并基于标签域来确定数据处理的方式,因此,在完成与所述标签域相关的数据处理后,已使用过的标签域可不再需要。例如,在硬件处理指示信息无效的情况下,第一处理后数据的硬件处理信息的标签域还可以包括路由控制域,用于确定第一处理后数据的转发方向,则在将第一处理后数据转发至数据转发模块242后,数据转发模块242对第一处理后数据的转发方向进行配置,相应的,第一处理后数据的路由控制域对应的数据处理已完成,因此可以对第一处理后数据进行去标签处理,将路由控制域的标签去除。
将已使用过的标签域去除,避免后续对输出数据进行再处理时,过多的标签域对再处理造成信息干扰,从而降低再处理出错的概率。
本实施例中,将完成硬件处理后的数据,通过数据转发模块242转发至预处理模块241,并利用预处理模块241对第一处理后数据进行去标签处理。
本实施例中,从硬件数据处理模块24中输出输出数据后,还包括:执行步骤S3,对硬件数据处理模块24输出的输出数据进行数据再处理。
在一个实施例中,数据再处理包括:将数据转发至数据输出端口,并通过数据输出端口输出数据。在该实施例中,原始数据在硬件数据处理模块24中进行硬件处理后,直接通过数据输出端口进行数据输出,也就是说,原始数据输入至SOC芯片20后,只在硬件数据处理模块24中进行数据处理,未经过处理器23。
与传统SOC芯片的数据处理方法中采用单一的传输路径对原始数据进行处理(也即将原始数据传输至处理器中进行数据处理)的方案相比,本方案通过先进行预处理,对原始数据添加交互识别信息,并通过交互识别信息,完成在硬件数据处理模块24内部进行的硬件处理,从而可以改善传统SOC芯片中直接将原始数据传输到处理器23进行数据处理的局限性,并降低原始数据被篡改的概率,从而提高了数据处理的灵活性和安全性。
作为一种示例,通过数据转发模块242将输出数据转发至外设模块21中,以实现将数据直接转发至外围设备中的数据传输路径。具体地,预处理模块241与外设接口211耦接,数据转发模块242将输出数据转发至预处理模块241中,并经由预处理模块241,将输出数据转发至外设模块21中。具体地,通过外设接口211,将输出数据传输至外接设备中,或者,将输出数据上送到云端数据库。
在另一个实施例中,数据再处理还包括:将输出数据转发至处理器23进行业务处理,获得第三处理后数据。
具体地,在该实施例中,所述数据再处理还包括:通过数据输出端口输出第三处理后数据。
将输出数据转发至处理器23进行业务处理,实现对数据的功能性相关处理。
本实施例中,处理器23负责数据运算和控制调度。作为一种示例,处理器23可以为CPU(central processing unit,中央处理器)。
处理器23为软件模块,因此,将数据转发至处理器23进行业务处理为通过软件模块进行的数据处理,相应的,本实施例能够实现硬件和软件相结合的处理方式。
综上,与传统SOC芯片的数据处理方法中采用单一的传输路径对原始数据进行处理(也即将原始数据直接传输至处理器中进行数据处理)的方案相比,本方案通过先进行预处理,对原始数据添加交互识别信息,并通过识别交互识别信息中的硬件处理指示信息确定原始数据是否需要进行硬件数据处理,在硬件处理指示信息有效的情况下,先进行硬件数据处理,获得第二处理后数据,第二处理后数据作为硬件数据处理模块的输出数据,并根据数据的实际需求,先将输出数据转发至处理器23进行业务处理,获得第三处理后数据,再通过数据输出端口输出第三处理后数据,或者,在硬件处理指示信息无效的情况下,将第一处理后数据作为硬件数据处理模块的输出数据,并根据数据的实际需求,先将输出数据转发至处理器23进行业务处理,获得第三处理后数据,再通过数据输出端口输出第三处理后数据,从而可以改善传统SOC芯片中直接将原始数据传输到处理器进行数据处理的局限性,并降低原始数据被篡改的概率,从而提高了数据处理的灵活性和安全性。
在其他实施例中,在原始数据还包括第二类原始数据的情况下,数据处理方法还包括:将第二类原始数据发送至处理器进行相应的业务处理。
本实施例中,以第一类原始数据的安全等级高于第二类原始数据的安全等级为例,第二类原始数据的安全等级较低,可以作为明文转发至处理器23,因此,对第二类原始数据不进行硬件处理。
本实施例中,不经过硬件数据处理模块24,直接通过互联矩阵22将第二类原始数据发送至处理器23中,进行相应的业务处理,并在完成业务处理后,再经由互联矩阵22,通过数据输出端口输出第三处理后数据。
因此,本实施例还兼容了传统SOC芯片的数据处理方法,有利于提高数据处理的灵活性,满足不同的数据处理需求,并且提高了数据处理的兼容性。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种应用于SOC芯片的数据处理方法,其特征在于,包括:
接收原始数据;
利用硬件数据处理模块对所述原始数据进行硬件处理,所述硬件处理包括:
对所述原始数据进行预处理,获得第一处理后数据,所述预处理用于对所述原始数据添加交互识别信息,所述交互识别信息包括硬件处理指示信息和硬件处理信息;
识别所述交互识别信息,并判断所述硬件处理指示信息是否有效;
在所述硬件处理指示信息有效的情况下,将所述第一处理后数据进行缓存;
提取缓存的所述第一处理后数据,根据所述硬件处理信息进行硬件数据处理,获得第二处理后数据;
将所述第二处理后数据进行缓存;
提取缓存的所述第二处理后数据,将所述第二处理后数据作为所述硬件数据处理模块的输出数据、并从所述硬件数据处理模块中输出;
在所述硬件处理指示信息无效的情况下,将所述第一处理后数据作为所述硬件数据处理模块的输出数据、并所述硬件数据处理模块中输出。
2.如权利要求1所述的应用于SOC芯片的数据处理方法,其特征在于,所述原始数据包括第一类原始数据和第二类原始数据,所述第一类原始数据和第二类原始数据的传输路径不同;
利用硬件数据处理模块对所述第一类原始数据进行硬件处理;
所述数据处理方法还包括:将所述第二类原始数据发送至处理器进行业务处理。
3.如权利要求1所述的应用于SOC芯片的数据处理方法,其特征在于,所述交互识别信息包括具有多个标签域的标签信息,所述标签域用于表示所述硬件处理指示信息和硬件处理信息;
提取缓存的所述第二处理后数据后,将所述第二处理后数据作为所述硬件数据处理模块的输出数据、并从所述硬件数据处理模块中输出之前,还包括:对所述第二处理后数据进行去标签处理,用于将已使用过的标签域去除;
在所述硬件处理指示信息无效的情况下,将所述第一处理后数据作为所述硬件数据处理模块的输出数据、并所述硬件数据处理模块中输出之前,还包括:对所述第一处理后数据进行去标签处理,用于将已使用过的标签域去除。
4.如权利要求1所述的应用于SOC芯片的数据处理方法,其特征在于,所述交互识别信息包括具有多个标签域的标签信息,所述标签域用于表示所述硬件处理指示信息和硬件处理信息;
识别所述交互识别信息包括:解析所述标签信息,获得所述硬件处理指示信息和硬件处理信息的域值;
根据所述硬件处理指示信息的域值,判断所述硬件处理指示信息是否有效;根据所述硬件处理信息的域值,进行所述硬件数据处理。
5.如权利要求1所述的应用于SOC芯片的数据处理方法,其特征在于,所述硬件处理指示信息包括安全指示信息,所述硬件处理信息包括与所述安全指示信息相对应的安全处理信息;
根据所述硬件处理信息进行硬件数据处理的步骤中,所述硬件数据处理包括安全处理。
6.如权利要求5所述的应用于SOC芯片的数据处理方法,其特征在于,所述安全指示信息为加密指示信息;
所述安全处理为加密处理;
或者,
所述安全指示信息为解密指示信息;
所述安全处理为解密处理。
7.如权利要求1所述的应用于SOC芯片的数据处理方法,其特征在于,所述硬件处理信息包括优先级处理信息;
按照所述交互识别信息中的优先级处理信息,提取缓存的所述第一处理后数据;
按照所述交互识别信息中的优先级处理信息,提取缓存的所述第二处理后数据。
8.如权利要求1所述的应用于SOC芯片的数据处理方法,其特征在于,利用所述硬件数据处理模块的内部存储器进行缓存。
9.如权利要求8所述的应用于SOC芯片的数据处理方法,其特征在于,所述内部存储器包括静态随机存取存储器或先进先出存储器。
10.如权利要求1所述的应用于SOC芯片的数据处理方法,其特征在于,从所述硬件数据处理模块中输出所述输出数据后,还包括:对所述硬件数据处理模块输出的输出数据进行数据再处理;
其中,所述数据再处理包括:将所述输出数据转发至数据输出端口,并通过数据输出端口输出;
或者,所述数据再处理包括:将所述输出数据转发至处理器进行业务处理,获得第三处理后数据。
CN202111396200.XA 2021-11-23 2021-11-23 应用于soc芯片的数据处理方法 Pending CN116150079A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111396200.XA CN116150079A (zh) 2021-11-23 2021-11-23 应用于soc芯片的数据处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111396200.XA CN116150079A (zh) 2021-11-23 2021-11-23 应用于soc芯片的数据处理方法

Publications (1)

Publication Number Publication Date
CN116150079A true CN116150079A (zh) 2023-05-23

Family

ID=86353145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111396200.XA Pending CN116150079A (zh) 2021-11-23 2021-11-23 应用于soc芯片的数据处理方法

Country Status (1)

Country Link
CN (1) CN116150079A (zh)

Similar Documents

Publication Publication Date Title
US10095634B2 (en) In-vehicle network (IVN) device and method for operating an IVN device
US10943020B2 (en) Data communication system with hierarchical bus encryption system
US8683221B2 (en) Configurable memory encryption with constant pipeline delay in a multi-core processor
US8438641B2 (en) Security protocol processing for anti-replay protection
US8949578B2 (en) Sharing of internal pipeline resources of a network processor with external devices
CN1743993A (zh) 用于减小加密延迟时间对标准通信的影响的方法和系统
CN108173769B (zh) 一种报文传输方法、装置及计算机可读存储介质
US20200099670A1 (en) Secure In-line Received Network Packet Processing
CN117640256B (zh) 一种无线网卡的数据加密方法、推荐装置和存储介质
CN115529130B (zh) 数据处理方法、终端、服务器、系统、设备、介质和产品
CN116150079A (zh) 应用于soc芯片的数据处理方法
US8316431B2 (en) Concurrent IPsec processing system and method
CN101267639A (zh) 一种存储卡及其实现条件接收的方法
US11038856B2 (en) Secure in-line network packet transmittal
CN116150080A (zh) 应用于soc芯片的数据处理方法
CN106454770A (zh) 一种移动终端上消息分类分发处理的方法和系统
US8412956B2 (en) Electronic unit provided in a microcircuit card and including cryptographic means for high-speed data processing
US20030126342A1 (en) System to optimally order cycles originating from a single physical link
US20110026707A1 (en) Communication apparatus
CN115130145A (zh) Soc芯片及应用于soc芯片的数据处理方法
US20050160448A1 (en) Smartcard uart for minimizing processor demands in a conditional access system
CN114978714B (zh) 基于risc-v的轻量级数据总线加密安全传输方法
CN117828648B (zh) 一种可信总线交互系统的实现方法
CN216490525U (zh) 一种网络数据加密中继器
KR100342526B1 (ko) 암호화 및 복호화 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination