CN116149541A - 电子设备及其操作方法 - Google Patents

电子设备及其操作方法 Download PDF

Info

Publication number
CN116149541A
CN116149541A CN202211440893.2A CN202211440893A CN116149541A CN 116149541 A CN116149541 A CN 116149541A CN 202211440893 A CN202211440893 A CN 202211440893A CN 116149541 A CN116149541 A CN 116149541A
Authority
CN
China
Prior art keywords
time information
power
electronic device
secure
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211440893.2A
Other languages
English (en)
Inventor
李景洙
李润稙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116149541A publication Critical patent/CN116149541A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G06F21/725—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits operating on a secure reference time value
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Storage Device Security (AREA)
  • Power Sources (AREA)

Abstract

提供了一种电子设备及其操作方法。电子设备包括：非易失性存储器；电源管理集成电路，其被配置为基于从电源接收的供应电力来生成操作电力，并且生成独立于供应电力的第一时间信息；和应用处理器，其被配置为接收操作电力，生成第二时间信息，基于操作电力的生成中断来获得第一时间信息，并且将包括第一时间信息和第二时间信息的时间数据、写入命令和地址输出到非易失性存储器。

Description

电子设备及其操作方法
相关申请的交叉引用
本申请基于在2021年11月19日在韩国知识产权局提交的第10-2021-0160717号韩国专利申请并要求获得该申请的优先权，该申请的公开内容通过引用整体并入本文。
技术领域
本发明构思涉及电子设备，更具体地，涉及电子设备及其操作方法。
背景技术
移动设备使用时间信息执行各种操作。一般来说，移动设备的时间信息是从能够执行无线通信的通信设备(诸如基站)接收的，或者是由移动设备中提供的定时器生成的。
用于执行基于安全的操作的时间信息需要完整性，并且移动设备中的这种信息可能由于移动设备的电源意外中断而被改变，或者被攻击移动设备的恶意用户篡改。需要一种用于防止这种时间信息被改变或伪造的方案。
发明内容
本发明构思提供能够在系统关闭状态发生时确保需要安全的时间信息的完整性的电子设备，以及其操作方法。
根据本发明构思的一方面，提供了一种电子设备，包括：非易失性存储器；电源管理集成电路，其被配置为基于从电源接收的供应电力来生成操作电力，并且生成独立于供应电力的第一时间信息；和应用处理器，其被配置为接收操作电力，生成第二时间信息，基于操作电力的生成被中断来获得第一时间信息，并且将包括第一时间信息和第二时间信息的时间数据、写入命令和地址输出到非易失性存储器。
根据本发明构思的另一方面，提供了一种电子设备，包括：非易失性存储器，用于存储包括加密的第一时间信息和第二时间信息的时间数据；电源管理集成电路，其被配置为基于从电源接收的供应电力来生成操作电力，并且生成不考虑供应电力的第一时间信息；和应用处理器，其被配置为基于操作电力的供应被恢复来将用于指示读取时间数据的地址和读取命令输出到非易失性存储器，从电源管理集成电路获得第一时间信息，并且基于获得的第一时间信息和读取的时间数据来更新在操作电力的供应中断前生成的第二时间信息。
根据本发明构思的一方面，提供了一种电子设备，包括：非易失性存储器；电源管理集成电路，其包括配置为响应于从电源接收的供应电力中断的系统关闭状态的发生，基于预充电电荷来提供辅助电力的电源电容器，以及配置为在系统关闭状态下基于辅助电力来生成第一时间信息的只读定时器；和应用处理器，其包括配置为基于从外部源提供的时钟源来生成第二时间信息的第一系统定时器、配置为基于系统关闭状态发生来获得第一时间信息和第二时间信息以生成时间数据的安全处理器、以及配置为将时间数据、写入命令和地址提供给非易失性存储器的非易失性存储器控制器。
根据发明构思的一方面，提供了一种电子设备的操作方法，电子设备包括电源管理集成电路、非易失性存储器和应用处理器，操作方法包括：生成不考虑从电源接收的供应电力的第一时间信息；接收基于供应电力来生成的操作电力，并且生成第二时间信息；响应于操作电力的生成被中断的系统关闭状态的发生，存储第一时间信息和第二时间信息；以及，响应于操作电力的供应被恢复的系统开启状态的发生，基于存储的第一时间信息和第二时间信息来更新第二时间信息。
附图说明
从以下结合附图的详细描述中，将更清楚理解本发明构思的示例实施例，其中：
图1是示出根据本发明构思的一些示例实施例的电子设备的图；
图2是示出根据本发明构思的一些示例实施例的非安全处理器可访问或不可访问的组件的示例的图；
图3是示出根据本发明构思的一些示例实施例的安全处理器可访问的组件的示例的图。
图4是示出根据本发明构思的一些示例实施例的由安全定时器和系统定时器中的每一个生成的时间信息的示例的图形；
图5是根据本发明构思的一些示例实施例的用于描述更新由系统定时器生成的时间信息的示例的图形；
图6是根据本发明构思的一些示例实施例的当系统关闭状态发生时的应用处理器的操作方法的流程图；
图7是用于详细描述图6所示的流程图的图；
图8是根据本发明构思的一些示例实施例的当在系统关闭状态发生后发生系统开启状态时的应用处理器的操作方法的流程图；
图9是用于详细描述图8所示的流程图的图；
图10是示出根据本发明构思的一些示例实施例的电子设备的图；
图11是示出根据本发明构思的一些示例实施例的电子设备的图；
图12是根据本发明构思的一些示例实施例的电子设备的操作方法的流程图；
图13是示出根据本发明构思的一些示例实施例的电子设备的图；以及
图14是示出根据本发明构思的一些示例实施例的电子设备的图。
具体实施方式
在下文中，将参考附图来详细描述本发明构思的示例实施例。
图1是示出根据本发明构思的一些示例实施例的电子设备10的图。
参考图1，电子设备10可以是，例如，固定的计算系统，诸如服务器、台式计算机、信息亭或类似物、或者其子系统。作为另一示例，电子设备10可以是便携式计算系统，诸如移动电话、可穿戴设备、膝上型计算机、或其子系统。作为又一示例，电子设备10可以是包括在系统中的子系统，诸如家用电器、工业装置或车辆，其不同于独立的计算系统。
在一些示例实施例中，电子设备10可以包括应用处理器100、电源管理集成电路(PMIC)200、非易失性存储器300和振荡器400。
应用处理器100可以接收从PMIC 200提供的操作电力，以处理数据。应用处理器100可以在正常模式或低功率模式下操作。正常模式可以是包括在应用处理器100中的全部组件被激活的模式。低功率模式可以是只有包括在应用处理器100中的一些组件被激活的模式。也就是说，在低功率模式下激活的组件可以是始终开启的组件。
应用处理器100可以包括非安全处理器110、安全处理器120、非易失性存储器控制器130、第一保护控制器140、系统定时器150、第二保护控制器160、仲裁器170和接口180。
非安全处理器110可以处理电子设备10的整体任务(或操作)。例如，非安全处理器110可以响应于电子设备10开机来执行启动。非安全处理器110可以处理存储在非易失性存储器300中的数据，并且可以将存储在非易失性存储器300中的程序图像(program image)加载到应用处理器100中。非安全处理器110可以执行存储在非易失性存储器300中的程序图像。在本说明书中，由非安全处理器110执行包括在程序图像中的指令可以被称为由非安全处理器110执行电子设备10的整体操作。可以提供一个或多个非安全处理器110，但是非安全处理器110的数量不限于此，并且应用处理器100可以包括单个非安全处理器110。当提供多个非安全处理器110时，它们可以执行相同功能或不同功能。非安全处理器110可以通过总线BUS将用于指示存储处理后的数据的控制命令发送到非易失性存储器控制器130。在本说明书中，非安全处理器110可以被称为主处理器。
安全处理器120可以出于各种目的，处理需要安全的数据。例如，安全处理器120可以安全地处理与电子设备10的用户相关的唯一信息，并且还可以安全地处理与电子设备10的制造商或授权供应商相关的唯一信息。然而，本发明构思不限于此。安全处理器120的数量可以是一个或多个，但是不限于此。安全处理器120可以通过总线BUS将用于指示存储处理后的数据的控制命令发送到非易失性存储器控制器130。安全处理器120可以排他地访问系统定时器150和第一缓冲器171。
在一些示例实施例中，安全处理器120可以通过使用需要安全的时间信息来执行需要认证的操作。需要认证的操作的示例可以包括执行被应用数字版权管理(DRM)的内容的操作，以及在用户试图解除锁定状态的解锁情况下阻止用户在预设(或，备选、期望)的时间段内输入密码的操作。例如，安全处理器120可以在需要认证的操作可执行的认证时间段期间执行应用DRM的内容。作为另一示例，安全处理器120可以在锁定时间段期间阻止用户输入密码，其中，锁定时间段在解锁情况下在屏幕解锁尝试失败时被调用(invoke)。在整个说明书中，需要认证的操作可以被称为认证操作。如上所述，认证操作具有设置为允许或阻止认证操作的执行的特定认证时间段。为此，有必要确定根据需要安全性的时间信息的时间点是否在上述的认证时间段或锁定时间段内。安全处理器120可以访问系统定时器150，从系统定时器150获得时间信息，并且将根据获得的时间信息的时间点与认证时间段或锁定时间段进行比较。在一些示例实施例中，在根据获得的时间信息的时间点超过认证时间段的截止日期(例如，认证时间段已经到期)的情况下，应用DRM的内容的执行可能被阻止。也就是说，安全处理器120不执行应用DRM的内容。例如，在如下情况下(与应用DRM的内容对应的数据被存储在非易失性存储器300中；应用DRM的内容的认证时间段是一周；电子设备10的操作模式是阻止与无线通信设备通信的操作模式，例如，飞行模式；并且电子设备10关机超过一周，然后再开机)，在电子设备10中不允许应用DRM的内容的执行。在一些示例实施例中，当锁定时间段到期时，安全处理器120可以允许用户输入密码。例如，在如下情况下(用户连续(或反复，诸如在不连续的尝试中)无法解锁电子设备10的屏幕；电子设备10的锁定时间段是一小时；电子设备10的操作模式是阻止与无线通信设备通信的操作模式，例如，飞行模式；并且电子设备10在锁定时间段开始后关机，然后在一小时后开机)，用户被立即允许尝试解锁电子设备10的屏幕。因此，可以为用户提供便利。
在一些示例实施例中，安全处理器120可以更新由系统定时器150生成的时间信息，同时将操作电力供应给应用处理器100。
非易失性存储器控制器130可以与非易失性存储器300通信。非易失性存储器控制器130可以控制非易失性存储器300存储由非安全处理器110或安全处理器120处理的数据。可替换地，非易失性存储器控制器130可以读取存储在非易失性存储器300中的数据，并且将读取的数据发送到非安全处理器110或安全处理器120。
第一保护控制器140可以允许安全处理器120的访问，并且阻止非安全处理器110的访问。例如，第一保护控制器140可以响应于安全处理器120的访问，将由系统定时器150生成的时间信息发送到安全处理器120。作为另一示例，第一保护控制器140可以阻止非安全处理器110对系统定时器150的访问。第一保护控制器140可以被实现为信任区(TrustZone)保护控制器(TZPC)。
系统定时器150可以基于时钟源来生成时间信息。时钟源可以是，例如，由振荡器400生成的频率，并且时钟源的值可以是，例如，32.768kHz。然而，本发明构思不限于此。时间信息可以是，例如，指示“年”、“月”、“日”、“小时”、“分钟”和“秒”的信息。系统定时器150可以被实现为计数器，其被配置为从由安全处理器120设置的初始值开始计数。在整个说明书中，系统定时器150可以被称为实时时钟。
第二保护控制器160可以允许安全处理器120的访问，并且阻止非安全处理器110的访问。例如，第二保护控制器160可以允许安全处理器120访问第一缓冲器171，并且阻止非安全处理器110访问第一缓冲器171。第二保护控制器160可以允许非安全处理器110访问第二缓冲器172。与第一保护控制器140一样，第二保护控制器160可以被实现为TZPC。
仲裁器170可以允许安全处理器120访问防篡改的时间信息。为此，仲裁器170可以包括第一缓冲器171和第二缓冲器172。
第一缓冲器171可以临时存储只由安全处理器120可访问的数据。例如，第一缓冲器171可以存储包括由安全定时器210生成的时间信息的数据。
第二缓冲器172可以临时存储非安全处理器110可访问的数据。例如，第二缓冲器172可以临时存储包括由非安全处理器生成的信息的数据。
在应用处理器100中，仲裁器170可以被布置在接口180中，因此可以省略用于防止信息被篡改的单独的专用接口。因此，与提供用于防止篡改的接口的情况相比，芯片的大小和开销可以减少。
接口180可以与PMIC 200通信。详细来说，接口180可以通过应用处理器100中提供的第一引脚P1从PMIC 200接收时间信息。为此，接口180可以被实现为集成电路总线(inter-integrated circuit，I2C)、串行外设接口(SPI)等，但是不限于此。
安全处理器120、第一保护控制器140、系统定时器150、第二保护控制器160、仲裁器170和接口180可以被配置为始终开启。然而，当系统关闭状态发生时(例如，当电子设备10异常关机时)，安全处理器120、第一保护控制器140、系统定时器150、第二保护控制器160、仲裁器170和接口180也可以关机。
PMIC 200可以基于从电源供应的电力来生成操作电力。在此，电源可以是例如电子设备10中提供的电池，但是不限于此。操作电力可以被供应给应用处理器100和非易失性存储器300。
PMIC 200可以包括安全定时器210、电力电容器220和接口230。
当电子设备10处于系统开启状态时，安全定时器210可以接收供应电力，以基于时钟源生成时间信息。可替换地，当电子设备10处于系统关闭状态时，安全定时器210可以接收从电力电容器220供应的辅助电力，以基于时钟源生成时间信息。也就是说，安全定时器210可以生成不考虑(或独立于)供应电力的时间信息。
由安全定时器210生成的时间信息可以是，例如，指示“年”、“月”、“日”、“小时”、“分钟”和“秒”的信息。安全定时器210可以被实现为计数器，其被配置为从预设(或，备选、期望)初始值开始计数。在一些示例实施例中，安全定时器210可以是只读定时器。在这种情况下，因为不可能对安全定时器210执行写入操作，所以会保证由安全定时器210生成的时间信息的完整性，防止由安全定时器210生成的时间信息被非安全处理器110改变，不需要在PMIC 200中实现单独的安全设计，因此，可以减少制造成本和芯片大小。时间信息可以通过总线BUS被发送到接口230。
电力电容器220可以接收供应电力，以便对电荷充电。当操作电力的生成中断时(例如，当系统关闭状态发生时)，电力电容器220可以基于经充电的电荷来生成辅助电力。生成的辅助电力可以被供应给安全定时器210。在整个说明书中，电力电容器220可以被称为超级电容器或纽扣电池域。
接口230可以与应用处理器100通信。详细来说，接口230可以通过PMIC 200中提供的第一引脚P1'发送时间信息。为此，接口230可以被实现为I2C等，但是不限于此。
非易失性存储器300可以从非易失性存储器控制器130接收命令和地址，并且访问包括在非易失性存储器300中的多个存储器单元当中的由地址选择的存储器单元。非易失性存储器300可以针对由地址选择的存储器单元来执行由命令指示的操作。在此，命令可以是，例如，编程命令、读取命令或擦除命令，并且由命令指示的操作可以是，例如，编程操作、读取操作或擦除操作。非易失性存储器300可以是，例如，闪存存储器。闪存存储器的示例可以包括NAND闪存存储器、垂直NAND闪存存储器、NOR闪存存储器、电阻式随机存取存储器、相变存储器、磁阻式随机存取存储器等。非易失性存储器300可以用通用闪存(UFS)卡的形式来实现。
在一些示例实施例中，非易失性存储器300可以存储时间数据，或输出存储的时间数据。时间数据可以是包括由安全定时器210和系统定时器150在系统关闭状态发生时生成的时间信息的数据。
振荡器400可以提供用于生成时间信息的时钟源。详细来说，振荡器400可以通过应用处理器100和PMIC 200中分别提供的第二引脚P2和P2'，将时钟源提供给系统定时器150和安全定时器210。振荡器400可以包括晶体410和谐振器420。在一些示例实施例中，谐振器420可以被包括在PMIC 200中。
虽然没有示出，但是根据本发明构思的一些示例实施例，电子设备10还可以包括与通信设备(诸如能够进行无线通信的基站)通信的网络设备。在这种情况下，网络设备可以从基站接收指示全球时间的全球时间信息，并且将接收到的时间信息发送到应用处理器100。全球时间信息可以用作要在系统定时器150中设置的初始值，或者可以用于修正由系统定时器150生成的时间信息的误差。
在整个说明书中，由安全定时器210生成的时间信息被称为安全时间信息或第一时间信息，并且由系统定时器150生成的时间信息被称为系统时间信息或第二时间信息。
图2是示出根据本发明构思的一些示例实施例的非安全处理器110可访问或不可访问的组件的示例的图。
参考图2，非易失性存储器控制器130可访问非安全处理器110。例如，非安全处理器110可以输出处理后的数据和控制信号，以将处理后的数据存储在非易失性存储器300中。数据和控制信号可以通过总线BUS被发送到非易失性存储器控制器130。
第二缓冲器172可访问非安全处理器110。例如，非安全处理器110可以将处理后的数据发送到第二缓冲器172，以将处理后的数据提供给PMIC 200。在这种情况下，由非安全处理器110输出的数据可以通过仲裁器170和总线BUS之间的通道被发送到第二缓冲器172。
系统定时器150和第一缓冲器171不可访问非安全处理器110。这是为了防止非安全处理器110在发生故障或被恶意用户控制的情况下篡改存储在第一缓冲器171中的第一时间信息或由系统定时器150生成的第二时间信息。例如，第一保护控制器140可以阻止非安全处理器110访问系统定时器150。第二保护控制器160可以阻止非安全处理器110访问第一缓冲器171。
图3是示出根据本发明构思的一些示例实施例的安全处理器120可访问的组件的示例的图。
参考图3，系统定时器150可访问安全处理器120。例如，第一保护控制器140可以允许安全处理器120访问系统定时器150，并且安全处理器120可以获得由系统定时器150生成的第二时间信息，或者可以在系统定时器150中设置更新的时间信息(或修正的时间信息)作为第二时间信息。第二时间信息或更新的时间信息可以通过总线BUS被发送。
第一缓冲器171可访问安全处理器120。例如，第二保护控制器160可以允许安全处理器120访问第一缓冲器171，并且安全处理器120可以获得存储在第一缓冲器171中的数据。在这种情况下，存储在第一缓冲器171中的数据可以通过第二保护控制器160、仲裁器170和总线BUS之间的通道被发送到安全处理器120。
图4是示出根据本发明构思的一些示例实施例的由安全定时器和系统定时器中的每一个生成的时间信息的示例的图形。
参考图4，在t0时，电子设备10开始启动(boot)。在这种情况下，安全处理器120可以根据初始时间信息，在系统定时器150上设置初始值RTC0。同时，自电子设备10发货前起，安全定时器210已经存储包括初始值RTC0的数据。应用处理器100可以处于睡眠状态。
在t0后，PMIC 200可以生成操作电力，并且处于睡眠状态的应用处理器100可以唤醒。安全定时器210可以响应于时钟源，执行从初始值RTC0开始计数的操作。系统定时器150也可以响应于时钟源，执行从初始值RTC0开始计数的操作。根据时间信息的值可以随着时间的推移而逐渐增加。
在t1时，系统关闭状态可能发生。系统关闭状态可以是从电源供应的电力中断的状态，或者是操作电力的生成中断的状态。在这种情况下，电力电容器220可以生成辅助电力，并且安全定时器210可以接收辅助电力，以执行计数操作。根据由安全定时器210生成的第一时间信息的值随着时间的推移而增加。在t1时，根据第一时间信息的值可以是第一值RTC1。当系统关闭状态发生时，对应用处理器100的操作电力供应中断，因此系统定时器150停止计数操作。在t1时，根据由系统定时器150生成的第二时间信息的值是第一值RTC1，并且是恒定的。在t1时，安全处理器120可以将包括第二时间信息和控制信号的数据发送到非易失性存储器控制器130，以便将由系统定时器150生成的第二时间信息存储在非易失性存储器300中。
在t2时，系统开启状态可能发生。系统开启状态可以是操作电力的供应恢复的状态。在t2时，根据由安全定时器210生成的第一时间信息的值可以是第二值RTC2。同时，当系统开启状态发生时，操作电力被供应给应用处理器100，因此，安全处理器120可以将控制信号发送到非易失性存储器控制器130，以获得存储在非易失性存储器300中的第二时间信息。当安全处理器120获得存储在非易失性存储器300中的第二时间信息时，安全处理器120在系统定时器150上设置所获得的第二时间信息。在这种情况下，因为根据由安全定时器210在t2后生成的第一时间信息的值从第一值RTC1开始增加，所以第一时间信息和第二时间信息可能彼此不一致。
图5是根据本发明构思的一些示例实施例的用于描述更新由系统定时器生成的时间信息的示例的图形。
参考图5，在t0时，电子设备10可以开始启动，并且安全处理器120可以在系统定时器150上设置初始值RTC0。在t0后，安全处理器210和系统定时器150可以响应于时钟源，执行从初始值RTC0开始计数的操作。
在t1时，系统关闭状态可能发生。在这种情况下，系统定时器150停止计数操作。安全处理器120可以将包括第一时间信息和第二时间信息的数据以及控制信号发送到非易失性存储器控制器130，以将在t1时的第一时间信息和第二时间信息存储在非易失性存储器300中。非易失性存储器控制器130可以将数据、写入命令和第一地址发送到非易失性存储器300。根据存储在非易失性存储器300中的第一时间信息和第二时间信息的值可以是第一值RTC1。
在t2时，系统开启状态可能发生。安全处理器120可以将控制信号发送到非易失性存储器控制器130，以获得存储在非易失性存储器300中的第一时间信息和第二时间信息。非易失性存储器控制器130可以将读取命令和第二地址发送到非易失性存储器300。第一地址和第二地址彼此相等。同时，安全处理器120还获得在t2时生成的第一时间信息。根据在t2时生成的第一时间信息的值可以是第二值RTC2。安全处理器120可以基于在t2时生成的第一时间信息和存储在非易失性存储器300中的第一时间信息，更新从非易失性存储器300获得的第二时间信息。例如，根据存储在非易失性存储器300中的第一时间信息的值是第一值RTC1，并且根据在t2时生成的第一时间信息的值是第二值RTC2。安全处理器120计算出第一值RTC1和第二值RTC2之间的时间差Δ。此外，安全处理器120可以通过将时间差Δ和根据存储在非易失性存储器300中的第二时间信息的值(例如，第一值RTC1)相加，来更新从非易失性存储器300获得的第二时间信息。根据在t2时更新的第二时间信息的值是第二值RTC2。
在t2后，根据第一时间信息的值和根据第二时间信息的值可以彼此相等，并且可以从第二值RTC2开始增加。
图6是根据本发明构思的一些示例实施例的当系统关闭状态发生时的应用处理器的操作方法的流程图。
参考图1、5和6，在操作S110中，应用处理器100获得系统时间信息和安全时间信息。系统时间信息是由系统定时器150生成的第二时间信息，并且安全时间信息是由安全定时器210生成的第一时间信息。详细来说，例如，在t1时，安全处理器120通过接口180获得第一时间信息，并且通过总线BUS和第一保护控制器140获得第二时间信息。
在操作S120中，应用处理器100加密所获得的系统时间信息和安全时间信息。详细来说，例如，在t1时，安全处理器120通过使用加密算法来加密第一时间信息和第二时间信息。这是为了确保第一时间信息和第二时间信息在t1时的可靠性。
在操作S130中，应用处理器100将包括系统时间信息和安全时间信息的时间数据存储在非易失性存储器300中。在一些示例实施例中，时间数据可以包括加密的系统时间信息和安全时间信息。详细来说，例如，在t1时，安全处理器120可以将时间数据和控制信号发送到非易失性存储器控制器130，并且非易失性存储器控制器130可以将时间数据、写入命令和地址发送到非易失性存储器控制器130。
图7是用于详细描述图6所示的流程图的图。
参考图5、6和7，当操作电力的生成中断时，应用处理器100从PMIC200获得第一时间信息TI 1，并且将包括第一时间信息TI 1和第二时间信息TI 2的时间数据TDATA、写入命令WCMD和地址ADDR输出到非易失性存储器300。
在操作S110中，安全定时器210通过总线BUS将在操作电力的生成被中断时(例如，在t1时)生成的第一时间信息TI 1输出到接口230(①)。第一时间信息TI 1通过PMIC 200的第一引脚P1'被发送到应用处理器100。通过应用处理器100的第一引脚P1发送的第一时间信息TI 1通过接口180被临时存储在第一缓冲器171中。安全处理器120通过第二保护控制器160访问第一缓冲器171，以获得第一时间信息TI 1。系统定时器150通过第一保护控制器140和总线BUS将在操作电力的生成被中断时(例如，在t1时)生成的第二时间信息TI 2输出到安全处理器120(②)。
在操作S120中，安全处理器120加密在t1时生成的第一时间信息TI 1和第二时间信息TI 2，并且将包括加密的第一时间信息和第二时间信息的数据输出作为时间数据TDATA(③)。时间数据TDATA通过总线BUS被发送到非易失性存储器控制器130。
在操作S130中，非易失性存储器控制器130可以输出写入命令WCMD、地址ADDR和时间数据TDATA(④)。写入命令WCMD、地址ADDR和时间数据TDATA通过应用处理器100的第三引脚P3被发送到非易失性存储器300。非易失性存储器300通过非易失性存储器300的第三引脚P3'来接收写入命令WCMD、地址ADDR和时间数据TDATA，并且将时间数据TDATA存储在由地址ADDR指向的存储器单元中。
图8是根据本发明构思的一些示例实施例的当在系统关闭状态发生后发生系统开启状态时的应用处理器的操作方法的流程图。
参考图8，在操作S210中，应用处理器100获得时间数据和当前安全时间信息。时间数据包括加密的第一时间信息和第二时间信息，并且被存储在非易失性存储器300中。加密的第一时间信息和第二时间信息是在系统关闭状态发生时生成的。当前安全时间信息是由安全定时器210在当系统关闭状态发生后发生系统开启状态时生成的第一时间信息。详细来说，例如，在t2时，安全处理器120通过接口180获得第一时间信息，并且通过总线BUS和非易失性存储器控制器130获得时间数据。
在操作S220中，应用处理器100基于当前安全时间信息和安全时间信息来计算修正时间信息。安全时间信息是包括在时间数据中的第一时间信息，并且修正时间信息是指示当前安全时间信息和安全时间信息之间的差(例如，参考图5描述的时间差Δ)的信息。详细来说，例如，安全处理器120可以解密经加密的第一时间信息和第二时间信息，并且根据解密的第一时间信息和第二时间信息，计算时间点之间的时间差Δ。
在操作S230中，应用处理器100通过将修正时间信息应用于系统时间信息来计算修正的系统时间信息。修正的系统时间信息可以是更新的第二时间信息，并且可以指示如上面参考图5描述的在t2时的第二值RCT2。详细来说，例如，安全处理器120可以通过将第一值RTC1和时间差Δ相加来计算第二值RTC2。
在操作S240中，应用处理器100通过使用修正的系统时间信息来更新系统定时器150的系统时间信息。详细来言，例如，安全处理器120可以通过在系统定时器150上设置第二值RTC2，更新系统定时器150的系统时间信息。
图9是用于详细描述图8所示的流程图的图。
参考图5、7、8和9，当操作电力的供应恢复时，应用处理器100可以将读取命令RCMD和地址ADDR输出到非易失性存储器300，其中，读取命令RCMD和地址ADDR用于指示读取时间数据TDATA，从PMIC 200获得第一时间信息TI 1'，以及基于获得的第一时间信息TI 1'和读取的时间数据TDATA，更新在操作电力的供应中断前(例如，在t1时)生成的第二时间信息。
在操作S210中，当操作电力的供应恢复时，非易失性存储器控制器130输出读取命令RCMD和地址ADDR(①)。读取命令RCMD和地址ADDR通过应用处理器100的第三引脚P3被发送到非易失性存储器300。非易失性存储器300通过非易失性存储器300的第三引脚P3'来接收读取命令RCMD和地址ADDR，并且输出存储的时间数据TDATA。时间数据TDATA通过非易失性存储器300的第三引脚P3'被发送到应用处理器100。然后，通过应用处理器100的第三引脚P3接收的时间数据TDATA被发送到安全处理器120(②)。时间数据TDATA包括上面参考图7描述的加密的第一时间信息TI 1和第二时间信息TI 2。安全定时器210通过总线BUS将在操作电力的供应恢复时(例如，在t2时)生成的第一时间信息TI 1'输出到接口230(③)。第一时间信息TI 1'通过接口180被临时存储在第一缓冲器171中。安全处理器120通过第二保护控制器160访问第一缓冲器171，以获得第一时间信息TI 1'。
在操作S220中，安全处理器120可以从时间数据TDATA解密经加密的第一时间信息TI 1和第二时间信息TI 2，并且计算解密的第一时间信息TI 1和获得的第一时间信息TI1'之间的区别时间(difference time)信息(例如，图5所示的时间差Δ)。在操作S230中，安全处理器120通过将区别时间信息应用于解密的第二时间信息TI，生成更新的第二时间信息TI(UPDATED)。在操作S240中，安全处理器120可以在系统定时器150上设置更新的第二时间信息TI(UPDATED)(④)。
图10是示出根据本发明构思的一些示例实施例的电子设备20的图。
参考图10，根据本发明构思的一些示例实施例的电子设备20可以包括应用处理器100、PMIC 201和非易失性存储器300。应用处理器100和非易失性存储器300与上面参考图1描述的相同。
PMIC 201可以包括安全定时器210、电力电容器220、接口230和环形振荡器240。安全定时器210、电力电容器220和接口230与上面参考图1描述的相同。
环形振荡器240可以基于供应电力来生成时钟源。当系统关闭状态发生时，环形振荡器240可以从电力电容器220接收辅助电力，并且将时钟源提供给安全定时器210。
虽然没有示出，但是应用处理器100和PMIC 201可以分别包括第二引脚P2和P2'。根据本发明构思的一些示例实施例的电子设备20还可以包括图1所示的振荡器400。
图11是示出根据本发明构思的一些示例实施例的电子设备30的图。
参考图11，根据本发明构思的一些示例实施例的电子设备30可以包括应用处理器101、PMIC 202、非易失性存储器设备300和振荡器400。非易失性存储器设备300和振荡器400与上面参考图1描述的相同。
应用处理器101可以包括非安全处理器110、安全处理器120、非易失性存储器控制器130、第一保护控制器140、第一系统定时器151、第二保护控制器160、仲裁器170、接口180和第二系统定时器190。非安全处理器110、安全处理器120、非易失性存储器控制器130、第一保护控制器140、第二保护控制器160、仲裁器170和接口180与上面参考图1描述的相同。
第一系统定时器151可以对应于图1所示的系统定时器150。第一系统定时器151可以基于从外部(例如，振荡器400)提供的时钟源，生成第二时间信息。
第二系统定时器190可以基于从外部(例如，振荡器400)提供的时钟源，生成第三时间信息。第三时间信息可以是关于电子设备30中使用的时间的信息。非安全处理器110可以基于第三时间信息，执行电子设备30的整体操作。例如，非安全处理器110可以根据第三时间信息，处理时间图像，以将时间通知给用户。当电子设备30启动时，非安全处理器110可以在第二系统定时器190上设置初始值。
PMIC 202可以包括安全定时器210、电力电容器220、接口230和第三系统定时器250。安全定时器210、电力电容器220和接口230与上面参考图1描述的相同。安全定时器210可以是只读定时器。
第三系统定时器250可以基于从外部(例如，振荡器400)提供的时钟源，生成第三时间信息。
在一些示例实施例中，非安全处理器110可以获得由第三系统定时器250生成的第三时间信息，并且将获得的时间信息复制到第二系统定时器190。第三时间信息可以通过接口180被存储在第二缓冲器172中。
虽然没有示出，但是根据本发明构思的一些示例实施例的电子设备30还可以包括环形振荡器，其被配置为接收辅助电力，并且响应于系统关闭状态的发生，将时钟源提供给安全定时器210。
图12是根据本发明构思的一些示例实施例的电子设备的操作方法的流程图。
参考图1和12，电子设备10的操作方法包括：生成不考虑从电源接收的供应电力的第一时间信息(S310)；接收基于供应电力生成的操作电力，并且生成第二时间信息(S320)；响应于与操作电力的生成被中断的状态对应的系统关闭状态的发生，存储第一时间信息和第二时间信息(S330)；以及，响应于与操作电力的供应恢复的状态对应的系统开启状态的发生，基于存储的第一时间信息和第二时间信息，更新第二时间信息(S340)。第一时间信息是由包括在PMIC 200中的只读定时器(例如，安全定时器210)生成的信息，并且第二时间信息是由包括在应用处理器100中的定时器(例如，系统定时器150)生成的信息。
在操作S330中，应用处理器100加密在系统关闭状态发生时生成的第一时间信息和第二时间信息，并且将加密的第一时间信息和第二时间信息存储在非易失性存储器300中。
在操作S340中，应用处理器100在系统开启状态发生时，解密经加密的第一时间信息和第二时间信息，并且基于在系统开启状态发生时生成的第一时间信息和解密的第一时间信息和第二时间信息，更新第二时间信息。
在操作S340中，应用处理器100计算解密的第一时间信息和获得的第一时间信息之间的区别时间信息。并且通过将区别时间信息应用于解密的第二时间信息，来更新第二时间信息。
图13是根据本发明构思的一些示例实施例的电子设备40的框图。
参考图13，电子设备40可以被实现为手持设备，诸如移动电话、智能手机、平板个人计算机(PC)、个人数字助理(PDA)、企业数字助理(EDA)、数字静态相机、数字视频相机、便携式多媒体播放器(PMP)、个人导航设备或便携式导航设备(PND)、手持游戏机或电子书。
电子设备40可以包括片上系统1000、外部存储器1850、显示器设备1550和PMIC1950。
片上系统1000可以包括中央处理单元(CPU)1100、神经处理单元(NPU)1200、图形处理单元(GPU)1300、定时器1400、显示器控制器1500、随机存取存储器(RAM)1600、只读存储器(ROM)1700、存储器控制器1800、时钟管理单元(CMU)1900和总线1050。除了所示的组件之外，片上系统1000还可以包括其他组件。PMIC 1950可以在片上系统1000的外部实现。然而，本发明构思不限于此，并且片上系统1000可以包括能够执行PMIC 1950的功能的电源管理单元(PMU)。
CPU 1100可以被称为处理器，并且可以处理或执行存储在外部存储器1850中的程序和/或数据。例如，CPU 1100可以响应于从CMU 1900输出的操作时钟信号，处理或执行程序和/或数据。
CPU 1100可以被实现为多核心处理器。多核心处理器是具有两个或更多个独立的实质处理器(被称为“核心”)的单个计算组件，每个实质处理器能够读取和执行程序指令。存储在ROM 1700、RAM 1600和/或外部存储器1850中的程序和/或数据可以按需被加载到CPU 1100的存储器(未示出)中。
NPU 1200可以通过使用人工神经网络，高效处理大量计算。NPU 1200可以通过支持自发的矩阵操作，执行深度学习。
GPU 1300可以将由存储器控制器1800从外部存储器1850读取的数据转换为适合于显示器设备1550的信号。
定时器1400可以基于从CMU 1900输出的操作时钟信号，输出指示时间的计数值。
显示器设备1550可以显示从显示器控制器1500输出的图像信号。例如，显示器设备1550可以被实现为液晶显示器(LCD)、发光二极管(LED)显示器、有机LED(OLED)显示器、主动矩阵OLED(AMOLED)显示器或柔性显示器。显示器控制器1500可以控制显示器设备1550的操作。
RAM 1600可以临时存储程序、数据或指令。例如，存储在存储器中的程序和/或数据可以在CPU 1100的控制下或根据存储在ROM 1700中的启动代码，被临时存储在RAM 1600中。RAM 1600可以被实现为动态RAM(DRAM)或静态RAM(SRAM)。
ROM 1700可以存储永久程序和/或数据。ROM 1700可以被实现为可擦除可编程ROM(EPROM)或电控EPROM(EEPROM)。
存储器控制器1800可以通过接口与外部存储器1850通信。存储器控制器1800可以控制外部存储器1850的整体操作，并且控制主机和外部存储器1850之间的数据交换。例如，存储器控制器1800可以根据来自主机的请求，在外部存储器1850中写入数据，或从外部存储器1850读取数据。主机可以是主设备，诸如CPU 1100、GPU 1300或显示器控制器1500。
外部存储器1850可以是用于存储数据的储存介质，并且可以存储操作系统(OS)、各种程序和/或各种类型的数据。外部存储器1850可以是例如DRAM，但是不限于此。例如，外部存储器1850可以是非易失性存储器设备(例如，闪存存储器设备、相变RAM(PRAM)设备、磁性RAM(MRAM)设备、电阻式RAM(RRAM)设备或铁电(FeRAM)设备)。在本发明构思的一些示例实施例中，外部存储器1850可以是在片上系统1000的内部提供的内部存储器。此外，外部存储器1850可以是闪存存储器、嵌入式多媒体卡(eMMC)或通用闪存(UFS)。
CMU 1900生成操作时钟信号。CMU 1900可以包括时钟信号生成器，诸如锁相环(PLL)、延迟锁相环(DLL)或晶体振荡器。
操作时钟信号可以被提供给GPU 1300。操作时钟信号也可以被提供给其他组件(例如，CPU 1100或存储器控制器1800)。CMU 1900可以改变操作时钟信号的频率。
CPU 1100、NPU 1200、GPU 1300、定时器1400、显示器控制器1500、RAM 1600、ROM1700、存储器控制器1800和CMU 1900可以通过总线1050彼此通信。
图14是根据本发明构思的一些示例实施例的电子设备50的框图。
参考图14，电子设备50可以被实现为PC、数据服务器或便携式电子设备。
电子设备50可以包括片上系统2000、相机模块2100、显示器2200、电源2300、输入/输出端口2400、存储器2500、储存器2600、外部存储器2700和网络设备2800。
相机模块2100可以将光学图像转换成电图像。因此，从相机模块2100输出的电图像可以被存储在储存器2600、存储器2500或外部存储器2700中。此外，从相机模块2100输出的电图像可以被显示在显示器2200上。
显示器2200可以显示从储存器2600、存储器2500、输入/输出端口2400、外部存储器2700或网络设备2800输出的数据。
电源2300可以将操作电压提供给至少一个组件。
输入/输出端口2400可以将数据发送到电子设备50，或将从电子设备50输出的数据发送到外部设备。例如，输入/输出端口2400可以是用于连接到指向性设备(诸如计算机鼠标)的端口、用于连接到打印机的端口或用于连接到通用串行总线(USB)驱动器的端口。
存储器2500可以被实现为易失性存储器或非易失性存储器。根据一些示例实施例，能够控制针对存储器2500的数据访问操作(例如，读取操作、写入操作(或编程操作)或擦除操作)的存储器控制器可以被集成或嵌入到片上系统2000中。根据一些示例实施例，存储器控制器可以在片上系统2000和存储器2500之间实现。
储存器2600可以被实现为硬盘驱动器或固态驱动器(SSD)。
外部存储器2700可以被实现为安全数字(SD)卡或多媒体卡(MMC)。根据一些示例实施例，外部存储器2700可以是用户识别模块(SIM)卡或通用用户识别模块(USIM)卡。
网络设备2800是指能够将电子设备50连接到有线网络或无线网络的设备。
电子设备10(或其他电路，例如，应用处理器100、PMIC 200、非易失性存储器300、振荡器400、非安全处理器110、安全处理器120、非易失性存储器控制器130、第一保护控制器140、第二保护控制器160、仲裁器170、第一缓冲器171和第二缓冲器172、接口180、接口230、片上系统1000、CPU 1100、NPU 1200、GPU 1300、显示器控制器1500、存储器控制器1800、CMU 1900、总线1050、电子设备50、片上系统2000、相机模块2100、显示器2200、输入/输出端口2400、存储器2500、储存器2600、外部存储器2700和网络设备2800或本文讨论的其他电路)可以包括：具有逻辑电路的硬件；硬件/软件组合，诸如执行软件的处理器；或其组合。例如，更具体地，处理电路可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
虽然已经具体展示并参考本发明构思的示例实施例来描述本发明构思，但是可以理解，在不脱离所附的权利要求的精神和范围的情况下，可以对本发明构思进行形式和细节上的各种改变。

Claims (20)

1.一种电子设备，包括：
非易失性存储器；
电源管理集成电路，其被配置为：
基于从电源接收的供应电力来生成操作电力，以及
生成独立于供应电力的第一时间信息；和
应用处理器，其被配置为：
接收操作电力，
生成第二时间信息，
基于操作电力的生成中断来获得第一时间信息，以及
将包括第一时间信息和第二时间信息的时间数据、写入命令和地址输出到非易失性存储器。
2.根据权利要求1所述的电子设备，其中，电源管理集成电路包括：
安全定时器，其被配置为基于时钟源来生成第一时间信息；
电力电容器，其被配置为：
接收供应电力以对电荷充电，以及
基于操作电力的生成中断，基于经充电的电荷来将辅助电力供应给安全定时器；和
接口，其被配置为将第一时间信息提供给应用处理器。
3.根据权利要求2所述的电子设备，其中，电源管理集成电路还包括环形振荡器，其被配置为接收辅助电力，以将时钟源提供给安全定时器。
4.根据权利要求3所述的电子设备，其中，安全定时器包括只读定时器。
5.根据权利要求1所述的电子设备，其中，应用处理器包括：
接口，其被配置为与电源管理集成电路通信；
非易失性存储器控制器，其被配置为将时间数据、写入命令和地址提供给非易失性存储器；
系统定时器，其被配置为基于从外部源提供的时钟源，生成第二时间信息；和
安全处理器，其被配置为：
获得由电源管理集成电路基于操作电力的生成中断来生成的时间信息作为第一时间信息，
加密第一时间信息和基于操作电力的生成中断来生成的第二时间信息，以及
将包括加密的第一时间信息和第二时间信息的数据作为时间数据提供给非易失性存储器控制器。
6.根据权利要求5所述的电子设备，其中，应用处理器还包括：
非安全处理器，其被配置为执行电子设备的整体操作；
仲裁器，其包括：
配置为存储通过接口接收的第一时间信息的第一缓冲器，以及
配置为存储由非安全处理器生成的信息的第二缓冲器；
第一保护控制器，其被配置为：
响应于安全处理器的访问，将由系统定时器生成的第二时间信息发送到安全处理器，以及
阻止非安全处理器的访问；和
第二保护控制器，其被配置为：
允许安全处理器访问第一缓冲器，以及
阻止非安全处理器访问第一缓冲器。
7.根据权利要求1所述的电子设备，还包括振荡器，其被配置为提供用于分别生成第一时间信息和第二时间信息的时钟源。
8.一种电子设备，包括：
非易失性存储器，用于存储包括加密的第一时间信息和第二时间信息的时间数据；
电源管理集成电路，其被配置为：
基于从电源接收的供应电力来生成操作电力，以及
生成不考虑供应电力的第一时间信息；和
应用处理器，其被配置为：
基于操作电力的供应恢复来将用于指示读取时间数据的读取命令和地址输出到非易失性存储器，
从电源管理集成电路获得第一时间信息，以及
基于获得的第一时间信息和读取的时间数据来更新在操作电力的供应中断前生成的第二时间信息。
9.根据权利要求8所述的电子设备，其中，电源管理集成电路包括：
安全定时器，其被配置为基于时钟源来生成第一时间信息；和
接口，其被配置为将第一时间信息提供给应用处理器。
10.根据权利要求9所述的电子设备，还包括环形振荡器，其被配置为基于供应电力来生成时钟源。
11.根据权利要求10所述的电子设备，其中，安全定时器包括只读定时器。
12.根据权利要求8所述的电子设备，其中，应用处理器包括：
接口，其被配置为与电源管理集成电路通信；
非易失性存储器控制器，其被配置为基于操作电力的供应恢复，将读取命令和地址提供给非易失性存储器；
系统定时器，其被配置为基于从外部源提供的时钟源来生成第二时间信息；
安全处理器，其被配置为：
获得由电源管理集成电路基于操作电力的供应恢复来生成的时间信息作为第一时间信息；
从时间信息解密经加密的第一时间信息和第二时间信息，通过使用解密的第一时间信息和第二时间信息以及获得的第一时间信息来更新第二时间信息，以及
在系统定时器上设置更新的第二时间信息。
13.根据权利要求12所述的电子设备，其中，安全处理器还被配置为：
计算解密的第一时间信息和获得的第一时间信息之间的区别时间信息，以及
通过将区别时间信息应用于解密的第二时间信息来更新第二时间信息。
14.根据权利要求12所述的电子设备，其中，应用处理器还包括：
非安全处理器，其被配置为执行电子设备的整体操作；
仲裁器，其包括：
配置为存储通过接口接收的第一时间信息的第一缓冲器，以及
配置为存储由非安全处理器生成的信息的第二缓冲器；
第一保护控制器，其被配置为：
响应于安全处理器的访问，将更新的第二时间信息发送到系统定时器，以及
阻止非安全处理器的访问；和
第二保护控制器，其被配置为：
允许安全处理器访问第一缓冲器，以及
阻止非安全处理器访问第一缓冲器。
15.根据权利要求8所述的电子设备，还包括振荡器，其被配置为提供用于分别生成第一时间信息和第二时间信息的时钟源。
16.根据权利要求8所述的电子设备，其中，应用处理器还被配置为在执行具有设置为基于更新的第二时间信息来允许或阻止认证操作的执行的认证时间段的认证操作时，
基于根据更新的第二时间信息的时间在认证时间段内，允许认证操作的执行，以及
基于认证时间段到期，阻止认证操作的执行。
17.根据权利要求16所述的电子设备，其中，认证操作包括：
执行被应用数字版权管理(DRM)的内容的操作，或
基于用户尝试解除锁定状态在时间段内阻止用户输入密码的操作。
18.一种电子设备，包括：
非易失性存储器；
电源管理集成电路，其包括：
配置为响应于从电源接收的供应电力中断的系统关闭状态的发生而基于预充电电荷来提供辅助电力的电源电容器，以及
配置为在系统关闭状态下基于辅助电力来生成第一时间信息的只读定时器；和
应用处理器，其包括：
配置为基于从外部源提供的时钟源来生成第二时间信息的第一系统定时器，
配置为基于系统关闭状态发生来获得第一时间信息和第二时间信息以生成时间数据的安全处理器，以及
配置为将时间数据、写入命令和地址提供给非易失性存储器的非易失性存储器控制器。
19.根据权利要求18所述的电子设备，其中，应用处理器还包括：
第二系统定时器，其被配置为基于时钟源来生成第三时间信息；
非安全处理器，其被配置为基于由第二系统定时器生成的第三时间信息来执行电子设备的整体操作；和
第一保护控制器，其被配置为响应于安全处理器的访问来将由第一系统定时器生成的第二时间信息发送到安全处理器，并且阻止非安全处理器的访问。
20.根据权利要求19所述的电子设备，其中，应用处理器还包括：
接口，其被配置为与电源管理集成电路通信；
仲裁器，其包括：
配置为存储通过接口接收的第一时间信息的第一缓冲器，以及
配置为存储由非安全处理器生成的信息的第二缓冲器；和
第二保护控制器，其被配置为允许安全处理器访问第一缓冲器，并且阻止非安全处理器访问第一缓冲器。
CN202211440893.2A 2021-11-19 2022-11-17 电子设备及其操作方法 Pending CN116149541A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0160717 2021-11-19
KR1020210160717A KR20230073876A (ko) 2021-11-19 2021-11-19 전자 장치 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
CN116149541A true CN116149541A (zh) 2023-05-23

Family

ID=83546761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211440893.2A Pending CN116149541A (zh) 2021-11-19 2022-11-17 电子设备及其操作方法

Country Status (5)

Country Link
US (1) US20230162779A1 (zh)
EP (1) EP4184280A1 (zh)
KR (1) KR20230073876A (zh)
CN (1) CN116149541A (zh)
TW (1) TW202321964A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1460509B1 (en) * 2003-03-20 2009-12-23 Sony Ericsson Mobile Communications AB Mobile equipment with time control for DRM schemes
EP3236383A1 (en) * 2016-04-20 2017-10-25 Gemalto Sa Method for managing a real-time clock in a portable tamper-resistant device
CN113253598A (zh) * 2020-02-10 2021-08-13 哈曼国际工业有限公司 用于保护和准确化系统时间的技术

Also Published As

Publication number Publication date
EP4184280A1 (en) 2023-05-24
US20230162779A1 (en) 2023-05-25
TW202321964A (zh) 2023-06-01
KR20230073876A (ko) 2023-05-26

Similar Documents

Publication Publication Date Title
US11574061B2 (en) Rollback resistant security
US9094190B2 (en) Method of managing key for secure storage of data and apparatus therefor
US10303880B2 (en) Security device having indirect access to external non-volatile memory
US8108941B2 (en) Processor, memory, computer system, system LSI, and method of authentication
US20230059382A1 (en) Electronic device
CN110851886B (zh) 存储装置
US20130254906A1 (en) Hardware and Software Association and Authentication
JP2015057722A (ja) プラットフォーム・ファームウェア・アーマリング技術
KR20120092222A (ko) 보안 부팅 방법 및 보안 부트 이미지 생성 방법
US10708061B2 (en) Secure key storage for multi-core processor
US20140219445A1 (en) Processors Including Key Management Circuits and Methods of Operating Key Management Circuits
US10628168B2 (en) Management with respect to a basic input/output system policy
EP3757838B1 (en) Warm boot attack mitigations for non-volatile memory modules
US20120072771A1 (en) Fast, Non-Write-Cycle-Limited Persistent Memory for Secure Containers
CN112020843A (zh) 非易失性存储器设备中的临时区
EP4184280A1 (en) Electronic device and operating method thereof
US20120303943A1 (en) Information processing apparatus and authentication control method
US11544382B2 (en) Regulating messages warning about impacts of firmware changes
US11520662B2 (en) Recovery from corruption
US20230188326A1 (en) System on chip, security system, and method of performing authentication
US20240086336A1 (en) Storage device deleting encryption key, method of operating the same, and method of operating electronic device including the same
CN116343852A (zh) 恶意攻击保护电路、片上系统及其操作方法
CN117708900A (zh) 存储设备、操作其的方法和操作包括其的电子设备的方法
KR20240005406A (ko) 사용자 인증을 수행하는 보안 프로세서, 및 그것을 포함하는 사용자 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication