CN116137873A - 用于硅穿孔沉积的扩展腔室的方法和设备 - Google Patents

用于硅穿孔沉积的扩展腔室的方法和设备 Download PDF

Info

Publication number
CN116137873A
CN116137873A CN202180059641.2A CN202180059641A CN116137873A CN 116137873 A CN116137873 A CN 116137873A CN 202180059641 A CN202180059641 A CN 202180059641A CN 116137873 A CN116137873 A CN 116137873A
Authority
CN
China
Prior art keywords
source
substrate support
assembly
support assembly
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180059641.2A
Other languages
English (en)
Inventor
D·冈瑟
宋佼
K·N·萨万戴安
I·H·怀索克
A·C-T·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN116137873A publication Critical patent/CN116137873A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351—Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H01J37/3455—Movable magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H01J37/3458—Electromagnets in particular for cathodic sputtering apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

一种设备利用具有大约400毫米的晶片到靶材距离的物理气相沉积(PVD)处理腔室在硅穿孔(TSV)结构上沉积钽膜。PVD处理腔室包括配置有双磁体源补偿的源。PVD腔室还包括：在腔室主体外部紧邻源的上方电磁体组件；源中的磁控管组件，所述磁控管组件包括具有双半径轨道的双磁体；腔室主体内的屏蔽件；以及多个接地回路，所述接地回路围绕基板支撑组件的周边对称地间隔开并被配置成在基板支撑组件和屏蔽件之间提供RF接地返回路径。

Description

用于硅穿孔沉积的扩展腔室的方法和设备
技术领域
本原理的实施例总体涉及半导体器件的制造。
背景技术
半导体器件通常在基板上制造为具有各种导电层的集成电路，所述导电层彼此互连以促进信号在器件内的传播。在一些情况下，器件通过通孔或电连接互连，所述通孔或电连接提供穿过集成电路的不同层的连接。在硅材料中形成的通孔称为硅穿孔或TSV。随着电路复杂性的增加，半导体结构的尺寸减小以允许每给定面积有更多的结构。还结合越来越多的层以增加集成电路的密度。高密度迫使TSV的直径变得更小，同时层数的增加需要TSV的深度显著增加。发明人已发现，由于TSV的小直径尺寸和增加的深度，阻挡层材料(诸如钽)没有被均匀地溅射在物理气相沉积(PVD)腔室中的TSV的侧面和底部上。
因此，发明人提供了改进了改进的PVD腔室以在高深宽比TSV结构上均匀地沉积材料。
发明内容
本文提供了用于在硅穿孔(TSV)结构中形成均匀阻挡层的方法和设备。
在一些实施例中，一种用于在TSV上沉积钽膜的设备可包括：PVD处理腔室，所述PVD处理腔室具有源和包括处理容积的腔室主体，所述PVD处理腔室具有大约400毫米的晶片至靶材距离且源被配置成提供双磁体源补偿；第一电磁体组件，所述第一电磁体组件在腔室主体外部比处理腔室的基板支撑组件更靠近处理腔室的源；磁控管组件，所述磁控管组件在源中，所述磁控管组件包括双磁体，所述双磁体的第一磁体以第一半径围绕中央轴旋转且所述双磁体的第二磁体以第二半径围绕中央轴旋转，其中第一半径大于第二半径；屏蔽件，所述屏蔽件在腔室主体内；以及多个接地回路，所述多个接地回路围绕基板支撑组件的周边对称地间隔开，所述多个接地回路被配置成提供基板支撑组件与屏蔽件之间的RF接地返回路径。
在一些实施例中，所述设备可进一步包括：DC功率源，所述DC功率源被配置成供应大约38kW至大约60kW的DC功率至源的靶材，其中DC功率源被配置成供应大约42kW至大约60kW的DC功率至源的靶材；RF功率源，所述RF功率源被配置成供应大于0kW至大约3kW的RF偏置功率至基板支撑组件，其中RF功率源被配置成供应大约1.9kW的RF偏置功率至基板支撑组件，其中RF功率源以大约13.65MHz的频率来供应RF偏置功率，其中多个接地回路包括大约9个接地回路，其中第一电磁体组件被配置成使用24安培的功率操作；沉积环具有大约0.450英寸宽且在基板支撑组件的最上方表面下方大约0.120英寸的空腔，其中PVD处理腔室被配置成以每秒大约25埃的沉积速率来沉积钽，具有小于大约5％的薄层(sheet)电阻率不均匀性百分比；和/或第二电磁体组件，所述第二电磁体组件在腔室主体外部位于第一电磁体组件下方，并且比处理腔室的源更靠近处理腔室的基板支撑组件。
在一些实施例中，一种用于在晶片上沉积膜的设备可包括：PVD处理腔室，所述PVD处理腔室被配置成在结构上沉积钽，其中PVD处理腔室具有源和包括处理容积的腔室主体、以及大约400毫米的晶片至靶材距离，并且其中源被配置成提供双磁体源补偿；第一电磁体组件，所述第一电磁体组件在腔室主体外部比处理腔室的基板支撑组件更靠近处理腔室的源，其中第一电磁体组件被配置成以24安培的电流来操作；磁控管组件，所述磁控管组件在源中，所述磁控管组件包括双磁体，所述双磁体的第一磁体以第一半径围绕中央轴旋转且所述双磁体的第二磁体以第二半径围绕中央轴旋转，其中第一半径大于第二半径；屏蔽件，所述屏蔽件在腔室主体内；以及大约9个接地回路，所述大约9个接地回路围绕基板支撑组件的周边对称地间隔开，所述大约9个接地回路被配置成在基板支撑组件在处理位置中时提供基板支撑组件与屏蔽件之间的RF接地返回路径。
在一些实施例中，所述设备可进一步包括：DC功率源，所述DC功率源被配置成供应大约38kW至大约60kW的DC功率至源的靶材；RF功率源，所述RF功率源被配置成以大约13.65MHz的频率来供应大于0kW至大约3kW的RF偏置功率至基板支撑组件；沉积环，所述沉积环具有大约0.450英寸宽且在基板支撑组件的最上方表面下方大约0.120英寸的空腔；和/或第二电磁体组件，所述第二电磁体组件在腔室主体外部位于第一电磁体组件下方，并且比处理腔室的源更靠近处理腔室的基板支撑组件。
在一些实施例中，一种用于在晶片上沉积膜的设备可包括：PVD处理腔室，所述PVD处理腔室被配置成在TSV结构上沉积钽，其中PVD处理腔室具有源和包括处理容积的腔室主体、以及大约400毫米的晶片至靶材距离，并且其中源被配置成提供双磁体源补偿；DC功率源，所述DC功率源被配置成供应大约38kW至大约60kW的DC功率至源的靶材；第一电磁体组件，所述第一电磁体组件在腔室主体外部比处理腔室的基板支撑组件更靠近处理腔室的源，其中第一电磁体组件被配置成以24安培的电流来操作；第二电磁体组件，所述第二电磁体组件在腔室主体外部位于第一电磁体组件下方，并且比处理腔室的源更靠近处理腔室的基板支撑组件；磁控管组件，所述磁控管组件在源中，所述磁控管组件包括双磁体，所述双磁体的第一磁体以第一半径围绕中央轴旋转且所述双磁体的第二磁体以第二半径围绕中央轴旋转，其中第一半径大于第二半径；屏蔽件，所述屏蔽件在腔室主体内；大约9个接地回路，所述大约9个接地回路围绕基板支撑组件的周边对称地间隔开，所述大约9个接地回路被配置成在基板支撑组件在处理位置中时提供基板支撑组件与屏蔽件之间的RF接地返回路径；沉积环，所述沉积环环绕基板支撑组件，所述沉积环具有大约0.350英寸至大约0.550英寸宽且在基板支撑组件的最上方表面下方大约0.050英寸至大约0.200英寸的空腔；以及RF功率源，所述RF功率源被配置成供应大于0kW至大约3kW的RF偏置功率至基板支撑组件。
在一些实施例中，所述设备可进一步包括：其中DC功率源被配置成供应大约42kW至大约60kW的DC功率至源的靶材，其中RF功率源被配置成供应大约1.9kW的RF偏置功率至基板支撑组件，和/或其中RF功率源以大约13.65MHz的频率来供应RF偏置功率。
下方公开其他和进一步的实施例。
附图说明
可通过参考在附图中描绘的原理的说明性实施例来理解上面简要概括并在下面更详细讨论的本原理的实施例。然而，附图仅图示了本原理的典型实施例并且因此不应被认为是对范围的限制，因为所述原理可允许其他等效的实施例。
图1描绘了根据本原理的一些实施例的PVD腔室的示意性横截面视图。
图2描绘了根据本原理的一些实施例的电磁体组件的一部分的横截面等距视图。
图3描绘了根据本原理的一些实施例的接地回路的俯视图。
图4描绘了根据本原理的一些实施例的接地回路的等距视图。
图5是根据本原理的一些实施例的接地回路压缩的侧视图。
图6是根据本原理的一些实施例的沉积环的等距视图。
图7描绘了根据本原理的一些实施例的沉积环的横截面侧视图。
为了便于理解，尽可能地使用相同的附图标记来标示附图共有的相同要素。附图未按比例绘制并且为了清楚起见可能被简化。一个实施例的要素和特征可有益地并入其他实施例中，而无需进一步叙述。
具体实施方式
用于在硅穿孔(TSV)中形成阻挡层的方法和设备利用独特的物理气相沉积(PVD)腔室来实现具有增加的台阶覆盖率的高深宽比结构沉积。本原理的PVD腔室提供更长的晶片至靶材间距架构，并具有额外的电磁体控制以用于在具有增强的膜均匀性的TSV结构上的增强PVD钽覆盖率。更长的靶材至晶片间距减少了到达晶片和任何悬垂的中性原子的量，同时产生了高电离分数，从而实现了更好的台阶覆盖性能。更长的间距允许对引导离子和能量调谐进行更多控制，从而提高晶片性能。PVD腔室也可包括环绕腔室主体的下方电磁体和上方电磁体两者。额外的上方电磁体有助于将通常会在腔室屏蔽件上丢失的离子导向晶片，以在晶片上产生更多离子并更好地控制不均匀性百分比(NU％)。
随着经典摩尔定律的缩放减缓，半导体产业正在寻求新的垂直缩放范式以推动功率、性能和成本的改进。TSV是集成3D封装使能器，并且TSV深宽比从5×50um缩放到3×50um对PVD覆盖率和PVD在TSV上达成连续阻挡层和种晶层的能力提出了挑战。更小的直径和更高的深宽比导致需要更厚的PVD膜，这会增加成本并允许来自替代非PVD金属化方法的竞争。本原理的PVD腔室将钽阻挡层台阶覆盖率改进了两倍以上，而没有对产量和膜性能做出任何妥协。本原理的PVD腔室实现用于下一代TSV的成本有效的TSV金属化，并实现3D封装的更大市场采用。
在一些实施例中，本原理的PVD腔室包括大约400mm的靶材至晶片间距以用于减少晶片表面上的中性原子和更好的台阶覆盖率，和/或环绕腔室的附加上方电磁体。在一些实施例中，PVD腔室包括用于更均匀沉积的RF偏置电流返回的增强接地、具有增强沉积控制的沉积环、和/或具有用于增加沉积速率和覆盖率的内半径轨道和外半径轨道的双位置磁控管组件。在一些实施例中，PVD腔室包括更高的DC功率以改进覆盖率和沉积速率、更高的RF偏置以保持恒定的高离子能量，和/或具有中央供水的双向磁体源补偿(MSC)源以实现随着靶材侵蚀的稳定沉积速率。
图1是根据一些实施例的PVD腔室100的横截面视图。PVD腔室100可用于将钽和其他材料沉积到晶片110上，晶片110可包含半导体结构，诸如TSV等。在一些实施例中，PVD腔室100可使用50kW的DC功率和大约1.9kW的RF偏置功率提供每秒大约25埃的沉积速率，同时达到小于大约5％的薄层电阻率(Rs)NU％。PVD腔室100包括腔室主体102和源190，源190包括磁控管组件104和靶材112。晶片110支撑在包括静电吸盘(ESC)108的基板支撑组件192上，ESC 108由基板支撑基座106支撑。可从气体源184供应一种或多种气体进入PVD腔室100的下部。泵182连接到PVD腔室100以用于排空PVD腔室100内部并促进在PVD腔室100内部维持期望的压力。
在处理容积118的顶部处是具有背板114的靶材112。在一些实施例中，为了减少到达晶片110的中性原子的量，靶材112的最下方表面156和晶片110的顶部表面180之间的距离116为大约400mm。400mm的间距为TSV结构提供了改进的间隙填充。在一些实施例中，距离116是大约300mm到大约500mm。在一些实施例中，距离116是大约350mm到大约450mm。在一些实施例中，距离116是大约375mm到大约425mm。在一些实施例中，靶材112可以是钛、钽、钨等。DC功率源128经由背板114向靶材112提供DC功率以在处理期间溅射靶材112。背板114可包括导电材料，诸如铜-锌、铜-铬、或与靶材112相同的材料，使得DC功率可经由背板114耦合到靶材112。替代地，背板114可以是非导电的且可包括导电元件(未示出)，诸如电馈通等。背板114可以是碟形、矩形、正方形、或可由PVD腔室100容纳的任何其他形状。背板114被配置成支撑靶材112，使得在存在晶片110时，靶材112的前表面与晶片110相对。靶材112可以任何合适的方式耦合到背板114。例如，在一些实施例中，靶材112可扩散结合到背板114。
磁控管组件104包括围绕中央轴154在靶材112之上以第一半径行进的第一磁体136和围绕中央轴154在靶材112之上以第二半径行进的第二磁体。第一半径可被称为内半径且第二半径可被称为外半径。支撑设备134支撑第一磁体136和第二磁体138并使得第一磁体136和第二磁体138能够围绕中央轴154旋转。在一些实施例中，第一磁体136可围绕第一磁体轴172旋转和/或第二磁体138可围绕第二磁体轴174旋转。在一些实施例中，第一磁体136和/或第二磁体138可包括多个单独的磁体。
在TSV应用中，沉积速率在靶材寿命期间降低，这也降低了处理腔室的产量。为了在整个靶材寿命期间保持沉积速率恒定，靶材电压保持恒定。可通过在垂直方向或Z方向上移动磁体来控制靶材电压。PVD腔室100的源190具有双位置磁控管，所述双位置磁控管可有利地使用中央供给的冷却剂来改进冷却，所述双位置磁控管通过在沉积处理期间保持磁控管组件104的磁体的最下方表面182A、182B与溅射靶材的最下方表面156之间的距离恒定来确保恒定的沉积速率。源190的双磁体源补偿(MSC)有利地减轻了由于过热而导致的靶材破裂和/或弯曲，并且在靶材的寿命期间降低了沉积速率。磁控管组件104具有两个磁体位置(第二磁体138的外径向位置和第一磁体136的内径向位置)，通过重新配置不同位置中的磁极来实现对溅射靶材表面处的磁场的改变。如此一来，由于靶材的中央和周边均被溅射，进一步改进了靶材利用率。
在一些实施例中，磁控管组件104能够垂直移动(Z方向)以控制从第一磁体136和第二磁体138到靶材112的最下方表面156(面向晶片的表面)的距离，以确保所述距离保持基本上恒定。在一些实施例中，通过一个或多个电机组件178来提供垂直运动。双MSC源使用中央冷却剂供给132来最大化靶材寿命。常规供应的冷却剂供给结构从磁控管组件104的空腔194的一侧供应冷却剂。然而，因为流动到靶材112的紧邻第一磁体136和第二磁体138下方的部分的冷却剂被第一磁体136和第二磁体138阻碍，靶材112的紧邻第一磁体136和第二磁体138下方的部分没有接收足够量的冷却剂。作为结果，随着磁控管组件104旋转，第一磁体136和第二磁体138移动经过的区域变得过热，有时达到高达400℃。在靶材112的充分冷却的部分和未充分冷却的部分之间形成所得温度梯度。所述温度梯度导致靶材破裂和/或弯曲。
为了将靶材112保持在小于约200℃的温度，中央冷却剂供给132供应冷却剂到靶材112的中央(即，沿着中央轴154供应冷却剂)。中央冷却剂供给132沿着中央轴154延伸穿过主体部分130。中央冷却剂供给132包括沿着中央轴154从歧管部分160延伸穿过主体部分130的中央通道158。冷却剂供应166流体耦合到歧管部分160的入口168以供应冷却剂穿过中央冷却剂供给132并进入空腔194。中央冷却剂供给132沿着中央轴154延伸穿过主体部分130以在靶材112的中央处供应冷却剂(如流线170所展示)到空腔194。作为结果，有利地达成了更均匀的冷却剂流，从而显著减小或消除跨靶材112的温度梯度，减少了靶材的破裂和弯曲。在穿过中央冷却剂供给132进入空腔194之后，冷却剂随后穿过在设置在空腔顶部中的出口(未示出)中形成的开口(未示出)流出空腔194。返回管线(未示出)耦合到出口以在冷却剂流过空腔194之后接收冷却剂。
RF偏置功率源126可耦合到基板支撑组件192以便在晶片110上感应出负DC偏置。此外，在一些实施例中，在处理期间可在晶片110上形成负DC自偏置。例如，由RF偏置功率源126供应的RF能量的频率范围可在从约2MHz到约60MHz，例如，可使用非限制性频率，诸如2MHz、13.56MHz、或60MHz。在一些实施例中，可在从大约1kW到约20kW的范围中供应RF功率。在一些实施例中，供应的RF功率可以是大约3kW。在一些实施例中，供应的RF功率可以是大约1.9kW。在一些实施例中，可从大约38kW到大约50kW的范围中的DC功率源128向靶材112供应DC功率。在一些实施例中，DC功率源128可提供从大约42kW到大约50kW范围内的DC功率。在一些实施例中，DC功率源128可提供从大约42kW到大约60kW范围内的DC功率。在一些实施例中，DC功率源128可提供从大约38kW到大约60kW范围内的DC功率。在其他应用中，基板支撑组件192可接地或保持电浮动。
PVD腔室100进一步包括处理套件屏蔽件或屏蔽件152以环绕PVD腔室100的处理容积118并且保护其他腔室部件免受损坏和/或来自处理的污染。在一些实施例中，屏蔽件152可在最上方点196处接地至腔室主体以提供RF接地返回路径。屏蔽件152向下延伸且可包括具有大致恒定直径的大致管状部分以大致环绕处理容积118。屏蔽件152沿着腔室主体102的壁向下延伸到ESC 108的最上方表面198下方并且向上返回直到到达盖环122(例如，在屏蔽件152的底部处形成U形部分)。当基板支撑组件192处于下方的装载位置时，盖环122安置在屏蔽件152的向上延伸的内部部分的顶部上，但当基板支撑组件192处于上方的沉积位置时，盖环122安置在沉积环120的外周边上以保护基板支撑组件192免受溅射沉积的影响。沉积环120可用于保护包括基板支撑基座和/或ESC 108的基板支撑组件192的边缘免受晶片110的边缘周围的沉积的影响。在一些实施例中，沉积环120具有大沉积空腔186，大沉积空腔186允许在需要更换沉积环120之前进行更多的沉积堆积。
在一些实施例中，下方磁体组件142可设置成围绕PVD腔室100以用于选择性地提供ESC 108和靶材112之间的磁场。例如，当基板支撑组件192处于处理位置时，下方磁体组件142可设置成在ESC 108正上方的区域中围绕腔室主体102的外部。在一些实施例中，上方磁体组件140可设置成(当存在时在下方磁体组件142上方)比ESC 108更靠近靶材112地围绕腔室主体102。下方磁体组件142和/或上方磁体组件140可以是电磁体且可耦合到功率源(未示出)以用于控制由电磁体产生的磁场强度。电磁体产生磁性B场以允许控制离子方向和能量。添加上方磁体组件140允许以比单独使用下方磁体组件142更高的精确度来控制离子方向和能量。更高的精确度允许改进TSV结构的台阶覆盖率(TSV内部的沉积)。
下方磁体组件142和/或上方磁体组件140可耦合到冷却剂源(未示出，参见例如图2)以用于控制由电磁体的操作产生的温度。在一些实施例中，使用大约24安培的电流来供应上方磁体组件140，所述电流流过串联电连接的顶部磁体140A和底部磁体140B。在一些实施例中，使用大约20安培至大约30安培的电流来供应上方磁体组件140。在一些实施例中，当PVD腔室100使用磁控管组件104的内半径以用于溅射靶材112时，使用针对底部内磁体142C使用大约4安培并且针对顶部内磁体142A和顶部外磁体142B使用大约-4安培来供应下方磁体组件142。在一些实施例中，当PVD腔室100使用磁控管组件104的外半径以用于溅射靶材112时，针对底部内磁体142C使用大约5安培并且针对顶部内磁体142A和顶部外磁体142B使用大约-4安培来供应下方磁体组件142。在一些实施例中，不使用底部外磁体142D。
使用RF产生的等离子体的基板处理系统需要用于在处理期间产生的RF电流回到源(诸如供应电流的RF功率源)的返回路径。在一些情况下，返回路径可包括沿着处理系统的底板行进通过基板支撑件(例如，ESC)，然后最终沿着处理系统的壁和/或屏蔽件返回源的电流。当在某些处理条件下操作时，可能会不期望地发生腔室部件之间(诸如基板支撑组件192(包括ESC 108和/或基板支撑基座106)和相邻的腔室部件之间)的电弧放电，和/或杂散等离子体，从而导致部件损坏和/或产生可进一步不期望地污染设置在腔室中的基板的颗粒。在处理容积118内部，处理套件和屏蔽件152接地到腔室主体102并且为等离子体电流提供主要返回。
在一些实施例中，PVD腔室100可包括一个或多个接地回路124以将基板支撑组件192(例如，ESC 108和/或基板支撑基座106)电连接到屏蔽件152。接地回路124是当基板支撑组件192处于升高的处理位置时压缩以提供与屏蔽件152接触的回路。发明人已发现，接地回路的不规则间距和/或数量不足将导致晶片110上沉积的均匀性问题。发明人发现，如果接地回路以足够的数量围绕基板支撑组件192(例如，ESC 108和/或基板支撑基座106)的外周边均匀地间隔开，则将改进沉积均匀性。沉积均匀性的改进源于均匀分布的RF接地返回点。当RF接地返回点不均匀时，不规则的电流流动图案反映在晶片110上沉积的膜上。在一些实施例中，围绕基板支撑组件192(例如，ESC 108和/或基板支撑基座106)的周边的大约9个接地回路的对称分布提供了最佳数量和间距以用于增强晶片110上沉积的均匀性。
控制器144可被提供并且耦合到PVD腔室100的各种部件以控制其操作。控制器144包括中央处理单元(CPU)146、存储器148和支持电路150。控制器144可直接地或经由与特定处理腔室和/或支持系统部件相关联的计算机(或控制器)来控制PVD腔室100。控制器144可以是可在工业环境中用于控制各种腔室和子处理器的任何形式的通用计算机处理器中的一者。控制器144的存储器或计算机可读介质148可以是容易获得的存储器中的一者或多者，所述存储器诸如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘、光存储介质(例如，压缩盘或数字视频盘)、闪存驱动器、或任何其他形式的本地或远程的数字存储。支持电路150耦合到CPU 146以用于以传统方式支持处理器。这些电路包括高速缓存、电源、时钟电路、输入/输出电路系统和子系统等。控制PVD腔室100和/或处理的方法可作为软件例程存储在存储器148中，所述软件例程可被执行或调用而以本文描述的方式来控制PVD腔室100的操作。也可由第二CPU(未示出)来存储和/或执行软件例程，所述第二CPU远离由CPU 146控制的硬件。
图2描绘了根据一些实施例的电磁体组件200的横截面视图。电磁体组件200可用作下方磁体组件142和/或上方磁体组件140。在一些实施例中，电磁体组件200可仅具有两个绕组或线圈以用作上方磁体组件140。电磁体组件200被以虚线描绘为具有密封剂202以用于进行电隔离。电磁体线圈204、206、208、210包括布置成具有大致矩形的横截面的在垂直方向和径向方向这两个方向上的多匝磁线。磁线通常由铜构成并涂有绝缘涂层。在一些实施例中，磁线具有正方形横截面。电磁体线圈204、206、208、210缠绕在不同直径的圆柱形铝芯轴上，以考虑到内电磁体线圈204、206和外电磁体线圈208、210的不同直径。尽管线圈中的匝数可变化，但在一些实施例中，匝数包括用于上方电磁体线圈204、208的7×14匝和用于下方电磁体线圈206、210的7×26匝。内电磁体线圈204、206可一起缠绕在同一芯轴上，具有将内电磁体线圈204、206垂直地分开的垫圈形的内间隔件212。类似地，外电磁体线圈208、210可一起缠绕在另一芯轴上，具有将外电磁体线圈208、210垂直地分开的垫圈形的外间隔件214。间隔件212、214两者较佳地由非磁性电介质(诸如G-10、玻璃填充树脂)形成。在电磁体线圈204、206、208、210的不同层的绕组之间，磁线涂有薄的、快速干燥的环氧树脂。固化的环氧树脂是导热的且将磁线结合成相应的独立式电磁体线圈204、206、208、210。磁线的两端远离缠绕的电磁体线圈延伸以提供随后的电连接。
铝的管状内垫片216放置在组装好的内电磁体线圈204、206和内间隔件212的外部。在一些实施例中，非磁性300系列不锈钢管且具有沿着垂直方向螺旋延伸的多匝的冷却线圈218被放置在内垫片216的外部。所有不锈钢部件都经过固溶退火以移除任何剩余的磁特性。冷却线圈218包含用于冷却流体循环的中央轴向通路220。冷却线圈218被预缠绕在芯轴上至稍大的直径并且紧密围绕内垫片216的圆周。铝的管状外垫片222放置在冷却线圈218的外部。垫片216、222对于促进电磁体线圈204、206、208、210和冷却线圈218之间的热流和控制电磁体组件200的径向尺寸是有用的。围绕外垫片222的圆周组装两个外电磁体线圈208、210和外间隔件214。外电磁体线圈208、210与内电磁体线圈204、206垂直对齐。
图3描绘了根据一些实施例的接地回路124的俯视图300。在一些实施例中，图1的接地回路124可安装在ESC 108的凸缘组件302上。在一些实施例中，接地回路124可安装在基板支撑基座106(未示出)的凸缘组件上。凸缘组件302可形成为单独的工件或作为ESC108或基板支撑基座106的部分。接地回路124提供稳健的RF接地以防止在PVD腔室100中产生电弧和不想要的杂散等离子体。PVD腔室100具有在TSV结构上沉积期间在DC电压之上的RF电压。为了提供均匀的沉积，RF返回电流应以对称方式返回到阴极匹配并且随后回到产生器。本原理的接地回路124减小了与通常与较高RF频率相关联的非对称接地电流返回相关联的倾斜，并且消除了与不良RF接地相关联的屏蔽件电弧放电。接地回路124提供了增强的接地方案，特别是对于需要经由处理套件返回RF电流的腔室。
PVD腔室100使用非常高密度的等离子体以用于TSV沉积，所述TSV沉积使用大量功率(具有高电流)来产生离子通量。在一些情况下，多达40A的电流可能通过ESC 108。电流应经由ESC 108的接地表面返回到源。发明人已发现，使用大约9个对称间隔开的柔性回路带(如图3中所图示的接地带124)提供了从ESC 108或基板支撑基座106到屏蔽件152的高效RF返回路径。发明人还发现，ESC 108或基板支撑基座106处的非对称接地将在晶片110上产生非对称沉积。通过调整接地回路124的数量和间距，膜沉积均匀性可用作沉积均匀性调谐特征且被调整以达成低膜不均匀性。接地回路124有利地防止从杂散等离子体产生可能不期望地污染晶片而导致膜不均匀性的颗粒，并降低晶片上的沉积非对称性，这改进了膜均匀性。接地回路124也防止在具有较高电流(例如，40安培或更高)、高RF(例如，40MHz或更高)和/或较高功率水平(例如，6kW或更高)且具有高压(例如，大约60毫托至140毫托)的处理条件下在ESC和/或基板支撑组件与处理套件屏蔽件之间产生电弧。接地回路124也有益地为处理期间产生的RF电流提供低阻抗返回路径，这是TSV处理所期望的。
图4描绘了根据一些实施例的接地回路424的等距视图400。接地回路424表示接地回路124中的一者。接地回路424是导电柔性回路，具有允许接地回路424附接到表面以提供第一电连接的下方底座402。当上方表面404与另一表面接触时，上方表面404提供第二电连接。图5是根据一些实施例的接地回路压缩的侧视图500。在PVD腔室100中原位示出接地回路424。接地回路424安装到ESC 108(或在一些实施例中的基板支撑基座106)的凸缘且与屏蔽件152处于压缩电接触，从而允许RF返回电流流过接地回路424。接地回路424的第一高度502可被屏蔽件152压缩到第二高度504。可将压缩量(第一高度502减去第二高度504)标记为第一高度502的百分比。在一些实施例中，接地回路424可具有大约10％到大约50％的压缩。压缩所需的力的量应小于将屏蔽件152从PVD腔室100内的屏蔽件正常位置移开所需的力。
图6是根据一些实施例的沉积环120的等距视图600。沉积环120环绕ESC 108并防止在ESC 108和/或基板支撑基座106上或附近的不想要的杂散等离子体和沉积。沉积环120具有准许更多沉积沉积物堆积的大沉积空腔186，从而增加维护时间间隔并减少高电压TSV沉积处理期间的晶片电弧放电。图7描绘了根据一些实施例的沉积环120的横截面视图700。沉积环120插入在ESC 108和与屏蔽件152对接的盖环122之间。在一些实施例中，大沉积空腔186的由第一距离704来表示的宽度为大约0.350英寸至大约0.550英寸，并且由第二距离702来表示的从大沉积空腔186的下方表面706到ESC 108的最上方表面198和/或晶片110的底部表面708测量的高度为大约0.050英寸至大约0.200英寸。在一些实施例中，大沉积空腔186为大约0.450英寸宽乘以大约0.120英寸高。在一些实施例中，大沉积空腔186可经由电弧喷涂处理使用氧化铝(也称为矾土)涂覆在上方表面上。
可在硬件、固件、软件或其任何组合中实现根据本原理的实施例。实施例也可实现为使用一个或多个计算机可读介质存储的指令，所述指令可由一个或多个处理器读取和执行。计算机可读介质可包括用于以机器可读的形式存储或传输信息的任何机制(例如，计算平台或运行在一个或多个计算平台上的“虚拟机”)。例如，计算机可读介质可包括任何合适形式的易失性或非易失性存储器。在一些实施例中，计算机可读介质可包括非瞬时计算机可读介质。
虽然前述内容针对本原理的实施例，但可在不脱离本原理基本范围的情况下，设计本原理的其他和进一步的实施例。

Claims (20)

1.一种用于在硅穿孔(TSV)上沉积钽膜的设备，包括：
物理气相沉积(PVD)处理腔室，所述PVD处理腔室具有源和包括处理容积的腔室主体，所述PVD处理腔室具有大约400毫米的晶片至靶材距离并且所述源被配置成提供双磁体源补偿；
第一电磁体组件，所述第一电磁体组件在所述腔室主体外部比所述处理腔室的基板支撑组件更靠近所述处理腔室的所述源；
磁控管组件，所述磁控管组件在所述源中，所述磁控管组件包括双磁体，所述双磁体的第一磁体以第一半径围绕中央轴旋转且所述双磁体的第二磁体以第二半径围绕所述中央轴旋转，其中所述第一半径大于所述第二半径；
屏蔽件，所述屏蔽件在所述腔室主体内；以及
多个接地回路，所述多个接地回路围绕基板支撑组件的周边对称地间隔开，所述多个接地回路被配置成提供所述基板支撑组件与所述屏蔽件之间的RF接地返回路径。
2.如权利要求1所述的设备，进一步包括：
DC功率源，所述DC功率源被配置成供应大约38kW至大约60kW的DC功率至所述源的靶材。
3.如权利要求2所述的设备，其中所述DC功率源被配置成供应大约42kW至大约60kW的DC功率至所述源的所述靶材。
4.如权利要求1所述的设备，进一步包括：
RF功率源，所述RF功率源被配置成供应大于0kW至大约3kW的RF偏置功率至所述基板支撑组件。
5.如权利要求4所述的设备，其中所述RF功率源被配置成供应大约1.9kW的RF偏置功率至所述基板支撑组件。
6.如权利要求5所述的设备，其中所述RF功率源以大约13.65MHz的频率来供应RF偏置功率。
7.如权利要求1所述的设备，其中所述多个接地回路包括大约9个接地回路。
8.如权利要求1所述的设备，其中所述第一电磁体组件被配置成使用24安培的功率操作。
9.如权利要求1所述的设备，进一步包括：
沉积环，所述沉积环具有大约0.450英寸宽且在所述基板支撑组件的最上方表面下方大约0.120英寸的空腔。
10.如权利要求1所述的设备，其中所述PVD处理腔室被配置成以每秒大约25埃的沉积速率来沉积钽，具有小于大约5％的薄层电阻率不均匀性百分比。
11.如权利要求1所述的设备，进一步包括：
第二电磁体组件，所述第二电磁体组件在所述腔室主体外部位于所述第一电磁体组件下方，并且比所述处理腔室的所述源更靠近所述处理腔室的所述基板支撑组件。
12.一种用于在晶片上沉积膜的设备，包括：
物理气相沉积(PVD)处理腔室，所述PVD处理腔室被配置成在硅穿孔(TSV)结构上沉积钽，其中所述PVD处理腔室具有源和包括处理容积的腔室主体、以及大约400毫米的晶片至靶材距离，并且其中所述源被配置成提供双磁体源补偿；
第一电磁体组件，所述第一电磁体组件在所述腔室主体外部比所述处理腔室的基板支撑组件更靠近所述处理腔室的所述源，其中所述第一电磁体组件被配置成以24安培的电流来操作；
磁控管组件，所述磁控管组件在所述源中，所述磁控管组件包括双磁体，所述双磁体的第一磁体以第一半径围绕中央轴旋转且所述双磁体的第二磁体以第二半径围绕所述中央轴旋转，其中所述第一半径大于所述第二半径；
屏蔽件，所述屏蔽件在所述腔室主体内；以及
大约9个接地回路，所述大约9个接地回路围绕基板支撑组件的周边对称地间隔开，所述大约9个接地回路被配置成在所述基板支撑组件在处理位置中时提供所述基板支撑组件与所述屏蔽件之间的RF接地返回路径。
13.如权利要求12所述的设备，进一步包括：
DC功率源，所述DC功率源被配置成供应大约38kW至大约60kW的DC功率至所述源的靶材。
14.如权利要求12所述的设备，进一步包括：
RF功率源，所述RF功率源被配置成以大约13.65MHz的频率来供应大于0kW至大约3kW的RF偏置功率至所述基板支撑组件。
15.如权利要求12所述的设备，进一步包括：
沉积环，所述沉积环具有大约0.450英寸宽且在所述基板支撑组件的最上方表面下方大约0.120英寸的空腔。
16.如权利要求12所述的设备，进一步包括：
第二电磁体组件，所述第二电磁体组件在所述腔室主体外部位于所述第一电磁体组件下方，并且比所述处理腔室的所述源更靠近所述处理腔室的所述基板支撑组件。
17.一种用于在晶片上沉积膜的设备，包括：
物理气相沉积(PVD)处理腔室，所述PVD处理腔室被配置成在硅穿孔(TSV)结构上沉积钽，其中所述PVD处理腔室具有源和包括处理容积的腔室主体、以及大约400毫米的晶片至靶材距离，并且其中所述源被配置成提供双磁体源补偿；
DC功率源，所述DC功率源被配置成供应大约38kW至大约60kW的DC功率至所述源的靶材；
第一电磁体组件，所述第一电磁体组件在所述腔室主体外部比所述处理腔室的基板支撑组件更靠近所述处理腔室的所述源，其中所述第一电磁体组件被配置成以24安培的电流来操作；
第二电磁体组件，所述第二电磁体组件在所述腔室主体外部位于所述第一电磁体组件下方，并且比所述处理腔室的所述源更靠近所述处理腔室的所述基板支撑组件；
磁控管组件，所述磁控管组件在所述源中，所述磁控管组件包括双磁体，所述双磁体的第一磁体以第一半径围绕中央轴旋转且所述双磁体的第二磁体以第二半径围绕所述中央轴旋转，其中所述第一半径大于所述第二半径；
屏蔽件，所述屏蔽件在所述腔室主体内；
大约9个接地回路，所述大约9个接地回路围绕基板支撑组件的周边对称地间隔开，所述大约9个接地回路被配置成在所述基板支撑组件在处理位置中时提供所述基板支撑组件与所述屏蔽件之间的RF接地返回路径；
沉积环，所述沉积环环绕所述基板支撑组件，所述沉积环具有大约0.350英寸至大约0.550英寸宽且在所述基板支撑组件的最上方表面下方大约0.050英寸至大约0.200英寸的空腔；以及
RF功率源，所述RF功率源被配置成供应大于0kW至大约3kW的RF偏置功率至所述基板支撑组件。
18.如权利要求17所述的设备，其中所述DC功率源被配置成供应大约42kW至大约60kW的DC功率至所述源的所述靶材。
19.如权利要求17所述的设备，其中所述RF功率源被配置成供应大约1.9kW的RF偏置功率至所述基板支撑组件。
20.如权利要求17所述的设备，其中所述RF功率源以大约13.65MHz的频率来供应RF偏置功率。
CN202180059641.2A 2020-07-31 2021-07-29 用于硅穿孔沉积的扩展腔室的方法和设备 Pending CN116137873A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/945,491 US11846013B2 (en) 2020-07-31 2020-07-31 Methods and apparatus for extended chamber for through silicon via deposition
US16/945,491 2020-07-31
PCT/US2021/043624 WO2022026653A1 (en) 2020-07-31 2021-07-29 Methods and apparatus for extended chamber for through silicon via deposition

Publications (1)

Publication Number Publication Date
CN116137873A true CN116137873A (zh) 2023-05-19

Family

ID=80002971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180059641.2A Pending CN116137873A (zh) 2020-07-31 2021-07-29 用于硅穿孔沉积的扩展腔室的方法和设备

Country Status (5)

Country Link
US (1) US11846013B2 (zh)
KR (1) KR20230045606A (zh)
CN (1) CN116137873A (zh)
TW (1) TW202225430A (zh)
WO (1) WO2022026653A1 (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193134A (ja) * 1987-10-05 1989-04-12 Toshiba Corp リードフレーム押え装置
US6287435B1 (en) * 1998-05-06 2001-09-11 Tokyo Electron Limited Method and apparatus for ionized physical vapor deposition
US8696875B2 (en) 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US6627050B2 (en) 2000-07-28 2003-09-30 Applied Materials, Inc. Method and apparatus for depositing a tantalum-containing layer on a substrate
WO2003030224A2 (en) 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US6852202B2 (en) 2002-05-21 2005-02-08 Applied Materials, Inc. Small epicyclic magnetron with controlled radial sputtering profile
US7504006B2 (en) * 2002-08-01 2009-03-17 Applied Materials, Inc. Self-ionized and capacitively-coupled plasma for sputtering and resputtering
US7820020B2 (en) 2005-02-03 2010-10-26 Applied Materials, Inc. Apparatus for plasma-enhanced physical vapor deposition of copper with RF source power applied through the workpiece with a lighter-than-copper carrier gas
US20060219172A1 (en) * 2005-04-05 2006-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. PVD equipment and electrode and deposition ring thereof
US9127362B2 (en) * 2005-10-31 2015-09-08 Applied Materials, Inc. Process kit and target for substrate processing chamber
US7767064B2 (en) * 2006-10-27 2010-08-03 Applied Materials, Inc. Position controlled dual magnetron
US8795487B2 (en) 2010-03-31 2014-08-05 Applied Materials, Inc. Physical vapor deposition chamber with rotating magnet assembly and centrally fed RF power
US9404176B2 (en) * 2012-06-05 2016-08-02 Applied Materials, Inc. Substrate support with radio frequency (RF) return path
US9953813B2 (en) * 2014-06-06 2018-04-24 Applied Materials, Inc. Methods and apparatus for improved metal ion filtering
CN108780742B (zh) * 2016-03-05 2023-07-18 应用材料公司 用于在物理气相沉积工艺中控制离子分数的方法和设备
US10170313B2 (en) * 2016-05-02 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for a tunable electromagnetic field apparatus to improve doping uniformity
CN110073463B (zh) 2016-11-18 2022-05-24 应用材料公司 用于在物理气相沉积腔室中的准直器
CN107068599B (zh) 2017-05-10 2020-01-03 北京北方华创微电子装备有限公司 用于硅通孔填充的磁控溅射腔室和半导体处理设备

Also Published As

Publication number Publication date
KR20230045606A (ko) 2023-04-04
TW202225430A (zh) 2022-07-01
WO2022026653A1 (en) 2022-02-03
US11846013B2 (en) 2023-12-19
US20220033956A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
KR101760846B1 (ko) 고 종횡비 피처들에서 금속을 증착하는 방법
US10266940B2 (en) Auto capacitance tuner current compensation to control one or more film properties through target life
KR101376671B1 (ko) 물리 기상 증착 반응기
US9249500B2 (en) PVD RF DC open/closed loop selectable magnetron
KR20180010315A (ko) 물리 기상 증착 프로세스를 통해 유전체 막들을 증착하기 위한 방법들
US20130199925A1 (en) HIGH DENSITY TiN RF/DC PVD DEPOSITION WITH STRESS TUNING
US8563428B2 (en) Methods for depositing metal in high aspect ratio features
JP2022179687A (ja) 物理的気相堆積チャンバ内電磁石
JPH10214799A (ja) 改良型誘導結合プラズマ源
US10242873B2 (en) RF power compensation to control film stress, density, resistivity, and/or uniformity through target life
TW201342492A (zh) 具有射頻(rf)回程路徑之基板支撐件
JP7249746B2 (ja) 物理的気相堆積チャンバの粒子低減装置及び方法
CN116137873A (zh) 用于硅穿孔沉积的扩展腔室的方法和设备
KR101239776B1 (ko) 타깃에 인가되는 ｒｆ 소스 파워에 의한 물리 기상 증착플라즈마 반응기
JP6824701B2 (ja) 成膜方法及び成膜装置
CN116940706A (zh) 使用间距补偿降低靶材寿命内的基板温度不均匀性
US11295938B2 (en) Multi-radius magnetron for physical vapor deposition (PVD) and methods of use thereof
KR20200088495A (ko) 향상된 타겟 냉각 구성을 갖는 마그네트론

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination