CN116132009A - 时钟切换装置、服务器及时钟切换方法 - Google Patents

时钟切换装置、服务器及时钟切换方法 Download PDF

Info

Publication number
CN116132009A
CN116132009A CN202211583712.1A CN202211583712A CN116132009A CN 116132009 A CN116132009 A CN 116132009A CN 202211583712 A CN202211583712 A CN 202211583712A CN 116132009 A CN116132009 A CN 116132009A
Authority
CN
China
Prior art keywords
clock
clock signal
target
server
expansion bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211583712.1A
Other languages
English (en)
Inventor
刘慧�
魏东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202211583712.1A priority Critical patent/CN116132009A/zh
Publication of CN116132009A publication Critical patent/CN116132009A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种时钟切换装置、服务器及时钟切换方法，所述时钟切换装置包括：基板管理控制器、时钟多路复用器和PCIe交换器，其中：基板管理控制器用于在两个或两个以上的时钟信号中确定目标时钟信号，并输出第一控制指令至时钟多路复用器，以及输出第二控制指令至交换器，第一控制指令用于指示时钟多路复用器输出目标时钟信号，第二控制指令用于指示交换器加载目标时钟信号对应的PCIe固件，时钟多路复用器用于接收两个或两个以上的时钟信号，并输出目标时钟信号。通过控制时钟多路复用器输出目标时钟信号并控制交换器加载目标时钟信号对应的PCIe固件，能够自动切换时钟源并自动调整交换器所加载的固件，实现提高调试效率。

Description

时钟切换装置、服务器及时钟切换方法
技术领域
本发明涉及计算机技术领域，尤其涉及一种时钟切换装置、服务器及时钟切换方法。
背景技术
随着大数据、云计算、人工智能及物联网等网络技术的普及，充斥在互联网中的数据呈现几何倍数的增长，使得以中央处理器(Central Processing Unit，CPU)为主要算力来源的传统服务器承受着越来越大的压力，并且对于目前CPU的制程工艺而言，单个CPU的核心数已经接近极限，但数据的增加却还在持续，因此服务器数据处理能力必须得到新的提升。在这种大环境下，人工智能(Artificial Intelligence，AI)服务器应运而生。由于AI服务器具有多个图形处理器(Graphics Processing Unit，GPU)卡，需要针对性的对系统结构和拓扑等做专门的设计，才能满足AI服务器长期稳定运行的要求，当前较为常用的应用为服务器机头+GPU BOX互联拓扑。
在这种架构下，高速串行计算机扩展总线(Peripheral Component Interconnectexpress，PCIe)设备与服务器的CPU之间经常会有同源和非同源两种模式，而这两种模式下，对于时钟源、基本输入输出系统(Basic Input Output System，BIOS)配置以及PCIe相关芯片的软件设计均有不同。同源与非同源的选择对于PCIe信号影响较大，且由于各方面因素影响，对时钟模式的需求并非固定，需要根据不同应用场景进行配置。在相关技术中，通常在BOX端保留同源与非同源两种时钟来源，在硬件线路上用电阻做共用布线(colay)设计，选通某一种时钟模式。
通过硬件线路切换时钟来源，在调试过程中需要手动焊接电阻来切换时钟来源且需要手动调整PCIe交换(switch)芯片所加载的固件，导致调试效率较低。
发明内容
针对现有技术存在的问题，本发明实施例提供一种时钟切换装置、服务器及时钟切换方法。
第一方面，本发明提供一种时钟切换装置，包括：基板管理控制器、时钟多路复用器和高速串行计算机扩展总线交换器，其中：
所述基板管理控制器用于在两个或两个以上的时钟信号中确定目标时钟信号，并输出第一控制指令至所述时钟多路复用器，以及输出第二控制指令至所述高速串行计算机扩展总线交换器，所述第一控制指令用于指示所述时钟多路复用器输出所述目标时钟信号，所述第二控制指令用于指示所述高速串行计算机扩展总线交换器加载所述目标时钟信号对应的高速串行计算机扩展总线固件；
所述时钟多路复用器用于接收所述两个或两个以上的时钟信号，并基于所述第一控制指令输出所述目标时钟信号。
可选地，根据本发明提供的一种时钟切换装置，所述时钟切换装置部署在服务器上，所述两个或两个以上的时钟信号包括：第一时钟信号和第二时钟信号，所述第一时钟信号为与所述服务器的CPU的时钟信号同源的信号，所述第二时钟信号为与所述服务器的CPU的时钟信号非同源的信号，所述基板管理控制器具体用于：
在确定所述服务器的高速串行计算机扩展总线设备与所述服务器的CPU之间为同源模式的情况下，确定所述第一时钟信号作为所述目标时钟信号；
或，在确定所述服务器的高速串行计算机扩展总线设备与所述服务器的CPU之间为非同源模式的情况下，确定所述第二时钟信号作为所述目标时钟信号。
可选地，根据本发明提供的一种时钟切换装置，所述高速串行计算机扩展总线交换器包括高速串行计算机扩展总线交换芯片和存储模块；
所述高速串行计算机扩展总线交换芯片用于接收所述基板管理控制器发送的第二控制指令，并基于所述第二控制指令从所述存储模块加载所述目标时钟信号对应的高速串行计算机扩展总线固件。
可选地，根据本发明提供的一种时钟切换装置，所述存储模块包括第一存储单元和第二存储单元，所述第一存储单元用于存储所述第一时钟信号对应的高速串行计算机扩展总线固件，所述第二存储单元用于存储所述第二时钟信号对应的高速串行计算机扩展总线固件；所述高速串行计算机扩展总线交换芯片具体用于：
在所述目标时钟信号为所述第一时钟信号的情况下，从所述第一存储单元加载所述第一时钟信号对应的高速串行计算机扩展总线固件；
或，在所述目标时钟信号为所述第二时钟信号的情况下，从所述第二存储单元加载所述第二时钟信号对应的高速串行计算机扩展总线固件。
可选地，根据本发明提供的一种时钟切换装置，还包括：第一时钟产生模块、第二时钟产生模块和第一时钟缓冲器；
所述第一时钟产生模块用于产生所述第一时钟信号，并输出所述第一时钟信号至所述第一时钟缓冲器；
所述第一时钟缓冲器用于通过频率复制生成多路所述第一时钟信号，并将多路所述第一时钟信号中的一路时钟信号输出至所述时钟多路复用器；
所述第二时钟产生模块用于产生所述第二时钟信号，并输出所述第二时钟信号至所述时钟多路复用器。
可选地，根据本发明提供的一种时钟切换装置，还包括第二时钟缓冲器，所述第二时钟缓冲器用于接收所述时钟多路复用器输出的所述目标时钟信号，并通过频率复制生成多路所述目标时钟信号。
可选地，根据本发明提供的一种时钟切换装置，所述基板管理控制器和所述时钟多路复用器之间通过通用输入输出接口传输所述第一控制指令；所述基板管理控制器和所述高速串行计算机扩展总线交换器之间通过串行通信接口传输所述第二控制指令。
第二方面，本发明还提供一种服务器，包括上述任一时钟切换装置。
第三方面，本发明还提供一种时钟切换方法，应用于上述任一时钟切换装置，包括：
在两个或两个以上的时钟信号中确定目标时钟信号；
输出第一控制指令至所述时钟多路复用器，以及输出第二控制指令至高速串行计算机扩展总线交换器；
所述第一控制指令用于指示所述时钟多路复用器输出所述目标时钟信号，所述第二控制指令用于指示所述高速串行计算机扩展总线交换器加载所述目标时钟信号对应的高速串行计算机扩展总线固件。
可选地，根据本发明提供的一种时钟切换方法，所述时钟切换装置部署在服务器上，所述两个或两个以上的时钟信号包括：第一时钟信号和第二时钟信号，所述第一时钟信号为与所述服务器的CPU的时钟信号同源的信号，所述第二时钟信号为与所述服务器的CPU的时钟信号非同源的信号，所述在两个或两个以上的时钟信号中确定目标时钟信号，包括：
在确定所述服务器的高速串行计算机扩展总线设备与所述服务器的CPU之间为同源模式的情况下，确定所述第一时钟信号作为所述目标时钟信号；
或，在确定所述服务器的高速串行计算机扩展总线设备与所述服务器的CPU之间为非同源模式的情况下，确定所述第二时钟信号作为所述目标时钟信号。
本发明提供的时钟切换装置、服务器及时钟切换方法，通过BMC在多个时钟信号中确定目标时钟信号，以及输出第一控制指令至时钟多路复用器，以及输出第二控制指令至PCIe交换器，可以控制时钟多路复用器输出目标时钟信号并控制PCIe交换器加载目标时钟信号对应的PCIe固件，能够自动切换时钟源并自动调整PCIe交换器所加载的固件，实现提高调试效率。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的时钟切换装置的结构示意图之一；
图2是本发明提供的时钟切换装置的结构示意图之二；
图3是本发明提供的时钟切换装置的结构示意图之三；
图4是本发明提供的时钟切换方法的流程示意图；
图5是本发明提供的BMC的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明提供的时钟切换装置的结构示意图之一，如图1所示，所述时钟切换装置包括：基板管理控制器(Baseboard Management Controller，BMC)101、时钟多路复用器102和高速串行计算机扩展总线PCIe交换器103，其中：
BMC用于在两个或两个以上的时钟信号中确定目标时钟信号，并输出第一控制指令至所述时钟多路复用器，以及输出第二控制指令至PCIe交换器，所述第一控制指令用于指示所述时钟多路复用器输出所述目标时钟信号，所述第二控制指令用于指示所述PCIe交换器加载所述目标时钟信号对应的PCIe固件；
所述时钟多路复用器用于接收所述两个或两个以上的时钟信号，并基于所述第一控制指令输出所述目标时钟信号。
具体地，BMC可以与时钟多路复用器电连接，BMC可以与PCIe交换器电连接。在时钟切换装置工作过程中，BMC可以基于预设配置或接收到的用于指示目标时钟信号的指令，在两个或两个以上的时钟信号中确定目标时钟信号，进而BMC可以输出第一控制指令至时钟多路复用器，并输出第二控制指令至PCIe交换器，进而时钟多路复用器可以基于第一控制指令输出目标时钟信号，PCIe交换器可以基于第二控制指令加载目标时钟信号对应的PCIe固件。
可以理解的是，PCIe交换器实际上是对服务器PCIe总线的扩展，在服务器中使用PCIe交换器是为了将服务器所需要的资源进行集中管理，按需分配。
可选地，BMC可以具有第一指令输出端口，时钟多路复用器可以具有第一指令输入端口，第一指令输出端口与第一指令输入端口电连接，BMC可以通过第一指令输出端口输出第一控制指令，相应地，时钟多路复用器可以通过第一指令输入端口接收第一控制指令。
可选地，BMC可以具有第二指令输出端口，PCIe交换器可以具有第二指令输入端口，第二指令输出端口与第二指令输入端口电连接，BMC可以通过第二指令输出端口输出第二控制指令，相应地，PCIe交换器可以通过第二指令输入端口接收第二控制指令。
本发明提供的时钟切换装置，通过BMC在多个时钟信号中确定目标时钟信号，以及输出第一控制指令至时钟多路复用器，以及输出第二控制指令至PCIe交换器，可以控制时钟多路复用器输出目标时钟信号并控制PCIe交换器加载目标时钟信号对应的PCIe固件，能够自动切换时钟源并自动调整PCIe交换器所加载的固件，实现提高调试效率。
可选地，本发明提供一种时钟切换装置，所述时钟切换装置部署在服务器上，所述两个或两个以上的时钟信号包括：第一时钟信号和第二时钟信号，所述第一时钟信号为与所述服务器的CPU的时钟信号同源的信号，所述第二时钟信号为与所述服务器的CPU的时钟信号非同源的信号，所述BMC具体用于：
在确定所述服务器的PCIe设备与所述服务器的CPU之间为同源模式的情况下，确定所述第一时钟信号作为所述目标时钟信号；
或，在确定所述服务器的PCIe设备与所述服务器的CPU之间为非同源模式的情况下，确定所述第二时钟信号作为所述目标时钟信号。
具体地，时钟切换装置可以部署在服务器上，两个或两个以上的时钟信号可以包括与服务器的CPU的时钟信号同源的信号(也即第一时钟信号)和与所述服务器的CPU的时钟信号非同源的信号(也即第二时钟信号)。
为了实现在同源信号和非同源信号之间自动切换，BMC可以基于预设配置或接收到的用于指示目标时钟信号的指令，判断服务器的PCIe设备与服务器的CPU之间的时钟信号模式，若确定服务器的PCIe设备与服务器的CPU之间为同源模式，则可以确定第一时钟信号作为目标时钟信号，若确定服务器的PCIe设备与服务器的CPU之间为非同源模式的情况下，则可以确定第二时钟信号作为目标时钟信号。
因此，通过BMC判断服务器的PCIe设备与服务器的CPU之间的时钟信号模式，可以实现在同源信号和非同源信号之间自动切换。
可选地，本发明提供一种时钟切换装置，所述PCIe交换器包括PCIe交换芯片和存储模块；
所述PCIe交换芯片用于接收所述BMC发送的第二控制指令，并基于所述第二控制指令从所述存储模块加载所述目标时钟信号对应的PCIe固件。
具体地，为了实现PCIe交换器自动加载目标时钟信号对应的PCIe固件，PCIe交换芯片可以与BMC电连接，PCIe交换芯片可以与存储模块电连接，PCIe交换芯片可以接收BMC发送的第二控制指令，进而可以获知目标时钟信号，进而可以从存储模块读取目标时钟信号对应的PCIe固件，并加载目标时钟信号对应的PCIe固件。
可选地，BMC可以具有第二指令输出端口，PCIe交换芯片可以具有第二指令输入端口，第二指令输出端口与第二指令输入端口电连接，BMC可以通过第二指令输出端口输出第二控制指令，相应地，PCIe交换芯片可以通过第二指令输入端口接收第二控制指令。
可选地，PCIe交换芯片可以具有第一串行通信接口，存储模块可以具有第二串行通信接口，第一串行通信接口与第二串行通信接口电连接，PCIe交换芯片可以通过第一串行通信接口输出读取指令，该读取指令用于指示读取目标时钟信号对应的PCIe固件，存储模块可以响应于该读取指令，通过第二串行通信接口输出目标时钟信号对应的PCIe固件，进而PCIe交换芯片可以接收到目标时钟信号对应的PCIe固件。
因此，通过PCIe交换芯片接收第二控制指令以及读取存储模块中的指定PCIe固件，可以实现PCIe交换器自动加载目标时钟信号对应的PCIe固件。
可选地，本发明提供一种时钟切换装置，所述存储模块包括第一存储单元和第二存储单元，所述第一存储单元用于存储所述第一时钟信号对应的PCIe固件，所述第二存储单元用于存储所述第二时钟信号对应的PCIe固件；所述PCIe交换芯片具体用于：
在所述目标时钟信号为所述第一时钟信号的情况下，从所述第一存储单元加载所述第一时钟信号对应的PCIe固件；
或，在所述目标时钟信号为所述第二时钟信号的情况下，从所述第二存储单元加载所述第二时钟信号对应的PCIe固件。
具体地，为了提高获取目标时钟信号对应的PCIe固件的效率，可以在存储模块中配置第一存储单元和第二存储单元，第一存储单元用于存储同源时钟信号(也即第一时钟信号)对应的PCIe固件，第二存储单元用于存储非同源时钟信号(也即第二时钟信号)对应的PCIe固件，将同源时钟信号对应的PCIe固件和非同源时钟信号对应的PCIe固件分开存储，便于对多个PCIe固件进行存储管理和读取。
在PCIe交换芯片工作过程中，PCIe交换芯片可以判断目标时钟信号的类型，若确定目标时钟信号为同源时钟信号(也即第一时钟信号)，则从第一存储单元读取目标时钟信号对应的PCIe固件，并加载目标时钟信号对应的PCIe固件；若确定目标时钟信号为非同源时钟信号(也即第二时钟信号)，则从第二存储单元读取目标时钟信号对应的PCIe固件，并加载目标时钟信号对应的PCIe固件。
可选地，PCIe交换芯片可以通过串行通信接口与第一存储单元通信连接，同样地，PCIe交换芯片可以通过串行通信接口与第二存储单元通信连接。
因此，通过将同源时钟信号对应的PCIe固件和非同源时钟信号对应的PCIe固件分开存储，便于对多个PCIe固件进行存储管理和读取，能够提高获取目标时钟信号对应的PCIe固件的效率。
可选地，本发明提供一种时钟切换装置，还包括：第一时钟产生模块、第二时钟产生模块和第一时钟缓冲器；
所述第一时钟产生模块用于产生所述第一时钟信号，并输出所述第一时钟信号至所述第一时钟缓冲器；
所述第一时钟缓冲器用于通过频率复制生成多路所述第一时钟信号，并将多路所述第一时钟信号中的一路时钟信号输出至所述时钟多路复用器；
所述第二时钟产生模块用于产生所述第二时钟信号，并输出所述第二时钟信号至所述时钟多路复用器。
具体地，为了实现时钟多路复用器获取到同源时钟信号和非同源时钟信号，时钟切换装置可以集成有第一时钟产生模块、第二时钟产生模块和第一时钟缓冲器。
在时钟切换装置工作过程中，第一时钟产生模块可以产生第一时钟信号并输出第一时钟信号至第一时钟缓冲器，第一时钟缓冲器可以将一路第一时钟信号转换为多路第一时钟信号，以供多个需要时钟信号的模块使用，第一时钟缓冲器可以将多路第一时钟信号中的一路时钟信号输出至时钟多路复用器，第二时钟产生模块可以产生第二时钟信号并输出第二时钟信号至时钟多路复用器，进而时钟多路复用器可以获取到同源时钟信号(也即第一时钟信号)和非同源时钟信号(也即第二时钟信号)。
因此，通过在时钟切换装置中集成第一时钟产生模块、第二时钟产生模块和第一时钟缓冲器，可以实现时钟多路复用器获取到同源时钟信号和非同源时钟信号。
可选地，本发明提供一种时钟切换装置，还包括第二时钟缓冲器，所述第二时钟缓冲器用于接收所述时钟多路复用器输出的所述目标时钟信号，并通过频率复制生成多路所述目标时钟信号。
具体地，为了实现将目标时钟信号输出至多个需要时钟信号的模块，可以在时钟切换装置中集成第二时钟缓冲器，时钟多路复用器与第二时钟缓冲器电连接，时钟多路复用器可以将目标时钟信号输出至第二时钟缓冲器，进而第二时钟缓冲器可以将一路目标时钟信号转换为多路目标时钟信号，并将多路目标时钟信号输出至多个需要时钟信号的模块。
因此，通过在时钟切换装置中集成第二时钟缓冲器，可以实现将目标时钟信号输出至多个需要时钟信号的模块。
可选地，本发明提供一种时钟切换装置，所述BMC和所述时钟多路复用器之间通过通用输入输出(General-purpose input/output，GPIO)接口传输所述第一控制指令；所述BMC和所述PCIe交换器之间通过串行通信接口传输所述第二控制指令。
具体地，BMC上的第一GPIO接口可以为输出接口，时钟多路复用器上的第二GPIO接口可以为输入接口，第一GPIO接口与第二GPIO接口电连接，BMC可以通过第一GPIO接口输出第一控制指令，相应地，时钟多路复用器可以通过第二GPIO接口接收第一控制指令。
具体地，BMC可以具有第三串行通信接口，PCIe交换器可以具有第四串行通信接口，第三串行通信接口与第四串行通信接口通信连接，BMC可以基于特定的串口通信协议将第二控制指令发送至PCIe交换器。
因此，BMC可以通过GPIO接口发送第一控制指令并通过串行通信接口发送第二控制指令，以实现控制时钟多路复用器输出指定时钟信号和控制PCIe交换器加载指定PCIe固件。
以下为本发明的两个可选的示例，但不作为对本发明的限定。
示例一，图2是本发明提供的时钟切换装置的结构示意图之二，如图2所示，服务器可以包括服务器机头系统(简称HOST)以及GPU BOX系统(简称BOX)，两个系统之间使用专用cable进行互联，时钟切换装置可以部署在服务器上。时钟切换装置可以包括第一时钟发生器201、第一时钟缓冲器202、第一高速连接器203、基板管理控制器204、时钟多路复用器205、第二时钟发生器206、第二时钟缓冲器207和第二高速连接器208。其中，第一时钟发生器、第一时钟缓冲器和第一高速连接器可以部署在HOST上，基板管理控制器、时钟多路复用器、第二时钟发生器、第二时钟缓冲器和第二高速连接器可以部署在BOX上。
如图2所示，HOST上部署有第一时钟发生器(clock generator)，可以产生时钟源，经过第一时钟缓冲器(clock buffer)给HOST上的其他设备209(例如CPU等设备)提供时钟,同时也经过高速连接器及cable为后端BOX提供时钟源。
如图2所示，BOX上可以部署有第二时钟发生器、时钟多路复用器(clock switch)、第二时钟缓冲器、BMC等器件。其中第二时钟发生器用于在非同源时钟情况下，为BOX上的设备提供与HOST不同源的时钟；时钟多路复用器的用于选通同源还是非同源时钟；第二时钟缓冲器接收时钟多路复用器选通后的输出时钟源，根据BOX中实际设备数量，对时钟进行扩展后，输出给到各设备；BMC等逻辑控制器件用于控制时钟多路复用器的时钟通道选择信号。
示例二，图3是本发明提供的时钟切换装置的结构示意图之三，如图3所示，时钟切换装置可以部署在服务器上，时钟切换装置可以包括第一时钟发生器301、第一时钟缓冲器302、第一高速连接器303、基板管理控制器304、时钟多路复用器305、PCIe交换(switch)芯片306、第二时钟发生器307、第二时钟缓冲器308、第二高速连接器309、第一Flash310和第二Flash311。
如图3所示，HOST端使用第一时钟发生器产生第一时钟信号，产生的第一时钟信号分别给到HOST端的CPU、HOST端其他PCIe设备以及BOX。给到BOX的第一时钟信号通过高速连接器以及专用线缆进行传输。
如图3所示，BOX端有第二时钟发生器，用于产生与HOST端的第一时钟信号非同源的第二时钟信号；
如图3所示，第一时钟信号和第二时钟信号作为时钟多路复用器的两个输入连接至该芯片(第一时钟信号输入至该芯片的第一时钟输入接口，第二时钟信号输入至该芯片的第二时钟输入接口)，芯片的选通信号连接至BOX端的BMC芯片，BMC通过控制GPIO可以对芯片的选通信号控制接口输出进行控制；以芯片9DML4493A为例，选通信号有SEL0和SEL1，通过控制两个信号的电平状态，从而控制芯片输出的目标时钟信号是选通同源还是非同源。第二时钟缓冲器可以将一路目标时钟信号转换为多路目标时钟信号并输出至BOX上的其他设备312。
如图3所示，为了扩展PCIe数量，在BOX端设计时通常会使用PCIe交换(switch)芯片，PCIe switch芯片使用SPI flash进行固件存储。同源与非同源时钟，PCIe switch芯片的固件也会有不同。在PCIe switch芯片下可以挂两颗芯片第一Flash和第二Flash，两颗芯片分别存储同源时钟固件和非同源时钟固件。
如图3所示，BMC修改GPIO状态后，将该信息通过I2C传递给到PCIe switch芯片，PCIE switch芯片解析该信息后通过片选信号控制，选择其中一颗flash芯片进行通信，从而适配同源时钟或者非同源时钟的情形。
可以理解的是，通过图3所示的时钟切换装置，可以实现时钟同源与非同源切换，无需通过硬件rework方式进行时钟信号选择，同时可以选择相关芯片的固件版本，同步适配时钟方式。
可以理解的是，通过使用时钟切换芯片，实现软件控制，能够减少在调试过程中使用焊接工具对板卡可能的损伤；同时根据当前时钟模式，自动判断芯片所需固件进行调用，从而提高系统调试效率。
本发明提供的时钟切换装置，通过BMC在多个时钟信号中确定目标时钟信号，以及输出第一控制指令至时钟多路复用器，以及输出第二控制指令至PCIe交换器，可以控制时钟多路复用器输出目标时钟信号并控制PCIe交换器加载目标时钟信号对应的PCIe固件，能够自动切换时钟源并自动调整PCIe交换器所加载的固件，实现提高调试效率。
图4是本发明提供的时钟切换方法的流程示意图，如图4所示，所述时钟切换方法可以应用于上述任一时钟切换装置，时钟切换方法的执行主体可以是BMC，所述时钟切换方法包括：
步骤401，在两个或两个以上的时钟信号中确定目标时钟信号；
步骤402，输出第一控制指令至所述时钟多路复用器，以及输出第二控制指令至PCIe交换器；
所述第一控制指令用于指示所述时钟多路复用器输出所述目标时钟信号，所述第二控制指令用于指示所述PCIe交换器加载所述目标时钟信号对应的PCIe固件。
可选地，根据本发明提供的一种时钟切换方法，所述时钟切换装置部署在服务器上，所述两个或两个以上的时钟信号包括：第一时钟信号和第二时钟信号，所述第一时钟信号为与所述服务器的CPU的时钟信号同源的信号，所述第二时钟信号为与所述服务器的CPU的时钟信号非同源的信号，所述在两个或两个以上的时钟信号中确定目标时钟信号，包括：
在确定所述服务器的PCIe设备与所述服务器的CPU之间为同源模式的情况下，确定所述第一时钟信号作为所述目标时钟信号；
或，在确定所述服务器的PCIe设备与所述服务器的CPU之间为非同源模式的情况下，确定所述第二时钟信号作为所述目标时钟信号。
本发明提供的时钟切换方法，通过BMC在多个时钟信号中确定目标时钟信号，以及输出第一控制指令至时钟多路复用器，以及输出第二控制指令至PCIe交换器，可以控制时钟多路复用器输出目标时钟信号并控制PCIe交换器加载目标时钟信号对应的PCIe固件，能够自动切换时钟源并自动调整PCIe交换器所加载的固件，实现提高调试效率。
图5是本发明提供的BMC的结构示意图，如图5所示，该BMC可以包括：处理器(processor)510、通信接口(Communications Interface)520、存储器(memory)530和通信总线540，其中，处理器510，通信接口520，存储器530通过通信总线540完成相互间的通信。处理器510可以调用存储器530中的逻辑指令，以执行时钟切换方法，例如该方法包括：
在两个或两个以上的时钟信号中确定目标时钟信号；
输出第一控制指令至所述时钟多路复用器，以及输出第二控制指令至PCIe交换器；
所述第一控制指令用于指示所述时钟多路复用器输出所述目标时钟信号，所述第二控制指令用于指示所述PCIe交换器加载所述目标时钟信号对应的PCIe固件。
此外，上述的存储器530中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的时钟切换方法，例如该方法包括：
在两个或两个以上的时钟信号中确定目标时钟信号；
输出第一控制指令至所述时钟多路复用器，以及输出第二控制指令至PCIe交换器；
所述第一控制指令用于指示所述时钟多路复用器输出所述目标时钟信号，所述第二控制指令用于指示所述PCIe交换器加载所述目标时钟信号对应的PCIe固件。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的时钟切换方法，例如该方法包括：
在两个或两个以上的时钟信号中确定目标时钟信号；
输出第一控制指令至所述时钟多路复用器，以及输出第二控制指令至PCIe交换器；
所述第一控制指令用于指示所述时钟多路复用器输出所述目标时钟信号，所述第二控制指令用于指示所述PCIe交换器加载所述目标时钟信号对应的PCIe固件。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种时钟切换装置，其特征在于，包括：基板管理控制器、时钟多路复用器和高速串行计算机扩展总线交换器，其中：
所述基板管理控制器用于在两个或两个以上的时钟信号中确定目标时钟信号，并输出第一控制指令至所述时钟多路复用器，以及输出第二控制指令至所述高速串行计算机扩展总线交换器，所述第一控制指令用于指示所述时钟多路复用器输出所述目标时钟信号，所述第二控制指令用于指示所述高速串行计算机扩展总线交换器加载所述目标时钟信号对应的高速串行计算机扩展总线固件；
所述时钟多路复用器用于接收所述两个或两个以上的时钟信号，并基于所述第一控制指令输出所述目标时钟信号。
2.根据权利要求1所述时钟切换装置，其特征在于，所述时钟切换装置部署在服务器上，所述两个或两个以上的时钟信号包括：第一时钟信号和第二时钟信号，所述第一时钟信号为与所述服务器的CPU的时钟信号同源的信号，所述第二时钟信号为与所述服务器的CPU的时钟信号非同源的信号，所述基板管理控制器具体用于：
在确定所述服务器的高速串行计算机扩展总线设备与所述服务器的CPU之间为同源模式的情况下，确定所述第一时钟信号作为所述目标时钟信号；
或，在确定所述服务器的高速串行计算机扩展总线设备与所述服务器的CPU之间为非同源模式的情况下，确定所述第二时钟信号作为所述目标时钟信号。
3.根据权利要求2所述时钟切换装置，其特征在于，所述高速串行计算机扩展总线交换器包括高速串行计算机扩展总线交换芯片和存储模块；
所述高速串行计算机扩展总线交换芯片用于接收所述基板管理控制器发送的第二控制指令，并基于所述第二控制指令从所述存储模块加载所述目标时钟信号对应的高速串行计算机扩展总线固件。
4.根据权利要求3所述时钟切换装置，其特征在于，所述存储模块包括第一存储单元和第二存储单元，所述第一存储单元用于存储所述第一时钟信号对应的高速串行计算机扩展总线固件，所述第二存储单元用于存储所述第二时钟信号对应的高速串行计算机扩展总线固件；所述高速串行计算机扩展总线交换芯片具体用于：
在所述目标时钟信号为所述第一时钟信号的情况下，从所述第一存储单元加载所述第一时钟信号对应的高速串行计算机扩展总线固件；
或，在所述目标时钟信号为所述第二时钟信号的情况下，从所述第二存储单元加载所述第二时钟信号对应的高速串行计算机扩展总线固件。
5.根据权利要求2所述时钟切换装置，其特征在于，还包括：第一时钟产生模块、第二时钟产生模块和第一时钟缓冲器；
所述第一时钟产生模块用于产生所述第一时钟信号，并输出所述第一时钟信号至所述第一时钟缓冲器；
所述第一时钟缓冲器用于通过频率复制生成多路所述第一时钟信号，并将多路所述第一时钟信号中的一路时钟信号输出至所述时钟多路复用器；
所述第二时钟产生模块用于产生所述第二时钟信号，并输出所述第二时钟信号至所述时钟多路复用器。
6.根据权利要求1-5任一项所述时钟切换装置，其特征在于，还包括第二时钟缓冲器，所述第二时钟缓冲器用于接收所述时钟多路复用器输出的所述目标时钟信号，并通过频率复制生成多路所述目标时钟信号。
7.根据权利要求1-5任一项所述时钟切换装置，其特征在于，所述基板管理控制器和所述时钟多路复用器之间通过通用输入输出接口传输所述第一控制指令；所述基板管理控制器和所述高速串行计算机扩展总线交换器之间通过串行通信接口传输所述第二控制指令。
8.一种服务器，其特征在于，包括如权利要求1-7任一项所述的时钟切换装置。
9.一种时钟切换方法，其特征在于，应用于如权利要求1-7任一项所述的时钟切换装置，包括：
在两个或两个以上的时钟信号中确定目标时钟信号；
输出第一控制指令至所述时钟多路复用器，以及输出第二控制指令至高速串行计算机扩展总线交换器；
所述第一控制指令用于指示所述时钟多路复用器输出所述目标时钟信号，所述第二控制指令用于指示所述高速串行计算机扩展总线交换器加载所述目标时钟信号对应的高速串行计算机扩展总线固件。
10.根据权利要求9所述时钟切换方法，其特征在于，所述时钟切换装置部署在服务器上，所述两个或两个以上的时钟信号包括：第一时钟信号和第二时钟信号，所述第一时钟信号为与所述服务器的CPU的时钟信号同源的信号，所述第二时钟信号为与所述服务器的CPU的时钟信号非同源的信号，所述在两个或两个以上的时钟信号中确定目标时钟信号，包括：
在确定所述服务器的高速串行计算机扩展总线设备与所述服务器的CPU之间为同源模式的情况下，确定所述第一时钟信号作为所述目标时钟信号；
或，在确定所述服务器的高速串行计算机扩展总线设备与所述服务器的CPU之间为非同源模式的情况下，确定所述第二时钟信号作为所述目标时钟信号。
CN202211583712.1A 2022-12-09 2022-12-09 时钟切换装置、服务器及时钟切换方法 Pending CN116132009A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211583712.1A CN116132009A (zh) 2022-12-09 2022-12-09 时钟切换装置、服务器及时钟切换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211583712.1A CN116132009A (zh) 2022-12-09 2022-12-09 时钟切换装置、服务器及时钟切换方法

Publications (1)

Publication Number Publication Date
CN116132009A true CN116132009A (zh) 2023-05-16

Family

ID=86301917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211583712.1A Pending CN116132009A (zh) 2022-12-09 2022-12-09 时钟切换装置、服务器及时钟切换方法

Country Status (1)

Country Link
CN (1) CN116132009A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116488767A (zh) * 2023-06-21 2023-07-25 苏州浪潮智能科技有限公司 交换芯片的时钟控制方法，系统和设备，以及交换板
CN117472837A (zh) * 2023-12-27 2024-01-30 苏州元脑智能科技有限公司 模式切换电路、方法、外扩连接器及PCIe板卡

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116488767A (zh) * 2023-06-21 2023-07-25 苏州浪潮智能科技有限公司 交换芯片的时钟控制方法，系统和设备，以及交换板
CN116488767B (zh) * 2023-06-21 2023-09-19 苏州浪潮智能科技有限公司 交换芯片的时钟控制方法，系统和设备，以及交换板
CN117472837A (zh) * 2023-12-27 2024-01-30 苏州元脑智能科技有限公司 模式切换电路、方法、外扩连接器及PCIe板卡
CN117472837B (zh) * 2023-12-27 2024-03-01 苏州元脑智能科技有限公司 模式切换电路、方法、外扩连接器及PCIe板卡

Similar Documents

Publication Publication Date Title
CN116132009A (zh) 时钟切换装置、服务器及时钟切换方法
US20230117996A1 (en) Storage system boot method and apparatus, and computer-readable storage medium
CN106708168B (zh) 多处理器系统及时钟同步方法
CN106680698B (zh) 一种fpga测试用的多工位快速配置装置及其配置方法
CN110347625B (zh) 一种无线缆切换gpu拓扑的方法、装置以及设备
CN112732616B (zh) 一种基于spi控制器的bmc启动方法、装置及设备
US10140231B2 (en) Flexible port configuration based on interface coupling
CN113867836B (zh) 用于fpga的装置、程序动态加载方法及数据传输方法
US20160191153A1 (en) Optical Module Availability Detection Method and Apparatus
CN115905094A (zh) 一种电子设备及其PCIe拓扑配置方法和装置
CN109660391B (zh) 一种池化服务器系统固件升级方法、系统及相关装置
WO2018004882A1 (en) Method, apparatus and system for dynamic optimization of signal integrity on a bus
CN113553081A (zh) 一种基于zynq芯片的fpga加载方法
CN113406991B (zh) 一种时钟管理方法、装置及电子设备和存储介质
CN110554881A (zh) 一种基于cpld的交换芯片工作模式远程切换系统及方法
CN210573287U (zh) 扩展电路
CN115904849B (zh) Pcie链路信号测试方法、系统、计算机设备及介质
CN115599191B (zh) 智能网卡的上电方法及上电装置
CN114185720B (zh) 服务器动态热备份的方法、装置、设备及存储介质
CN115374042A (zh) 一种总线切换方法、装置、设备及介质
KR102379558B1 (ko) 피드백 로직을 구비하는 차량의 드라이버 시스템 및 그것의 동작 방법
CN109815169B (zh) 一种存储设备及其存储链路自适应的方法
CN216014148U (zh) 一种服务器和服务器背板
CN113868033B (zh) 一种服务器调试方法
CN113608935B (zh) 一种测试网卡的方法、系统、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination