CN116129825A - 显示驱动电路及显示面板 - Google Patents

Abstract

本申请公开了一种显示驱动电路及显示面板，其中，至少包括双栅结构以及与所述双栅结构的栅极连接的栅极选通单元；所述双栅结构包括底栅极和顶栅极以及由所述底栅极和/或所述顶栅极控制导通的源极和漏极；所述底栅极通过所述栅极选通单元与第一栅极驱动模块连接，所述顶栅极通过所述栅极选通单元与第二栅极驱动模块连接，所述源极与数据线连接，所述漏极与像素电极连接，以通过所述栅极选通单元控制所述双栅结构的栅极的工作电压，进而控制所述像素电极的显示灰阶。通过上述结构，提高画面显示的灰阶数。

Description

显示驱动电路及显示面板

5技术领域

本发明涉及显示面板领域，特别是涉及显示驱动电路及显示面板。

背景技术

随着科技的发展，LCD显示屏的显示色彩越来越丰富，而广泛的显0示色彩通常是使用彩色滤光片(三原色RGB)与灰阶显示(灰阶)相组合

而实现的。通过对液晶屏上RGB三个子像素分别作出不同的明暗度控制，从而调配出具有不同色彩的显示，而中间明暗度的层次越丰富，所呈现的画面效果也就越细腻。白与黑之间的灰色，依其亮度(明暗程度)

不同，可区分为不同等级。这种明暗程度差异的表现，称为灰阶显示(灰5阶greyscale)。依据外加电压的不同，LCD显示屏的透光率各异，从

而实现灰阶显示。国内LCD显示屏主要采用8位处理系统，也即256

(28)级灰度。简单理解就是从黑到白共有256种亮度变化。采用RGB三原色即可构成256×256×256＝16777216种颜色。即通常所说的16兆色。

一般而言，灰度越高，显示的色彩越丰富，画面也越细腻，更易表现丰0富的细节。

LCD显示屏的灰度等级是指LCD显示屏同一级亮度中从最暗到最亮之间能区别的亮度级数。灰度等级主要取决于系统的数模(A/D)转换位数。当然系统的视频处理芯片、存储器以及传输系统都要提供相应

位数的支持才行。一般为无灰度、8级、16级、32级、64级、128级、5 256级、1024级等，LCD显示屏的灰度等级越高，颜色越丰富，色彩越艳丽；反之，显示颜色单一，变化简单。通过RGB色阻材料组合对应单元背光源透过率的变化可得到的具有不同色彩显示的画面。纯度好的色阻材料和新增色块(RGBW)都可以增加显示器的色域，使得显示器的显示画面效果更加逼真。液晶屏像素单元的透过率是由灰阶电压控制液晶转动而得到的，将透过率从100％到0％之间，可控的灰阶电压数越多，也就意味着可控的透过率也就越多，这样单个像素中的融合色也就越丰富，使得显示画面更加细腻。

灰阶电压的输入是由IC控制输出并通过数据线传输到各个像素电极，控制液晶转动的实际电压是由TFT器件传输到像素电极上的最终保持电压决定的。TFT器件在进行充电时，并不能百分百的把灰阶电压传输到像素电极上，会有一定的损失。因此为得到理想的灰阶电压，一般会对灰阶电压进行相应的电压补偿，使其最终的像素保持电压达到设计值。不同TFT器件的充电率差异会影响像素透过率的差异，在不增加灰阶数的前提下，使用不同充电率的TFT器件，就可以在像素单元上表现出更多的灰阶电压值，从而提高了可控透过率的数量，可以使得显示画面更加丰富。

发明内容

本申请主要解决的技术问题是提供一种显示驱动电路及显示面板，以提高画面显示的灰阶数。

为解决上述问题，本申请提供了一种显示驱动电路，其中，至少包括双栅结构以及与所述双栅结构的栅极连接的栅极选通单元；所述双栅结构包括底栅极和顶栅极以及由所述底栅极和/或所述顶栅极控制导通的源极和漏极；所述底栅极通过所述栅极选通单元与第一栅极驱动模块连接，所述顶栅极通过所述栅极选通单元与第二栅极驱动模块连接，所述源极与数据线连接，所述漏极与像素电极连接，以通过所述栅极选通单元控制所述双栅结构的工作模式，进而控制所述像素电极的显示灰阶。

其中，所述第一栅极驱动模块与所述第二栅极驱动模块的工作电压不同。

其中，所述栅极选通单元至少包括第一晶体管和第二晶体管；所述第一晶体管的栅极与第一控制线连接，源极与所述第一栅极驱动模块连接，漏极与所述底栅极连接；所述第二晶体管的栅极与第二控制线连接，源极与所述第二栅极驱动模块连接，漏极与所述顶栅极连接。

其中，所述第一控制线输出第一电平信号以控制所述第一晶体管导通，所述第二控制线输出第二电平信号以控制所述第二晶体管截止，得到所述底栅极控制所述源极和所述漏极导通的第一工作模式；所述第一控制线输出第二电平信号以控制所述第一晶体管截止，所述第二控制线输出第一电平信号以控制所述第二晶体管导通，得到所述顶栅极控制所述源极和所述漏极导通的第二工作模式；所述第一控制线输出第一电平信号以控制所述第一晶体管导通，所述第二控制线输出第一电平信号以控制所述第二晶体管导通，得到所述顶栅极和所述底栅极同时控制所述源极和所述漏极导通的第三工作模式。

其中，所述栅极选通单元还包括第三晶体管；所述第三晶体管的栅极连接第三控制线，源极连接所述底栅极和所述顶栅极中的一个，漏极连接所述底栅极和所述顶栅极中的另一个。

其中，所述第一控制线输出第一电平信号以控制所述第一晶体管导通，所述第二控制线输出第二电平信号以控制所述第二晶体管截止，所述第三控制线输出第二电平信号以控制所述底栅极与所述顶栅极断开，得到在所述第一栅极驱动模块输出的第一栅极电压下的所述底栅极控制所述源极和所述漏极导通的第一工作模式；所述第一控制线输出第二电平信号以控制所述第一晶体管截止，所述第二控制线输出第一电平信号以控制所述第二晶体管导通，所述第三控制线输出第二电平信号以控制所述底栅极与所述顶栅极断开，得到在所述第二栅极驱动模块输出的第二栅极电压下的所述顶栅极控制所述源极和所述漏极导通的第二工作模式；所述第一控制线输出第一电平信号以控制所述第一晶体管导通，所述第二控制线输出第二电平信号以控制所述第二晶体管截止，所述第三控制线输出第一电平信号以控制所述底栅极与所述顶栅极导通，得到在所述第一栅极驱动模块输出的第一栅极电压下的所述底栅极和所述顶栅极同时控制所述源极和所述漏极导通的第三工作模式；所述第一控制线输出第二电平信号以控制所述第一晶体管截止，所述第二控制线输出第一电平信号以控制所述第二晶体管导通，所述第三控制线输出第一电平信号以控制所述底栅极与所述顶栅极导通，得到在所述第二栅极驱动模块输出的第二栅极电压下的所述底栅极和所述顶栅极同时控制所述源极和所述漏极导通的第四工作模式。

其中，所述双栅结构在所述第三工作模式下的充电率大于在所述第一工作模式下的充电率，在所述第一工作模式下的充电率大于在所述第四工作模式下的充电率，且在所述第四工作模式下的充电率大于在所述第二工作模式下的充电率。

其中，所述显示驱动电路还包括复位单元，所述复位单元的一端接地，另一端与所述双栅结构的栅极连接，以在其中一个栅极工作时，对另一个栅极进行电位复位。

其中，所述复位单元包括第四晶体管，第五晶体管以及第六晶体管；所述第四晶体管的栅极连接所述第二栅极驱动模块，源极连接所述第六晶体管的漏极，漏极连接所述底栅极；所述第五晶体管的栅极连接所述第一栅极驱动模块，源极连接所述第六晶体管的漏极，漏极连接所述顶栅极；所述第六晶体管的栅极连接第四控制线，源极接地，漏极连接所述第四晶体管和所述第五晶体管的源极。

本申请还提供一种显示面板，其中，所述显示面板包括多个阵列排布的像素单元，每个所述像素单元包括上述第一实施例所述的显示驱动电路。

本申请的有益效果是：通过栅极选通单元来控制双栅结构中的底栅极和/或顶栅极在第一栅极驱动模块或第二栅极驱动模块的电压下工作，使双栅结构的栅极的工作电压不同，从而使双栅结构的源极向漏极充电的充电率不同，进而使像素电极在栅极不同以及栅极的电压不同的情况下具有不同的显示灰阶。本申请通过切换双栅结构中TFT的工作状态来提高画面显示的灰阶数，进而提高画面显示质量。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请显示驱动电路第一实施例的结构示意图；

图2为本申请显示驱动电路第二实施例的结构示意图；

图3为本申请显示驱动电路第三实施例的结构示意图；

图4为本申请显示驱动电路第四实施例的结构示意图；

图5为本申请双栅结构一实施例的截面结构示意图；

图6为本申请显示面板第一实施例的结构示意图；

图7为本申请显示面板第二实施例的结构示意图；

图8为TFT-LCD中透过率与施加电压的关系示意图。

10双栅结构；101底栅层；102第一栅极绝缘层；103半导体层；1041源极层；1042漏极层；105第二栅极绝缘层；106顶栅层；11底栅极；12顶栅极；T1第一晶体管；T2第二晶体管；T3第三晶体管；T4第四晶体管；T5第五晶体管；T6第六晶体管；GOA1第一栅极驱动模块；GOA2第二栅极驱动模块；L1第一控制线；L2第二控制线；L3第三控制线；L4第四控制线；20栅极选通单元；30复位单元；601像素单元。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

应当理解，本文中使用的术语“包括”、“包含”或者其他任何变化意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

需要说明，若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的每一个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本申请的的设计思路是：利用双栅极晶体管设计出一种可切换TFT工作状态的组合结构，通过在显示中切换不同的TFT器件进行工作，可以得到更多的实际灰阶电压值，从而增加显示灰阶数，提供显示画面质量，使得显示面板更加丰富。

本申请提供第一种显示驱动电路，具体请参阅图1，图1为本申请显示驱动电路第一实施例的结构示意图。如图1所示，显示驱动电路包括：双栅结构10，以及与双栅结构10连接的栅极选通单元20。

其中，双栅结构10包括底栅极11和顶栅极12以及由底栅极11和/或顶栅极12控制导通的源极和漏极，源极连接数据线data，漏极连接像素电极pxl。其中，底栅极11通过栅极选通单元20与第一栅极驱动模块GOA1连接，顶栅极12通过栅极选通单元20与第二栅极驱动模块GOA2连接。通过栅极选通单元20选择第一栅极驱动模块GOA1和/或

第二栅极驱动模块GOA2来控制双栅结构10的栅极的工作模式以及工5作电压。不同工作电压以及工作模式下的双栅结构10具有不同的充电率，通过不同充电率的TFT器件和灰阶电压相配合实现不同的显示灰阶，从而提高显示画面的显示质量。

需要说明的是，双栅结构10的栅极包括底栅极11和顶栅极12两个栅极。双栅结构10在单独的底栅极11的控制下工作形成底栅TFT，0在单独的顶栅极12的控制下工作形成顶栅TFT，在底栅极11和顶栅极12的同时控制下工作形成底栅TFT+顶栅TFT。

通常来说，底栅极11和顶栅极12具有不同的工作电压。为了使底栅极11和顶栅极12正常工作，在本实施例中，第一栅极驱动模块GOA1和第二栅极驱动模块GOA2的工作电压不同，以使底栅极11和顶栅极5 12在不同的工作电压下工作。其中，工作电压是指第一栅极驱动模块GOA1控制底栅极11导通/正常工作的工作电压，以及第二栅极驱动模块GOA2控制顶栅极12导通/正常工作的工作电压，在底栅极11和顶栅极12为高电平导通的N型晶体管时，工作电压通常是指高电平电压。

在第一实施例中，栅极选通单元20包括第一晶体管T1和第二晶体0管T2。第一晶体管T1的栅极与第一控制线L1连接，源极与第一栅极驱动模块GOA1连接，漏极与底栅极11连接，通过第一晶体管T1控制底栅极11与第一栅极驱动模块GOA1的导通。第二晶体管T2的栅极与第二控制线L2连接，源极与第二栅极驱动模块GOA2连接，漏极与顶

栅极12连接，通过第二晶体管T2来控制顶栅极12与第二栅极驱动模5块GOA2的导通。

在第一实施例中，双栅结构10包括三种工作模式。

第一控制线L1输出第一电平信号以控制第一晶体管T1导通，第二控制线L2输出第二电平信号以控制第二晶体管T2截止，从而得到底栅极11控制源极和漏极导通的第一工作模式。具体地，第一工作模式是底栅极11在第一栅极驱动模块GOA1输出的第一栅极电压下控制源极和漏极导通，使数据线data向像素电极pxl充电，也就是说，底栅TFT工作。

第一控制线L1输出第二电平信号以控制第一晶体管T1截止，第二5控制线L2输出第一电平信号以控制第二晶体管T2导通，从而得到顶栅极12控制源极和漏极导通的第二工作模式。具体地，第二工作模式是顶栅极12在第二栅极驱动模块GOA2输出的第二栅极电压下控制源极和漏极导通，使数据线data向像素电极pxl充电，也就是说，顶栅TFT

工作。

0第一控制线L1输出第一电平信号以控制第一晶体管T1导通，第二控制线L2输出第一电平信号以控制第二晶体管T2导通，从而得到底栅极11和顶栅极12同时控制源极和漏极导通的第三工作模式。具体地，第三工作模式是指底栅极11在第一栅极驱动模块GOA1输出的第一栅

极电压下控制源极和漏极导通，同时，顶栅极12在第二栅极驱动模块5GOA2输出的第二栅极电压下控制源极和漏极导通，从而使数据线data向像素电极pxl充电。第三工作模式是指底栅TFT+顶栅TFT工作。

在一具体实施例中，第一晶体管T1和第二晶体管T2为N型晶体管，则第一电平信号为高电平信号，第二电平信号为低电平信号。在另一具

体实施例中，第一晶体管T1和第二晶体管T2为P型晶体管，此时，第0一晶体管T1和第二晶体管T2的导通由低电平信号控制，则，第一电平信号为低电平信号，第二电平信号为高电平信号。在其它实施例中，第一晶体管T1和第二晶体管T2可以一个为N型晶体管，另一个为P型晶体管，其驱动方法以及工作模式与上述类似，在此不作赘述。

在另一驱动方式中，在第一工作模式下，还可以使第二晶体管T25导通，同时，第二栅极驱动模块GOA2输出低电平电压或零电位电压，

从而通过第二栅极驱动模块GOA2的零电位电压对顶栅极12进行放电处理，以避免顶栅极12上残留的感应电荷对底栅极11的影响。同样在第二工作模式下，控制第一晶体管T1导通，同时，通过第一栅极驱动模块GOA1输出第二电平信号或零电位电压，使第一栅极驱动模块GOA1对底栅极11进行放电处理，以避免底栅极11上残留的感应电荷对顶栅极12的影响。

在又一实施方式中，还可以通过一个复位单元30对底栅极11或顶栅极12进行放电。具体地，请参阅图2，图2为本申请显示驱动电路第二实施例的结构示意图。如图2所示，显示驱动电路还包括复位单元30，复位单元30的一端接地，另一端与双栅结构10的底栅极11和/或顶栅极12连接，以在其中一个栅极工作时，对另一个栅极进行电位复位。具体地，在底栅极11工作时，将顶栅极12接地，以对顶栅极12进行电位复位，从而避免顶栅极12上残留的感应电荷对底栅极11产生影响，或在顶栅极12工作时，将底栅极11接地，以对底栅极11进行电位复位，从而避免底栅极11上残留的感应电荷对顶栅极12产生影响。

在一具体实施例中，复位单元30包括第四晶体管T4，第五晶体管T5以及第六晶体管T6。其中，第四晶体管T4的栅极连接第二栅极驱动模块GOA2，源极连接第六晶体管T6的漏极，漏极连接底栅极11。第五晶体管T5的栅极连接第一栅极驱动模块GOA1，源极连接第六晶体管T6的漏极，漏极连接顶栅极12。第六晶体管T6的栅极连接第四控制线L4，源极接地，漏极连接第四晶体管T4和第五晶体管T5的源极，以通过第六晶体管T6来控制第四晶体管T4和第五晶体管T5与地的导通，从而使第四晶体管T4和第五晶体管T5与地的导通更容易控制。

在其它实施例中，复位单元30还可以是其它电路结构，如单刀双掷开关电路，在此不作限定。

具体地，第二实施例中复位单元30的驱动方式包括：在底栅TFT的第一工作模式中，底栅极11在第一栅极驱动模块GOA1的驱动下处于高电平，第五晶体管T5处于开启状态，此时，通过第四控制线L4的第一电平信号控制第六晶体管T6开启，使顶栅极12通过T5和T6接地，从而对顶栅极12进行电位复位。在顶栅TFT的第二工作模式中，顶栅极12在第二栅极驱动模块GOA2的驱动下处于高电平，第四晶体管T4处于开启状态，此时，通过第四控制线L4的第一电平信号控制第六晶体管T6开启，使底栅极11通过T4和T6接地，从而对底栅极11进行电位复位。在底栅TFT+顶栅TFT的第三工作模式中，第四控制线L4输出第二电平信号控制第六晶体管T6关闭，防止底栅极11和顶栅极12接地，从而保证底栅TFT+顶栅TFT的正常工作。

在一具体实施例中，第四晶体管T4、第五晶体管T5和第六晶体管T6可以为N型晶体管，则第一电平信号为高电平信号，第二电平信号为低电平信号。在另一具体实施例中，第四晶体管T4、第五晶体管T5和第六晶体管T6为P型晶体管，此时，第四晶体管T4、第五晶体管T5和第六晶体管T6的导通由低电平信号控制，则，第一电平信号为低电平信号，第二电平信号为高电平信号。

本申请还提供另一种栅极选通单元结构，具体地请参阅图3，图3为本申请显示驱动电路第三实施例的结构示意图。如图3所示，显示驱动电路包括双栅结构10以及与双栅结构10连接的栅极选通单元20。

其中，双栅结构10如第一实施例所述，在此不作赘述。

在本实施例中，栅极选通单元20包括第一晶体管T1、第二晶体管T2以及第三晶体管T3。

其中，第一晶体管T1的栅极连接第一控制线L1，源极连接第一栅极驱动模块GOA1，漏极连接底栅极11，通过第一晶体管T1控制底栅极11与第一栅极驱动模块GOA1的导通。第二晶体管T2的栅极连接第二控制线L2，源极连接第二栅极驱动模块GOA2，漏极连接顶栅极12，通过第二晶体管T2来控制顶栅极12与第二栅极驱动模块GOA2的导通。第三晶体管T3的栅极连接第三控制线L3，源极连接底栅极11和顶栅极12中的一个，漏极连接底栅极11和顶栅极12中的另一个。

在本实施例中，双栅结构10包括四种工作模式。

第一控制线L1输出第一电平信号以控制第一晶体管T1导通，第二控制线L2输出第二电平信号以控制第二晶体管T2截止，第三控制线L3输出第二电平信号以控制第三晶体管T3截止，进而控制底栅极11与顶栅极12断开，从而得到在第一栅极驱动模块GOA1输出的第一栅极电压下的底栅极11控制源极和漏极导通的第一工作模式。具体地，第一工作模式是底栅极11在第一栅极电压下控制源极和漏极导通，使数据线data向像素电极pxl充电。也就是说，第一工作模式是指底栅TFT+GOA1工作。

第一控制线L1输出第二电平信号以控制第一晶体管T1截止，第二控制线L2输出第一电平信号以控制第二晶体管T2导通，第三控制线L3输出第二电平信号以控制第三晶体管T3截止，进而控制底栅极11与顶栅极12断开，从而得到在第二栅极驱动模块GOA2输出的第二栅极电压下的顶栅极12控制源极和漏极导通的第二工作模式。具体地，第二工作模式是顶栅极12在第二栅极电压下控制源极和漏极导通，使数据线data向像素电极pxl充电。也就是说，第二工作模式是指顶栅TFT+GOA2工作。

第一控制线L1输出第一电平信号以控制第一晶体管T1导通，第二控制线L2输出第二电平信号以控制第二晶体管T2截止，第三控制线L3输出第一电平信号以控制第三晶体管T3导通，进而控制底栅极11与顶栅极12导通，从而得到在第一栅极驱动模块GOA1输出的第一栅极电压下的底栅极11和顶栅极12同时控制源极和漏极导通的第三工作模式。具体地，第三工作模式是底栅极11和顶栅极12在第一栅极电压下控制源极和漏极导通，使数据线data向像素电极pxl充电。也就是说，第三工作模式是指底栅TFT+顶栅TFT+GOA1工作。在第三工作模式中，底栅极11起主要作用，顶栅极12起促进作用。

第一控制线L1输出第二电平信号以控制第一晶体管T1截止，第二控制线L2输出第一电平信号以控制第二晶体管T2导通，第三控制线L3输出第一电平信号以控制第三晶体管T3导通，进而控制底栅极11与顶栅极12导通，从而得到在第二栅极驱动模块GOA2输出的第二栅极电压下的底栅极11和顶栅极12同时控制源极和漏极导通的第四工作模式。具体地，第四工作模式是底栅极11和顶栅极12在第二栅极电压下控制源极和漏极导通，使数据线data向像素电极pxl充电。也就是说，第四工作模式是指底栅TFT+顶栅TFT+GOA2工作。在第四工作模式中，顶栅极12起主要作用，底栅极11起促进作用。

在本实施例中，第一晶体管T1和第二晶体管T2以及第三晶体管T3均为N型晶体管，第一电平信号为高电平电压，第二电平信号为低电平电压。在另一具体实施例中，第一晶体管T1和第二晶体管T2以及第三晶体管T3为P型晶体管，此时，第一晶体管T1和第二晶体管T2以及第三晶体管T3的导通由低电平信号控制，则，第一电平信号为低电平电压，第二电平信号为高电平电压。在其它实施例中，第一晶体管T1和第二晶体管T2以及第三晶体管T3可以部分为N型晶体管，另一部分为P型晶体管，在此不作限定。

在本实施例中，双栅结构10的底栅TFT和顶栅TFT均为N型晶体管，则第一栅极驱动模块GOA1工作的第一栅极电压和第二栅极驱动模块GOA2工作的第二栅极电压均为高电平电压。在其它实施例中，也可以为P型晶体管，在此不作限定。

在另一实施方式中，为了避免单底栅TFT或单顶栅TFT工作时，双栅结构10中的另一栅极上的电压有残留电荷，从而对其中工作的栅极产生影响。本申请还提供第四种显示驱动电路，具体请参阅图4，图4为本申请显示驱动电路第四实施例的结构示意图。如图4所示，在第三实施例的基础上，显示驱动电路还包括复位单元30，复位单元30的一端接地，另一端与双栅结构10的底栅极11和/或顶栅极12连接，以在其中一个栅极工作时，对另一个栅极进行电位复位。具体地，在底栅极11工作时，将顶栅极12接地，以对顶栅极12进行电位复位，从而避免顶栅极12上残留的感应电荷对底栅极11产生影响，或在顶栅极12工作时，将底栅极11接地，以对底栅极11进行电位复位，从而避免底栅极11上残留的感应电荷对顶栅极12产生影响。

在一具体实施例中，复位单元30包括第四晶体管T4，第五晶体管T5以及第六晶体管T6。其中，第四晶体管T4的栅极连接第二栅极驱动模块GOA2，源极连接第六晶体管T6的漏极，漏极连接底栅极11。第五晶体管T5的栅极连接第一栅极驱动模块GOA1，源极连接第六晶体管T6的漏极，漏极连接顶栅极12。第六晶体管T6的栅极连接第四控制线L4，源极接地，漏极连接第四晶体管T4和第五晶体管T5的源极，以通过第六晶体管T6来控制第四晶体管T4和第五晶体管T5与地的导通，从而使第四晶体管T4和第五晶体管T5与地的导通更容易控制。

在其它实施例中，也可以不设置复位单元30，直接通过第一栅极驱动模块GOA1和第二栅极驱动模块GOA2的低电平电压对底栅极11或顶栅极12进行放电处理。具体地，在底栅TFT+GOA1的第一工作模式下，通过第二控制线L2控制第二晶体管T2导通，同时，第二栅极驱动模块GOA2输出低电平电压或零电位电压，从而通过第二栅极驱动模块GOA2的低电平电压对顶栅极12进行放电处理，以避免顶栅极12上残留的感应电荷对底栅极11产生影响。同样在顶栅TFT+GOA2的第二工作模式下，通过第一控制线L1控制第一晶体管T1导通，同时，通过第一栅极驱动模块GOA1输出低电平电压或零电位电压，使第一栅极驱动模块GOA1对底栅极11进行放电处理，以避免底栅极11上残留的感应电荷对顶栅极12产生影响。在第三和第四工作模式下，则不需要对底栅极11或顶栅极12进行电位复位，第一栅极驱动模块GOA1和第二栅极驱动模块GOA2正常工作即可。在此不作限定。

在其它实施例中，栅极选通单元20还可以是其它电路结构，在此不作限定。相比于第一实施例和第二实施例中的栅极选通单元20的结构，第三实施例和第四实施例中的栅极选通单元20能实现的灰阶数更多。

需要说明的是，本申请中的“第一”“第二”等晶体管并不是对晶体管的顺序进行限定。

通常情况下，双栅极TFT工作的开态电流要高于单栅极TFT的开态电流，则双栅极TFT工作的充电率要优于单栅极TFT工作的充电率。TFT的充电率不同，控制其像素电极的显示灰阶也不同。因此，在实际应用过程中，可通过将不同类型下的TFT按照充电率大小设计成具有一定的梯度变化，以实现不同工作模式的充电率，从而提高显示画面的显示灰阶数。

在第一实施例和第二实施例中，可通过设计双栅结构10在底栅TFT+顶栅TFT的第三工作模式下的充电率大于在底栅TFT的第一工作模式下的充电率，且大于在顶栅TFT的第二工作模式下的充电率。也就是，底栅TFT+顶栅TFT工作的充电率﹥底栅TFT工作的充电率﹥顶栅极TFT工作的充电率，从而实现相同灰阶电压下的三种不同显示灰阶，进而增加显示灰阶数。

在第三实施例和第四实施例中，双栅结构10在第三工作模式下的充电率大于在第一工作模式下的充电率，在第一工作模式下的充电率大于在第四工作模式下的充电率，且在第四工作模式下的充电率大于在第二工作模式下的充电率。也就是说，底栅TFT+顶栅TFT+GOA1工作的充电率﹥底栅TFT+GOA1工作的充电率﹥底栅TFT+顶栅TFT+GOA2工作的充电率﹥顶栅TFT+GOA2工作的充电率。在一具体实施例中，可通过设计双栅结构的顶栅层和底栅层的面积来实现不同的充电率，在此不作限定。具体地，可通过增大底栅极层的面积，来使底栅TFT+GOA1工作的充电率﹥底栅TFT+顶栅TFT+GOA2工作的充电率，在此不作限定，也可以通过设置第一栅极驱动模块GOA1和第二栅极驱动模块GOA2上的电压来实现，在此不作限定。

在其它具体实施例中，底栅极11和顶栅极12还可以通过不同的晶体管连接同一栅极控制模块，也就是说，由同一栅极控制模块控制底栅极11和顶栅极12的工作模式。但是通常来说，底栅极11和顶栅极12的工作电压存在差异，在本实施例中，为了保证底栅极11和顶栅极12的正常工作，通过第一栅极驱动模块GOA1和第二栅极驱动模块GOA2分别来控制底栅极11和顶栅极12的工作电压，在此不作限定。

需要说明的是，本实施例为优选实施例，但并不是限定本实施例中的具体实施方式，其它实施例中的实施方式也属于本申请的保护范围。

本申请还提供一种具体的双栅结构，具体请参阅图5，图5为本申请双栅结构一实施例的截面结构示意图。如图5所示，双栅结构10包括底栅层101，底栅层101表面设置有第一栅极绝缘层102，第一栅极绝缘层102表面设置有半导体层103，半导体层103表面设置有间隔的源极层1041和漏极层1042，源极层1041和漏极层1042表面以及其中间设置有第二栅极绝缘层105，第二栅极绝缘层105表面设置有顶栅层106。

本申请还提供一种显示面板，具体请参阅图6，图6为本申请显示面板第一实施例的结构示意图。如图6所示，显示面板包括多个阵列排布的像素单元601，每个像素单元601包括上述实施例中所述的显示驱动电路。

在第二实施例中，为了提高显示面板的利用率，使同一行的像素单元601的双栅结构10的底栅极11通过同一个第一晶体管T1连接同一条第一栅极驱动模块GOA1，同一行的像素单元601的双栅结构10的顶栅极12通过同一个第二晶体管T2连接同一条第二栅极驱动模块GOA2。同时，双栅结构的底栅极11和顶栅极12通过一个第三晶体管T3连接。具体地请参阅图7，图7为本申请显示面板第二实施例的结构示意图。

在第二实施例中，每个像素单元601均包括一个双栅结构10，同一行的像素单元601中的双栅结构10通过一个栅极选通单元20连接第一栅极驱动模块GOA1和第二栅极驱动模块GOA2。

在第二实施例中，同一行的双栅结构10还通过一个复位单元30与地线连接。通过一个复位单元30来控制同一行的像素单元601中的双栅结构10，使同一行的像素单元601发相同灰阶的显示画面。

在第二实施例中，相邻两行的像素单元601连接的栅极选通单元20和复位单元30交错设置。也就是说，当前行的像素单元301的一侧连接栅极选通单元20，另一侧连接复位单元30，则下一行的像素单元601的一侧连接复位单元30，另一侧连接栅极选通单元20。在其它实施例中，也可以不交错设置，即每一行的像素单元601的一侧连接栅极选通单元20，另一侧连接复位单元30，在此不作限定。

本申请还提供一种透过率与施加电压的关系图，具体请参阅图8，图8为TFT-LCD中透过率与施加电压的关系示意图。如图8所示，灰色区域为需要通过选择灰阶电压来控制液晶透过率变化的部分。从图8中可以看出，在灰阶电压选择范围内，施加电压的变化使得液晶屏中光的透过率也呈现连续变化，因此，可将显示的明暗变化置换为灰阶电压的变化。具体增加显示灰阶数的步骤如下：

第一步，先确定产品液晶工作时的VT曲线，然后确定可选灰阶电压范围。

第二步，通过模拟并设计出在GOA1和GOA2分别控制下具有不同充电率的四种TFT，且充电率大小为：底栅极+顶栅极+GOA1工作﹥底栅极+GOA1工作﹥底栅极+顶栅极+GOA2工作﹥顶栅极+GOA2工作。

第三步，切换不同的TFT。其中，灰阶电压实际值是由灰阶电压设定值+补偿值两部分组成的，这是由于TFT器件自身特性导致的，充电率的损失会使得实际像素电压与灰阶设定值存在偏差，因此需要补偿值来进行弥补。当以相同的实际灰阶电压值进行输入时，不同充电率的TFT传输到像素电极的实际电压会有所不同，从而增加了实际像素电极电压的数量，在实际显示中丰富了显示画面，有利于提高显示质量。

在实际应用过程中，若可以可控地调节灰阶补偿值，驱动IC可根据画面显示进行灰阶补偿值的可控变化，那么理论上在不增加灰阶级数的基础上可实现更加细化的灰阶分割。

在本实施例中，还可以通过切换TFT的工作模式来实现显示画面的亮暗效果的转换。具体地，显示器上配备相应的传感器来感知外界光强度的变化，当外界光照度较高(白天)或较暗(夜晚)时，传感器反馈到驱动IC端(控制端)，驱动IC发出控制信号，通过选择并切换TFT进行工作，减小显示区与环境光的光强度比，减少视觉疲劳。其中，调节屏幕亮度的变化，还可以通过直接调节背光亮度的变化来实现。

本实施例的有益效果是：通过选择电路中的第一晶体管、第二晶体管以及第三晶体管来选择双栅结构中TFT的工作模式，通过设计不同工作模式下的充电率来实现不同灰阶的画面显示，从而通过切换TFT的工作模式来提高画面显示的灰阶数，进而提高画面显示质量。

以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种显示驱动电路，其特征在于，至少包括双栅结构以及与所述双栅结构的栅极连接的栅极选通单元；

所述双栅结构包括底栅极和顶栅极以及由所述底栅极和/或所述顶栅极控制导通的源极和漏极；所述底栅极通过所述栅极选通单元与第一栅极驱动模块连接，所述顶栅极通过所述栅极选通单元与第二栅极驱动模块连接，所述源极与数据线连接，所述漏极与像素电极连接，以通过所述栅极选通单元控制所述双栅结构的工作模式，进而控制所述像素电极的显示灰阶。

2.根据权利要求1所述的显示驱动电路，其特征在于，所述第一栅极驱动模块与所述第二栅极驱动模块的工作电压不同。

3.根据权利要求1所述的显示驱动电路，其特征在于，所述栅极选通单元至少包括第一晶体管和第二晶体管；

所述第一晶体管的栅极与第一控制线连接，源极与所述第一栅极驱动模块连接，漏极与所述底栅极连接；

所述第二晶体管的栅极与第二控制线连接，源极与所述第二栅极驱动模块连接，漏极与所述顶栅极连接。

4.根据权利要求3所述的显示驱动电路，其特征在于，所述第一控制线输出第一电平信号以控制所述第一晶体管导通，所述第二控制线输出第二电平信号以控制所述第二晶体管截止，得到所述底栅极控制所述源极和所述漏极导通的第一工作模式；

所述第一控制线输出第二电平信号以控制所述第一晶体管截止，所述第二控制线输出第一电平信号以控制所述第二晶体管导通，得到所述顶栅极控制所述源极和所述漏极导通的第二工作模式；

所述第一控制线输出第一电平信号以控制所述第一晶体管导通，所述第二控制线输出第一电平信号以控制所述第二晶体管导通，得到所述顶栅极和所述底栅极同时控制所述源极和所述漏极导通的第三工作模式。

5.根据权利要求3所述的显示驱动电路，其特征在于，所述栅极选通单元还包括第三晶体管；

所述第三晶体管的栅极连接第三控制线，源极连接所述底栅极和所述顶栅极中的一个，漏极连接所述底栅极和所述顶栅极中的另一个。

6.根据权利要求5所述的显示驱动电路，其特征在于，所述第一控制线输出第一电平信号以控制所述第一晶体管导通，所述第二控制线输出第二电平信号以控制所述第二晶体管截止，所述第三控制线输出第二电平信号以控制所述底栅极与所述顶栅极断开，得到在所述第一栅极驱动模块输出的第一栅极电压下的所述底栅极控制所述源极和所述漏极导通的第一工作模式；

所述第一控制线输出第二电平信号以控制所述第一晶体管截止，所述第二控制线输出第一电平信号以控制所述第二晶体管导通，所述第三控制线输出第二电平信号以控制所述底栅极与所述顶栅极断开，得到在所述第二栅极驱动模块输出的第二栅极电压下的所述顶栅极控制所述源极和所述漏极导通的第二工作模式；

所述第一控制线输出第一电平信号以控制所述第一晶体管导通，所述第二控制线输出第二电平信号以控制所述第二晶体管截止，所述第三控制线输出第一电平信号以控制所述底栅极与所述顶栅极导通，得到在所述第一栅极驱动模块输出的第一栅极电压下的所述底栅极和所述顶栅极同时控制所述源极和所述漏极导通的第三工作模式；

所述第一控制线输出第二电平信号以控制所述第一晶体管截止，所述第二控制线输出第一电平信号以控制所述第二晶体管导通，所述第三控制线输出第一电平信号以控制所述底栅极与所述顶栅极导通，得到在所述第二栅极驱动模块输出的第二栅极电压下的所述底栅极和所述顶栅极同时控制所述源极和所述漏极导通的第四工作模式。

7.根据权利要求6所述的显示驱动电路，其特征在于，所述双栅结构在所述第三工作模式下的充电率大于在所述第一工作模式下的充电率，在所述第一工作模式下的充电率大于在所述第四工作模式下的充电率，且在所述第四工作模式下的充电率大于在所述第二工作模式下的充电率。

8.根据权利要求1所述的显示驱动电路，其特征在于，所述显示驱动电路还包括复位单元，所述复位单元的一端接地，另一端与所述双栅结构的栅极连接，以在其中一个栅极工作时，对另一个栅极进行电位复位。

9.根据权利要求8所述的显示驱动电路，其特征在于，所述复位单元包括第四晶体管，第五晶体管以及第六晶体管；

所述第四晶体管的栅极连接所述第二栅极驱动模块，源极连接所述第六晶体管的漏极，漏极连接所述底栅极；

所述第五晶体管的栅极连接所述第一栅极驱动模块，源极连接所述第六晶体管的漏极，漏极连接所述顶栅极；

所述第六晶体管的栅极连接第四控制线，源极接地，漏极连接所述第四晶体管和所述第五晶体管的源极。

10.一种显示面板，其特征在于，所述显示面板包括多个阵列排布的像素单元，每个所述像素单元包括如权利要求1～9中任一项所述的显示驱动电路。

Images