CN116112615A - 一种高速接口下的视频帧同步方法及装置 - Google Patents
一种高速接口下的视频帧同步方法及装置 Download PDFInfo
- Publication number
- CN116112615A CN116112615A CN202310133863.5A CN202310133863A CN116112615A CN 116112615 A CN116112615 A CN 116112615A CN 202310133863 A CN202310133863 A CN 202310133863A CN 116112615 A CN116112615 A CN 116112615A
- Authority
- CN
- China
- Prior art keywords
- data
- video frame
- preset
- frame
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请公开了一种高速接口互联下的视频帧同步方法及装置,首先,接收端接收由发送端发送的视频帧数据,其中,视频帧数据中每帧图像的首个数据前插入预设同步字。然后,接收端检测视频帧数据中的预设同步字,若检测到预设同步字则确定预设同步字后的首个数据为当前视频帧图像的首个数据,并生成帧头信号,其中,帧头信号在首个数据的时钟时有效。通过在视频帧数据中每帧图像的首个数据前插入预设同步字的方式,使得接收端在检测到预设同步字时,才能将预设同步字后的首个数据确定为当前视频帧图像的首个数据,并生成帧头信号,通过以上这种方式使得确定视频帧帧头信号的方式更加准确,解决了因为失误导致帧头信号错误而影响后续图像显示的问题。
Description
技术领域
本申请涉及数据同步技术领域,尤其涉及一种高速接口互联下的视频帧同步方法及装置。
背景技术
在一些电子产品中,发送端FPGA上的视频数据经由高速收发器(比如,GTH)发送至接收端FPGA。目前高速收发器上使用的协议是厂商提供的串行传输Aurora协议,但此协议不能传递视频帧的信息,比如帧头信号。
现有技术中,接收端FPGA默认将收到视频帧的首个数据确定为当前视频帧图像的首个数据,并生成帧头信号,后续根据帧图像的大小进行计数,并将首个数据写入到预设的帧缓冲区首地址,当前视频帧的后续剩余数据依次也写入帧缓冲区,完成一帧图像的缓存。
但是,如果在发送端FPGA发送了错误的视频帧数据,将会导致接收端FPGA生成的帧头信号错误,从而影响点亮待测屏时图像的正确显示。
发明内容
有鉴于此,本申请实施例提供了一种高速接口互联下的视频帧同步方法及装置,旨在提高确定视频帧帧头信号的准确性。
第一方面,本申请实施例提供了一种高速接口互联下的视频帧同步方法,应用于接收端,所述方法包括:
接收发送端发送的视频帧数据,其中,所述视频帧数据中每帧图像的首个数据前插入有预设同步字;
检测所述视频帧数据中的所述预设同步字,若检测到所述预设同步字则确定所述预设同步字后的首个数据为当前视频帧图像的首个数据,并生成帧头信号,所述帧头信号在所述首个数据的时钟时有效。
可选地,所述视频帧数据中的每帧图像的首个数据前插入预设同步字序列,所述预设同步字序列为至少两个所述预设同步字按照预设顺序排列组成的序列;
所述检测所述视频帧数据中的所述预设同步字,具体为:
判断所述视频帧数据中多个连续接收的数据是否和所述同步字序列中至少两个所述预设同步字一一对应一致,若是,则检测到所述预设同步字序列。
可选地,每个所述预设同步字的位数与所述高速接口的预设单时钟的传输位数相同。
可选地,所述预设同步字序列中的任意两个所述预设同步字各不相同。
可选地,所述方法还包括:
根据所述当前视频帧图像的所述首个数据将所述当前视频帧图像存储到预设存储区域;
读取所述预设存储区域内的每个帧图像,根据读取到的帧图像、所述帧头信号、视频同步时序信号生成同步视频信号。
第二方面,本申请实施例提供了一种高速接口互联下的视频帧同步方法,应用于发送端,所述方法包括:
检测帧头信号;
在检测到所述帧头信号为有效时,确定视频帧数据的当前视频帧图像的首个数据;
在所述首个数据前插入预设同步字,生成包括预设同步字的视频帧数据;
将所述包括预设同步字的视频帧数据发送至接收端,以供所述接收端基于所述包括预设同步字的视频帧数据确定每帧图像的首个数据以及生成帧头信号。
可选地,所述在所述首个数据前插入预设同步字,包括:
在所述首个数据前插入预设同步字序列,所述预设同步字序列为至少两个所述预设同步字按照预设顺序排列组成的序列;
所述将所述包括预设同步字的视频帧数据发送至接收端,具体包括:
将所述包括预设同步字序列的视频帧数据发送至所述接收端,以便所述接收端根据所述包括预设同步字序列的视频帧数据确定每帧图像的首个数据以及生成帧头信号。
可选地,每个所述预设同步字的位数与所述高速接口的预设单时钟的传输位数相同。
可选地,所述预设同步字序列中的任意两个所述预设同步字各不相同。
第三方面,本申请实施例提供了一种用于高速接口互联下的接收装置,所述装置包括:
接收模块,用于接收发送端发送的视频帧数据,其中,所述视频帧数据中每帧图像的首个数据前插入有预设同步字;
第一检测模块,用于检测所述视频帧数据中的所述预设同步字,若检测到所述预设同步字则确定所述预设同步字后的首个数据为当前视频帧图像的首个数据,并生成帧头信号,所述帧头信号在所述首个数据的时钟时有效。
第四方面,本申请实施例提供了一种用于高速接口互联下的发送装置,所述装置包括:
第二检测模块,用于检测帧头信号;
确定模块,用于在检测到所述帧头信号为有效时,确定视频帧数据的当前视频帧图像的首个数据;
插入模块,用于在所述视频帧数据的首个数据前插入预设同步字,生成包括预设同步字的视频帧数据;
发送模块,用于将所述包括预设同步字的视频帧数据发送至接收端,以供所述接收端基于所述包括预设同步字的视频帧数据确定每帧图像的首个数据以及生成帧头信号。
第五方面,本申请实施例提供了一种高速接口互联下的视频帧同步设备,所述设备包括:
接收装置,同于和发送装置通过高速接口进行互联,采用前述第三方面所述的装置;
所述发送装置,同于和所述接收装置通过高速接口进行互联,采用前述第四方面所述的装置。
第六方面,本申请实施例提供了一种高速接口互联下的视频帧同步设备,所述设备包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序,以使所述设备执行前述第一方面或前述第二方面所述的高速接口互联下的视频帧同步方法。
第七方面,本申请实施例提供了一种计算机存储介质,所述计算机可读存储介质上存储有计算机程序,当所述计算机程序被运行时,运行所述计算机程序的设备实现前述第一方面或前述第二方面所述的高速接口互联下的视频帧同步方法。
相较于现有技术,本申请实施例具有以下有益效果:
本申请提供了一种高速接口互联下的视频帧同步方法及装置,首先,接收端接收由发送端发送的视频帧数据,其中,视频帧数据中每帧图像的首个数据前插入预设同步字。然后,接收端检测视频帧数据中的预设同步字,若检测到预设同步字则确定预设同步字后的首个数据为当前视频帧图像的首个数据,并生成帧头信号,其中,帧头信号在首个数据的时钟时有效。通过在视频帧数据中每帧图像的首个数据前插入预设同步字的方式,使得接收端在检测到预设同步字时,才能将预设同步字后的首个数据确定为当前视频帧图像的首个数据,并生成帧头信号,即使在当前视频帧图像因为发送端发送了错误的视频帧数据的情况下,采用本申请的方法也能够在下一帧图像时准确地检测到预设同步字,也就能够准确地生成帧头信号,不会出现在一帧图像出错时造成所有帧图像均出错的现象,因此,以上根据预设同步字确定每帧图像的首个数据的方式以及生成视频帧帧头信号的方式更加准确,解决了因为失误导致帧头信号错误而影响后续图像显示的问题。
附图说明
为更清楚地说明本实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例中一种应用场景所涉及的系统框架示意图;
图2为本申请实施例提供的一种高速接口互联下的视频帧同步方法的方法流程图;
图3为本申请实施例提供的另一种高速接口互联下的视频帧同步方法的方法流程图;
图4为本申请实施例提供的另一种高速接口互联下的视频帧同步方法的方法流程图;
图5为本申请实施例提供的一种用于高速接口互联下的接收装置的结构示意图;
图6为本申请实施例提供的一种用于高速接口互联下的发送装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
现有技术中,接收端FPGA默认将收到视频帧的首个数据确定为当前视频帧图像的首个数据,并生成帧头信号,后续根据帧图像的大小进行计数,并将首个数据写入到预设的帧缓冲区首地址,当前视频帧的后续剩余数据依次也写入帧缓冲区,完成一帧图像的缓存。
但是,如果在发送端FPGA发送了错误的视频帧数据,将会导致接收端FPGA生成的帧头信号错误,从而影响点亮待测屏时图像的正确显示。
基于此,为了解决上述问题,本申请实施例提供了一种高速接口互联下的视频帧同步方法,首先,接收端接收由发送端发送的视频帧数据,其中,视频帧数据中每帧图像的首个数据前插入预设同步字。然后,接收端检测视频帧数据中的预设同步字,若检测到预设同步字则确定预设同步字后的首个数据为当前视频帧图像的首个数据,并生成帧头信号,其中,帧头信号在首个数据的时钟时有效。通过在视频帧数据中每帧图像的首个数据前插入预设同步字的方式,使得接收端在检测到预设同步字时,才能将预设同步字后的首个数据确定为当前视频帧图像的首个数据,并生成帧头信号,即使在当前视频帧图像因为发送端发送了错误的视频帧数据的情况下,采用本申请的方法也能够在下一帧图像时准确地检测到预设同步字,也就能够准确地生成帧头信号,不会出现在一帧图像出错时造成所有帧图像均出错的现象,因此,以上根据预设同步字确定每帧图像的首个数据的方式以及生成视频帧帧头信号的方式更加准确,解决了因为失误导致帧头信号错误而影响后续图像显示的问题。
举例来说,本申请实施例的场景之一,可以是应用到如图1所示的场景中。该场景包括发送端FPGA101和接收端FPGA102,其中,接收端FPGA102接收发送端FPGA101发送的视频帧数据TDATA,其中,视频帧数据TDATA中每帧图像的首个数据前插入预设同步字。然后,接收端FPGA102检测视频帧数据TDATA中的预设同步字,若检测到预设同步字则确定预设同步字后的首个数据为当前视频帧图像的首个数据,并生成帧头信号TUSER。
首先,在上述应用场景中,虽然将本申请实施例提供的实施方式的动作描述由接收端FPGA102执行;但是,本申请实施例在执行主体方面不受限制,只要执行了本申请实施例提供的实施方式所公开的动作即可。
其次,上述场景仅是本申请实施例提供的一个场景示例,本申请实施例并不限于此场景。
下面结合附图,通过实施例来详细说明本申请实施例中高速接口互联下的视频帧同步方法及装置的具体实现方式。
图2为本申请实施例提供的一种高速接口互联下的视频帧同步方法的方法流程图。结合图2所示,本申请实施例提供的高速接口互联下的视频帧同步方法,应用于接收端,可以包括:
S201:接收发送端发送的视频帧数据TDATA,其中,视频帧数据TDATA中每帧图像的首个数据前插入有预设同步字。
优选地,视频帧数据TDATA中每帧图像(即每个视频帧图像)的首个数据前插入预设同步字序列,预设同步字序列是至少由两个预设同步字按照预设顺序排列组成的序列,也就是说,在视频帧数据TDATA中每帧图像的首个数据前按照预设顺序插入至少两个预设同步字。在每帧图像的首个数据前插入预设同步字序列,使得后续针对预设同步字序列进行检测时,需要将视频帧数据TDATA中多个连续接收的数据至少两个预设同步字进行一一对比,只有完全一致时才能认为检测出预设同步字序列,因此,采用该预设同步字序列能够提高与每帧图像的真实数据的区别,从而减少了预设同步字序列被错误识别的可能性,故,采用该预设同步字序列能够更加准确地确定出当前视频帧图像的首个数据和更加准确地生成帧头信号TUSER。
进一步优选地,预设同步字序列中任意两个预设同步字各不相同,其中预设同步字序列中的按照预设顺序排列的至少两个预设同步字可以按照一定规律递增,也可以按照一定规律递减,或者符合其他的规律,使得预设同步字序列结构化更强,因此在很大程度上减少了预设同步字序列被错误识别的可能性,所以采用预设同步字序列能够更加准确的确定出当前视频帧图像的首个数据,当然,本申请不具体限定预设同步字序列内的预设同步字的排列规律,并不影响本申请实施例的实现。
其中,每个预设同步字的位数与高速接口的预设单时钟的传输位数相同,采用此方式可以在接收端能够更加容易地确定或识别出每个预设同步字,因此开发简单、人工成本和时间成本均低。作为一种示例,在高速收发器串行传输协议Aurora的输入数据接口中选择64位进行传输数据,1位为1比特bit,同步字的位数就为64位。接收端接收发送端发送的视频帧数据TDATA,其中,视频帧数据TDATA中每帧图像的首个数据前插入有预设同步字序列。
S202:检测视频帧数据TDATA中的预设同步字,若检测到预设同步字则确定预设同步字后的首个数据为当前视频帧图像的首个数据,并生成帧头信号TUSER,帧头信号TUSER在首个数据的时钟时有效。
视频帧数据TDATA中的每帧图像的首个数据前插入预设同步字序列时,接收端检测视频帧数据TDATA中的预设同步字序列,判断视频帧数据TDATA中多个连续接收的数据是否和预设同步字序列中至少两个预设同步字一一对应一致,若是,则说明接收端检测到预设同步字序列,将预设同步字序列后的首个数据确定为当前视频帧图像的首个数据,同时生成帧头信号TUSER,帧头信号TUSER在当前视频帧图像的首个数据的时钟clk下是有效的。
另外,接收端在确定当前视频帧图像的首个数据之后,将当前视频帧图像的首个数据及当前视频帧图像的剩余数据写入到双倍速率同步动态随机存储器(英文:DoubleData Rate SDRAM,DDR SDRAM)的存储区域中,再次检测到预设同步字序列时,能够确认出下一视频帧图像的首个数据,将下一视频帧图像的首个数据和下一视频帧图像的其他数据写入到另一个DDR SDRAM的存储区域中,每个存储区域内满足存储一帧图像,在对一个存储区域进行写入的时候,不会对这个存储区域进行读取,在对一个存储区域进行读取的时候,不会对这个存储区域进行写入,按照顺序依次对每个存储区域进行写入和读取,在写入和读取的过程中都是按照顺序依次进行的,降低了在存储区域写入数据和读取数据时出现错误的可能性,为后续根据从存储区域读取出的帧图像和生成的帧头信号TUSER形成AXI-stream数据流,减少出现误差的可能性。
根据从存储区域读取出的帧图像和生成的帧头信号TUSER形成连接需要交换数据的两个部件的标准接口AXI-stream数据流,根据AXI-stream数据流和视频同步时序信号进行同步配置,输出同步视频信号,以便能传输给待测屏进行显示。其中,视频同步时序信号可以是有效数据选通信号DE,可以是行同步信号HSYNC,也可以是场同步信号VSYNC。当然,本申请不具体限定视频同步时序信号,并不影响本申请实施例的实现。
以上,为本申请实施例提供的一种高速接口互联下的视频帧同步方法,首先,接收端接收由发送端发送的视频帧数据TDATA,其中,视频帧数据TDATA中每帧图像的首个数据前插入预设同步字。然后,接收端检测视频帧数据TDATA中的预设同步字,若检测到预设同步字则确定预设同步字后的首个数据为当前视频帧图像的首个数据,并生成帧头信号TUSER,其中,帧头信号TUSER在首个数据的时钟时有效。通过在视频帧数据TDATA中每帧图像的首个数据前插入预设同步字的方式,使得接收端在检测到预设同步字时,才能将预设同步字后的首个数据确定为当前视频帧图像的首个数据,并生成帧头信号TUSER,即使在当前视频帧图像因为发送端发送了错误的视频帧数据的情况下,采用本申请的方法也能够在下一帧图像时准确地检测到预设同步字,也就能够准确地生成帧头信号TUSER,不会出现在一帧图像出错时造成所有帧图像均出错的现象,因此,以上根据预设同步字确定每帧图像的首个数据的方式以及生成视频帧帧头信号TUSER的方式更加准确,解决了因为失误导致帧头信号TUSER错误而影响后续图像显示的问题。
图3为本申请实施例提供的另一种高速接口互联下的视频帧同步方法的方法流程图。结合图3所示,本申请实施例提供的高速接口互联下的视频帧同步方法,应用于发送端,可以包括:
S301:检测帧头信号TUSER。
发送端检测视频流的帧头信号TUSER。
S302:在检测到帧头信号TUSER为有效时,确定视频帧数据TDATA的当前视频帧图像的首个数据。
当发送端检测到帧头信号TUSER为有效的帧头信号TUSER时,根据有效的帧头信号TUSER确定出视频帧数据TDATA的当前视频帧图像的首个数据。
S303:在首个数据前插入预设同步字,生成包括预设同步字的视频帧数据TDATA。
优选地,可以在首个数据前插入预设同步字序列,预设同步字序列是至少由两个预设同步字按照预设顺序排列组成的序列,也就是说,在视频帧数据TDATA中每帧图像的首个数据前按照预设顺序插入至少两个预设同步字。在每帧图像的首个数据前插入预设同步字序列,使得后续针对预设同步字序列进行检测时,需要将视频帧数据TDATA中多个连续接收的数据至少两个预设同步字进行一一对比,只有完全一致时才能认为检测出预设同步字序列,因此,采用该预设同步字序列能够提高与每帧图像的真实数据的区别,从而减少了预设同步字序列被错误识别的可能性,故,采用该预设同步字序列能够更加准确地确定出当前视频帧图像的首个数据和生成帧头信号。
进一步优选地,预设同步字序列中任意两个预设同步字各不相同,其中预设同步字序列中的按照预设顺序排列的至少两个预设同步字可以按照一定规律递增,也可以按照一定规律递减,或者符合其他的规律,使得预设同步字序列结构化更强,因此在很大程度上减少了预设同步字序列被错误识别的可能性,所以采用预设同步字序列能够更加准确的确定出当前视频帧图像的首个数据,当然,本申请不具体限定预设同步字序列内的预设同步字的排列规律,并不影响本申请实施例的实现。
其中,每个预设同步字的位数与高速接口的预设单时钟的传输位数相同,采用此方式可以在接收端能够更加容易地确定或识别出每个预设同步字,因此开发简单、人工成本和时间成本均低。在当前视频帧图像的首个数据前插入预设同步字序列,生成包括预设同步字序列的视频帧数据TDATA。
S304:将包括预设同步字的视频帧数据TDATA发送至接收端,以供接收端基于包括预设同步字的视频帧数据TDATA确定每帧图像的首个数据以及生成帧头信号TUSER。
将包括预设同步字序列的视频帧数据TDATA发送到接收端,以便接收端根据包括预设同步字序列的视频帧数据TDATA确定每帧图像的首个数据以及生成帧头信号TUSER。
以上,为本申请实施例提供的另一种高速接口互联下的视频帧同步方法,首先,发送端检测帧头信号TUSER,在检测到帧头信号TUSER为有效时,确定视频帧数据TDATA的当前视频帧图像的首个数据。然后,在首个数据前插入预设同步字,生成包括预设同步字的视频帧数据TDATA。最后,将包括预设同步字的视频帧数据TDATA发送至接收端,以便接收端根据包括预设同步字的视频帧数据TDATA确定每帧图像的首个数据以及生成帧头信号TUSER。
发送端根据有效的帧头信号TUSER确定出当前视频帧图像的首个数据,然后在首个数据前插入预设同步字,生成新的视频帧数据TDATA,把新的视频帧数据TDATA发送到接收端,以便接收端根据新的视频帧数据TDATA中的预设同步字确定每帧图像的首个数据以及生成帧头信号TUSER,即使在当前视频帧图像因为发送端发送了错误的视频帧数据的情况下,采用本申请的方法也能够使得接收端在下一帧图像时准确地检测到预设同步字,也就能够准确地生成帧头信号TUSER,不会出现在一帧图像出错时造成所有帧图像均出错的现象,因此,以上根据发送端在当前视频帧图像的首个数据前插入预设同步字的方式,才能使得接收端确定每帧图像的首个数据的方式以及生成视频帧帧头信号TUSER的方式更加准确,解决了因为失误导致帧头信号TUSER错误而影响后续图像显示的问题。
图4为本申请实施例提供的另一种高速接口互联下的视频帧同步方法的方法流程图。结合图4所示,本申请实施例提供的高速接口互联下的视频帧同步方法,可以包括:
S401:发送端检测帧头信号TUSER。
S402:发送端在检测到帧头信号TUSER为有效时,确定视频帧数据TDATA的当前视频帧图像的首个数据。
S403:发送端在首个数据前插入预设同步字,生成包括预设同步字的视频帧数据TDATA。
S404:发送端将包括预设同步字的视频帧数据TDATA发送至接收端。
S405:接收端接收发送端发送的包括预设同步字的视频帧数据TDATA。
S406:接收端检测视频帧数据TDATA中的预设同步字,若检测到预设同步字则确定预设同步字后的首个数据为当前视频帧图像的首个数据,并生成帧头信号TUSER,帧头信号TUSER在首个数据的时钟时有效。
本申请实施例中,S401-S404与上述实施例中S301-S304相同,S405-S406与上述实施例中的S201-S202相同;因此,S401-S404的具体实现方式可参考S301-S304的具体实现方式,S405-S406的具体实现方式可参考S201-S202的具体实现方式,在此不再赘述。
以上,为本申请实施例提供的另一种高速接口互联下的视频帧同步方法,首先,发送端检测帧头信号TUSER,在检测到帧头信号TUSER为有效时,确定出视频帧数据TDATA的当前视频帧图像的首个数据。然后,发送端在首个数据前插入预设同步字,生成包括预设同步字的视频帧数据TDATA,将包括预设同步字的视频帧数据TDATA发送到接收端,然后接收端接收包括预设同步字的视频帧数据TDATA。最后,接收端检测视频帧数据TDATA中的预设同步字,若检测到预设同步字则确定预设同步字后的首个数据为当前视频帧图像的首个数据,并生成帧头信号TUSER,帧头信号TUSER在首个数据的时钟时有效。
发送端将包括预设同步字的视频帧数据TDATA发送到接收端,接收端检测接收到的视频帧数据TDATA中的预设同步字,当检测到预设同步字时将预设同步字后的首个数据确定为当前视频帧图像的首个数据,并生成帧头信号TUSER,即使在当前视频帧图像因为发送端发送了错误的视频帧数据的情况下,采用本申请的方法也能够使得接收端在下一帧图像时准确地检测到预设同步字,也就能够准确地生成帧头信号TUSER,不会出现在一帧图像出错时造成所有帧图像均出错的现象,因此,以上根据发送端在当前视频帧图像的首个数据前插入预设同步字的方式,才能使得接收端根据预设同步字确定每帧图像的首个数据的方式以及生成视频帧帧头信号TUSER的方式更加准确,解决了因为失误导致帧头信号TUSER错误而影响后续图像显示的问题。
以上为本申请实施例提供的高速接口互联下的视频帧同步方法的一些具体实现方式,基于此,本申请还提供了对应的装置。下面将从功能模块化的角度对本申请实施例提供的装置进行介绍。
参见图5,该图为本申请实施例提供的一种用于高速接口互联下的接收装置500的结构示意图,该装置500可以包括:
接收模块501,用于接收发送端发送的视频帧数据TDATA,其中,视频帧数据TDATA中每帧图像的首个数据前插入有预设同步字;
第一检测模块502,用于检测视频帧数据TDATA中的预设同步字,若检测到预设同步字则确定预设同步字后的首个数据为当前视频帧图像的首个数据,并生成帧头信号TUSER,帧头信号TUSER在首个数据的时钟时有效。
在本申请实施例中,通过接收模块501和第一检测模块502的配合,通过在视频帧数据TDATA中每帧图像的首个数据前插入预设同步字的方式,使得接收端在检测到预设同步字时,才能将预设同步字后的首个数据确定为当前视频帧图像的首个数据,并生成帧头信号TUSER,即使在当前视频帧图像因为发送端发送了错误的视频帧数据的情况下,采用本申请的方法也能够在下一帧图像时准确地检测到预设同步字,也就能够准确地生成帧头信号TUSER,不会出现在一帧图像出错时造成所有帧图像均出错的现象,因此,以上根据预设同步字确定每帧图像的首个数据的方式以及生成视频帧帧头信号TUSER的方式更加准确,解决了因为失误导致帧头信号TUSER错误而影响后续图像显示的问题。
作为一种实施方式,视频帧数据TDATA中的每帧图像的首个数据前插入预设同步字序列,预设同步字序列为至少两个预设同步字按照预设顺序排列组成的序列,第一检测模块502,具体可以用于判断视频帧数据TDATA中多个连续接收的数据是否和预设同步字序列中至少两个预设同步字一一对应一致,若是,则检测到预设同步字序列。
作为一种实施方式,每个预设同步字的位数与高速接口的预设单时钟的传输位数相同。
作为一种实施方式,预设同步字序列中的任意两个预设同步字各不相同。
作为一种实施方式,用于高速接口互联下的接收装置500还包括:
存储单元,用于根据当前视频帧图像的首个数据将当前视频帧图像存储到预设存储区域;
生成单元,用于读取预设存储区域内的每个帧图像,根据读取到的帧图像、帧头信号TUSER、视频同步时序信号生成同步视频信号。
参见图6,该图为本申请实施例提供的一种用于高速接口互联下的发送装置600的结构示意图,该装置600可以包括:
第二检测模块601,用于检测帧头信号TUSER;
确定模块602,用于在检测到帧头信号TUSER为有效时,确定视频帧数据TDATA的当前视频帧图像的首个数据;
插入模块603,用于在视频帧数据TDATA的首个数据前插入预设同步字,生成包括预设同步字的视频帧数据TDATA;
发送模块604,用于将包括预设同步字的视频帧数据TDATA发送至接收端,以供接收端基于包括预设同步字的视频帧数据TDATA确定每帧图像的首个数据以及生成帧头信号TUSER。
在本申请实施例中,通过第二检测模块601、确定模块602、插入模块603和发送模块604的配合,发送端根据有效的帧头信号TUSER确定出当前视频帧图像的首个数据,然后在首个数据前插入预设同步字,生成新的视频帧数据TDATA,把新的视频帧数据TDATA发送到接收端,以便接收端根据新的视频帧数据TDATA中的预设同步字确定每帧图像的首个数据以及生成帧头信号TUSER,即使在当前视频帧图像因为发送端发送了错误的视频帧数据的情况下,采用本申请的方法也能够使得接收端在下一帧图像时准确地检测到预设同步字,也就能够准确地生成帧头信号TUSER,不会出现在一帧图像出错时造成所有帧图像均出错的现象,因此,以上根据发送端在当前视频帧图像的首个数据前插入预设同步字的方式,才能使得接收端确定每帧图像的首个数据的方式以及生成视频帧帧头信号TUSER的方式更加准确,解决了因为失误导致帧头信号TUSER错误而影响后续图像显示的问题。
作为一种实施方式,插入模块603,具体可以用于在首个数据前插入预设同步字序列,预设同步字序列为至少两个预设同步字按照预设顺序排列组成的序列。
作为一种实施方式,发送模块604,具体可以用于将包括预设同步字序列的视频帧数据TDATA发送至接收端,以便接收端根据包括预设同步字序列的视频帧数据TDATA确定每帧图像的首个数据以及生成帧头信号TUSER。
作为一种实施方式,每个预设同步字的位数与高速接口的预设单时钟的传输位数相同。
作为一种实施方式,预设同步字序列中的任意两个预设同步字各不相同。
本申请实施例还提供了一种高速接口互联下的视频帧同步设备,所述设备包括:接收装置,同于和发送装置通过高速接口进行互联,采用本申请实施例的一种用于高速接口互联下的接收装置500;
发送装置,同于和接收装置通过高速接口进行互联,采用本申请实施例的一种用于高速接口互联下的发送装置600。
本申请实施例还提供了一种高速接口互联下的视频帧同步方法对应的设备以及计算机存储介质,用于实现本申请实施例提供的方案。
其中,所述设备包括存储器和处理器,所述存储器用于存储计算机程序,所述处理器用于执行所述计算机程序,以使所述设备执行本申请任一实施例所述的高速接口互联下的视频帧同步方法。
所述计算机存储介质中存储有计算机程序,当所述计算机程序被运行时,运行所述计算机程序的设备实现本申请任一实施例所述的高速接口互联下的视频帧同步方法。
本申请实施例中提到的“第一”、“第二”(若存在)等名称中的“第一”、“第二”只是用来做名字标识,并不代表顺序上的第一、第二。
通过以上的实施方式的描述可知,本领域的技术人员可以清楚地了解到上述实施例方法中的全部或部分步骤可借助软件加通用硬件平台的方式来实现。基于这样的理解,本申请的技术方案可以以软件产品的形式体现出来,该计算机软件产品可以存储在存储介质中,如只读存储器(英文:read-only memory,ROM)/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者诸如路由器等网络通信设备)执行本申请各个实施例或者实施例的某些部分所述的方法。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的,其中作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元提示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上所述,仅为本申请的一种具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应该以权利要求的保护范围为准。
Claims (14)
1.一种高速接口互联下的视频帧同步方法,其特征在于,应用于接收端,所述方法包括:
接收发送端发送的视频帧数据,其中,所述视频帧数据中每帧图像的首个数据前插入有预设同步字;
检测所述视频帧数据中的所述预设同步字,若检测到所述预设同步字则确定所述预设同步字后的首个数据为当前视频帧图像的首个数据,并生成帧头信号,所述帧头信号在所述首个数据的时钟时有效。
2.根据权利要求1所述的方法,其特征在于,所述视频帧数据中的每帧图像的首个数据前插入预设同步字序列,所述预设同步字序列为至少两个所述预设同步字按照预设顺序排列组成的序列;
所述检测所述视频帧数据中的所述预设同步字,具体为:
判断所述视频帧数据中多个连续接收的数据是否和所述同步字序列中至少两个所述预设同步字一一对应一致,若是,则检测到所述预设同步字序列。
3.根据权利要求1所述的方法,其特征在于,每个所述预设同步字的位数与所述高速接口的预设单时钟的传输位数相同。
4.根据权利要求2所述的方法,其特征在于,所述预设同步字序列中的任意两个所述预设同步字各不相同。
5.根据权利要求1所述的方法,其特征在于,所述方法还包括:
根据所述当前视频帧图像的所述首个数据将所述当前视频帧图像存储到预设存储区域;
读取所述预设存储区域内的每个帧图像,根据读取到的帧图像、所述帧头信号、视频同步时序信号生成同步视频信号。
6.一种高速接口互联下的视频帧同步方法,其特征在于,应用于发送端,所述方法包括:
检测帧头信号;
在检测到所述帧头信号为有效时,确定视频帧数据的当前视频帧图像的首个数据;
在所述首个数据前插入预设同步字,生成包括预设同步字的视频帧数据;
将所述包括预设同步字的视频帧数据发送至接收端,以供所述接收端基于所述包括预设同步字的视频帧数据确定每帧图像的首个数据以及生成帧头信号。
7.根据权利要求6所述的方法,其特征在于,所述在所述首个数据前插入预设同步字,包括:
在所述首个数据前插入预设同步字序列,所述预设同步字序列为至少两个所述预设同步字按照预设顺序排列组成的序列;
所述将所述包括预设同步字的视频帧数据发送至接收端,具体包括:
将所述包括预设同步字序列的视频帧数据发送至所述接收端,以便所述接收端根据所述包括预设同步字序列的视频帧数据确定每帧图像的首个数据以及生成帧头信号。
8.根据权利要求6所述的方法,其特征在于,每个所述预设同步字的位数与所述高速接口的预设单时钟的传输位数相同。
9.根据权利要求7所述的方法,其特征在于,所述预设同步字序列中的任意两个所述预设同步字各不相同。
10.一种用于高速接口互联下的接收装置,其特征在于,所述装置包括:
接收模块,用于接收发送端发送的视频帧数据,其中,所述视频帧数据中每帧图像的首个数据前插入有预设同步字;
第一检测模块,用于检测所述视频帧数据中的所述预设同步字,若检测到所述预设同步字则确定所述预设同步字后的首个数据为当前视频帧图像的首个数据,并生成帧头信号,所述帧头信号在所述首个数据的时钟时有效。
11.一种用于高速接口互联下的发送装置,其特征在于,所述装置包括:
第二检测模块,用于检测帧头信号;
确定模块,用于在检测到所述帧头信号为有效时,确定视频帧数据的当前视频帧图像的首个数据;
插入模块,用于在所述视频帧数据的首个数据前插入预设同步字,生成包括预设同步字的视频帧数据;
发送模块,用于将所述包括预设同步字的视频帧数据发送至接收端,以供所述接收端基于所述包括预设同步字的视频帧数据确定每帧图像的首个数据以及生成帧头信号。
12.一种高速接口互联下的视频帧同步设备,其特征在于,所述设备包括:
接收装置,同于和发送装置通过高速接口进行互联,采用所述权利要求10所述的装置;
所述发送装置,同于和所述接收装置通过高速接口进行互联,采用所述权利要求11所述的装置。
13.一种高速接口互联下的视频帧同步设备,其特征在于,所述设备包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序,以使所述设备执行如权利要求1至9任一项所述的高速接口互联下的视频帧同步方法。
14.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至9任一项所述高速接口互联下的视频帧同步方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310133863.5A CN116112615A (zh) | 2023-02-08 | 2023-02-08 | 一种高速接口下的视频帧同步方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310133863.5A CN116112615A (zh) | 2023-02-08 | 2023-02-08 | 一种高速接口下的视频帧同步方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116112615A true CN116112615A (zh) | 2023-05-12 |
Family
ID=86259626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310133863.5A Pending CN116112615A (zh) | 2023-02-08 | 2023-02-08 | 一种高速接口下的视频帧同步方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116112615A (zh) |
-
2023
- 2023-02-08 CN CN202310133863.5A patent/CN116112615A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101937253B (zh) | 用于时钟同步的方法、装置和系统 | |
US9167058B2 (en) | Timestamp correction in a multi-lane communication link with skew | |
US9461937B2 (en) | Method and device for a serial data transmission with additionally inserted data | |
US10567109B2 (en) | Method for serially transmitting a frame from a transmitter to at least one receiver by means of a bus system, and a subscriber station for a bus system | |
US10334089B2 (en) | Method for serially transmitting a frame from a transmitter to at least one receiver via a bus system, and a subscriber station for a bus system | |
US20180041330A1 (en) | Method and apparatus for automatic skew compensation | |
US7936792B2 (en) | Method and circuit for asynchronous transmission | |
WO2016131404A1 (zh) | 基于新型can帧进行通信的方法、装置及系统 | |
KR20070079261A (ko) | 신호처리 방법과 신호처리 장치 | |
CN116112615A (zh) | 一种高速接口下的视频帧同步方法及装置 | |
EP3873044B1 (en) | Method and device for controlling communication compensation, and air conditioner | |
CN112203314A (zh) | 一种基于ip核的cpri接口iq数据适配及测试方法 | |
US10862830B2 (en) | Real-time on-chip data transfer system | |
JP6505935B1 (ja) | Can通信装置、can通信システム、can通信方法およびプログラム | |
US20220027303A1 (en) | Data transmission on i2c bus | |
KR102174456B1 (ko) | 직렬 통신 인터페이스에서의 동기화 장치 및 방법 | |
JP2011259128A (ja) | デジタルデータ伝送システム、送信装置、受信装置、及び伝送方式 | |
US7526017B2 (en) | Transmitting device, receiving device, transmission system, and transmission method | |
US8291143B1 (en) | Single line communication | |
US11387941B2 (en) | Signal transceiving system and method | |
US20230254059A1 (en) | Communication apparatus and communication system | |
CN106294264B (zh) | 封包数据分析方法与封包数据分析系统 | |
CN116684543A (zh) | 数据传输方法及装置、芯片、电子设备和存储介质 | |
CN116601897A (zh) | 一种数据传输方法及装置 | |
CN113196255A (zh) | 基于内部集成电路协议的数据传输方法和传输装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |