CN116112008A - 一种改进型dsogi-pll锁相环 - Google Patents

一种改进型dsogi-pll锁相环 Download PDF

Info

Publication number
CN116112008A
CN116112008A CN202310092088.3A CN202310092088A CN116112008A CN 116112008 A CN116112008 A CN 116112008A CN 202310092088 A CN202310092088 A CN 202310092088A CN 116112008 A CN116112008 A CN 116112008A
Authority
CN
China
Prior art keywords
sogi
improved
phase
locked loop
dsogi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310092088.3A
Other languages
English (en)
Inventor
柯善文
李玉忍
梁波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwestern Polytechnical University
Original Assignee
Northwestern Polytechnical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwestern Polytechnical University filed Critical Northwestern Polytechnical University
Priority to CN202310092088.3A priority Critical patent/CN116112008A/zh
Publication of CN116112008A publication Critical patent/CN116112008A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Abstract

本发明为一种改进型DSOGI‑PLL锁相环，涉及无线电技术领域，包括依次连接的clark变换器、改进型滤波结构、正序计算模块、park变换器、比例积分调节器、第一加法器以及第一积分环节；第一积分环节的输出端还与park变换器连接；第一加法器的输出端还与改进型滤波结构输入端连接；改进型滤波结构包括多个SOGI模块，多个SOGI模块串联，每个SOGI模块均为两个SOGI级联，可以滤除电源电压中的间谐波，从而实现准确地锁相。该锁相环结构具有较好的动态性能和谐波抑制效果。

Description

一种改进型DSOGI-PLL锁相环
技术领域
本发明涉及一种改进型DSOGI-PLL锁相环技术领域，尤其涉及一种改进型DSOGI-PLL锁相环。
背景技术
随着传统化石能源的日益枯竭，太阳能、风能等可再生能源的利用越来越广泛，并网逆变器作为新能源与电网的接口，其控制策略的研究尤为关键，其中准确提取电网电压信息实现并网运行更是一个基本问题。除了发生故障外，电力系统稳态运行时，电网电压也可能出现不平衡和畸变等现象。因此，并网控制策略需要解决各种电网异常状态的问题，达到与电网的有效同步，并实现故障穿越运行。
目前，电网电压同步信号的提取方法应用最广泛的是采用锁相环及其改进技术。当三相电网电压对称时，基于同步旋转框架SRF-PLL(synchronous rotating frame-phaselocked loop)的锁相环可以准确地提取电压同步信号，但是，对于具有多种谐波的不平衡电网电压，则无法准确提取。考虑到谐波的存在，大量文献在SRF-PLL中添加了MAF(移动平均滤波器)、NF(陷波滤波器)等滤波器，用于消除双频谐波的影响，并获得电网电压同步信号。当电网频率漂移时，数字实现过程中频率估计存在误差，滤波效果受到一定影响。
由于二阶广义积分器(SOGI)具有两个极点，因此它可以作为积分控制器，在静止坐标系中实现正弦信号的跟踪控制，而不会产生静态误差。此外，SOGI具有频率选择和滤波功能，因此广泛应用于锁相环技术。
图1锁相环为目前广泛采用的电网电压同步锁相环结构DSOGI(dual second-order generalized integrator)。当电网电压仅含少量高次谐波时图1中的双广义二阶积分器锁相环可以很好地滤除谐波并完成锁相，具有快速性好的特点，但在电网电压含有大量低次谐波时，该锁相环不能消除低次谐波的影响无法完成准确锁相。
图2是基于图1的改进型锁相环，其采用了多个谐波消除模块级联可以完全消除已知谐波的影响，实现准确锁相，但在发生电网频率、相位、幅值发生突变时，由于级联的SOGI模块具有滤波器特性，因此给系统带来的时延影响造成锁相环动态性能变差，并且其系统结构的确定取决于谐波成分是否已知，灵活性较差。
在电网电压低次谐波含量较大时，基于单级SOGI模块的锁相环无法滤除谐波从而不能准确锁相，而其如图2改进型的锁相环虽然能够完全滤波实现准确锁相，但其缺陷有二，首先锁相环系统结构的确定必须以事先明确电网电压谐波成分为前提，其次由于级联的级数过多从而导致系统的动态性能不佳。
发明内容
为了克服上述现有技术的缺点，本发明的主要目的在于提供一种改进型DSOGI-PLL锁相环，可以滤除电源电压中的间谐波，从而实现准确地锁相。
为达到上述目的，本发明采用以下技术方案，一种改进型DSOGI-PLL锁相环，包括依次连接的clark变换器、改进型滤波结构、正序计算模块、park变换器、比例积分调节器、第一加法器以及第一积分环节；所述clark变换器的输入端输入采样电网电压；
所述第一积分环节的输出端还与所述park变换器连接；
所述第一加法器的输出端还与所述改进型滤波结构输入端连接；
所述改进型滤波结构包括多个SOGI模块，多个所述SOGI模块串联，每个所述SOGI模块均为两个SOGI级联。
具体的，所述clark变换器将采样的电网电压经过clark变换后得到静止坐标系中的vα和vβ，再经过一级SOGI模块可得到同相和正交两个信号，其中正交信号qv′β同输入信号相比，除了相位相差90度外，幅值大幅度衰减变为原来的：
Figure BDA0004086136770000031
其中，n＝5/7/11/13…，n为谐波次数，m为SOGI模块级数。
具体的，含有谐波或者间谐波的电网电压，满足谐波的抑制效果m取值不需要超过3。
与现有技术相比较，本发明可以滤除电源电压中的间谐波，从而实现准确地锁相，较好的动态性能和谐波抑制效果，通常对于含有大量5次谐波和少量其他次谐波的电网电压，m取2时足以满足对谐波的抑制要求。
附图说明
图1是现有基于DSOGI模块锁相环结构；
图2是现有基于改进型DSOGI模块锁相环结构；
图3是本发明中CDSOGI模块级联结构；
图4是本发明中基于级SOGI模块级联结构的锁相环；
图5是本发明实施例中电网频率突变+3Hz的仿真图；
图6是本发明实施例中电网电压相位突变20°的仿真图；
图7是本发明实施例中电网电压降落0.3pu的仿真图。
具体实施方式
下面结合附图和实施方式对本发明作进一步说明。
实施例：
参阅图1-7，一种改进型DSOGI-PLL锁相环，包括依次连接的clark变换器、改进型滤波结构、正序计算模块、park变换器、比例积分调节器、第一加法器以及第一积分环节；lark变换器的输入端输入采样电网电压；第一积分环节的输出端还与所述park变换器连接；第一加法器的输出端还与所述改进型滤波结构输入端连接；改进型滤波结构包括多个SOGI模块，多个所述SOGI模块串联，每个所述SOGI模块均为两个SOGI级联。
具体的，clark变换器将采样的电网电压经过clark变换后得到静止坐标系中的vα和vβ，再经过一级SOGI模块可得到同相和正交两个信号，其中正交信号qv′β同输入信号相比，除了相位相差90度外，幅值大幅度衰减变为原来的
Figure BDA0004086136770000041
其中，n＝5/7/11/13…，n为谐波次数，m为SOGI模块级数。
具体的，含有谐波或者间谐波的电网电压，满足谐波的抑制效果m取值不需要超过3。
其中图3中采用多级SOGI模块串联，第一级采用图2的方法可以消除5次谐波，从第二级开始前一级的SOGI正交输出端与后一级的输入端连接。采样的电网电压经过clark变换后得到静止坐标系中的vα和vβ，再经过第一级SOGI模块完全消除5次谐波，并少量削弱其他次谐波，接着通过后级SOGI模块可得到同相和正交两个信号，其中正交信号qv′β同输入信号相比，除了相位相差90度外，幅值大幅度衰减变为原来的
Figure BDA0004086136770000043
(n＝7/11/13…，n为谐波次数，m为SOGI模块级数)。输入电压中的谐波在经过多级SOGI模块的大量削弱后变得可忽略不计。此滤波结构对各次谐波的抑制效果如下表所示：
表一 图3中不同m值的谐波衰减增益(dB)
Figure BDA0004086136770000042
表中标明5次谐波完全被消除，随着m值的增加，各次谐波的衰减增益逐步上升，对于通常含有谐波或者间谐波的电网来说，m取值不需要超过3就可以满足谐波的抑制效果，当仅含有大量5次谐波和少量其他次谐波情况采用本方案可取m＝2即可实现谐波抑制。
采用此滤波结构的锁相环系统如下图：
图4中第一部分是指m级SOGI模块级联的滤波结构CDSOGI(cascaded second-order generalized integrator)，第二部分是PSC(positive sequence calculation),第三部分为传统SRF锁相环结构。
实验结果：
锁相环系统分别在相位跳跃、频率突变、电压幅值降落等工况下进行仿真比较。几种工况设置具体如下：
工况一：t＝0.25秒时，电网频率突变+3Hz，t＝0.5秒时，电网电压加入20％的5次谐波，10％的7次谐波以及5％的11次谐波。
工况二：t＝0.25秒时，电网电压相位突变20°,电网电压加入20％的5次谐波，10％的7次谐波以及5％的11次谐波。
工况三：t＝0.25秒时，电网电压降落0.3pu，t＝0.5秒时，电网电压加入20％的5次谐波，10％的7次谐波以及5％的11次谐波。
需要说明的是，在本发明中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
以上实施例仅仅是对本发明的举例说明，并不构成对本发明的保护范围的限制，凡是与本发明相同或相似的设计均属于本发明的保护范围之内。

Claims (3)

1.一种改进型DSOGI-PLL锁相环，其特征在于，包括依次连接的clark变换器、改进型滤波结构、正序计算模块、park变换器、比例积分调节器、第一加法器以及第一积分环节；所述clark变换器的输入端输入采样电网电压；
所述第一积分环节的输出端还与所述park变换器连接；
所述第一加法器的输出端还与所述改进型滤波结构输入端连接；
所述改进型滤波结构包括多个SOGI模块，多个所述SOGI模块串联，每个所述SOGI模块均为两个SOGI级联。
2.根据权利要求1所述一种改进型DSOGI-PLL锁相环，其特征在于，所述clark变换器将采样的电网电压经过clark变换后得到静止坐标系中的vα和vβ，再经过一级SOGI模块可得到同相和正交两个信号，其中正交信号qv′β同输入信号相比，除了相位相差90度外，幅值大幅度衰减变为原来的：
Figure FDA0004086136750000011
其中，n＝5/7/11/13…，n为谐波次数，m为SOGI模块级数。
3.根据权利要求1所述一种改进型DSOGI-PLL锁相环，其特征在于，含有谐波或者间谐波的电网电压，满足谐波的抑制效果m取值不超过3。
CN202310092088.3A 2023-02-09 2023-02-09 一种改进型dsogi-pll锁相环 Pending CN116112008A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310092088.3A CN116112008A (zh) 2023-02-09 2023-02-09 一种改进型dsogi-pll锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310092088.3A CN116112008A (zh) 2023-02-09 2023-02-09 一种改进型dsogi-pll锁相环

Publications (1)

Publication Number Publication Date
CN116112008A true CN116112008A (zh) 2023-05-12

Family

ID=86263575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310092088.3A Pending CN116112008A (zh) 2023-02-09 2023-02-09 一种改进型dsogi-pll锁相环

Country Status (1)

Country Link
CN (1) CN116112008A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116405026A (zh) * 2023-06-08 2023-07-07 四川大学 多相二阶广义积分器锁相环及其实现方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116405026A (zh) * 2023-06-08 2023-07-07 四川大学 多相二阶广义积分器锁相环及其实现方法
CN116405026B (zh) * 2023-06-08 2023-08-22 四川大学 多相二阶广义积分器锁相环及其实现方法

Similar Documents

Publication Publication Date Title
CN104578172B (zh) 一种带线性锁频环的光伏逆变调节器控制方法
CN109193707B (zh) 基于虚拟同步发电机的负序电压补偿双环控制方法及系统
CN109245103B (zh) 基于改进滑动平均值滤波器的软件锁相环实现方法及装置
CN110165706B (zh) 一种自适应三相并网变换器锁相环及其锁相控制方法
Behera et al. An overview of various grid synchronization techniques for single-phase grid integration of renewable distributed power generation systems
CN116112008A (zh) 一种改进型dsogi-pll锁相环
CN109802404B (zh) 一种全频带自适应陷波器、谐振抑制方法及系统
Nguyen et al. Advanced grid synchronization scheme based on dual eSOGI-FLL for grid-feeding converters
Xiao et al. Fast voltage detection method for grid‐tied renewable energy generation systems under distorted grid voltage conditions
CN109193793B (zh) 一种变流器免电压检测的并网控制系统和方法
CN113014250B (zh) 一种可消除直流偏移电压的锁相环及其锁相控制方法
CN112202200B (zh) 一种快速相位跟踪补偿的控制方法和电路
Sridharan et al. An improved grid synchronization method of grid-interactive power converter system during distorted grid conditions
CN114629112A (zh) 基于二阶广义积分器的锁频环及其控制方法
CN116800256A (zh) 一种新型dsogi-pll锁相环
Thakre et al. A Survey based on PLL and its Synchronization Techniques for Interconnected System
Ahmed et al. Extended self-tuning filter-based synchronization technique for unbalanced and distorted grid
CN115912489A (zh) 一种适用于非理想电网的lms-sogi三相锁相环设计方法及系统
Gude et al. Performance enhancement of pre-filtered multiple delayed signal cancellation based PLL
Chandrasekaran et al. Adaptive sampling period adjusted sliding DFT for synchronous reference frame PLL
Rafiei et al. Application of a digital ANF-based power processor for micro-grids power quality enhancement
Shi et al. Adaptive quadrant filter based phase locked loop system
CN109617077B (zh) 一种全数字化电网同步锁相方法
CN113049880A (zh) 一种基于混合滤波单元的并网同步锁相环
CN111983307A (zh) 一种基于sogi的快速精确的频率检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination