CN116111994B - 容性负载缓慢上电电路、电子设备及控制方法 - Google Patents
容性负载缓慢上电电路、电子设备及控制方法 Download PDFInfo
- Publication number
- CN116111994B CN116111994B CN202310130576.9A CN202310130576A CN116111994B CN 116111994 B CN116111994 B CN 116111994B CN 202310130576 A CN202310130576 A CN 202310130576A CN 116111994 B CN116111994 B CN 116111994B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- capacitive load
- circuit
- capacitor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Electronic Switches (AREA)
Abstract
本发明适用于上电电路技术领域,提供了容性负载缓慢上电电路、电子设备及控制方法,电路包括:主电路和辅助电路,辅助电路与主电路的一端分别连接电源端,辅助电路与主电路的另一端分别连接到容性负载端;当电源端启动电路工作时,通过辅助电路上电对第一电容充电,缓慢导通第一MOS管与第二MOS管后为容性负载端供电,且在容性负载端的电压缓慢上升到工作电压后,切换为主电路对容性负载端进行供电,并基于第一肖特基二极管控制第二MOS管截止,主电路、容性负载端以及电源端形成闭环。本发明能够在主电路上电时,保持容性负载端无电压差,避免主电路瞬间开通出现高压差现象。
Description
技术领域
本发明属于上电电路技术领域,尤其涉及容性负载缓慢上电电路、电子设备及控制方法。
背景技术
电子信息技术的迅速发展,电子设计应用出现的问题也是五花八门,特别在容性负载电路的开启过程中会出现高压差现象,会对前后端设备造成严重的损伤,甚至是损坏。
容性负载一般是指带电容参数的负载,即符合电流超前电压特性的负载。容性负载充放电时,电压不能突变,其对应的功率因数为负值,对应的感性负载的功率因数为正值。
对此,也出现了各种防高压差的器件,当电气回路或者通信线路中因为外界的干扰突然产生尖峰电流或者电压时,防高压差的器件能在极短的时间内导通分流,从而避免高压差对回路中其他设备的损害。但是,现有技术中提供的各种防高压差器件无法从根本解决容性负载的高压差问题,因此亟需提供一种解决容性负载在开通瞬间造成的高压差现象的电路,以防损坏前后端设备电路。
发明内容
本发明实施例提供一种容性负载缓慢上电电路,旨在解决容性负载在开通瞬间造成的高压差问题。
本发明实施例是这样实现的,提供容性负载缓慢上电电路,包括:主电路和辅助电路,所述辅助电路的一端与所述主电路的一端分别连接电源端,所述辅助电路的另一端与所述主电路的另一端分别连接到容性负载端;其中,
所述辅助电路包括第一MOS管、第二MOS管以及第一电容,所述第一MOS管的源极连接所述第二MOS管的源极,所述第一MOS管的漏极连接所述电源端,所述第一MOS管的栅极连接所述第二MOS管的栅极,所述第二MOS管的漏极连接所述容性负载端,所述第一电容的一端连接所述第一MOS管的栅极,所述第一电容的另一端连接所述第一MOS管的源极以及所述第二MOS管的源极;
所述主电路包括第一肖特基二极管和第三MOS管,所述第一肖特基二极管的正极连接第三MOS管的漏极与所述电源端,所述第一肖特基二极管的负极连接所述第一MOS管及所述第二MOS管的栅极;所述缓慢上电电路用于:当电源端启动电路工作时,通过所述辅助电路上电对所述第一电容充电,缓慢导通所述第一MOS管与所述第二MOS管后为所述容性负载端供电,且在所述容性负载端的电压缓慢上升到工作电压后,切换为所述主电路对所述容性负载端进行供电,并基于所述第一肖特基二极管控制所述第二MOS管截止,所述主电路、所述容性负载端以及所述电源端形成闭环。
更进一步地,所述辅助电路还包括第一电阻、第二电阻、第三电阻、第二肖特基二极管、第一稳压二极管以及第二电容;其中,
所述第一电阻的一端连接所述第一MOS管的漏极,所述第一电阻的另一端串联所述第二肖特基二极管连接所述第一MOS管以及所述第二MOS管的栅极,所述第一电阻的另一端还通过串联所述第二肖特基二极管和所述第一电容后,连接到所述第一MOS管以及所述第二MOS管的源极,且所述第一稳压二极管并联所述第一电容;
所述第二电阻的一端连接所述第一MOS管的漏极,所述第二电阻的另一端接地;
所述第三电阻的一端连接所述第二肖特基二极管的负极,所述第三电阻的另一端接地;
所述第二电容的一端连接所述第二MOS管的漏极,所述第二电容的另一端接地。
更进一步地,所述主电路还包括分压单元、第一滤波单元、第二滤波单元以及主电路开关控制单元;其中,
所述第三MOS管的漏极分别连接所述第一滤波单元、所述主电路开关控制单元,以及串联所述第一肖特基二极管连接到所述第二MOS管的栅极;
所述第三MOS管的源极分别连接所述容性负载端,以及串联所述分压单元后与所述第三MOS管的栅极连接到所述主电路开关控制单元;
所述第二滤波单元连接在所述容性负载端与所述第三MOS管的源极之间。
更进一步地,所述分压单元包括串联的第四电阻与第五电阻;
所述第四电阻的一端连接所述第三MOS管的源极,另一端串联所述第五电阻连接所述主电路开关控制单元,所述第四电阻与所述第五电阻之间连接到所述第三MOS管的栅极以及所述第二滤波单元。
更进一步地,所述第一滤波单元包括并联的第三电容以及第四电容;
所述第三电容与所述第四电容的一端连接在所述第三MOS管的漏极,另一端接地。
更进一步地,所述第二滤波单元包括第五电容,所述第五电容的一端连接在所述第三MOS管的源极与所述容性负载端之间,另一端接地。
更进一步地,还包括并联的第六电容与第二稳压二极管,所述第二稳压二极管的正极以及所述第六电容的一端连接所述第三MOS管的栅极,所述第二稳压二极管的负极以及所述第六电容的另一端连接所述第三MOS管的源极。
更进一步地,所述主电路开关控制单元包括第四MOS管、第六电阻以及第七电阻;
所述第四MOS管的漏极串联所述第四电阻与所述第五电阻连接所述第三MOS管的源极,以及串联所述第五电阻连接所述第三MOS管的栅极;
所述第四MOS管的栅极串联所述第六电阻连接所述第三MOS管的漏极,以及串联所述第六电阻与所述第一肖特基二极管连接所述第一MOS管和所述第二MOS管的栅极;
所述第四MOS管的源极接地,且所述第七电阻与所述第四MOS管的栅极与源极并联。
本发明实施例还提供一种电子设备,包括任一实施例中所述的容性负载缓慢上电电路。
本发明实施例还提供容性负载缓慢上电电路的控制方法,用于对实施例中任一所述的容性负载缓慢上电电路进行启动,所述方法包括以下步骤:
控制所述辅助电路上电,对所述第一电容进行充电,缓慢导通所述第一MOS管与所述第二MOS管后为所述容性负载端供电;
判断所述容性负载端的电压是否达到所述主电路的供电电压;
若所述容性负载端的电压达到所述主电路的供电电压,则控制所述主电路上电。
本发明所达到的有益效果:本发明提供的容性负载缓慢上电电路,通过辅助电路先上电,电压流经第一电容以及第一MOS管的漏极,对第一电容进行充电,让第一MOS管与第二MOS管缓慢导通,第一MOS管与第二MOS管缓慢导通会让容性负载端的电压缓慢上升,从而抑制开通瞬间的高压差;而容性负载端的负荷大,为更稳定的提供工作电压,当容性负载端的电压达到工作电压后,切换为主电路上电为容性负载端进行供电,同时基于第一肖特基二极管实现主电路到辅助电路的单向导通下,控制第二MOS管截止,切断辅助电路,从而辅助主电路、电源端与容性负载端形成闭环控制,能够在主电路上电时,保持容性负载端无电压差,避免主电路瞬间开通出现高压差现象。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的容性负载缓慢上电电路的电路图;
图2为本发明实施例提供的容性负载缓慢上电电路的控制方法的流程图;
其中,1、主电路,11、分压单元,12、第一滤波单元,13、第二滤波单元,14、主电路开关控制单元,2、辅助电路。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
参考图1所示,图1为本实施例提供的容性负载缓慢上电电路的电路图。容性负载缓慢上电电路,包括:主电路1和辅助电路2,辅助电路2的一端与主电路1的一端分别连接电源端,辅助电路2的另一端与主电路1的另一端分别连接到容性负载端;其中,
辅助电路2包括第一MOS管、第二MOS管以及第一电容,第一MOS管的源极连接第二MOS管的源极,第一MOS管的漏极连接电源端,第一MOS管的栅极连接第二MOS管的栅极,第二MOS管的漏极连接容性负载端,第一电容的一端连接第一MOS管的栅极,第一电容的另一端连接第一MOS管的源极以及第二MOS管的源极;
主电路1包括第一肖特基二极管和第三MOS管,第一肖特基二极管的正极连接第三MOS管的漏极与电源端,第一肖特基二极管的负极连接第一MOS管及第二MOS管的栅极;
所述缓慢上电电路用于:当电源端启动电路工作时,通过辅助电路2上电对第一电容充电,缓慢导通第一MOS管与第二MOS管后为容性负载端供电,且在容性负载端的电压缓慢上升到工作电压后,切换为主电路1对容性负载端进行供电,并基于第一肖特基二极管控制第二MOS管截止,主电路1、容性负载端以及电源端形成闭环。
其中,容性负载端可以指容性负载设备一端,电源端可以指供电系统。上述主电路1可以指在后端容性负载设备电压达到工作电压后,用于供电的电路部分,上述辅助电路2可以指电源端上电启动电路工作时,用于为容性负载端供电的电路部分。
结合图1所示,辅助电路2的一端接入供电电压MOTHER-28V-IN,主电路1的一端接入供电电压CELL-28V-IN,辅助电路2与主电路1接入的供电电压相等,供电电压由电源端提供。28V-H为容性负载端的容性负载所需的工作电压。辅助电路2的另一端与主电路1的另一端分别连接到容性负载端。上述第一MOS管、第二MOS管的类型可以为P-MOSFET管,在漏极与源极之间并联有体二极管,类型可以选择YJG40GP06A,第一MOS管为PMOS1,第二MOS管为PMOS2,第一电容为C1。可选的,第一电容C1容值可以为47uF。上述第一肖特基二极管为D1,型号可以选择1N4448WS,通过第一肖特基二极管D1可以控制主电路1到辅助电路2的单向导通。
具体的,第一MOS管的漏极连接电源端,第一电容C1的一端连接第一MOS管的栅极,第一电容C1的另一端连接第一MOS管的源极以及第二MOS管的源极,第一MOS管的源极连接第二MOS管的源极。当电源端启动电路工作时,为抑制主电路1上电瞬间产生的高压差现象,优先开启辅助电路2上电对第一电容C1进行充电,第一电容C1充电可以让第一MOS管及第二MOS管达到导通条件进行缓慢开通,第一MOS管及第二MOS管的缓慢开通将使得容性负载端的电压缓慢上升,从而抑制高压差。
更具体的,直到上升到容性负载端所需的28V-H工作电压后,考虑到容性负载端所需负荷大,而辅助电路提供的功率不足以供容性负载端的负荷,因此可以切换为能提供更大负荷的主电路1上电,通过主电路1对容性负载端供电。主电路1供电时,电源端给主电路1输入电压,第一肖特基二极管D1的负极电压理想情况下等于主电路电压,因此,主电路1的电压经过第一肖特基二极管D1到达第二MOS管的栅极,同时辅助电路2的28V电压通过第一MOS管到达第二MOS管的源极,此时,第二MOS管的GS极之间无开启电压,第二MOS管处于截止状态,即主电路1的开启抑制辅助电路2的通断,从而主电路1上电后与电源端以及容性负载端构成闭环。通过辅助电路2优先上电,缓慢导通,控制容性负载端的电压缓慢上升,能避免主电路1瞬间开通产生的高压差现象,辅助容性负载端、电源端与主电路1之间形成闭环控制。
其中,容性负载端的电压随着辅助电路2中第一MOS管及第二MOS管的缓慢开启而逐渐升高,容性负载的电压升高至与主电路1及辅助电路2供电电压相同时所需的具体时间,由第一电容C1的容值确定。第一电容C1容值越大,容性负载端电压通过辅助电路2上升越慢。主电路1供电时间由电路设计前测试得出,或者通过电压比较器比较容性负载电压与主电路1的供电电压,基于电压差控制主电路1的上电时间,当两者电压差为零时,主电路1进行供电,当两者存在压差时主电路1则不进行供电;又或者通过容性负载端向电源端发出使能信号的方式,激活电源端向主电路1输入供电电压。
在本实施例中,提供了一种容性负载缓慢上电电路,通过辅助电路2先上电,电压流经第一电容C1以及第一MOS管的漏极,对第一电容C1进行充电,让第一MOS管与第二MOS管缓慢导通,第一MOS管与第二MOS管缓慢导通会让容性负载端的电压缓慢上升,从而抑制高压差。而容性负载端的负荷大,为更稳定的提供工作电压,当容性负载端的电压达到工作电压后,切换为主电路1上电为容性负载端进行供电,同时基于第一肖特基二极管D1实现主电路1到辅助电路2的单向导通下,控制第二MOS管截止,切断辅助电路2,从而辅助主电路1、电源端与容性负载端形成闭环控制,能够在主电路1上电时,保持容性负载端无电压差,避免主电路1瞬间开通出现高压差现象。
可选的,辅助电路2还包括第一电阻、第二电阻、第三电阻、第二肖特基二极管、第一稳压二极管以及第二电容;其中,
第一电阻的一端连接第一MOS管的漏极,第一电阻的另一端串联第二肖特基二极管连接第一MOS管以及第二MOS管的栅极,第一电阻的另一端还通过串联第二肖特基二极管和第一电容后,连接到第一MOS管以及第二MOS管的源极,且第一稳压二极管并联第一电容;
第二电阻的一端连接第一MOS管的漏极,第二电阻的另一端接地;
第三电阻的一端连接第二肖特基二极管的负极,第三电阻的另一端接地;
第二电容的一端连接第二MOS管的漏极,第二电容的另一端接地。
继续参考图1所示,上述第一电阻为R1、第二电阻为R2、第三电阻为R3、第二肖特基二极管为D2、第一稳压二极管为D3以及第二电容为C2。可选的,第一电阻R1阻值为100KΩ,第二电阻R2与第三电阻R3阻值为300KΩ,第二肖特基二极管D2型号为1N4448WS,第一稳压二极管D3型号为MMSZ5245B,及第二电容C2容值为100uF。
具体的,电源端启动电路工作为辅助电路2上电,电流经过第一电阻R1限流分压后基于第一肖特基二极管D1与第二肖特基二极管D2的单向导通控制达到第一MOS管和第二MOS管的栅极,以及达到第一电容C1并进行充电,第一电容C1另一端连接到第一MOS管的源极和第二MOS管的源极。
上述第一稳压二极管D3的正极连接第二肖特基二极管D2的负极,第一稳压二极管D3的负极连接第一MOS管和第二MOS管的源极,同时第一稳压二极管D3与第一电容C1并联,起到稳压作用。上述第二电容C2的一端连接第二MOS管的漏极与容性负载端,另一端接地,起到稳压滤波作用。
可选的,主电路1还包括分压单元11、第一滤波单元12、第二滤波单元13以及主电路开关控制单元14;其中,
第三MOS管的漏极分别连接第一滤波单元12、主电路开关控制单元14,以及串联第一肖特基二极管连接到第二MOS管的栅极;
第三MOS管的源极分别连接容性负载端,以及串联分压单元11后与第三MOS管的栅极连接到主电路开关控制单元14;
第二滤波单元13连接在容性负载端与第三MOS管的源极之间。
继续参考图1所示,第三MOS管的类型为P-MOSFET管,类型可以选择YJG40GP06A,第三MOS管为PMOS3。上述分压单元11用于第三MOS管的分压;上述第一滤波单元12用于前级电路为主电路1上电及上电后稳压滤波;上述第二滤波单元13用于主电路1为容性负载端供电时稳压滤波。上述主电路开关控制单元14用于控制第三MOS管的完全导通。
其中,分压单元11包括串联的第四电阻与第五电阻;第四电阻的一端连接第三MOS管的源极,另一端串联第五电阻连接主电路开关控制单元14,第四电阻与第五电阻之间连接到第三MOS管的栅极以及第二滤波单元13。
参考图1所示,上述第四电阻为R4,第五电阻为R5,第四电阻R4与第五电阻R5用于第三MOS管与主电路开关控制单元14之间的串联分压。可选的,第四电阻R4阻值为100KΩ,第五电阻R5为300KΩ。
其中,第一滤波单元12包括并联的第三电容以及第四电容;第三电容与第四电容的一端连接在第三MOS管的漏极,另一端接地。
其中,第二滤波单元13包括第五电容,第五电容的一端连接在第三MOS管的源极与容性负载端之间,另一端接地。
可选的,容性负载缓慢上电电路还包括并联的第六电容与第二稳压二极管,第二稳压二极管的正极以及第六电容的一端连接第三MOS管的栅极,第二稳压二极管的负极以及第六电容的另一端连接第三MOS管的源极。
参考图1所示,第三电容为C3,第四电容为C4,第五电容为C5,第六电容为C6,第二稳压二极管为D4。第三电容C3与第四电容C4对主电路1的供电电压进行稳压滤波。第五电容C5用于对主电路1输出端(主电路1与容性负载端连接的一端)电压进行稳压滤波。第六电容C6用于第三MOS管缓启动。第二稳压二极管D4用于对第三MOS管的GS电压进行稳压。可选的,第三电容C3容值为10uF,第四电容C4为0.1uF,第五电容C5为100uF,第六电容C6为1uF/25V,在实际使用中第六电容C6可以不贴片,第二稳压二极管D4类型可以选择MMSZ5245B。
其中,主电路开关控制单元14包括第四MOS管、第六电阻以及第七电阻;第四MOS管的漏极串联第四电阻与第五电阻连接第三MOS管的源极,以及串联第五电阻连接第三MOS管的栅极;
第四MOS管的栅极串联第六电阻连接第三MOS管的漏极,以及串联第六电阻与第一肖特基二极管连接第一MOS管和第二MOS管的栅极;
第四MOS管的源极接地,且第七电阻与第四MOS管的栅极与源极并联。
继续参考图1所示,上述第四MOS管为Q1,类型为N-MOSFET管,型号可以为2N7002LT1G,上述第六电阻为R6,第七电阻为R7。可选的,第六电阻R6阻值为300KΩ,第七电阻R7为100KΩ。
具体的,当主电路1上电后,经过第三电容C3与第四电容C4进行稳压滤波,主电路1电压经过第六电阻R6,第七电阻R7分压,使得第四MOS管导通,第四MOS管导通后,第四电阻R4与第五电阻R5构成的回路导通,通过第四电阻R4与第五电阻R5串联分压,此时,在第三MOS管的栅源极GS之间产生开启压差,使得第三MOS管完全导通。待主电路1的第三MOS管完全导通后,容性负载端的后端电路便可以由主电路1正常供电实现更大负荷工作。
需要知道的是,在本发明各实施例中,结合图1所示,栅极即G极,漏极即D极,源极即S极。
在本发明实施例中,通过对辅助电路2先上电,经过第二肖特基二极管D2单向导通后对辅助电路2中的第一电容C1进行充电,让第一MOS管与第二MOS管缓慢导通,并基于第一稳压二极管D3进行稳压,第一MOS管与第二MOS管缓慢导通会让容性负载端的电压缓慢上升,当容性负载端的电压达到主电路1的供电电压后,切换为主电路1上电为容性负载端进行供电,并经过第一滤波单元12以及第二滤波单元13进行稳压滤波,第四MOS管控制第三MOS管完全导通。此外,主电路1的电压经过第一肖基特二极管D1到达第二MOS管的栅极,同时辅助电路2电压28V通过第一MOS管到达第二MOS管的源极,此时第二MOS管的GS极之间无开启电压,第二MOS管处于截止状态,辅助电路2不再供电,从而,主电路1、电源端与容性负载端形成闭环控制。这样,在主电路1上电前通过辅助电路2对容性负载端的电压进行缓慢提升达到容性负载端所需的工作电压,能够在主电路1上电时,保持容性负载端无电压差,避免主电路1瞬间开通出现高压差现象。
本发明实施例还提供一种电子设备,包括上述任一实施例中的容性负载缓慢上电电路。
本实施例提供的一种电子设备可以包括但不限于电源设备、发动机等。上述容性负载缓慢上电电路可以封装后形成保护器,保护器可以设置于本实施例提供的电子设备中。其中,容性负载缓慢上电电路通过辅助电路2先上电,电压流经第一电容C1以及第一MOS管的漏极,对第一电容C1进行充电,让第一MOS管与第二MOS管缓慢导通,第一MOS管与第二MOS管缓慢导通会让容性负载端的电压缓慢上升,从而抑制高压差。而容性负载端的负荷大,为更稳定的提供工作电压,当容性负载端的电压达到工作电压后,切换为主电路1上电为容性负载端进行供电,同时基于第一肖特基二极管D1实现主电路1到辅助电路2的单向导通下,控制第二MOS管截止,切断辅助电路2,从而辅助主电路1、电源端与容性负载端形成闭环控制,能够在主电路1上电时,保持容性负载端无电压差,避免主电路1瞬间开通出现高压差现象。因此,本实施例提供的一种电子设备同样可以实现上述各实施方式以及达到相应的技术效果,在此不再赘述。
结合图2所示,为本发明实施例提供的容性负载缓慢上电电路的控制方法的流程图。本发明实施例还提供容性负载缓慢上电电路的控制方法,用于对实施例中任一的容性负载缓慢上电电路进行启动,方法包括以下步骤:
S1、控制辅助电路上电,对第一电容进行充电,缓慢导通第一MOS管与第二MOS管后为容性负载端供电。
S2、判断容性负载端的电压是否达到主电路的供电电压。
S3、若容性负载端的电压达到主电路的供电电压,则控制主电路上电。
结合图1所示,在本发明实施例中,优先对辅助电路进行上电,辅助电路包括第一MOS管、第二MOS管以及第一电容。辅助电路上电后,对第一电容进行充电,第一电容连接到第一MOS管和第二MOS管的源极,第一MOS管与第二MOS管的源极连接。第一电容充电后,第一MOS管、第二MOS管缓慢导通,第二MOS管导通后为容性负载端输入电压。
更具体的,第一MOS管、第二MOS管缓慢导通的过程中,容性负载端的电压逐渐上升,从而抑制高压差,避免主电路上电瞬间产生的高压差现象。容性负载端的电压逐渐上升过程中,可以判断容性负载端通过辅助电路供电的电压是否达到主电路的供电电压(容性负载端所需的工作电压)。其中,主电路供电时间由电路设计前测试得出,或者通过电压比较器比较容性负载电压与主电路的供电电压,基于电压差控制主电路的上电时间,当两者电压差为零时,主电路进行供电,当两者存在压差时主电路则不进行供电;又或者通过容性负载端向电源端发出使能信号的方式,激活电源端向主电路输入供电电压。
更具体的,主电路上电为容性负载端进行供电后,自动断开辅助电路上电,辅助电路断开供电后,主电路、电源端以及容性负载端构成闭环控制。且因辅助电路对高压差的抑制作用,所以主电路上电瞬间不会产生高压差。其中,可以通过主电路中设置的第四MOS管控制主电路中的第三MOS管完全导通供电。同时,为切断辅助电路供电,可以在主电路上电后,通过在主电路与第一MOS管的栅极和第二MOS管的栅极之间串联一第一肖特基二极管,实现主电路到辅助电路单向导通,主电路电压经过第一肖特基二极管后到达第二MOS管的栅极,同时辅助电路电压28V通过第一MOS管到达第二MOS管的源极,此时,第二MOS管的GS之间无开启电压,第一MOS管处于截止状态,从而在容性负载电路的电压达到主电路的供电电压后,主电路、电源端及容性负载端形成闭环,完全通过主电路进行供电。
在本发明实施例中,主电路上电前通过辅助电路对容性负载端的电压进行缓慢提升达到容性负载端所需的电压,能够在主电路上电时,保持容性负载端无电压差,避免主电路瞬间开通出现高压差现象。
本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种容性负载缓慢上电电路,其特征在于,包括:主电路和辅助电路,所述辅助电路的一端与所述主电路的一端分别连接电源端,所述辅助电路的另一端与所述主电路的另一端分别连接到容性负载端;其中,
所述辅助电路包括第一MOS管、第二MOS管以及第一电容,所述第一MOS管的源极连接所述第二MOS管的源极,所述第一MOS管的漏极连接所述电源端,所述第一MOS管的栅极连接所述第二MOS管的栅极,所述第二MOS管的漏极连接所述容性负载端,所述第一电容的一端连接所述第一MOS管的栅极,所述第一电容的另一端连接所述第一MOS管的源极以及所述第二MOS管的源极;
所述主电路包括第一肖特基二极管和第三MOS管,所述第一肖特基二极管的正极连接第三MOS管的漏极与所述电源端,所述第一肖特基二极管的负极连接所述第一MOS管及所述第二MOS管的栅极;
第一电容与所述第一MOS管的栅极以及所述第二MOS管的栅极的连接端还连接所述第一MOS管的漏极,且所述第一MOS管的漏极还连接第一MOS 管的栅极以及所述第二MOS管的栅极;
所述缓慢上电电路用于:当电源端启动电路工作时,通过所述辅助电路上电对所述第一电容充电,缓慢导通所述第一MOS管与所述第二MOS管后为所述容性负载端供电,且在所述容性负载端的电压缓慢上升到工作电压后,切换为所述主电路对所述容性负载端进行供电,并基于所述第一肖特基二极管控制所述第二MOS管截止,主电路供电时,电源端给主电路输入电压,第一肖特基二极管的负极电压理想情况下等于主电路电压,主电路的电压经过第一肖特基二极管到达第二MOS管的栅极,同时辅助电路所连接的电源端的电压通过第一MOS管到达第二MOS管的源极,此时,第二MOS管的GS极之间无开启电压,第二MOS管处于截止状态,即主电路的开启抑制辅助电路的通断,从而主电路上电后,所述主电路、所述容性负载端以及所述电源端形成闭环。
2.如权利要求1所述的容性负载缓慢上电电路,其特征在于,所述辅助电路还包括第一电阻、第二电阻、第三电阻、第二肖特基二极管、第一稳压二极管以及第二电容;其中,
所述第一电阻的一端连接所述第一MOS管的漏极,所述第一电阻的另一端串联所述第二肖特基二极管的正极,所述第二肖特基二极管的负极连接所述第一MOS管以及所述第二MOS管的栅极;所述第一电阻的另一端在串联所述第二肖特基二极管的正极后,还通过所述第二肖特基二极管的负极连接所述第一电容的一端,所述第一电容的另一端连接到所述第一MOS管以及所述第二MOS管的源极,第一稳压二极管的正极连接第二肖特基二极管的负极,第一稳压二极管的负极连接第一MOS管和第二MOS管的源极,且所述第一稳压二极管并联所述第一电容;
所述第二电阻的一端连接所述第一MOS管的漏极,所述第二电阻的另一端接地;
所述第三电阻的一端连接所述第二肖特基二极管的负极,所述第三电阻的另一端接地;
所述第二电容的一端连接所述第二MOS管的漏极,所述第二电容的另一端接地。
3.如权利要求1所述的容性负载缓慢上电电路,其特征在于,所述主电路还包括分压单元、第一滤波单元、第二滤波单元以及主电路开关控制单元;其中,
所述第三MOS管的漏极分别连接所述第一滤波单元、所述主电路开关控制单元,以及串联所述第一肖特基二极管连接到所述第二MOS管的栅极;
所述第三MOS管的源极分别连接所述容性负载端,以及串联所述分压单元后与所述第三MOS管的栅极连接到所述主电路开关控制单元;
所述第二滤波单元连接在所述容性负载端与所述第三MOS管的源极之间。
4.如权利要求3所述的容性负载缓慢上电电路,其特征在于,所述分压单元包括串联的第四电阻与第五电阻;
所述第四电阻的一端连接所述第三MOS管的源极,另一端串联所述第五电阻连接所述主电路开关控制单元,所述第四电阻与所述第五电阻之间连接到所述第三MOS管的栅极以及所述第二滤波单元。
5.如权利要求3所述的容性负载缓慢上电电路,其特征在于,所述第一滤波单元包括并联的第三电容以及第四电容;
所述第三电容与所述第四电容的一端连接在所述第三MOS管的漏极,另一端接地。
6.如权利要求3所述的容性负载缓慢上电电路,其特征在于,所述第二滤波单元包括第五电容,所述第五电容的一端连接在所述第三MOS管的源极与所述容性负载端之间,另一端接地。
7.如权利要求3所述的容性负载缓慢上电电路,其特征在于,还包括并联的第六电容与第二稳压二极管,所述第二稳压二极管的正极以及所述第六电容的一端连接所述第三MOS管的栅极,所述第二稳压二极管的负极以及所述第六电容的另一端连接所述第三MOS管的源极。
8.如权利要求4所述的容性负载缓慢上电电路,其特征在于,所述主电路开关控制单元包括第四MOS管、第六电阻以及第七电阻;
所述第四MOS管的漏极串联所述第四电阻与所述第五电阻连接所述第三MOS管的源极,以及串联所述第五电阻连接所述第三MOS管的栅极;
所述第四MOS管的栅极串联所述第六电阻连接所述第三MOS管的漏极,以及串联所述第六电阻与所述第一肖特基二极管连接所述第一MOS管和所述第二MOS管的栅极;
所述第四MOS管的源极接地,且所述第七电阻与所述第四MOS管的栅极与源极并联。
9.一种电子设备,其特征在于,包括权利要求1至8任一项所述的容性负载缓慢上电电路。
10.一种容性负载缓慢上电电路的控制方法,其特征在于,用于对权利要求1至8中任一项所述的容性负载缓慢上电电路进行启动,所述方法包括以下步骤:
控制所述辅助电路上电,对所述第一电容进行充电,缓慢导通所述第一MOS管与所述第二MOS管后为所述容性负载端供电;
判断所述容性负载端的电压是否达到所述主电路的供电电压;
若所述容性负载端的电压达到所述主电路的供电电压,则控制所述主电路上电。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310130576.9A CN116111994B (zh) | 2023-02-17 | 2023-02-17 | 容性负载缓慢上电电路、电子设备及控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310130576.9A CN116111994B (zh) | 2023-02-17 | 2023-02-17 | 容性负载缓慢上电电路、电子设备及控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116111994A CN116111994A (zh) | 2023-05-12 |
CN116111994B true CN116111994B (zh) | 2023-08-18 |
Family
ID=86267112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310130576.9A Active CN116111994B (zh) | 2023-02-17 | 2023-02-17 | 容性负载缓慢上电电路、电子设备及控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116111994B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5698973A (en) * | 1996-07-31 | 1997-12-16 | Data General Corporation | Soft-start switch with voltage regulation and current limiting |
CN1674438A (zh) * | 2004-03-23 | 2005-09-28 | 华为技术有限公司 | 一种正电源输入负载上电缓启动的电路 |
CN108063545A (zh) * | 2018-01-16 | 2018-05-22 | 中国科学院空间应用工程与技术中心 | 具有浪涌抑制及保护功能的供电电路以及供电方法 |
CN112019013A (zh) * | 2020-09-01 | 2020-12-01 | 北京理工华创电动车技术有限公司 | 大功率dcdc防冲击防反接缓启动电路及控制方法 |
CN214675102U (zh) * | 2021-02-26 | 2021-11-09 | 深圳市正浩智造科技有限公司 | 电源设备的启动控制电路、电源装置及电源系统 |
-
2023
- 2023-02-17 CN CN202310130576.9A patent/CN116111994B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5698973A (en) * | 1996-07-31 | 1997-12-16 | Data General Corporation | Soft-start switch with voltage regulation and current limiting |
CN1674438A (zh) * | 2004-03-23 | 2005-09-28 | 华为技术有限公司 | 一种正电源输入负载上电缓启动的电路 |
CN108063545A (zh) * | 2018-01-16 | 2018-05-22 | 中国科学院空间应用工程与技术中心 | 具有浪涌抑制及保护功能的供电电路以及供电方法 |
CN112019013A (zh) * | 2020-09-01 | 2020-12-01 | 北京理工华创电动车技术有限公司 | 大功率dcdc防冲击防反接缓启动电路及控制方法 |
CN214675102U (zh) * | 2021-02-26 | 2021-11-09 | 深圳市正浩智造科技有限公司 | 电源设备的启动控制电路、电源装置及电源系统 |
Also Published As
Publication number | Publication date |
---|---|
CN116111994A (zh) | 2023-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108123596B (zh) | 一种nmos开关管驱动电路 | |
CN205489605U (zh) | 一种延时启动电路和车载设备 | |
CN112467971B (zh) | 一种缓启动电路 | |
CN112993953B (zh) | 一种高压浪涌抑制电路 | |
CN112993957B (zh) | 一种抑制大容量电容上电浪涌电流的电路及方法 | |
CN108879591B (zh) | 大电流供电保护电路 | |
CN107947557B (zh) | 一种抗过压、欠压浪涌的软启动电路 | |
CN114899810A (zh) | 一种开机启动浪涌抑制保护方法 | |
CN114336561A (zh) | 一种直流浪涌电压抑制电路 | |
CN116111994B (zh) | 容性负载缓慢上电电路、电子设备及控制方法 | |
CN108963999B (zh) | 一种浪涌电流抑制器 | |
CN217545586U (zh) | 一种开机启动浪涌抑制保护电路 | |
CN108711918B (zh) | 一种开关充电电路 | |
CN217721023U (zh) | 直流供电保护电路 | |
CN108711842A (zh) | 放电装置 | |
CN112713762A (zh) | 一种供电电路 | |
CN114006426A (zh) | 一种大容性负载预充电路及其工作方法 | |
CN113890131A (zh) | 低成本电池充电接口防水保护方法 | |
CN207166838U (zh) | 一种背光恒流驱动电路 | |
CN208767783U (zh) | 放电装置 | |
CN221042320U (zh) | 电流浪涌抑制电路以及供电系统 | |
CN215956266U (zh) | 一种具有限流功能的直流电源缓启动电路 | |
CN114928151B (zh) | 具有电池充电控制功能的电源管理电路 | |
CN210468793U (zh) | 一种高压长延时浪涌抑制器 | |
CN217642711U (zh) | 一种基于mosfet的输入浪涌电压和启动电流抑制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |