CN116090379A - 一种激励文件的生成方法及系统 - Google Patents

一种激励文件的生成方法及系统 Download PDF

Info

Publication number
CN116090379A
CN116090379A CN202310150099.2A CN202310150099A CN116090379A CN 116090379 A CN116090379 A CN 116090379A CN 202310150099 A CN202310150099 A CN 202310150099A CN 116090379 A CN116090379 A CN 116090379A
Authority
CN
China
Prior art keywords
excitation
verified
file
signal
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310150099.2A
Other languages
English (en)
Inventor
毕京晓
李杨
赵方亮
杜金凤
王常慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Gowin Semiconductor Technology Co ltd
Original Assignee
Shandong Gowin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Gowin Semiconductor Technology Co ltd filed Critical Shandong Gowin Semiconductor Technology Co ltd
Priority to CN202310150099.2A priority Critical patent/CN116090379A/zh
Publication of CN116090379A publication Critical patent/CN116090379A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/10—File systems; File servers
    • G06F16/16—File or folder operations, e.g. details of user interfaces specifically adapted to file systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Human Computer Interaction (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种激励文件的生成方法及系统，根据待验证设计文件及与待验证设计文件的硬件描述语言对应的原语库获取待验证设计文件的设计属性信息；根据获得的设计属性信息获取用于验证待验证设计文件的激励文件的基础架构；获取与基础架构中输入激励部分确定的目标信号种类对应的激励信号信息，并执行以下调整操作：将获得的激励信号信息作为输入激励部分的内容，得到经过处理的基础架构，对其进行仿真并输出仿真结果，获取根据仿真结果调整的激励信号信息，根据调整获得的激励信号信息继续执行调整操作，直到仿真结果符合预设要求，将经过处理的基础架构作为激励文件。本公开实施例能够自动生成激励文件，降低操作难度，减少花费时间，提高生成效率。

Description

一种激励文件的生成方法及系统
技术领域
本文涉及集成电路测试技术，尤指一种激励文件的生成方法及系统。
背景技术
激励文件用于产生模拟激励，在应用FPGA进行数字系统设计时，通过将有效并切合实际的激励文件产生的模拟激励加入到数字系统设计中观察其响应，并将输出响应与期望值相比较能够对数字系统设计进行功能与时序的有效验证。
目前的激励文件主要通过用户根据设计手动编写其基本架构，随后根据观察结果不断修改各模块，得到最终的激励文件。
这种激励文件的生成方法完全依靠人工方式进行，生成难度较大，且花费时间较多，激励文件的生成效率十分低下。
发明内容
本申请提供了一种激励文件的生成方法及系统，能够自动生成激励文件，降低操作难度，减少了花费时间，提高激励文件的生成效率。
本申请提供了一种激励文件的生成方法，包括：
根据待验证设计文件及与所述待验证设计文件的硬件描述语言对应的原语库获取所述待验证设计文件的设计属性信息；
根据获得的所述设计属性信息获取用于验证所述待验证设计文件的激励文件的基础架构；
获取与所述基础架构中输入激励部分确定的目标信号种类对应的激励信号信息，并执行以下调整操作：将获得的激励信号信息作为所述基础架构中输入激励部分的内容，得到经过处理的基础架构，对所述经过处理的基础架构进行仿真并输出仿真结果，获取根据所述仿真结果调整的激励信号信息，根据调整获得的激励信号信息继续执行所述调整操作，直到输出的所述仿真结果符合预设要求，将所述经过处理的基础架构作为所述用于验证所述待验证设计文件的激励文件。
另一方面，本申请提供了一种激励文件的生成系统，包括：分析模块、架构模块和处理模块；
所述分析模块，用于根据待验证设计文件及与所述待验证设计文件的硬件描述语言对应的原语库获取所述待验证设计文件的设计属性信息；
所述架构模块，用于根据获得的所述设计属性信息获取用于验证所述待验证设计文件的激励文件的基础架构；
所述处理模块，用于取与所述基础架构中输入激励部分确定的目标信号种类对应的激励信号信息，并执行以下调整操作：将获得的激励信号信息作为所述基础架构中输入激励部分的内容，得到经过处理的基础架构，对所述经过处理的基础架构进行仿真并输出仿真结果，获取根据所述仿真结果调整的激励信号信息，根据调整获得的激励信号信息继续执行所述调整操作，直到输出的所述仿真结果符合预设要求，将所述经过处理的基础架构作为所述用于验证所述待验证设计文件的激励文件。
与相关技术相比，本申请包括自动生成激励文件的基础架构，并通过获取不断调整的激励信号信息调整基础架构中输入激励部分的内容，最终生成用于验证所述待验证设计文件的激励文件，从而实现了激励文件的自动生成，降低了激励文件的生成难度，减少了激励文件的生成时间，极大程度地提高了激励文件的生成效率。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本申请实施例提供的一种激励文件的生成方法的流程示意图；
图2为本申请实施例提供的另一种激励文件的生成方法的流程示意图；
图3为本申请实施例提供的一种激励文件的生成系统；
图4为本申请实施例提供的一种可生成多语言激励文件的可视化系统；
图5为本申请实施例提供的一种可视化励文件的生成方法的流程示意图。
具体实施方式
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。
本申请实施例提供了一种激励文件的生成方法，如图1所示，包括：
步骤101、根据待验证设计文件及与所述待验证设计文件的硬件描述语言对应的原语库获取所述待验证设计文件的设计属性信息；
步骤102、根据获得的所述设计属性信息获取用于验证所述待验证设计文件的激励文件的基础架构；
步骤103、获取与所述基础架构中输入激励部分确定的目标信号种类对应的激励信号信息，并执行以下调整操作：将获得的激励信号信息作为所述基础架构中输入激励部分的内容，得到经过处理的基础架构，对所述经过处理的基础架构进行仿真并输出仿真结果，获取根据所述仿真结果调整的激励信号信息，根据调整获得的激励信号信息继续执行所述调整操作，直到输出的所述仿真结果符合预设要求，将所述经过处理的基础架构作为所述用于验证所述待验证设计文件的激励文件。
示例性的，对所述经过处理的基础架构进行仿真并输出仿真结果具体可以是波形，通过观察拖动波形，就可以获得根据仿真结果调整的激励信号信息，从而实现时序调整、优化激励。
在FPGA的开发过程中，设计的规模及复杂性逐渐提高，数字化设计验证也是一个艰巨且非常重的环节。对于一些大型或者百万门级的设计，通常有一套专门的验证工具，而对于小的设计，利用激励文件进行仿真的方法是更有效的测试模式。但现有技术中以人工方式进行编写，对于VHDL和Verilog不同硬件描述语言，编写者需了解各硬件描述语言激励文件的编写方式及整体架构，再具体分析设计，使用硬件描述语言对激励文件架构中各模块进行编写，首先声明仿真的单位和精度，定义模块名，进行信号声明，然后使用initial或always语句产生激励波形，并例化设计模块，最后完成相应硬件描述语言的激励文件，因此用户不仅需要学习不同硬件描述语言的激励文件编写方式，对相应人员的要求较高，编写人员还需例化设计中各模块并给出合适的激励，而一个合适的激励需要根据结果对比不断进行手动修改，如果被测模块较多，需花费较多的时间，工作量比较繁重。这影响了用户快速验证设计中的算法和逻辑，降低了用户验证设计的效率。
本申请实施例提供的激励文件的生成方法，自动生成激励文件的基础架构，并通过获取不断调整的激励信号信息调整基础架构中输入激励部分的内容，最终生成用于验证所述待验证设计文件的激励文件，从而实现了激励文件的自动生成，降低了激励文件的生成难度，减少了激励文件的生成时间，极大程度地提高了激励文件的生成效率。
在一种示例性实例中，所述设计属性信息包括：所述待验证设计文件的输入输出端口、所述待验证设计文件所要实现的功能和所述待验证设计文件对应原语的实现逻辑。
在一种示例性实例中，所述基础架构包括：时间尺度部分、信号声明部分、模块例化部分、输入激励部分、输出波形部分、停止仿真部分。
在一种示例性实例中，所述根据获得的所述设计属性信息获取用于验证所述待验证设计文件的激励文件的基础架构，包括：
首先，根据获得的所述待验证设计文件的输入输出端口确定所述待验证设计文件中所涉及的信号种类，得到所述信号声明部分；
其次，从所述原语库中获取与所述待验证设计文件的对应原语，并将与所述待验证设计文件对应的每个原语作为一个模块，并根据获得的所述待验证设计文件的输入输出端口、所述待验证设计文件所要实现的功能和所述待验证设计文件对应原语的实现逻辑对与所述待验证设计文件对应的所有原语进行构建，并获取构建形成的结构的顶层模块，对获得的所述顶层模块进行模块例化，得到所述模块例化部分；
接下来，根据获得的所述输入输出端口确定所述待验证设计文件中所涉及的信号种类，根据所述待验证设计文件的功能和所述待验证设计文件对应原语的实现逻辑的原则，采用聚类分析方法从所述待验证设计文件所涉及的信号种类中确定所述激励文件用于验证所述待验证设计文件的激励信号，得到所述输入激励部分；
最后，根据默认配置信息得到所述时间尺度部分、所述输出波形部分和所述停止仿真部分。
在一种示例性实例中，与所述目标信号种类对应的激励信号信息包括：与所述目标信号种类对应的激励信号的输出时间、与所述目标信号种类对应的激励信号的输出周期、与所述目标信号种类对应的激励信号的赋值。
在一种示例性实例中，当所述目标信号种类包括两种或两种以上，与所述目标信号种类对应的激励信号信息还包括：与所述目标信号种类对应的激励信号的输出方式，其中，所述输出方式包括：串行输出或并行输出。
在一种示例性实例中，所述目标信号种类包括以下至少一种：时钟信号(CLK)、控制信号和数据信号，其中，所述控制信号包括：复位信号、使能信号、控制写信号、控制读信号。
示例性的，和复位信号同等的还有置位信号、清零信号，这些都叫控制信号。数据信号，比如一个设计中有显示查找表(Look-Up-Table，LUT)原语，它的输入端口I0\I1\I2都可以做数据信号。
在一种示例性实例中，所述待验证设计文件的硬件描述语言包括：硬件描述语言Verilog或超高速集成电路硬件描述语言VHDL。
在一种示例性实例中，所述根据所述待验证设计文件的功能和所述待验证设计文件对应原语的实现逻辑的原则，采用聚类分析方法从所述待验证设计文件所涉及的信号种类中确定所述激励文件用于验证所述待验证设计文件的激励信号，包括：
首先，通过对所述待验证设计文件所涉及的信号种类进行组合以获取N种验证情况；
其次，从获得的N中验证情况中任意选择K个验证情况作为初始聚类的中心；
然后，依次获取每个待聚类的的验证情况，每当获取到一个待聚类的验证情况，对其进行聚类操作，直到不再存在待聚类的验证情况；其中，所述聚类操作包括：获取该验证情况到每个聚类的中心的距离，并将该验证情况归类到与之距离最小的聚类中；
接下来，根据聚类操作将所有由激励信号组合验证的所有验证情况进行分类；
再接下来，对每类验证情况进行如下操作：从每类验证情况中选择一种验证情况，根据所选择的验证情况确定对应的激励信号组合；
最后，遍历验证确定的所有激励信号组合，最终确定验证结果符合预设期望的激励信号组合作为所述激励文件用于验证所述待验证设计文件的激励信号。
示例性的，通过运算可将所有验证情况分类，如分为5类。再从每类中选出一种验证情况，即共选出5种验证情况，再遍历该5种验证情况所采用的激励信号组合来验证设计，最终从这5种激励信号组合中确定某一组最优激励信号作为该激励文件的激励信号。
本发明实施例还提出了一种可生成多语言激励文件的可视化方法。该方法可以针对不同硬件描述语言，形成基本的激励文件结构，并借助统一建模语言(Unified ModelingLanguage，UML)的广泛性和灵活性，通过自动分析设计，进行系统建模，形成基本的激励文件结构并例化设计模块，一键生成激励文件，而由于代码中定义的常量需要频繁的修改，为了方便修改，实现可视化，通过观察拖动波形，助可视化界面可操作所有激励点，调整时序、优化激励，断修改激励文件，最终生成针对该语言的最优激励文件。该方法的流程示意图如图2所示，包括：
步骤201、输入待验证设计文件及对应的原语库；
步骤202、对待验证设计文件进行分析；
步骤203、生成激励文件的基础架构；
步骤204、修改激励文件；
步骤205、查看波形；
步骤206、通过波形判断是否生成最优激励文件，如果确定生成最优激励文件，执行步骤207，如果确定未生成最优激励文件，执行步骤204；
步骤207、导出生成的激励文件。
该方法通过可视化方式，可直观操作生成最优激励文件，降低使用门槛、节约时间，有助于协助用户快速了解电路设计中的算法和逻辑，提高用户验证设计的效率。
本发明实施例还提出了一种激励文件的生成系统，如图3所示，包括：分析模块31、架构模块32和处理模块33；
所述分析模块31，用于根据待验证设计文件及与所述待验证设计文件的硬件描述语言对应的原语库获取所述待验证设计文件的设计属性信息；
所述架构模块32，用于根据获得的所述设计属性信息获取用于验证所述待验证设计文件的激励文件的基础架构；
所述处理模块33，用于取与所述基础架构中输入激励部分确定的目标信号种类对应的激励信号信息，并执行以下调整操作：将获得的激励信号信息作为所述基础架构中输入激励部分的内容，得到经过处理的基础架构，对所述经过处理的基础架构进行仿真并输出仿真结果，获取根据所述仿真结果调整的激励信号信息，根据调整获得的激励信号信息继续执行所述调整操作，直到输出的所述仿真结果符合预设要求，将所述经过处理的基础架构作为所述用于验证所述待验证设计文件的激励文件。
在一种示例性实例中，所述系统通过UML建模技术实现可视化。
在一种示例性实例中，所述设计属性信息包括：所述待验证设计文件的输入输出端口、所述待验证设计文件所要实现的功能和所述待验证设计文件对应原语的实现逻辑。
在一种示例性实例中，所述基础架构包括：时间尺度部分、信号声明部分、模块例化部分、输入激励部分、输出波形部分、停止仿真部分。
在一种示例性实例中，所述架构模块32具体用于：
根据获得的所述待验证设计文件的输入输出端口确定所述待验证设计文件中所涉及的信号种类，得到所述信号声明部分；
从所述原语库中获取与所述待验证设计文件的对应原语，并将与所述待验证设计文件对应的每个原语作为一个模块，并根据获得的所述待验证设计文件的输入输出端口、所述待验证设计文件所要实现的功能和所述待验证设计文件对应原语的实现逻辑对与所述待验证设计文件对应的所有原语进行构建，并获取构建形成的结构的顶层模块，对获得的所述顶层模块进行模块例化，得到所述模块例化部分；
根据获得的所述输入输出端口确定所述待验证设计文件中所涉及的信号种类，根据所述待验证设计文件的功能和所述待验证设计文件对应原语的实现逻辑，采用聚类分析方法从所述待验证设计文件所涉及的信号种类中确定所述激励文件用于验证所述待验证设计文件的激励信号，得到所述输入激励部分；
根据默认配置信息得到所述时间尺度部分、所述输出波形部分和所述停止仿真部分。
在一种示例性实例中，与所述目标信号种类对应的激励信号信息包括：与所述目标信号种类对应的激励信号的输出时间、与所述目标信号种类对应的激励信号的输出周期、与所述目标信号种类对应的激励信号的赋值。
在一种示例性实例中，所述目标信号种类包括两种或两种以上，与所述目标信号种类对应的激励信号信息还包括：与所述目标信号种类对应的激励信号的输出方式，其中，所述输出方式包括：串行输出或并行输出。
在一种示例性实例中，所述目标信号种类包括以下至少一种：时钟信号、控制信号和数据信号，其中，所述控制信号包括：复位信号、使能信号、控制写信号、控制读信号。
在一种示例性实例中，所述待验证设计文件的硬件描述语言包括：硬件描述语言Verilog或超高速集成电路硬件描述语言VHDL。
在一种示例性实例中，所述架构模块32具体用于：
通过对所述待验证设计文件所涉及的信号种类进行组合以获取N种验证情况；
从获得的N中验证情况中任意选择K个验证情况作为初始聚类的中心；
依次获取每个待聚类的的验证情况，每当获取到一个待聚类的验证情况，对其进行聚类操作，直到不再存在待聚类的验证情况；其中，所述聚类操作包括：获取该验证情况到每个聚类的中心的距离，并将该验证情况归类到与之距离最小的聚类中；
根据聚类操作将所有由激励信号组合验证的所有验证情况进行分类；；
对每类验证情况进行如下操作：从每类验证情况中选择一种验证情况，根据所选择的验证情况确定对应的激励信号组合；
遍历验证确定的所有激励信号组合，最终确定验证结果符合预设期望的激励信号组合作为所述激励文件用于验证所述待验证设计文件的激励信号。
本申请实施例提供的激励文件的生成系统，自动生成激励文件的基础架构，并通过获取不断调整的激励信号信息调整基础架构中输入激励部分的内容，最终生成用于验证所述待验证设计文件的激励文件，从而实现了激励文件的自动生成，降低了激励文件的生成难度，减少了激励文件的生成时间，极大程度地提高了激励文件的生成效率。
本申请实施例还提供了提出的一种可生成多语言激励文件的可视化系统，如图4所示，包括输入模块41、可视化模块42、架构模块43和激励模块44。
其中，输入模块41，用于接收待验证设计文件及与所述待验证设计文件的硬件描述语言对应的原语库；其中，待验证设计文件包括：verilog硬件描述语言的待验证设计文件和VHDL硬件描述语言的待验证设计文件，与所述待验证设计文件的硬件描述语言对应的原语库包括：verilog原语库和VHDL原语库。
可视化模块43，包括分析设计按钮、一键生成按钮、修改输入激励按钮和生成激励文件按钮，可视化模块的实现是借助面向对象技术对系统生成激励文件的各功能进行分解、分析。UML建模技术在实际操作过程中主要通过面向对象图的方式完成系统的描述，进行系统建模，搭建可视化界面，充分表达系统内部的动态及静态信息，直观地进行各操作步骤。
架构模块，架构模块是一个在可视化界面下形成激励文件的整体架构的过程。通过搭建可视化界面，根据设计的各部分分析结果，按照步骤生成信号声明、模块例化、输入激励等部分。其中输入激励是通过聚类分析方法分析空间内覆盖特定功能模式的测试向量，即确定激励信号的种类。
激励模块，激励模块是在初步生成激励文件后，在可视化界面下按照步骤调整激励信号的动作时间，并通过宏文件调出波形，根据波形调整激励和时序，优化完善激励语句，最终生成激励文件。
示例性的，写激励文件是为了验证设计是否正确，具体就是在输入端给一个激励，通过波形来判断。但是因为对不同的设计电路，使用统一的激励去验证，验证效率不高。所以就需要找到合适的激励点去遍历所有的逻辑/功能。但有些设计可能需要进行数据传输或者算术运算，那所对应需要验证的验证空间较大，如若采用遍历方法会花费较多时间，并且在一定空间内不能完全覆盖，所以基于设计电路的功能逻辑采用聚类分析来确定激励信号。
相应的，该系统对应的流程示意图如图5所示，包括：
首先，向可生成多语言激励文件的可视化系统的输入模块中输入待验证设计文件及与所述待验证设计文件的硬件描述语言对应的原语库；
然后，通过点击可视化模块中的分析设计按钮自动识别待验证设计文件的硬件描述语言并识别待验证设计文件的输入输出端口、所述待验证设计文件所要实现的功能和所述待验证设计文件对应原语的实现逻辑；
再然后通过点击可视化模块一键生成按钮产生包括号声明部分、模块例化部分、输入激励部分的激励文件的基础架构；
接下来点击修改输入激励的按钮，弹出激励信号调整对话框，对话框中包含能够选择的激励信号，所选择的激励信号的输出时间、周期、赋值，所选择的激励信号的调整顺序(对应上述实施例中的输出方法)，调整顺序包括串行和并行，能够选择的激励信号包括：时钟激励信号(CLK)、复位激励信号(SET)、使能激励信号(CE)等。
最后点击生成激励文件按钮，生成最终的激励文件。
本申请实施例提供的激励文件的生成方法，针对手动编写激励文件的弊端，以可视化方式自动分析设计，能够直观、便捷操作，观察拖动波形，优化激励点，实现了激励文件的快速生成，提高了设计的验证效率，解决了用户手动编写困难，耗时耗力的问题，有效地提高了用户验证设计的效率。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (10)

1.一种激励文件的生成方法，其特征在于，包括：
根据待验证设计文件及与所述待验证设计文件的硬件描述语言对应的原语库获取所述待验证设计文件的设计属性信息；
根据获得的所述设计属性信息获取用于验证所述待验证设计文件的激励文件的基础架构；
获取与所述基础架构中输入激励部分确定的目标信号种类对应的激励信号信息，并执行以下调整操作：将获得的激励信号信息作为所述基础架构中输入激励部分的内容，得到经过处理的基础架构，对所述经过处理的基础架构进行仿真并输出仿真结果，获取根据所述仿真结果调整的激励信号信息，根据调整获得的激励信号信息继续执行所述调整操作，直到输出的所述仿真结果符合预设要求，将所述经过处理的基础架构作为所述用于验证所述待验证设计文件的激励文件。
2.根据权利要求1所述的方法，其特征在于，所述设计属性信息包括：所述待验证设计文件的输入输出端口、所述待验证设计文件所要实现的功能和所述待验证设计文件对应原语的实现逻辑；
所述基础架构包括：时间尺度部分、信号声明部分、模块例化部分、输入激励部分、输出波形部分、停止仿真部分。
3.根据权利要求2所述的方法，其特征在于，所述根据获得的所述设计属性信息获取用于验证所述待验证设计文件的激励文件的基础架构，包括：
根据获得的所述待验证设计文件的输入输出端口确定所述待验证设计文件中所涉及的信号种类，得到所述信号声明部分；
从所述原语库中获取与所述待验证设计文件的对应原语，并将与所述待验证设计文件对应的每个原语作为一个模块，并根据获得的所述待验证设计文件的输入输出端口、所述待验证设计文件所要实现的功能和所述待验证设计文件对应原语的实现逻辑对与所述待验证设计文件对应的所有原语进行构建，并获取构建形成的结构的顶层模块，对获得的所述顶层模块进行模块例化，得到所述模块例化部分；
根据获得的所述输入输出端口确定所述待验证设计文件中所涉及的信号种类，根据所述待验证设计文件的功能和所述待验证设计文件对应原语的实现逻辑，采用聚类分析方法从所述待验证设计文件所涉及的信号种类中确定所述激励文件用于验证所述待验证设计文件的激励信号，得到所述输入激励部分；
根据默认配置信息得到所述时间尺度部分、所述输出波形部分和所述停止仿真部分。
4.根据权利要求1所述的方法，其特征在于，与所述目标信号种类对应的激励信号信息包括：与所述目标信号种类对应的激励信号的输出时间、与所述目标信号种类对应的激励信号的输出周期、与所述目标信号种类对应的激励信号的赋值。
5.根据权利要求4所述的方法，其特征在于，当所述目标信号种类包括两种或两种以上，与所述目标信号种类对应的激励信号信息还包括：与所述目标信号种类对应的激励信号的输出方式，其中，所述输出方式包括：串行输出或并行输出。
6.根据权利要求1或4或5所述的方法，其特征在于，所述目标信号种类包括以下至少一种：时钟信号、控制信号和数据信号，其中，所述控制信号包括：复位信号、使能信号、控制写信号、控制读信号。
7.根据权利要求1所述的方法，其特征在于，所述待验证设计文件的硬件描述语言包括：硬件描述语言Verilog或超高速集成电路硬件描述语言VHDL。
8.根据权利要求3所述的方法，其特征在于，所述根据所述待验证设计文件的功能和所述待验证设计文件对应原语的实现逻辑的原则，采用聚类分析方法从所述待验证设计文件所涉及的信号种类中确定所述激励文件用于验证所述待验证设计文件的激励信号，包括：
通过对所述待验证设计文件所涉及的信号种类进行组合以获取N种验证情况；
从获得的N中验证情况中任意选择K个验证情况作为初始聚类的中心；
依次获取每个待聚类的的验证情况，每当获取到一个待聚类的验证情况，对其进行聚类操作，直到不再存在待聚类的验证情况；其中，所述聚类操作包括：获取该验证情况到每个聚类的中心的距离，并将该验证情况归类到与之距离最小的聚类中；
根据聚类操作将所有由激励信号组合验证的所有验证情况进行分类；
对每类验证情况进行如下操作：从每类验证情况中选择一种验证情况，根据所选择的验证情况确定对应的激励信号组合；
遍历验证确定的所有激励信号组合，最终确定验证结果符合预设期望的激励信号组合作为所述激励文件用于验证所述待验证设计文件的激励信号。
9.一种激励文件的生成系统，其特征在于，包括：分析模块、架构模块和处理模块；
所述分析模块，用于根据待验证设计文件及与所述待验证设计文件的硬件描述语言对应的原语库获取所述待验证设计文件的设计属性信息；
所述架构模块，用于根据获得的所述设计属性信息获取用于验证所述待验证设计文件的激励文件的基础架构；
所述处理模块，用于获取与所述基础架构中输入激励部分确定的目标信号种类对应的激励信号信息，并执行以下调整操作：将获得的激励信号信息作为所述基础架构中输入激励部分的内容，得到经过处理的基础架构，对所述经过处理的基础架构进行仿真并输出仿真结果，获取根据所述仿真结果调整的激励信号信息，根据调整获得的激励信号信息继续执行所述调整操作，直到输出的所述仿真结果符合预设要求，将所述经过处理的基础架构作为所述用于验证所述待验证设计文件的激励文件。
10.根据权利要求9所述的系统，其特征在于，所述系统通过统一建模语言UML建模技术实现可视化。
CN202310150099.2A 2023-02-21 2023-02-21 一种激励文件的生成方法及系统 Pending CN116090379A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310150099.2A CN116090379A (zh) 2023-02-21 2023-02-21 一种激励文件的生成方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310150099.2A CN116090379A (zh) 2023-02-21 2023-02-21 一种激励文件的生成方法及系统

Publications (1)

Publication Number Publication Date
CN116090379A true CN116090379A (zh) 2023-05-09

Family

ID=86202482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310150099.2A Pending CN116090379A (zh) 2023-02-21 2023-02-21 一种激励文件的生成方法及系统

Country Status (1)

Country Link
CN (1) CN116090379A (zh)

Similar Documents

Publication Publication Date Title
US11681925B2 (en) Techniques for creating, analyzing, and modifying neural networks
US11341034B2 (en) Analysis of verification parameters for training reduction
US10699049B2 (en) System design using accurate performance models
US9390374B2 (en) Adaptive testing for answers in a question and answer system
US11640539B2 (en) Techniques for visualizing the operation of neural networks using samples of training data
US8234102B2 (en) Development of assertions for integrated circuit design simulation
US8271252B2 (en) Automatic verification of device models
US11615321B2 (en) Techniques for modifying the operation of neural networks
US10915302B2 (en) Identification and visualization of associations among code generated from a model and sources that affect code generation
US20210012209A1 (en) Techniques for modifying neural network definitions
Zhou et al. Divide, conquer, and combine: a new inference strategy for probabilistic programs with stochastic support
CN108681505B (zh) 一种基于决策树的测试用例排序方法和装置
US10146530B1 (en) Simulating and evaluating code branch merge
CN117076316A (zh) 车载应用测试方法、系统、电子设备及存储介质
US20120290282A1 (en) Reachability analysis by logical circuit simulation for providing output sets containing symbolic values
US10839132B2 (en) Automatic cover point generation based on register transfer level analysis
US9871649B2 (en) Real time subsample time resolution signal alignment in time domain
CN117235527A (zh) 端到端容器化的大数据模型构建方法、装置、设备及介质
CN115345600B (zh) 一种rpa流程的生成方法和装置
CN116090379A (zh) 一种激励文件的生成方法及系统
US8954307B1 (en) Chained programming language preprocessors for circuit simulation
US8954310B2 (en) Automatic designation of equivalent variable values
US7277840B2 (en) Method for detecting bus contention from RTL description
US8055483B1 (en) System and method for performing hybrid expression evaluation
CN110796262B (zh) 机器学习模型的测试数据优化方法、装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination