CN116070565A - 一种模拟多核处理器的方法及装置、电子设备和存储介质 - Google Patents

一种模拟多核处理器的方法及装置、电子设备和存储介质 Download PDF

Info

Publication number
CN116070565A
CN116070565A CN202310181477.3A CN202310181477A CN116070565A CN 116070565 A CN116070565 A CN 116070565A CN 202310181477 A CN202310181477 A CN 202310181477A CN 116070565 A CN116070565 A CN 116070565A
Authority
CN
China
Prior art keywords
instruction
time node
executed
virtual
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310181477.3A
Other languages
English (en)
Other versions
CN116070565B (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Moore Threads Technology Co Ltd
Original Assignee
Moore Threads Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Moore Threads Technology Co Ltd filed Critical Moore Threads Technology Co Ltd
Priority to CN202310181477.3A priority Critical patent/CN116070565B/zh
Publication of CN116070565A publication Critical patent/CN116070565A/zh
Application granted granted Critical
Publication of CN116070565B publication Critical patent/CN116070565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本公开涉及计算机技术领域，尤其涉及一种模拟多核处理器的方法及装置、电子设备和存储介质，所述方法包括：确定本虚拟核的待执行指令是否属于交互指令；所述交互指令为在被执行时，所述本虚拟核需与本虚拟核外部进行交互的指令；在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令；在所述待执行指令属于交互指令的情况下，确定本虚拟核的工作模式为串行执行模式；在本虚拟核的对外时间节点与总控时间节点一致的情况下，执行所述待执行指令，并在执行完成后，更新本虚拟核的对外时间节点，所述总控时间节点用于控制所述虚拟处理器的总体任务执行进度。本公开实施例可提高指令执行速度，提高多核处理器的模拟速度。

Description

一种模拟多核处理器的方法及装置、电子设备和存储介质
技术领域
本公开涉及计算机技术领域，尤其涉及一种模拟多核处理器的方法及装置、虚拟处理器、电子设备和存储介质。
背景技术
在现代处理器的流片前验证(Pre-silicon)阶段，往往需要根据处理器架构进行建模，例如搭建能够模拟片上系统（System on Chip，Soc）的虚拟平台，以便让软件栈的开发工作可以更早地展开，验证芯片的功能、性能、功耗是否满足设计目标，为流片做准备。
目前业界常用的芯片建模语言为纯C++或者SystemC。模拟过程是通过软件模拟硬件的行为，而相关技术中的模拟速度较慢，如何提高软件模拟硬件的模拟速度是亟待解决的问题。
发明内容
本公开提出了一种模拟多核处理器的技术方案。
根据本公开的一方面，提供了一种模拟多核处理器的方法，应用于虚拟处理器中的任一虚拟核，包括：确定本虚拟核的待执行指令是否属于交互指令；所述交互指令为在被执行时，所述本虚拟核需与本虚拟核外部进行交互的指令；在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令；在所述待执行指令属于交互指令的情况下，确定本虚拟核的工作模式为串行执行模式；在本虚拟核的对外时间节点与总控时间节点一致的情况下，执行所述待执行指令，并在执行完成后，更新本虚拟核的对外时间节点，所述总控时间节点用于控制所述虚拟处理器的总体任务执行进度。
在一种可能的实现方式中，以并行执行模式，执行所述待执行指令，包括：在当前模式为串行执行模式的情况下，更新本虚拟核的内部时间，并进入并行执行模式，所述内部时间，用于记录本虚拟核执行指令后未更新到对外时间节点的时长。
在一种可能的实现方式中，在以并行执行模式，执行所述待执行指令后，所述方法还包括：将当前的内部时间与执行所述待执行指令所花费的执行时间相加，得到更新后的内部时间；在所述更新后的内部时间达到时间阈值的情况下，将所述更新后的内部时间与当前的对外时间节点相加，得到更新后的对外时间节点，并清零所述内部时间。
在一种可能的实现方式中，所述确定本虚拟核的工作模式为串行执行模式，包括：将本虚拟核的对外时间节点更新为本虚拟核当前执行进度的实际时间节点；暂停执行所述待执行指令，以等待本虚拟核的对外时间节点与总控时间节点一致。
在一种可能的实现方式中，所述方法还包括：在本虚拟核启动后，将计数值设定为第一数值，所述第一数值大于等于计数阈值；在确定所述待执行指令属于交互指令的情况下，将所述计数值归0，按照串行执行模式，执行所述待执行指令；在确定所述待执行指令不属于交互指令，且所述计数值小于计数阈值的情况下，在计数值上加1，按照串行执行模式，执行所述待执行指令；所述在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令，包括：在确定所述待执行指令不属于交互指令，且所述计数值大于等于计数阈值的情况下，按照并行执行模式，执行所述待执行指令。
根据本公开的一方面，提供了一种模拟多核处理器的方法，应用于虚拟处理器中的控制核，包括：按照总控时间节点调度虚拟处理器中的虚拟核执行任务；确定各虚拟核的对外时间节点是否大于总控时间节点；在各虚拟核的对外时间节点大于总控时间节点的情况下，更新总控时间节点；在存在任一虚拟核的对外时间节点等于总控时间节点的情况下，暂停更新总控时间节点，以便对外时间节点等于总控时间节点的虚拟核，以串行执行模式执行属于交互指令的待执行指令，所述虚拟核在执行所述交互指令时会与本虚拟核外部进行交互，所述虚拟核在执行不属于交互指令的待执行指令时以并行执行模式执行。
在一种可能的实现方式中，所述方法还包括：在目标虚拟核被启动的情况下，创建所述目标虚拟核对应的计算机进程，并建立所述目标虚拟核与目标物理服务器核间的映射关系。
根据本公开的一方面，提供了一种虚拟处理器，包括控制核和多个虚拟核，其中：所述控制核，按照总控时间节点调度虚拟处理器中的虚拟核执行任务；确定各虚拟核的对外时间节点是否大于总控时间节点；在各虚拟核的对外时间节点大于总控时间节点的情况下，更新总控时间节点；在存在任一虚拟核的对外时间节点等于总控时间节点的情况下，暂停更新总控时间节点；所述多个虚拟核中的任一虚拟核，确定本虚拟核的待执行指令是否属于交互指令；所述交互指令为在被执行时，所述本虚拟核需与本虚拟核外部进行交互的指令；在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令；在所述待执行指令属于交互指令的情况下，确定本虚拟核的工作模式为串行执行模式；在本虚拟核的对外时间节点与总控时间节点一致的情况下，执行所述待执行指令，并在执行完成后，更新本虚拟核的对外时间节点，所述总控时间用于控制所述虚拟处理器的总体任务执行进度。
根据本公开的一方面，提供了一种模拟多核处理器的装置，应用于虚拟处理器中的任一虚拟核，包括：交互指令确定单元，用于确定本虚拟核的待执行指令是否属于交互指令；所述交互指令为在被执行时，所述本虚拟核需与本虚拟核外部进行交互的指令；并行执行单元，用于在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令；串行确定单元，用于在所述待执行指令属于交互指令的情况下，确定本虚拟核的工作模式为串行执行模式；串行执行单元，用于在本虚拟核的对外时间节点与总控时间节点一致的情况下，执行所述待执行指令，并在执行完成后，更新本虚拟核的对外时间节点，所述总控时间节点用于控制所述虚拟处理器的总体任务执行进度。
在一种可能的实现方式中，所述并行执行单元，用于在当前模式为串行执行模式的情况下，更新本虚拟核的内部时间，并进入并行执行模式，所述内部时间，用于记录本虚拟核执行指令后未更新到对外时间节点的时长。
在一种可能的实现方式中，所述装置还包括：内部时间更新单元，用于将当前的内部时间与执行所述待执行指令所花费的执行时间相加，得到更新后的内部时间；对外时间节点更新单元，用于在所述更新后的内部时间达到时间阈值的情况下，将所述更新后的内部时间与当前的对外时间节点相加，得到更新后的对外时间节点，并清零所述内部时间。
在一种可能的实现方式中，所述串行确定单元，用于将本虚拟核的对外时间节点更新为本虚拟核当前执行进度的实际时间节点；暂停执行所述待执行指令，以等待本虚拟核的对外时间节点与总控时间节点一致。
在一种可能的实现方式中，所述装置还包括：初始计数单元，用于在本虚拟核启动后，将计数值设定为第一数值，所述第一数值大于等于计数阈值；归零单元，用于在确定所述待执行指令属于交互指令的情况下，将所述计数值归0，按照串行执行模式，执行所述待执行指令；指令执行单元，用于在确定所述待执行指令不属于交互指令，且所述计数值小于计数阈值的情况下，在计数值上加1，按照串行执行模式，执行所述待执行指令；所述并行执行单元，用于在确定所述待执行指令不属于交互指令，且所述计数值大于等于计数阈值的情况下，按照并行执行模式，执行所述待执行指令。
根据本公开的一方面，提供了一种模拟多核处理器的装置，应用于虚拟处理器中的控制核，包括：调度单元，用于按照总控时间节点调度虚拟处理器中的虚拟核执行任务；时间确定单元，用于确定各虚拟核的对外时间节点是否大于总控时间节点；时间更新单元，用于在各虚拟核的对外时间节点大于总控时间节点的情况下，更新总控时间节点；暂停单元，用于在存在任一虚拟核的对外时间节点等于总控时间节点的情况下，暂停更新总控时间节点，以便对外时间节点等于总控时间节点的虚拟核，以串行执行模式执行属于交互指令的待执行指令，所述虚拟核在执行所述交互指令时会与本虚拟核外部进行交互，所述虚拟核在执行不属于交互指令的待执行指令时以并行执行模式执行。
在一种可能的实现方式中，所述装置还包括：创建单元，用于在目标虚拟核被启动的情况下，创建所述目标虚拟核对应的计算机进程，并建立所述目标虚拟核与目标物理服务器核间的映射关系。
根据本公开的一方面，提供了一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为调用所述存储器存储的指令，以执行上述方法。
根据本公开的一方面，提供了一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。
在本公开实施例中，通过确定本虚拟核的待执行指令是否属于交互指令，所述交互指令为在被执行时，所述本虚拟核需与本虚拟核外部进行交互的指令；在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令；在所述待执行指令属于交互指令的情况下，确定本虚拟核的工作模式为串行执行模式；在本虚拟核的对外时间节点与总控时间节点一致的情况下，执行所述待执行指令，并在执行完成后，更新本虚拟核的对外时间节点，所述总控时间节点用于控制所述虚拟处理器的总体任务执行进度。由此，虚拟处理器中的任一虚拟核，只需在本虚拟核需要与外界进行交互时，才进入串行模式，等待总控时间节点到来执行待执行指令（交互指令），而执行非交互指令的虚拟核不必停下来等待，可以通过并行执行模式，执行待执行指令，从而可以提高指令执行速度，提高多核处理器的模拟速度。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1示出根据本公开实施例提供的虚拟处理器的结构示意图。
图2示出根据本公开实施例的一种模拟多核处理器的方法的流程图。
图3示出根据本公开实施例的一种模拟多核处理器的方法的流程图。
图4示出根据本公开实施例的一种模拟多核处理器的方法的流程图。
图5示出本公开实施例中将本虚拟核的工作模式确定为并行执行模式的流程图。
图6示出本公开实施例中将本虚拟核的工作模式确定为串行执行模式的流程图。
图7示出根据本公开实施例的一种模拟多核处理器的方法的过程示意图。
图8示出本公开实施例的另一种模拟多核处理器的方法的流程图。
图9示出根据本公开实施例的一种模拟多核处理器的装置的框图。
图10示出根据本公开实施例的一种模拟多核处理器的装置的框图。
图11示出根据本公开实施例的一种电子设备的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
目前业界常用的芯片建模语言为纯C++或者System C。其中，System C以C++语言为基础，提供了可以模拟硬件寄存器传输级抽象模型(register-transfer level，RTL)执行的一系列库函数，以及用于管理和调度虚拟线程(SC_THREAD)的System C 内核(kernel)。如果是纯C++，也会需要一个用于管理和调度虚拟线程的控制函数，以下我们统称为控制核(Control Kernel)。
由于是用C++模拟芯片的行为，所以如何让模型的模拟速度更加高效是在建模阶段需要尤其重视的。
在相关技术中，控制核的调度策略是串行执行的，也就是利用一个物理服务器核来执行所有任务，模拟硬件RTL的并行执行。这样做的好处是，可以用集中管理的方式来调度所有虚拟线程的模拟时间更新，方便虚拟线程之间进行数据交互，但缺点也是显而易见的，不能充分利用多核服务器（比如x86服务器）的硬件资源，模拟速度比较慢。
正是由于虚拟平台的速度太慢，很多软件工程师更愿意在仿真平台上进行开发。仿真平台的劣势在于其依赖的硬件资源往往比较昂贵，不能进行大规模的部署，不能很好地支持多软件工程师同时进行开发。
因此，为了使用多线程对建模模型的仿真速度进行优化，本公开提供了一种虚拟处理器，图1示出根据本公开实施例提供的虚拟处理器的结构示意图，该虚拟处理器包括控制核和多个虚拟核，其中：所述控制核，按照总控时间节点调度虚拟处理器中的虚拟核执行任务；确定各虚拟核的对外时间节点是否大于总控时间节点；在各虚拟核的对外时间节点大于总控时间节点的情况下，更新总控时间节点；在存在任一虚拟核的对外时间节点等于总控时间节点的情况下，暂停更新总控时间节点；所述多个虚拟核中的任一虚拟核，确定本虚拟核的待执行指令是否属于交互指令；所述交互指令为在被执行时，所述本虚拟核需与本虚拟核外部进行交互的指令；在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令；在所述待执行指令属于交互指令的情况下，确定本虚拟核的工作模式为串行执行模式；在本虚拟核的对外时间节点与总控时间节点一致的情况下，执行所述待执行指令，并在执行完成后，更新本虚拟核的对外时间节点，所述总控时间用于控制所述虚拟处理器的总体任务执行进度。
这里的虚拟核为能够单独处理一串指令流的指令执行单元，其用于在Pre-silicon阶段模拟芯片中的物理核，能够像物理核一样去执行指令流。而控制核用于管理和调度虚拟线程的控制函数。对于控制核和虚拟核的具体执行流程，其具体实现方式可以参照本公开后文的方法实施例的描述，为了简洁，这里不做赘述。
这里的交互指令，例如可以是下载指令、存储指令、等待指令，而非交互指令例如可以是运算指令，非交互指令往往也是最耗CPU时间的任务。
如图1所示，在虚拟处理器中，包含了多个虚拟核，依次表示为虚拟核0、虚拟核1、……虚拟核N，其中，N为正整数。本发明将每个虚拟核分别映射到一个独立的物理服务器核上，由多个物理服务器核并行执行模拟多核处理器的流程，提高了模拟的速度。
每个虚拟核中有一个虚拟线程用于执行指令，该虚拟线程对应硬件行为上，可以认为是一级流水线（pipeline），在system C建模语言中，对应一个SC_THREAD函数，当这个虚拟线程执行一些不需要跟其他虚拟线程交互的指令时，可以设置这个虚拟线程暂时不与控制核进行时间节点的同步，而可以自行执行这些不需要跟其他虚拟线程交互的指令，此时虚拟核处于并行执行模式，因此可以提高指令执行速度，提高模拟的速度；当虚拟核执行一些需要跟其他虚拟线程交互的指令时，再与控制核进行时间节点的同步，此时虚拟核处于非并行状态，即串行执行模式。
如图1所示，在虚拟处理器中还可以包括：总线（Bus），存储模块（Mem）以及其它模块（other Modules）。其中，存储模块，例如可以是高速缓冲存储器（Cache）、双倍速率同步动态随机存储器（ddr）等等；而虚拟处理器中的非执行单元部分可归于图中的其它模块。这几个模块的逻辑一般比较多，对外交互也比较频繁，在建模时往往需要使用多个虚拟线程。其中，总线和存储模块是需要与虚拟核频繁交互的模块。
控制核是虚拟处理器中的总控模块，使用一个独立的物理服务器核来执行，总线、存储模块以及其它模块的虚拟线程也可在此物理服务器核上执行；可以认为，这些虚拟线程在一个物理服务器核上是串行执行的。启动某个虚拟核的虚拟线程的动作是在此物理服务器核上被串行执行的。
综上，模型在仿真过程中，总共需要使用N +1个物理服务器核来执行。
为便于理解，此处先对本公开设计的3个时间概念进行说明，这三个时间节点分别为：总控时间节点，对外时间节点，内部时间；其中：总控时间节点，表示当前控制核所控制的虚拟核的总体任务的执行进度，一个Soc建模模型可以只有一个统一的总控时间节点。从用户角度的物理时间来看，在同一自然时刻总控时间节点可以落后于虚拟核的对外时间节点，但不会早于虚拟核的对外时间节点。
对外时间节点和内部时间是每个虚拟核都有一个，并且都是在并行执行模式下才有意义的时间概念，在串行执行模式下，待处理指令都按总控时间节点来进行调度执行。
对外时间节点，为虚拟核对其它模块公布的本虚拟核执行指令的时间节点，该时间节点可能与当前执行指令的实际时间节点有偏差。对外时间节点，用于供总控时间节点来控制各虚拟核的交互指令的顺序执行，需要保证任意一个控制核的对外时间节点都大于等于总控时间节点。对外时间节点的初始值为这个虚拟核的虚拟线程被启动时的总控时间节点。
控制核会拿总控时间节点跟所有已经存在的虚拟核的对外时间节点进行比对，如果发现所有的对外时间节点都大于总控时间节点，那么控制核就会继续往下开始执行；如果发现有虚拟核的对外时间节点还是等于总控时间节点，那就要等待。
当虚拟核与控制核进行同步时，也就是此虚拟核的虚拟线程需要跟其他虚拟线程进行交互，此时这个虚拟核的虚拟线程必须先暂停，等待控制核的统一管理，等到总控时间节点执行到跟此对外时间节点一致时，此虚拟核的虚拟线程才能解除等待。并且，在再次开启并行执行模式之前，此虚拟核的虚拟线程的执行要交还给控制核来调度。
内部时间表示用于记录本虚拟核执行指令后未更新到对外时间节点的时长，即虚拟核有多少时间是还未更新到对外时间节点，为了控制核不至于等待虚拟核，需要及时更新对外时间节点，一般会设置一个时间阈值，当内部时间达到这个时间阈值时，就更新一次对外时间节点，并将内部时间清零。
每个虚拟核中对应一个虚拟线程，当这个虚拟核被启动之后，虚拟线程开始执行指令，执行过程中，需要根据指令的特征进行区别处理。
需要说明的是，为便于描述，待执行指令表示等待执行的下一条指令，对于后续需要执行的指令，此处将其描述为候选指令。
在本公开实施例中，控制核能够按照总控时间节点调度虚拟处理器中的虚拟核执行任务，而虚拟处理器中的任一虚拟核，只需在本虚拟核需要与外界进行交互时，才进入串行模式，等待总控时间节点到来执行待执行指令（交互指令），而执行非交互指令的虚拟核不必停下来等待，可以通过并行执行模式，执行待执行指令，从而可以提高指令执行速度，提高多核处理器的模拟速度。
下面通过本公开提供的模拟多核处理器的方法，来对虚拟服务器中的虚拟核和控制核的具体执行流程进行详细阐述。
图2示出根据本公开实施例的一种模拟多核处理器的方法的流程图，该方法应用于虚拟处理器中的控制核，如图2所示，所述方法包括：在步骤S11中，按照总控时间节点调度虚拟处理器中的虚拟核执行任务；在步骤S12中，确定各虚拟核的对外时间节点是否大于总控时间节点；在步骤S13中，在各虚拟核的对外时间节点大于总控时间节点的情况下，更新总控时间节点；在步骤S14中，在存在任一虚拟核的对外时间节点等于总控时间节点的情况下，暂停更新总控时间节点，以便对外时间节点等于总控时间节点的虚拟核，以串行执行模式执行属于交互指令的待执行指令，所述虚拟核在执行所述交互指令时会与本虚拟核外部进行交互，所述虚拟核在执行不属于交互指令的待执行指令时以并行执行模式执行。
如前所述，总控时间节点表示当前控制核所控制的虚拟核的总体任务的执行进度，总控时间节点中会包含启动各虚拟核的时间节点、虚拟处理器中的虚拟线程执行交互指令的时间节点等等。
虚拟核在执行交互指令时，需要在总控时间节点与本虚拟核的时间节点一致时执行，而当时间节点未到时，则虚拟核需要等待总控时间节点与本虚拟核的时间节点一致。而对于控制核而言，需要尽快地将时间更新到与最晚的对外时间节点一致，以便对外时间节点最晚的虚拟核能够执行交互指令。对于虚拟核一侧的执行流程，可参阅本公开提供的虚拟核一侧的具体实现方式，此次不做赘述。
在本公开实施例中，通过按照总控时间节点调度虚拟处理器中的虚拟核执行任务；确定各虚拟核的对外时间节点是否大于总控时间节点；在各虚拟核的对外时间节点大于总控时间节点的情况下，往前更新总控时间节点；在存在任一虚拟核的对外时间节点等于总控时间节点的情况下，暂停更新总控时间节点，以便对外时间节点等于总控时间节点的虚拟核，以串行执行模式执行属于交互指令的待执行指令，所述虚拟核在执行所述交互指令时会与本虚拟核外部进行交互，所述虚拟核在执行不属于交互指令的待执行指令时以并行执行模式执行。由此，虚拟处理器中的虚拟核，只需在本虚拟核需要与外界进行交互时，才进入串行模式，等待总控时间节点与本虚拟核的时间节点一致时执行待执行指令（交互指令），而执行非交互指令的虚拟核不必停下来等待，可以通过并行执行模式，执行待执行指令，从而可以提高指令执行速度，提高多核处理器的模拟速度。
在一种可能的实现方式中，所述方法还包括：在目标虚拟核被启动的情况下，创建所述目标虚拟核对应的计算机进程，并建立所述目标虚拟核与目标物理服务器核间的映射关系。
本公开实施例中，通过软件模拟整个硬件系统，可以认为每一个虚拟核是软件模拟硬件的行为，它去执行软件的代码的时候，会建立目标虚拟核与目标物理服务器核间的映射关系，把任务映射到一个物理的硬件服务器上，即运行在物理的硬件服务器上。而硬件服务器有多个物理核，例如有8核、10核，那么这里的创建一个计算机进程，相当于启动一个硬件服务器的物理核。
举例来说，在0ns时刻，虚拟核0被启动，此时创建一个虚拟核0的计算机进程，并建立虚拟核0与一个硬件服务器的映射关系。
一个虚拟核可以与一个物理核建立映射关系，这样，通过多个物理核的并行执行，实现了多个虚拟核的并行执行，充分发挥多核性能，提高了指令执行速度，提高了多核处理器的模拟速度。
图3示出根据本公开实施例的一种模拟多核处理器的方法的流程图，具体示出了控制核一侧的详细执行流程，控制核会调度系统中的所有线程，判断是否有虚拟核启动，在有虚拟核启动的情况下，会创建一个新的计算机进程作为虚拟核的虚拟线程，并映射到一个独立的硬件服务器的物理核上；控制核还会判断各虚拟核的对外时间节点是否大于总控时间节点，在各虚拟核的对外时间节点大于总控时间节点的情况下，往前更新总控时间节点；在存在任一虚拟核的对外时间节点等于总控时间节点的情况下，暂停更新总控时间节点，以便对外时间节点等于总控时间节点的虚拟核。
图4示出根据本公开实施例的一种模拟多核处理器的方法的流程图，该方法应用于虚拟处理器中的任一虚拟核，如图4所示，所述方法包括：在步骤S21中，确定本虚拟核的待执行指令是否属于交互指令；所述交互指令为在被执行时，所述本虚拟核需与本虚拟核外部进行交互的指令。
多核处理器中可以包括多个虚拟核，该方法的执行主体可以是多个虚拟核中的任意一个，也即多核处理器中的多个虚拟核均可以同时执行该方法。
对于一个虚拟核而言，其按照自己的时间节点依次执行各节点的指令，这些指令可能有需要与外界进行交互的指令，也可能有不需要与外界进行交互的指令。为了便于描述，这里将虚拟核执行时，需要与本虚拟核外部进行交互的指令简称为交互指令，将不需要与本虚拟核外部进行交互的指令简称为非交互指令。
一个指令是否属于交互指令，可以是提前预先设置的，那么根据该设置，即可确定待执行指令是否属于交互指令；或者，还可以根据指令中是否具备某些特定的需要与外界交互的语法，来确定待执行指令是否属于交互指令，本公开对确定待执行指令是否属于交互指令的具体实现方式不做限定。
在步骤S22中，在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令。
虚拟核在并行执行模式中，由于不需要与本虚拟核外部进行交互，因此，其可以自行执行，这样，多个虚拟核便可以各自并行地执行内部的指令，因此可以提高指令执行速度，提高模拟的速度。
在一种可能的实现方式中，步骤S22中的以并行执行模式，执行所述待执行指令，包括：在当前模式为串行执行模式的情况下，更新本虚拟核的内部时间，并进入并行执行模式，所述内部时间，用于记录本虚拟核执行指令的实际时间节点。
图5示出本公开实施例中将本虚拟核的工作模式确定为并行执行模式的流程图，该流程具体包括以下步骤。
步骤S221，根据执行模式标识，判断当前的执行模式。
串行执行模式和非串行执行模式可以通过预设的标志来进行标识，例如，通过标识0表示串行执行模式，通过标识1表示并行执行模式。
步骤S222，在当前模式为串行执行模式的情况下，更新本虚拟核的内部时间。
内部时间，用于记录本虚拟核执行指令的实际时间节点，实际时间节点用于指示本虚拟核当前实际的执行进度。
内部时间的具体的表现形式可以是实际时间节点（时刻），也可以是时长而并非实际时间节点本身。在一个示例中，内部时间可以是更新对外时间节点后，进一步执行的指令所花费的时长，具体可以是本虚拟核执行指令的实际时间节点与对外时间节点的差值。对于内部时间的具体实现方式，可以根据实际应用场景灵活选择，本公开实施例对此不做具体限定，只要能够达到记录实际时间节点这一目的的任何表现形式均可。
步骤S223，在当前的执行模式为并行执行模式的情况下，维持执行模式标识为并行执行模式的标识，然后结束。
接上例，在通过标识1表示并行执行模式的情况下，可以将标识置1。
在当前模式为并行执行模式的情况下，则直接结束。
在步骤S23中，在所述待执行指令属于交互指令的情况下，确定本虚拟核的工作模式为串行执行模式。
虚拟核在串行执行模式中，由于需要与本虚拟核外部进行交互，因此，其需要等待总体任务进度进行到需处理待执行指令的时间节点，而不是可随时执行。
在本实现方式中，在当前模式为串行执行模式的情况下，通过更新本虚拟核的内部时间，并进入并行执行模式，以并行执行模式执行待执行指令，其中，内部时间用于记录本虚拟核执行指令的实际时间节点。由此，在串行执行模式转为并行执行模式时，会更新本虚拟核的内部时间，以便能够记录本虚拟核执行指令后未更新到对外时间节点的时长，以便后续更新本虚拟核的对外时间节点，提高多核处理器的模拟速度。
在一种可能的实现方式中，所述确定本虚拟核的工作模式为串行执行模式，包括：将本虚拟核的对外时间节点更新为本虚拟核当前执行进度的实际时间节点；暂停执行所述待执行指令，以等待本虚拟核的对外时间节点与总控时间节点一致。
图6示出本公开实施例中将本虚拟核的工作模式确定为串行执行模式的流程图，该流程具体包括以下步骤。
子步骤S231，根据执行模式标识，判断当前的执行模式。
串行执行模式和非串行执行模式可以通过预设的标志来进行标识，例如，通过标识0表示串行执行模式，通过标识1表示并行执行模式。
在当前的执行模式为串行执行模式的情况下，转入子步骤S234。
子步骤S232，在当前的执行模式为并行执行模式的情况下，将执行模式标识，更改为串行执行模式的标识。
接上例，在通过标识0表示串行执行模式的情况下，可以将标识置0。
子步骤S233，将本虚拟核的对外时间节点更新为当前执行进度的实际时间节点。
对外时间节点，为虚拟核对其它模块公布的本虚拟核执行指令的时间节点，该时间节点可能与当前执行进度的实际时间节点有偏差。对外时间节点，用于供总控时间节点来控制各虚拟核的交互指令的顺序执行，因此，当虚拟核无需与外界交互时，可以不更新对外时间节点，而在需要与外界交互时，再更新为当前执行进度的实际时间节点。当然，为了加快整体的执行进度，也可以定期更新对外时间节点，对外时间节点的具体更新方式可参见本公开提供的可能的实现方式，此次不做赘述。
子步骤S234，暂停执行所述待执行指令。
子步骤S235，等待本虚拟核的对外时间节点与总控时间节点一致时，本虚拟核的虚拟线程解除等待，然后结束步骤S23。
总控时间节点，用于控制所述虚拟处理器的总体任务执行进度，能够根据对外时间节点来控制各虚拟核的交互指令的顺序执行，具体来说，当本虚拟核的对外时间节点与总控时间节点一致时，表明本虚拟核可以执行待执行的交互指令，以与本虚拟核外部进行交互。
在该实现方式中，通过将本虚拟核的对外时间节点更新为本虚拟核当前执行进度的实际时间节点，并暂停执行所述待执行指令，以等待本虚拟核的对外时间节点与总控时间节点一致。由此，使得对外时间节点与本虚拟核当前执行进度的实际时间节点一致，并等待本虚拟核的对外时间节点与总控时间节点一致，再执行待执行指令（交互指令），实现了本虚拟核的串行执行模式，能够与本虚拟核外部进行交互，在提高多核处理器模拟速度的前提下，同时保证交互指令按总体任务执行进度顺序执行。
在步骤S24中，在本虚拟核的对外时间节点与总控时间节点一致的情况下，执行所述待执行指令，并在执行完成后，更新本虚拟核的对外时间节点，所述总控时间节点用于控制所述虚拟处理器的总体任务执行进度。
由于在本虚拟核的对外时间节点与总控时间节点一致的情况下，本虚拟核的虚拟线程解除等待，因此，可以进行后续的待执行指令。
在指令执行完成后，会更新本虚拟核的对外时间节点，具体可以是将执行步骤S23中的待执行指令所花费的时间与子步骤S233更新后的时间节点相加。
执行待执行指令花费的时间，可以等于执行待执行指令要消耗的周期数乘以周期。
在本公开实施例中，通过确定本虚拟核的待执行指令是否属于交互指令，所述交互指令为在被执行时，所述本虚拟核需与本虚拟核外部进行交互的指令；在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令；在所述待执行指令属于交互指令的情况下，确定本虚拟核的工作模式为串行执行模式；在本虚拟核的对外时间节点与总控时间节点一致的情况下，执行所述待执行指令，并在执行完成后，更新本虚拟核的对外时间节点，所述总控时间节点用于控制所述虚拟处理器的总体任务执行进度。由此，虚拟处理器中的任一虚拟核，只需在本虚拟核需要与外界进行交互时，才进入串行模式，等待总控时间节点到来执行待执行指令（交互指令），而执行非交互指令的虚拟核不必停下来等待，可以通过并行执行模式，执行待执行指令，从而可以提高指令执行速度，提高多核处理器的模拟速度。
在一种可能的实现方式中，在以并行执行模式，执行所述待执行指令后，所述方法还包括：将当前的内部时间与执行所述待执行指令所花费的执行时间相加，得到更新后的内部时间；在所述更新后的内部时间达到时间阈值的情况下，将所述更新后的内部时间与当前的对外时间节点相加，得到更新后的对外时间节点，并清零所述内部时间。
在并行执行模式的流程中，虚拟核执行完一条指令后，会对内部时间进行增加，而如果一直不更新对外时间节点，则会出现这样的情况：某一个虚拟核被启动后，一直在按并行执行模式自己执行运算指令，不与外界交互，那么这期间这个虚拟处理器的内部时间和对外时间节点将一直维持不变，总控时间节点也将维持不变。由于总控时间节点没有往前更新，则其他的虚拟处理器的启动指令将无法被执行到，也就是说当前只有这一个虚拟处理器来运行，结果就是虚拟核A被启动-->虚拟核A被执行-->虚拟核A执行结束-->与控制核进行时间同步-->虚拟核B被启动-->虚拟核A被执行……，实质上又变成了串行执行。
此外，在更新内部时间的基础上，还要更新对外时间节点，具体来说，由于内部时间表示此虚拟核有多少时间是还未更新到对外时间节点，而控制核需要保持控制时间节点晚于或等于对外时间节点，因此，为了控制核不至于等待虚拟核太久，以加快处理器的总体任务执行进度，可以及时更新对外时间节点，在本公开实施例中，通过设置一个时间阈值，当内部时间达到这个时间阈值的情况下，就更新一次对外时间节点，并将内部时间清零。由此，能够及时地更新对外时间节点，加快虚拟处理器的任务执行进度。
下面结合一个具体的实施例来对本公开的模拟多核处理器的方法进行说明，图7示出根据本公开实施例的一种模拟多核处理器的方法的过程示意图。
如图7所示，有一个控制核以及两个虚拟核（虚拟核0、虚拟核1），按照控制核的总控时间节点，需要在总控时间节点为0ns时，启动虚拟核0的虚拟线程，在1ns时，启动虚拟核1的虚拟线程。图中竖向对比时，可以认为是从用户角度来看的自然时间。假设虚拟核0和1的时间阈值都设置为10ns，时钟周期为1ns，也就是执行10个周期就会更新一次对外时间节点。虚拟核0更新对外时间节点后，控制核发现所有现存的对外时间节点都比总控时间节点大，故开始往前更新总控时间节点，走到1ns时，触发虚拟核1的虚拟线程开始执行，虚拟核1的对外时间节点初始值将设置为1ns。从此图中也可以看到，如果并行执行模式的流程中，虚拟核执行完一条指令后，不对内部时间进行增加，或者时间阈值设置比较大，不能及时更新对外时间节点，那么对外时间节点0将维持0ns很长一段时间，致使控制核不能往前推进，将总控时间节点也维持在0ns，虚拟核1的虚拟线程也将无法及时被执行。
假设虚拟核0在对外时间节点为112ns的时候需要跟外界线程进行交互，此时进入串行执行模式，与控制核进行交互，虚拟核0的虚拟线程将暂时等待，等总控时间节点也更新到112ns的时候，解除等待。需要注意，总控时间节点更新到112ns的过程中，需要保证所有虚拟核的对外时间节点都是大于等于总控时间节点。
在一种可能的实现方式中，所述方法还包括：在本虚拟核启动后，将计数值设定为第一数值，所述第一数值大于等于计数阈值；在确定所述待执行指令属于交互指令的情况下，将所述计数值归0，按照串行执行模式，执行所述待执行指令；在确定所述待执行指令不属于交互指令，且所述计数值小于计数阈值的情况下，在计数值上加1，按照串行执行模式，执行所述待执行指令；所述在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令，包括：在确定所述待执行指令不属于交互指令，且所述计数值大于等于计数阈值的情况下，按照并行执行模式，执行所述待执行指令。
这里的计数值，用来统计不属于交互指令的指令连续出现的次数，当这个次数小于计数阈值时，先用串行执行模式执行指令；当这个次数大于等于计数阈值时，再用并行执行模式执行指令，避免虚拟核频繁地在串行执行模式和并行执行模式之间切换。此外，对于计数值的初始值，可以设置一个大于计数阈值的值，这样使得虚拟核不至于一启动就必须进入串行执行模式工作，提高了模拟的虚拟处理器的速度。
计数阈值可以根据虚拟核在实际应用中出现连续多个交互指令的概率来配置，具体值本公开不做限定。图8示出本公开实施例的另一种模拟多核处理器的方法的流程图，该流程图中增加了计数值判断流程，其具体描述请参见前文描述，此处不做赘述。
在一种可能的实现方式中，所述模拟多核处理器的方法可以由终端设备或服务器等电子设备执行，终端设备可以为用户设备（User Equipment，UE）、移动设备、用户终端、终端、蜂窝电话、无绳电话、个人数字助理（Personal Digital Assistant，PDA）、手持设备、计算设备、车载设备、可穿戴设备等，所述方法可以通过处理器调用存储器中存储的计算机可读指令的方式来实现。或者，可通过服务器执行所述方法。
该方法与计算机系统的内部结构存在特定技术关联，且能够解决如何提升硬件运算效率或执行效果的技术问题（包括减少数据存储量、减少数据传输量、提高硬件处理速度等），从而获得符合自然规律的计算机系统内部性能改进的技术效果。
可以理解，本公开提及的上述各个方法实施例，在不违背原理逻辑的情况下，均可以彼此相互结合形成结合后的实施例，限于篇幅，本公开不再赘述。本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
此外，本公开还提供了模拟多核处理器的装置、电子设备、计算机可读存储介质、程序，上述均可用来实现本公开提供的任一种模拟多核处理器的方法，相应技术方案和描述和参见方法部分的相应记载，不再赘述。
图9示出根据本公开实施例的一种模拟多核处理器的装置的框图，该装置应用于虚拟处理器中的任一虚拟核，如图9所示，所述装置30包括：交互指令确定单元31，用于确定本虚拟核的待执行指令是否属于交互指令；所述交互指令为在被执行时，所述本虚拟核需与本虚拟核外部进行交互的指令；并行执行单元32，用于在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令；串行确定单元33，用于在所述待执行指令属于交互指令的情况下，确定本虚拟核的工作模式为串行执行模式；串行执行单元34，用于在本虚拟核的对外时间节点与总控时间节点一致的情况下，执行所述待执行指令，并在执行完成后，更新本虚拟核的对外时间节点，所述总控时间节点用于控制所述虚拟处理器的总体任务执行进度。
在一种可能的实现方式中，所述并行执行单元，用于在当前模式为串行执行模式的情况下，更新本虚拟核的内部时间，并进入并行执行模式，所述内部时间，用于记录本虚拟核执行指令后未更新到对外时间节点的时长。
在一种可能的实现方式中，所述装置还包括：内部时间更新单元，用于将当前的内部时间与执行所述待执行指令所花费的执行时间相加，得到更新后的内部时间；对外时间节点更新单元，用于在所述更新后的内部时间达到时间阈值的情况下，将所述更新后的内部时间与当前的对外时间节点相加，得到更新后的对外时间节点，并清零所述内部时间。
在一种可能的实现方式中，所述串行确定单元，用于将本虚拟核的对外时间节点更新为本虚拟核当前执行进度的实际时间节点；暂停执行所述待执行指令，以等待本虚拟核的对外时间节点与总控时间节点一致。
在一种可能的实现方式中，所述装置还包括：初始计数单元，用于在本虚拟核启动后，将计数值设定为第一数值，所述第一数值大于等于计数阈值；归零单元，用于在确定所述待执行指令属于交互指令的情况下，将所述计数值归0，按照串行执行模式，执行所述待执行指令；指令执行单元，用于在确定所述待执行指令不属于交互指令，且所述计数值小于计数阈值的情况下，在计数值上加1，按照串行执行模式，执行所述待执行指令；所述并行执行单元，用于在确定所述待执行指令不属于交互指令，且所述计数值大于等于计数阈值的情况下，按照并行执行模式，执行所述待执行指令。
图10示出根据本公开实施例的一种模拟多核处理器的装置的框图，应用于虚拟处理器中的控制核，如图10所示，所述装置40包括：调度单元41，用于按照总控时间节点调度虚拟处理器中的虚拟核执行任务；时间确定单元42，用于确定各虚拟核的对外时间节点是否大于总控时间节点；时间更新单元43，用于在各虚拟核的对外时间节点大于总控时间节点的情况下，更新总控时间节点；暂停单元44，用于在存在任一虚拟核的对外时间节点等于总控时间节点的情况下，暂停更新总控时间节点，以便对外时间节点等于总控时间节点的虚拟核，以串行执行模式执行属于交互指令的待执行指令，所述虚拟核在执行所述交互指令时会与本虚拟核外部进行交互，所述虚拟核在执行不属于交互指令的待执行指令时以并行执行模式执行。
在一种可能的实现方式中，所述装置还包括：创建单元，用于在目标虚拟核被启动的情况下，创建所述目标虚拟核对应的计算机进程，并建立所述目标虚拟核与目标物理服务器核间的映射关系。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法，其具体实现可以参照上文方法实施例的描述，为了简洁，这里不再赘述。
本公开实施例还提出一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。计算机可读存储介质可以是易失性或非易失性计算机可读存储介质。
本公开实施例还提出一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为调用所述存储器存储的指令，以执行上述方法。
本公开实施例还提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备的处理器中运行时，所述电子设备中的处理器执行上述方法。
电子设备可以被提供为终端、服务器或其它形态的设备。
图11示出根据本公开实施例的一种电子设备1900的框图。例如，电子设备1900可以被提供为一服务器或终端设备。参照图11，电子设备1900包括处理组件1922，其进一步包括一个或多个处理器，以及由存储器1932所代表的存储器资源，用于存储可由处理组件1922的执行的指令，例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件1922被配置为执行指令，以执行上述方法。
电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理，一个有线或无线网络接口1950被配置为将电子设备1900连接到网络，和一个输入输出接口1958。电子设备1900可以操作基于存储在存储器1932的操作系统，例如微软服务器操作系统（Windows ServerTM），苹果公司推出的基于图形用户界面操作系统(Mac OS XTM)，多用户多进程的计算机操作系统（UnixTM）, 自由和开放原代码的类Unix操作系统（LinuxTM），开放原代码的类Unix操作系统（FreeBSDTM）或类似。
在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器1932，上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是（但不限于）电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子（非穷举的列表）包括：便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、静态随机存取存储器（SRAM）、便携式压缩盘只读存储器（CD-ROM）、数字多功能盘（DVD）、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波（例如，通过光纤电缆的光脉冲）、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构（ISA）指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机（例如利用因特网服务提供商来通过因特网连接）。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列（FPGA）或可编程逻辑阵列（PLA），该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置（系统）和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
该计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包(Software Development Kit，SDK)等等。
上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考，为了简洁，本文不再赘述。
本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的撰写顺序并不意味着严格的执行顺序而对实施过程构成任何限定，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
若本申请技术方案涉及个人信息，应用本申请技术方案的产品在处理个人信息前，已明确告知个人信息处理规则，并取得个人自主同意。若本申请技术方案涉及敏感个人信息，应用本申请技术方案的产品在处理敏感个人信息前，已取得个人单独同意，并且同时满足“明示同意”的要求。例如，在摄像头等个人信息采集装置处，设置明确显著的标识告知已进入个人信息采集范围，将会对个人信息进行采集，若个人自愿进入采集范围即视为同意对其个人信息进行采集；或者在个人信息处理的装置上，利用明显的标识/信息告知个人信息处理规则的情况下，通过弹窗信息或请个人自行上传其个人信息等方式获得个人授权；其中，个人信息处理规则可包括个人信息处理者、个人信息处理目的、处理方式以及处理的个人信息种类等信息。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (12)

1.一种模拟多核处理器的方法，其特征在于，应用于虚拟处理器中的任一虚拟核，包括：
确定本虚拟核的待执行指令是否属于交互指令；所述交互指令为在被执行时，所述本虚拟核需与本虚拟核外部进行交互的指令；
在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令；
在所述待执行指令属于交互指令的情况下，确定本虚拟核的工作模式为串行执行模式；
在本虚拟核的对外时间节点与总控时间节点一致的情况下，执行所述待执行指令，并在执行完成后，更新本虚拟核的对外时间节点，所述总控时间节点用于控制所述虚拟处理器的总体任务执行进度。
2.根据权利要求1所述的方法，其特征在于，以并行执行模式，执行所述待执行指令，包括：
在当前模式为串行执行模式的情况下，更新本虚拟核的内部时间，并进入并行执行模式，所述内部时间，用于记录本虚拟核执行指令后未更新到对外时间节点的时长。
3.根据权利要求2所述的方法，其特征在于，在以并行执行模式，执行所述待执行指令后，所述方法还包括：
将当前的内部时间与执行所述待执行指令所花费的执行时间相加，得到更新后的内部时间；
在所述更新后的内部时间达到时间阈值的情况下，将所述更新后的内部时间与当前的对外时间节点相加，得到更新后的对外时间节点，并清零所述内部时间。
4.根据权利要求1所述的方法，其特征在于，所述确定本虚拟核的工作模式为串行执行模式，包括：
将本虚拟核的对外时间节点更新为本虚拟核当前执行进度的实际时间节点；
暂停执行所述待执行指令，以等待本虚拟核的对外时间节点与总控时间节点一致。
5.根据权利要求1-4任一所述的方法，其特征在于，所述方法还包括：
在本虚拟核启动后，将计数值设定为第一数值，所述第一数值大于等于计数阈值；
在确定所述待执行指令属于交互指令的情况下，将所述计数值归0，按照串行执行模式，执行所述待执行指令；
在确定所述待执行指令不属于交互指令，且所述计数值小于计数阈值的情况下，在计数值上加1，按照串行执行模式，执行所述待执行指令；
所述在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令，包括：在确定所述待执行指令不属于交互指令，且所述计数值大于等于计数阈值的情况下，按照并行执行模式，执行所述待执行指令。
6.一种模拟多核处理器的方法，其特征在于，应用于虚拟处理器中的控制核，包括：
按照总控时间节点调度虚拟处理器中的虚拟核执行任务；
确定各虚拟核的对外时间节点是否大于总控时间节点；
在各虚拟核的对外时间节点大于总控时间节点的情况下，更新总控时间节点；
在存在任一虚拟核的对外时间节点等于总控时间节点的情况下，暂停更新总控时间节点，以便对外时间节点等于总控时间节点的虚拟核，以串行执行模式执行属于交互指令的待执行指令，所述虚拟核在执行所述交互指令时会与本虚拟核外部进行交互，所述虚拟核在执行不属于交互指令的待执行指令时以并行执行模式执行。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
在目标虚拟核被启动的情况下，创建所述目标虚拟核对应的计算机进程，并建立所述目标虚拟核与目标物理服务器核间的映射关系。
8.一种虚拟处理器，其特征在于，包括控制核和多个虚拟核，其中：
所述控制核，按照总控时间节点调度虚拟处理器中的虚拟核执行任务；确定各虚拟核的对外时间节点是否大于总控时间节点；在各虚拟核的对外时间节点大于总控时间节点的情况下，更新总控时间节点；在存在任一虚拟核的对外时间节点等于总控时间节点的情况下，暂停更新总控时间节点；
所述多个虚拟核中的任一虚拟核，确定本虚拟核的待执行指令是否属于交互指令；所述交互指令为在被执行时，所述本虚拟核需与本虚拟核外部进行交互的指令；在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令；在所述待执行指令属于交互指令的情况下，确定本虚拟核的工作模式为串行执行模式；在本虚拟核的对外时间节点与总控时间节点一致的情况下，执行所述待执行指令，并在执行完成后，更新本虚拟核的对外时间节点，所述总控时间用于控制所述虚拟处理器的总体任务执行进度。
9.一种模拟多核处理器的装置，其特征在于，应用于虚拟处理器中的任一虚拟核，包括：
交互指令确定单元，用于确定本虚拟核的待执行指令是否属于交互指令；所述交互指令为在被执行时，所述本虚拟核需与本虚拟核外部进行交互的指令；
并行执行单元，用于在所述待执行指令不属于交互指令的情况下，以并行执行模式，执行所述待执行指令；
串行确定单元，用于在所述待执行指令属于交互指令的情况下，确定本虚拟核的工作模式为串行执行模式；
串行执行单元，用于在本虚拟核的对外时间节点与总控时间节点一致的情况下，执行所述待执行指令，并在执行完成后，更新本虚拟核的对外时间节点，所述总控时间节点用于控制所述虚拟处理器的总体任务执行进度。
10.一种模拟多核处理器的装置，其特征在于，应用于虚拟处理器中的控制核，包括：
调度单元，用于按照总控时间节点调度虚拟处理器中的虚拟核执行任务；
时间确定单元，用于确定各虚拟核的对外时间节点是否大于总控时间节点；
时间更新单元，用于在各虚拟核的对外时间节点大于总控时间节点的情况下，更新总控时间节点；
暂停单元，用于在存在任一虚拟核的对外时间节点等于总控时间节点的情况下，暂停更新总控时间节点，以便对外时间节点等于总控时间节点的虚拟核，以串行执行模式执行属于交互指令的待执行指令，所述虚拟核在执行所述交互指令时会与本虚拟核外部进行交互，所述虚拟核在执行不属于交互指令的待执行指令时以并行执行模式执行。
11.一种电子设备，其特征在于，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为调用所述存储器存储的指令，以执行权利要求1至7中任意一项所述的方法。
12.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，所述计算机程序指令被处理器执行时实现权利要求1至7中任意一项所述的方法。
CN202310181477.3A 2023-03-01 2023-03-01 一种模拟多核处理器的方法及装置、电子设备和存储介质 Active CN116070565B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310181477.3A CN116070565B (zh) 2023-03-01 2023-03-01 一种模拟多核处理器的方法及装置、电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310181477.3A CN116070565B (zh) 2023-03-01 2023-03-01 一种模拟多核处理器的方法及装置、电子设备和存储介质

Publications (2)

Publication Number Publication Date
CN116070565A true CN116070565A (zh) 2023-05-05
CN116070565B CN116070565B (zh) 2023-06-13

Family

ID=86182031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310181477.3A Active CN116070565B (zh) 2023-03-01 2023-03-01 一种模拟多核处理器的方法及装置、电子设备和存储介质

Country Status (1)

Country Link
CN (1) CN116070565B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102662730A (zh) * 2012-04-26 2012-09-12 龙芯中科技术有限公司 并行多核虚拟机的原子指令模拟方法及虚拟机装置
US20140359608A1 (en) * 2013-05-28 2014-12-04 Red Hat Israel, Ltd. Systems and Methods for Timer Based Virtual Processor Scheduling
CN105930201A (zh) * 2016-04-25 2016-09-07 南京大学 一种可重构专用处理器核的功能模拟器
CN109690536A (zh) * 2017-02-16 2019-04-26 华为技术有限公司 将多核指令踪迹从虚拟平台仿真器取到性能模拟模型的方法和系统
CN113609066A (zh) * 2021-06-25 2021-11-05 深圳大学 一种基于Rust的多核RISCV-CPU模拟器
CN114840301A (zh) * 2021-02-02 2022-08-02 波音公司 用于具有多个虚拟处理核的虚拟机的计时的系统和方法
CN115576645A (zh) * 2022-09-29 2023-01-06 中汽创智科技有限公司 一种虚拟处理器调度方法、装置、存储介质及电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102662730A (zh) * 2012-04-26 2012-09-12 龙芯中科技术有限公司 并行多核虚拟机的原子指令模拟方法及虚拟机装置
US20140359608A1 (en) * 2013-05-28 2014-12-04 Red Hat Israel, Ltd. Systems and Methods for Timer Based Virtual Processor Scheduling
CN105930201A (zh) * 2016-04-25 2016-09-07 南京大学 一种可重构专用处理器核的功能模拟器
CN109690536A (zh) * 2017-02-16 2019-04-26 华为技术有限公司 将多核指令踪迹从虚拟平台仿真器取到性能模拟模型的方法和系统
CN114840301A (zh) * 2021-02-02 2022-08-02 波音公司 用于具有多个虚拟处理核的虚拟机的计时的系统和方法
CN113609066A (zh) * 2021-06-25 2021-11-05 深圳大学 一种基于Rust的多核RISCV-CPU模拟器
CN115576645A (zh) * 2022-09-29 2023-01-06 中汽创智科技有限公司 一种虚拟处理器调度方法、装置、存储介质及电子设备

Also Published As

Publication number Publication date
CN116070565B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
US10031775B2 (en) Backfill scheduling for embarrassingly parallel jobs
US10261806B2 (en) Adaptive hardware configuration for data analytics
US20190332422A1 (en) Dynamic accelerator scheduling and grouping for deep learning jobs in a computing cluster
US10977076B2 (en) Method and apparatus for processing a heterogeneous cluster-oriented task
US9053263B2 (en) Scheduling discrete event simulation
CN109447253B (zh) 显存分配的方法、装置、计算设备及计算机存储介质
EP2372587B1 (en) Apparatus and method for simulating a reconfigurable processor
CN103955373A (zh) 一种sdn应用集成开发环境的设计方法
CN106528171B (zh) 一种异构计算平台子系统间的接口设计方法、装置及系统
US20190377606A1 (en) Smart accelerator allocation and reclamation for deep learning jobs in a computing cluster
US11093279B2 (en) Resources provisioning based on a set of discrete configurations
CN112905317B (zh) 快速可重构信号处理异构平台下任务调度方法和系统
CN111143039A (zh) 一种虚拟机的调度方法、装置及计算机存储介质
US8768680B2 (en) Simulator of multi-core system employing reconfigurable processor cores and method of simulating multi-core system employing reconfigurable processor cores
US20210294730A1 (en) Managing resources used during a development pipeline
US10437949B1 (en) Scheduling events in hardware design language simulation
CN115150471A (zh) 数据处理方法、装置、设备、存储介质及程序产品
Van Tendeloo et al. Activity in pythonpdevs
CN103309676B (zh) 用于海洋数值模拟ROMS的Web服务封装方法以及系统
CN116070565B (zh) 一种模拟多核处理器的方法及装置、电子设备和存储介质
Yoginath et al. Parallel vehicular traffic simulation using reverse computation-based optimistic execution
CN113504966B (zh) Gpu集群调度策略模拟方法及gpu集群模拟器
CN115167822A (zh) 分支代码合并方法、装置、设备和存储介质
CN106155801B (zh) 一种设备迁移的方法及资源管理中心
CN116755893B (zh) 面向深度学习的分布式计算系统的作业调度方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant