CN116016447A - 基于位竞争机制的rs-485总线地址高效可重复分配方法 - Google Patents

Abstract

本发明公开了一种基于位竞争机制的RS‑485总线地址高效可重复分配方法。本发明中的主机发送广播指令后开始进行地址分配，从机对该指令进行响应，并准备按UUID位开始竞争地址，且在收到第一个U指令后，进入位竞争机制判断；每响应一个U指令，UUID数值小的从机留下继续竞争该地址，大的退出，最后只会留下所有从机中UUID最小的那个，从而完成第一个地址的分配；后续再依据第一个地方的分配方式进行第二地址的分配，直到完成所有地址的分配。相比较现有的地址自动分配方式，本发明毫秒级的地址分配速度显著高于现有方法，且在地址分配方式中总线不存在冲突，相比较随机时间碰撞的总线地址分配方式，大大增加了总线的稳定性。

Description

基于位竞争机制的RS-485总线地址高效可重复分配方法

技术领域

本发明属于通信技术领域，具体涉及一种基于位竞争机制的RS-485总线地址高效可重复分配方法。

背景技术

RS-485总线作为两线制差分信号总线，在工业现场RS-485总线具备抗干扰好(信号稳定)、布线简单、成本低廉等优点，是应用最广泛的串口总线标准。特别的，在分散性工业网络控制单元数量居多，且各工业设备间分布较远时，RS-485总线的优势显得尤为突出。

实际应用中，RS-485总线只规定了接口的电器特性，而不对软件协议给予定义，所以用户可根据自身需求建立相关软件通信协议标准。各个总线设备之间连接和通信最为重要的第一步就是主机通过RS-485总线给各从机自动分配通信地址。

现有应用情况主要有两类地址自动分配方式：1)以从机生成随机数转为随机延迟时间实现主机寻址的延迟响应，使主机对从机的随机不同时间点进行地址分配。这种方式虽然自动分配地址的成功率比较高，但是效率低，一般都需要几分钟甚至更长时间才能完成从机的地址分配，而且仍然有总线冲突的情况，同时随机时间导致每个从机地址没有重复性保障。2)主机通过引入总线以外的控制线缆，加入额外的控制器或者从机和从机间加入逐级控制端口自动分配地址。这种方式一般用于特定的应用场景，而且布线比较复杂，扩展性较差，多了一层拓扑，更加复杂，鲁棒性差，成本也高。

在工业现场分布式节点较多，而布线要求又要简单的场合，尤其是在一些空间比较局促，但可靠性要求高的场合，如汽车碰撞测试中的假人或柔性腿等设备，存在多个分布节点都有传感器数据采集需求，节点和主机设备需要简单连接的应用需求。

发明内容

本发明针对现有技术的不足，提供了一种基于位竞争机制的RS-485总线地址高效可重复分配方法。

本发明所采取的技术方案为：

基于位竞争机制的RS-485总线地址高效可重复分配方法，适用于主机与多个从机之间的通信，所述的从机至少包括一个存储器模块，用于存储具有唯一性的识别码；该方法包括以下步骤：

步骤1、主机与从机之间进行时钟的同步。

步骤2、主机向从机发送广播指令，开始第一个地址的自动分配，所有从机在收到该广播命令的同时，准备开始竞争地址；

步骤2.1、主机发送第一个ASCII码U指令，发送指令后，RS-485总线上主机为高阻输入，主机配置TX线和RX线从串口为IO输入，主机在75T时读取记录总线状态，此过程一直持续至150T，后主机改为输出，配置TX线和RX线为串口模式，行进下一个ASCII码U指令发送，其中T表示时间基数；

从机在接收到ASCII码U指令后，将这150T的时间间隔平均分为三段，第一段50T时间，每个从机判断自身的识别码最后一位为1还是为0，并依据判断结果执行位竞争机制。

步骤2.2、从机在完成主机第一个ASCII码U指令响应后，主机开始发送第二个U指令；

从机在接收到第二个ASCII码U指令后，经位竞争机制选择保留的从机开始继续在第一段50T时间判断自身的识别码倒数第二位为1还是为0，并依据判断结果再次执行位竞争机制。

步骤2.3、每次发送ASCII码U指令后，从机自身的识别码判断位数向前移一位，直到剩下唯一一个从机没有退出竞争的，那么在这最后一次比较结束的时候，该从机给自身赋地址为1。

步骤3、主机向从机发送下一个广播指令，开始第二个地址的自动分配，除已经分配到地址的从机外，其它0地址从机响应该广播指令进行第二次地址分配，并且仍然进行多个ASCII码U指令处理，从而完成第二个地址的自动分配。

步骤4、不断重复上述步骤3，直至完成所有地址的自动分配。

在一些实施例中所述的位竞争机制具体为：

如果从机判断自身的识别码为0，则该从机就在第二个50T时间间隔前配置TX线为IO输出0，RX线为IO输入，同时该从机的RS-485总线节点为输出，达到拉低RS-485总线的目的，到第二个50T结束；直到第三个50T时间开始，再将该从机的RS-485总线节点改为高阻输入，从机配置TX线和RX线为串口模式，等待下一个主机ASCII码U指令，不退出竞争；

如果从机判断自身的识别码为1，那么该从机在第二个50T时间间隔前配置从机的CPU的TX线和RX线为IO输入，该从机的RS-485总线节点为高阻输入，并且在75T的时刻，读取RS-485总线的状态：

当读取的RS-485总线的状态为低电平时，该从机退出本次地址的竞争，退出时从机配置TX线和RX线为串口模式；

当读取的RS-485总线的状态为高电平时，那么在第三个50T时间开始时，从机配置TX线和RX线为串口模式。

本发明的有益效果：

1、相比较现有的地址自动分配方式(分配时间在几十分钟)，本发明毫秒级的地址分配速度显著高于现有技术。

2、在本发明的地址分配方式中总线不存在冲突，相比较随机时间碰撞的总线地址分配方式，大大增加了总线的稳定性。

3、本发明中的任一一个从机有所损坏，不会影响其他的RS-485总线，相比较那些通过从机控制从机的方式(这种方式只要有一个从机损坏，后面串联的从机将都不能工作)，其鲁棒性更好。

4、相比用其他控制方式控制，例如每个从机总线来分配地址，或者添加其他监控或控制系统的方式来自动分配地址，本发明的使用场景更广泛，布线更简单，成本低，真正达到了分布式点控制的特性。

5、现有随机时间碰撞的方式，每次随机时间数都不一样，会造成每次分配总线中的单个从机每次地址都不一样，而本发明每次分配从机的地址可重复性强，如本次分配地址为1，那么下次分配地址也为1，保证了每次在分布式点控制中，主机控制从机的一对一特征。

附图说明

图1为RS-485总线一种应用环境。

图2为RS-485总线另一种应用环境。

图3为本发明中从机的配置示意图。

图4为本发明中主机的配置示意图。

图5为本发明方法流程图。

图6为时钟脉冲示意图。

图7为同步时钟校准后的短歇示意图。

图8为地址分配时序图。

具体实施方式

本实施例的应用环境如图1和图2所示。图1代表了主机和多个从机通过RS-485总线通讯，在RS-485两芯总线上再添加两根电源线，通过主机给各从机供电。该实施方式的优点在于：不需要其他多余辅助设备辅助主机自动分配地址给从机，同时也不需要额外电源给各个从机供电，只需要一根4芯线就能完成主机到各从机间的供电和通信，单个从机节点通过主机供电和通信，完成主机命令。

图2为另一种应用环境，主机通过总线和多个从机通信，分配地址和给出指令，这种场景需要单个从机自身供电(可连接节点处电源供电)。

以上两种场景基本涵盖了所有分布式节点的应用场景，而且布线简单，没多余辅助设备。

从机结构，如图3所示，该从机结构有5个模块，电源模块给从机供电，可接受外部电源(主机或者节点处电源)；CPU一般为STM32G0系列单片机，内部晶振配置好后，其速度可达64MHz。CPU通过TX和RX两根信号线连接RS-485模块(其TX和RX两根信号线由CPU配置，分别可配置为串口，脉冲捕获和IO输入输出三个模式)，通过RS-485模块把TX和RX两信号转换为总线差分信号，响应总线主机命令和地址分配。每个从机有一个存储器模块，为EEPROM，可存储通用唯一识别码(UUID)，每个设备有一个UUID，其他功能模块为每个节点需要实现的功能，如采集传感器数据等。

在一些实施例中，每个从机设备的UUID为N个字节，一共8*N个位，可以认为所有不同的设备一共可以有2^8*N个设备，本例以N为10作为举例说明，可以认为每个设备的UUID都不相同。

如图4所示，本实施例中主机为FPGA模块，FPGA速度快，FPGA通过TX和RX两根信号线连接RS-485模块(其TX和RX两根信号线通过FPGA配置模式，可配置为串口，PWM模式和IO输入输出三个模式)，主机通过该RS-485总线给从机指令和分配地址。

依据上述实施例给出的主机和从机结构，将主机多个从机(n个从机)连接好后，全部开机通电，稳定后，其地址自动分配过程如下：

在此过程之前，先约定一个时间基数(简称时基)，每个过程需要的时间为时基T*系数，如时基为1us，每个从机开机时的地址均为0，开机后，主机的RS-485总线节点为输出，从机的RS-485总线节点为高阻输入。

1、同步时钟(从机根据同步时钟校准)

主机在此过程中，PFGA与RS-485模块之间的TX线配置为PWM输出模式，RX设置为IO输入，从机内部CPU与RS-485模块之间的RX线配置为脉冲捕获模式，TX线设置为IO输入。

主机发送N个时钟脉冲，N为足够大个数，以保证每个从机通过脉冲捕获测量出已知时间与从机自身定时器计数时间关系，进行步进校准(STM32G0可以根据脉冲捕获，校准自身内部RC振荡器(HSI))：此时从机的CPU配置TX线和RX线为脉冲捕获模式，主机FPGA配置TX线和RX线先为PWM模式。

如N为500，则主机发送500个时钟脉冲，每个从机通过定时器脉冲捕获，计算脉冲周期和占空比校准，与已知的约定脉冲比较，进行步进校准500次，校准完成后，主机和从机时钟足够同步，误差相对时基足够小。这一步是关键步骤，主机和从机时钟误差足够小的情况下，才能保证接下来地址自动分配每一步步骤都同步，不会因为时间误差而错乱。如图6所示为时钟脉冲，每个时钟脉冲周期为5T个高电平和45T个低电平，即一个时钟脉冲周期为50T(校准脉冲的周期和占空比最小单位根据时基调整，FPGA和CPU间保证时基级别的精度)。

2、主机短暂停歇

如图7所示，在进行完同步时钟校准后，PFGA与RS-485模块之间的TX线和RX线配置串口模式(后面提到的串口速度均为1.152M)，同时主机保持暂停时间为1000T，在这个时间从机根据同步时钟校准内部时钟晶振，从机内部CPU与RS-485模块之间的TX线和RX线配置为串口模式，1000T时间结束后，主机开始地址自动分配流程。

3、逻辑地址分配

刚开始时，所有从机的地址都为0(在前面步骤CPU与RS-485模块之间的TX线和RX线已经配置串口模式)，0地址模式中的所有从机都会对此命令(XXID0和U)做出反应(这两个命令通过FPGA配置TX线和RX线为串口模式发送，从机CPU的TX线和RX线也为串口)，它们会开始通过UUID的位比较，而进行竞争，以获得主机发送的地址。每个从机都有一个唯一的UUID，UUID由10byte数据组成，共80bit。因此，对于一个地址分配需要80个步骤(80个位比较)。

3.1主机在暂停结束后，一开始先向从机发送广播指令：XXID0(主机TX线和RX线为串口)

其中：该指令“XXID0”的构造是ASCII字符串构建，其具体含义如下：

广播指令XXID0，XX＝从1到XX的逻辑地址，那么其逻辑地址的数量最多可以到254个，XX为ASCII码的明码，可以到FF为止(但是最后一个寻址不用，所以为254个地址，由于RS-485总线在硬件层严格意义上最多带128个设备，所以这里的逻辑地址足够)；ID作为ID命令的标签，0作为广播地址；

所有从机在收到该广播命令的同时，不进行回复，自己准备开始竞争地址，准备按UUID位开始竞争。(从机TX线和RX线为串口)。

3.2主机等待200T时间，给所有从机足够时间等待命令，准备按UUID位开始竞争地址。

3.3主机：发送第一个ASCII码“U”指令，发送指令后，主机的RS-485总线节点为高阻输入，FPGA配置TX线和RX线从串口为IO输入，可在每个U间隔内读取总线电平状态，主机在75T时读取记录总线状态，此高阻输入过程一直持续150T，后主机的RS-485总线节点改为输出，FPGA配置TX线和RX线为串口模式，行进下一个ASCII码“U”指令发送。

处于0地址模式的从机：在接收到U命令后，(从机的RS-485总线节点为高阻输入或者输出，CPU将TX线和RX线从串口配置为IO输入或者输出，具体看每个从机的UUID情况)，将这150T的时间间隔平均分为三段，第一段50T时间，每个从机判断自身UUID第80位(二进制数)为1还是为0，进入位竞争机制：

A、如果该位为0，则该从机就在第二个50T时间间隔前CPU配置TX为IO输出0，RX为IO输入，同时该从机的RS-485总线节点为输出，达到拉低RS-485总线的目的(多节点同时输出低电平，电路上不纯在冲突，总线仍然为低电平)，到第二个50T结束，直到第三个50T时间开始，再将该从机的总线RS-485节点改为高阻输入，CPU配置TX线和RX线为串口，等待下一个主机ASCII码U指令，不退出竞争；

B、如果该位为1，那么该从机在第二个50T时间间隔前配置CPU的TX线和RX线均为IO输入，该从机的RS-485总线节点为高阻输入，并且在75T的时刻，读取RS-485总线的状态，此时如果读取到的总线状态为低电平，说明有其他从机的该位UUID为0，比本从机的UUID小，本从机退出本次地址(地址1)的竞争(80次U)，该从机仍然为0地址模式，等待下一个XXID0周期(退出前从机CPU配置TX线和RX线为串口模式，等待串口指令XXID0)；如读取的总线状态为高电平(高阻态)，那么说明所有的从机该位UUID都为1，那么在第三个50T时间开始时将该从机CPU配置TX线和RX线为串口模式，等此次“U”结束后，继续等待下一个主机U命令，开始所有从机的下一位比较。(相当于在比较所有从机的UUID，哪个从机的UUID小，则优先竞争获得地址)。

3.5在完成主机第一个U响应后，即主机在第一个U发送后，150T后，FPGA配置TX线和RX线为串口模式发送第二个U，并且重复发送U后的150T时间间隔内的过程。

从机在第二个U指令收到后，那些在第一个U中已经退出本次地址竞争的(01ID0),不再判断第79位UUID是否为0和1，只有刚刚留下来的从机开始继续在第一段50T时间判断自身UUID第79位(二进制数)为1还是为0，继续执行位竞争机制：

A、如果该位为0，则该从机就在第二个50T时间间隔前CPU配置TX为IO输出0，RX为IO输入，同时该从机的RS-485总线节点为输出，达到拉低RS-485总线的目的，到第二个50T结束，直到第三个50T时间开始，再将该从机的总线RS-485节点改为高阻输入，CPU配置TX线和RX线为串口模式，等待下一个主机ASCII码U指令，不退出竞争；

B、如果该位为1，那么该从机在第二个50T时间间隔前配置CPU的TX线和RX线均为IO输入，该从机的RS-485总线节点为高阻输入，并且在75T的时刻，读取RS-485总线的状态，此时如果读取到的总线状态为低电平，说明有其他从机的该位UUID为0，比本从机的UUID小，本从机退出本次地址(地址1)的竞争(80次U)，该从机仍然为0地址模式，等待下一个XXID0周期(退出前从机CPU配置TX线和RX线为串口模式，等待串口指令XXID0)；如读取的总线状态为高电平(高阻态)，那么说明所有的从机该位UUID都为1，那么在第三个50T时间开始时将该从机(CPU配置TX线和RX线为串口)，等此次“U”结束后，继续等待下一个主机U命令，开始所有从机的下一位比较。(相当于在比较所有从机的UUID，哪个从机的UUID小，则优先竞争获得地址)。

3.6依次往复，在本实施例中一共进行80次主机发送的U命令。

相当于每次每个从机都比较一次自身UUID次数位(第1次位第80位，第2次位第79位…)，在这种情况下，只会出现两种情况:

A、所有从机该位均为0或者1，都留下进入下一位竞争，

B、部分从机该位为0，其他从机该位为1的退出此次地址竞争

依据本实施例构思：UUID数值小的留下继续竞争该地址，大的退出，最后到第80次的时候，只会留下所有从机中UUID最小的那个

比如：UUID-A＞UUID-B，那么UUID-B肯定会在更高位比UUID-A提前出现该位为0的情况，而此时UUID-A该位为1，那么此时UUID-A退出本次地址竞争，UUID-B进入下一位的比较。

3.7最后会在第80次比较结束的时候，剩下唯一一个从机没有退出竞争的，那么在这第80次比较结束的时候，该从机给自身赋地址为1，地址为1的该从机不再响应XXID0的0地址模式命令。

3.8在结束80次“U”命令后，主机暂停50T时间，用于刚刚分配到地址1的从机结束0地址模式。

3.9主机开始下一个XXID0命令，02ID0，开始第二个地址的自动分配，除已经分配到地址的从机外，其他0地址从机响应该命令进行第二次地址分配，并且仍然进行80个“U”命令完成第二个地址的分配。

3.10如果所有的从机都完成地址分配了，如一共有48个从机，地址分配到1-48个，此时在分配完30ID0的地址分配后(16进制30即为地址48)。

主机会再发送31ID0，此时所有从机均已经分配到地址，那么不会有从机响应0地址模式命令，在这80次“U”过程中，也没有从机会拉低RS-485总线；因为在每次“U”期间，主机也会在150T的中间时间75T检测总线，那么就会导致这80次“U”总线都会检测到高电平。这种情况有两种，一种是所有从机均已经分配地址，没有0地址模式从机，所有从机不会拉低RS-485总线；另一种就是还剩最后一个最大的UUID，即为FFFFFFFFFF，每一个为都为1。本发明中从机的UUID不设置该数值。

所以主机第n次检测到80次“U”后75T时间点都为高电平时，结束地址自动分配，其分配的地址数量为n-1，所以从机地址为从1到n-1，见图8。

举例说明：如果一共有40个从机，时基为1us(对于STM32G0的cpu，时钟有64MHz，完全有能力做到这速度)，实施例中UUID为10位，

初始的同步时钟校准时间为：50T*500+暂停时间1000T＝25ms+1ms＝26ms

那么单个地址分配的时间约等于(假设发送串口命令的单个位为1us(1.152M))为：1us*40+200T+(8us+150T)*80+50T＝240us+12640us+50us≈13ms

那么分配完40个从机的时间为26ms+13ms*41＝559ms相较于现有的分钟级分配方式，效率大大提高。

综上，本发明设计了一种基于位竞争机制的RS-485总线高效可重复地自动地址分配方法。本发明的优势在于不需要其他控制设备辅助，从机和从机之间也没有任何联系，在主机和多个从机连接完成后，只要上电，就可在短时间(几十毫秒)内完成地址分配，布线简单，设备可扩展性强，只要硬件支持，可以扩展达100多个设备。同时，只要主从设备连接完成，多个从机地址自动分配可重复，不会被随机分配，这种情况下，对应的设备，地址永远是唯一的，方便主机确定从机设备对象。

Claims (8)

1.基于位竞争机制的RS-485总线地址高效可重复分配方法，适用于主机与多个从机之间的通信，所述的从机至少包括一个存储器模块，用于存储具有唯一性的识别码；

其特征在于该方法包括以下步骤：

步骤1、主机与从机之间进行时钟的同步；

步骤2、主机向从机发送广播指令，开始第一个地址的自动分配，所有从机在收到该广播命令的同时，准备开始竞争地址；

步骤2.1、主机发送第一个ASCII码U指令，发送指令后，RS-485总线上主机为高阻输入，主机配置TX线和RX线从串口为IO输入，主机在75T时读取记录总线状态，此过程一直持续至150T，后主机改为输出，并配置TX线和RX线为串口模式，行进下一个ASCII码U指令发送，其中T表示时间基数；

从机在接收到ASCII码U指令后，将这150T的时间间隔平均分为三段，第一段50T时间，每个从机判断自身的识别码最后一位为1还是为0，并依据判断结果执行位竞争机制；

步骤2.2、从机在完成主机第一个ASCII码U指令响应后，主机开始发送第二个U指令；

从机在接收到第二个ASCII码U指令后，经位竞争机制选择保留的从机开始继续在第一段50T时间判断自身的识别码倒数第二位为1还是为0，并依据判断结果再次执行位竞争机制；

步骤2.3、每次发送ASCII码U指令后，从机自身的识别码判断位数向前移一位，直到剩下唯一一个从机没有退出竞争的，那么在这最后一次比较结束的时候，该从机给自身赋地址为1；

步骤3、主机向从机发送下一个广播指令，开始第二个地址的自动分配，除已经分配到地址的从机外，其它0地址从机响应该广播指令进行第二次地址分配，并且仍然进行多个ASCII码U指令处理，从而完成第二个地址的自动分配；

步骤4、不断重复上述步骤3，直至完成所有地址的自动分配。

2.根据权利要求1所述的方法，其特征在于：

在进行时钟的同步过程中，需要对主机以及从机的TX线和RX线进行配置，用于满足同步要求。

3.根据权利要求2所述的方法，其特征在于：所述的主机发送N个时钟脉冲，N为足够大个数，以保证每个从机通过脉冲捕获测量出已知时间与从机自身定时器计数时间关系，进行步进校准。

4.根据权利要求1所述的方法，其特征在于：在完成所述时钟的同步后，主机的TX线和RX线配置为串口模式，同时主机保持暂停一定时间，在这个时间从机根据同步时钟校准内部时钟晶振。

5.根据权利要求1至4中任一项所述的方法，其特征在于：所述的位竞争机制具体为：

如果从机判断自身的识别码为0，则该从机就在第二个50T时间间隔前配置TX线为IO输出0，RX线为IO输入，同时则该从机的RS-485总线节点为输出，达到拉低RS-485总线的目的，到第二个50T结束；直到第三个50T时间开始，再将该从机的RS-485总线节点改为高阻输入，从机配置TX线和RX线为串口模式，等待下一个主机ASCII码U指令，不退出竞争；

如果从机判断自身的识别码为1，那么该从机在第二个50T时间间隔前配置从机的CPU的TX线和RX线为IO输入，该从机的RS-485总线节点为高阻输入，并且在75T的时刻，读取RS-485总线的状态；

当读取的RS-485总线的状态为低电平时，该从机退出本次地址的竞争，退出时从机配置TX线和RX线为串口模式；

当读取的RS-485总线的状态为高电平时，那么在第三个50T时间开始时，从机配置TX线和RX线为串口模式。

6.根据权利要求1所述的方法，其特征在于：所述的ASCII码U指令总发送次数与识别码的位数有关。

7.根据权利要求1所述的方法，其特征在于：所述的主机为FPGA模块，所述的从机为带有STM32G0系列单片机。

8.根据权利要求1或6所述的方法，其特征在于：所述的ASCII码U指令表达形式为XXID0，其中XX表示逻辑地址，逻辑地址的数量最多为254个；ID表示ID命令的标签，0表示广播地址。

Images