CN116016385A - 一种状态同步方法、装置及设备 - Google Patents

一种状态同步方法、装置及设备 Download PDF

Info

Publication number
CN116016385A
CN116016385A CN202111231100.1A CN202111231100A CN116016385A CN 116016385 A CN116016385 A CN 116016385A CN 202111231100 A CN202111231100 A CN 202111231100A CN 116016385 A CN116016385 A CN 116016385A
Authority
CN
China
Prior art keywords
processor
state
lag
lag port
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111231100.1A
Other languages
English (en)
Inventor
殷拔群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202111231100.1A priority Critical patent/CN116016385A/zh
Priority to PCT/CN2022/107583 priority patent/WO2023065750A1/zh
Publication of CN116016385A publication Critical patent/CN116016385A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/12—Avoiding congestion; Recovering from congestion
    • H04L47/125—Avoiding congestion; Recovering from congestion by balancing the load, e.g. traffic engineering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/111—Switch interfaces, e.g. port details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1095—Replication or mirroring of data, e.g. scheduling or transport for data synchronisation between network nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/24—Negotiation of communication capabilities
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Hardware Redundancy (AREA)

Abstract

本申请公开了一种状态同步方法，对于构成跨设备链路聚合组M‑LAG的两个设备，第一设备和第二设备均包括主处理器和下级处理器。在第一设备的M‑LAG端口的状态发生变化时，第一设备的下级处理器生成第一同步报文，该第一同步报文包括第一设备的M‑LAG端口的状态信息。第一设备将第一同步报文发送给第二设备，进而由第二设备的下级处理器根据该第一同步报文更新本地M‑LAG端口的隔离状态。即，在其中一个M‑LAG设备感知到本地的M‑LAG端口发生变化时，可以由该M‑LAG设备的下级处理器生成同步报文，并直接通过转发面将该同步报文发送给对端的转发面，无需主处理器参与，从而缩短协商过程，提高报文转发效率。

Description

一种状态同步方法、装置及设备
技术领域
本申请涉及通信技术领域，尤其涉及一种状态同步方法、装置及设备。
背景技术
跨设备链路聚合组(multichassis link aggregation group，M-LAG)是一种实现跨设备链路聚合的机制，将一台设备通过双活方式与另外两台设备进行跨设备链路聚合，不仅增加带宽、提高链路可靠性、负载分担，还把链路可靠性从单板级提高到了设备级。例如图1所示，设备1双归接入设备2和设备3，设备2和设备3之间可以通过对等链路(peer-link)通信，设备2和设备3之间也可以通过隧道通信。设备2和设备3完成M-LAG设备之间的配对后，设备2和设备3分别连接设备1的端口被称为M-LAG端口，又称为M-LAG成员口。其中，设备2与设备1连接的端口为M-LAG成员口1，设备3与设备1连接的端口为M-LAG成员口2。在M-LAG正常工作后，设备2和设备3之间通过peer-link链路实时同步对端的信息。
当M-LAG正常工作时，自设备1发往网络侧的组播、广播和未知单播(broadcast、unknown unicast and multicast，BUM)流量在设备间泛洪(如图1所示的虚线)。为了避免造成环路，可以利用单向隔离机制避免通过peer-link链路向M-LAG成员口发送流量。同理，当网络侧发往设备1的BUM流量在设备间泛洪时，也可以利用单向隔离机制避免由peer-link链路向M-LAG成员口发送流量。其中，单向隔离机制是指，在peer-link链路与M-LAG成员口之间设置单方向的流量隔离，当M-LAG设备收到通过peer-link链路发送的BUM流量后，不会再从M-LAG成员口转发出去。
当M-LAG成员口故障时，网络侧不感知故障，依然可能向该故障的M-LAG成员口所在的M-LAG设备发送流量。该情况下，为保证流量不丢失，需要放开设备2或设备3的M-LAG成员口的隔离。然而，目前在一个M-LAG成员口故障后，两个M-LAG设备之间需要进行M-LAG成员口状态的协商，该协商过程所消耗的时长较长，影响故障收敛速度。
发明内容
本申请提供了一种状态同步方法、装置及设备，以在M-LAG端口故障的情况下缩短协商过程，提高故障收敛速度以及报文转发效率。
在本申请的第一方面，提供了一种状态同步方法，该方法应用于第一设备，其中，第一设备和第二设备构成跨设备链路聚合组M-LAG，第一设备和第二设备均包括主处理器和下级处理器。当第一设备的M-LAG端口的状态发生变化时，第一设备的下级处理器将感知发生的状态变化，并生成第一同步报文，该第一同步报文中包括发生状态变化的M-LAG端口的状态信息。第一设备的下级处理器将第一同步报文发送给第二设备的下级处理器，该第二设备的下级处理器在接收到第一同步报文后，通过解析第一同步报文去更新第二设备的M-LAG端口的隔离状态，从而确定业务报文的转发过程，提高业务报文的转发效率。即，在该实现方式中，当第一设备的M-LAG端口状态发生变化时，由第一设备的下级处理器以及第二设备的下级处理器进行状态同步协商，无需各自主处理器协商后再通知给对应的下级处理器，缩短协商路径，提高业务报文的转发效率。其中，下级处理器用于协助主处理器完成其无法执行或执行效率、效果低下的处理工作。
在一种可能的实现方式中，第一设备的下级处理器在感知到本地的M-LAG端口状态发生变化时，也将更新自身的M-LAG端口的隔离状态，以便根据更新后的隔离状态确定是否对特定接口接收的报文进行转发，提高报文转发效率。
第一设备的下级处理的形态依赖于第一设备的形态。当第一设备仅包括一个印刷电路板时，例如盒式设备，则第一设备的主处理器和下级处理器均部署在印刷电路板上。当第一设备的包括主控板和接口板时，第一设备的主处理器部署在主控板上，第一设备的下级处理器部署在接口上。同理，当第二设备仅包括一个印刷电路板时，例如盒式设备，则第二设备的主处理器和下级处理器均部署在印刷电路板上。当第二设备的包括主控板和接口板时，第二设备的主处理器部署在主控板上，第二设备的下级处理器部署在接口上。
进一步地，当第一设备包括主控板和接口板上，第一设备的下级处理器为接口板上的中央处理器CPU、网络处理器NP或现场可编程逻辑门阵列FPGA。
在一种可能的实现方式中，第一设备的M-LAG端口的状态发生变化可以包括两种情况，一种是由正常状态变化为故障状态；另一种是由故障状态恢复为正常状态。当第一设备的M-LAG端口的状态由正常状态变化为故障状态时，第一同步报文包括第一设备的M-LAG端口的故障信息，从而使得第二设备在接收到第一同步报文后可以获知第一设备的M-LAG端口处于故障状态，进而更新本地M-LAG端口的隔离状态。当第一设备的M-LAG端口的状态由故障状态恢复为正常状态时，则第一同步报文包括第一设备的M-LAG端口的正常信息，从而使得第二设备在接收到第一同步报文后可以获知第一设备的M-LAG端口恢复正常，进而更新本地M-LAG端口的隔离状态。
当第二设备的M-LAG端口的状态发生变化时，第二设备的下级处理器在感知到本地的M-LAG端口的状态发生变化时，其也可以生成状态同步报文，即第二同步报文，并向第一设备的下级处理器发送第二同步报文。第一设备的下级处理器在接收到第二同步报文后，根据第二同步报文更新本地M-LAG端口的隔离状态，进而在第一设备接收到第二设备转发的业务报文时，根据该M-LAG端口的隔离状态来确定是否对该业务报文进行转发。即，在第二设备的M-LAG端口的状态发生变化时，无需第二设备的主处理器和第一设备的主处理器参与协商，直接由两个设备的下级处理器直接协商并更新M-LAG端口的隔离状态，提高协商速度以及报文的转发效率。
其中，第二设备的下级处理器在感知到本地的M-LAG端口的状态发生变化时，也将更新本地的M-LAG端口的隔离状态。
在一种可能的实现方式中，第一设备的下级处理器根据第二同步报文更新第一设备的M-LAG端口的隔离状态具体可以通过以下方式实现，在第一设备的M-LAG端口处于正常状态且第二设备的M-LAG端口处于故障状态时，第一设备的下级处理器删除第一设备的M-LAG端口的隔离规则。即，在本地的M-LAG端口处于正常状态且对端的M-LAG端口处于故障时，则删除第一设备的M-LAG端口的隔离规则，使得第一设备向本地的M-LAG端口转发通过第一路径接收的报文。或者，在第一设备的M-LAG端口和第二设备的M-LAG端口均处于正常状态，或第一设备的M-LAG端口处于故障状态时，第一设备的下级处理器下发所述第一设备的M-LAG端口的隔离规则。其中，第一设备的M-LAG端口的隔离规则包括不向第一设备的M-LAG端口转发通过第一路径接收的报文，该第一路径用于第一设备与第二设备的通信。
在本申请第二方面，提供了一种状态同步装置，该装置应用于第一设备，所述第一设备与第二设备属于同一跨设备链路聚合组M-LAG，所述第一设备包括主处理器和所述装置，所述第二设备包括主处理器和下级处理器，所述装置包括：生成单元，用于在所述第一设备的M-LAG端口的状态发生变化时，生成第一同步报文，所述第一同步报文包括所述第一设备的M-LAG端口的状态信息；发送单元，用于向第二设备发送所述第一同步报文，以使得所述第二设备的下级处理器根据所述第一同步报文更新所述第二设备的M-LAG端口的隔离状态。
在一种可能的实现方式中，所述装置还包括：更新单元，用于在所述第一设备的M-LAG端口的状态发生变化时，更新所述第一设备的M-LAG端口的隔离状态。
在一种可能的实现方式中，所述第一设备仅包括一个印刷电路板，所述第一设备的主处理器和所述装置均部署在所述印刷电路板上。
在一种可能的实现方式中，所述第一设备包括主控板和接口板，所述第一设备的主处理器部署在所述主控板上，所述第一设备的所述装置部署在所述接口板上。
在一种可能的实现方式中，所述装置为所述接口板上的中央处理器CPU、网络处理器NP或现场可编程逻辑门阵列FPGA。
在一种可能的实现方式中，所述第一设备的M-LAG端口的状态发生变化为由正常状态变化为故障状态，所述第一同步报文包括所述第一设备的M-LAG端口的故障信息；或者，所述第一设备的M-LAG端口的状态发生变化为由故障状态变化为正常状态，所述第一同步报文包括所述第一设备的M-LAG端口的正常信息。
在一种可能的实现方式中，所述装置还包括：接收单元，用于接收所述第二设备的下级处理器发送的第二同步报文，所述第二同步报文包括所述第二设备的M-LAG端口的状态信息，所述第二同步报文由所述第二设备的中的下级处理器在所述第二设备的M-LAG端口的状态发生变化时生成的；更新单元，用于根据所述第二同步报文更新所述第一设备的M-LAG端口的隔离状态。
在一种可能的实现方式中，所述第一设备通过第一路径与所述第二设备通信，所述更新单元用于：在所述第一设备的M-LAG端口处于正常状态且所述第二设备的M-LAG端口处于故障状态时，删除所述第一设备的M-LAG端口的隔离规则；或者，在所述第一设备的M-LAG端口和所述第二设备的M-LAG端口均处于正常状态，或所述第一设备的M-LAG端口处于故障状态时，下发所述第一设备的M-LAG端口的隔离规则；所述第一设备的M-LAG端口的隔离规则包括不向所述第一设备的M-LAG端口转发通过所述第一路径接收的报文。
在本申请第三方面，提供了一种状态同步系统，所述系统包括第一设备和第二设备，所述第一设备和所述第二设备属于同一跨设备链路聚合组M-LAG，所述第一设备和所述第二设备均包括主处理器和下级处理器；所述第一设备的下级处理器，用于在所述第一设备的M-LAG端口的状态发生变化时，生成第一同步报文，并向所述第二设备发送所述第一同步报文，所述第一同步报文包括第一设备的M-LAG端口的状态信息；所述第二设备的下级处理器，用于根据所述第一同步报文更新所述第二设备的M-LAG端口的隔离状态。
在一种可能的实现方式中，所述第一设备仅包括一个印刷电路板，所述第一设备的主处理器和下级处理器均部署在所述印刷电路板上；和/或，所述第二设备仅包括一个印刷电路板，所述第二设备的主处理器和下级处理器均部署在印刷电路板上。
在一种可能的实现方式中，所述第一设备包括主控板和接口板，所述第一设备的主处理器部署在所述第一设备的主控板上，所述第一设备的下级处理器部署在所述第一设备的接口板上；和/或，所述第二设备包括主控板和接口板，所述第二设备的主处理器部署在所述第二设备的主控板上，所述第二设备的下级处理器部署在所述第二设备的接口板上。
在一种可能的实现方式中，所述第一设备的下级处理器为所述第一设备的接口板上的中央处理器CPU、网络处理器NP或现场可编程逻辑门阵列FPGA；和/或，所述第二设备的下级处理器为所述第二设备的接口板上的中央处理器CPU、网络处理器NP或现场可编程逻辑门阵列FPGA。
在本申请第四方面，提供了一种通信设备，所述设备包括：主处理器，下级处理器和存储器；所述主处理器，用于管理所述通信设备；所述存储器，用于存储指令或计算机程序；所述下级处理器，用于执行所述存储器中的所述指令或计算机程序，以使得所述通信设备执行第一方面所述的状态同步方法。
通过本申请提供的技术方案，对于构成跨设备链路聚合组M-LAG的两个设备，即第一设备和第二设备，该第一设备和第二设备均包括主处理器和下级处理器。在第一设备的M-LAG端口的状态发生变化时，第一设备的下级处理器在感知状态变化时，生成第一同步报文，该第一同步报文包括第一设备的M-LAG端口的状态信息。第一设备将该第一同步报文发送给第二设备的下级处理器，进而由第二设备的下级处理器根据该第一同步报文更新本地M-LAG端口的隔离状态。即，在其中一个M-LAG设备感知到本地的M-LAG端口发生变化时，可以由该M-LAG设备的下级处理器生成同步报文，并直接通过转发面将该同步报文发送给对端的转发面，无需主处理器的参与，从而缩短协商过程，使得对端设备可以及时感知M-LAG端口的状态变化，以快速更新自身的M-LAG端口的隔离状态，提高报文转发效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种跨设备链路聚合组M-LAG场景示意图；
图2为本申请实施例提供的一种多级M-LAG场景示意图；
图3为本申请实施例提供的一种状态同步方法流程图；
图4为本申请实施例提供的一种M-LAG端口隔离表结构示意图；
图5为本申请实施例提供的一种接口板结构示意图；
图6为本申请实施例提供的一种状态同步装置结构图；
图7为本申请实施例提供的一种网络设备结构图；
图8为本申请实施例提供的另一种网络设备结构图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。
为便于理解本申请实施例提供的技术方案，下面将先对本申请所涉及的技术术语进行说明。
M-LAG特性主要应用于服务器或交换机双归接入网络的场景中，一方面可以用于负载分担流量的作用，另一方面可以用于备份保护。其中，当M-LAG应用于交换机的双归接入时，图1中的设备1、设备2和设备3分别为交换机A1、交换机A2和交换机A3，为实现冗余备份同时提高链路的利用率，在交换机A2和交换机A3之间部署M-LAG，实现交换机A1的双归接入。这样交换机A2和交换机A3可以通过负载分担的形式共同转发流量。当其中一台交换机发生故障时，流量可以快速切换到另一台交换机，保证业务的正常运行。当M-LAG应用于服务器的双归接入时，图1中的设备1为服务器，设备2和设备3分别为交换机B1和交换机B2，在交换机B1和交换机B2之间部署M-LAG，实现服务器的双归接入。交换机B1和交换机B2通过负载分担的形式共同转发流量。当其中一台交换机发生故障时，可以快速切换到另一台交换机，保证业务的正常运行。
由于M-LAG支持多级互联，因此M-LAG的组网可以分为单级M-LAG和多级M-LAG。其中，单级M-LAG如图1所示，多级M-LAG如图2所示，服务器双归接入交换机D1和交换机D2，该交换机D1和交换机D2之间部署M-LAG1，该M-LAG1包括M-LAG成员口1和M-LAG成员口2；交换机D1双归接入交换机D3和交换机D4，形成M-ALG2，该M-ALG2包括M-LAG成员口3和M-LAG成员口5；交换机D2双归接入交换机D3和交换机D4，形成M-LAG3，该M-LAG3包括M-LAG成员口4和M-LAG成员口6。其中，交换机D3和交换机D4之间部署M-LAG可以与下层的M-LAG进行级联。多级M-LAG的情况下，可以使用M-LAG标识区分不同交换机之间所部署的M-LAG。
在M-LAG正常工作时，自用户侧发往网络侧的已知单播流量由M-LAG设备进行逐流负载分担转发。反之，自网路侧发往用户侧的已知单播流量同样由M-LAG设备进行逐流负载分担转发。
在M-LAG正常工作时，自用户侧发往网络侧的BUM流量在设备间泛洪，对于可能造成的环路，则利用M-LAG的单向隔离机制隔绝由peer-link链路发往M-LAG成员口的流量。反之，当网络侧发往用户侧的BUM流量在设备间泛洪时，同样利用单向隔离机制隔绝由peer-link链路发往M-LAG成员口的流量。也就是，当BUM流量通过peer-link链路广播到对端M-LAG设备，对端M-LAG设备在peer-link链路与M-LAG成员口之间设置单方向的流量隔离，即从peer-link接口进来的流量不会再从M-LAG口转发出去，所以不会形成环路，这就是M-LAG单向隔离机制。其中，peer-link链路两端直连的接口均为peer-link接口。
在实际应用中，当M-LAG成员口故障时，由于网络不感知故障，网络侧发往用户侧的BUM流量依然发送给M-LAG成员口故障所在的M-LAG设备。为保证BUM流量的正常转发，对端M-LAG设备需要放开peer-link接口和对端M-LAG设备的M-LAG成员口之间的隔离机制，以使得BUM流量通过peer-link链路绕行转发到用户侧。然而，当前的隔离放开主要由第一设备(M-LAG成员口故障的设备)的主控板通过订阅端口故障事件，获知M-LAG成员口故障，进而与第二设备的主控板进行M-LAG成员口状态协商，以使得第二设备同步第一设备的M-LAG成员口故障状态，进而使得第二设备的接口板放开peer-link接口与自身M-LAG成员口之间的隔离机制。其中，主控板的M-LAG状态协商过程都是在中央处理器(central processingunit，CPU)的M-LAG模块中处理，依赖于CPU是否能够及时调度。当业务规格比较大的情况下端口故障往往需要处理更多的业务，导致CPU较忙情况下隔离解除时间比较长，故障收敛时间较长。
基于此，本申请实施例提供了一种状态同步方法，用于解决M-LAG故障场景下故障收敛时间较长的问题。具体为，在M-LAG端口故障或故障恢复的场景下，第一设备的下级处理器和第二设备的下级处理器可以之间进行设备间的M-LAG端口状态的同步，无需主处理器的参与，提升协商速度，进而提高故障收敛速度。
为便于理解本申请实施例提供的技术方案，下面将以图1中网络侧向用户侧发送BUM流量为例进行说明。参见图3，该图为本申请实施例提供的一种状态同步方法流程图，如图3所示，该方法可以包括：
S301：在第一设备的M-LAG端口的状态发生变化时，第一设备的下级处理器生成第一同步报文。
本实施例中，第一设备和第二设备构建一个跨设备链路聚合组M-LAG，其中，第一设备和第二设备均包括主处理器和下级处理器。其中，下级处理器用于协助主处理器完成需要快速处理的工作。其中，主处理器和下级处理器的具体形态与第一设备的形态相关，当第一设备仅包括一个印刷电路板时，如盒式设备，则第一设备的主处理器和下级处理器均部署在该印刷电路板上。当第一设备包括主控板和接口板时，则第一设备的主处理器部署在主控板上，下级处理器部署在接口板上。具体地，下级处理器可以为接口板上的中央处理器CPU、网络处理器(network processor，NP)，或现场可编程逻辑门阵列(fieldprogrammable gate array，FPGA)。优选地，下级处理器为NP或FGPA，此时，其可以通过硬件方式实现两个M-LAG设备之间M-LAG端口的状态同步；当下级处理器为CPU时，可以通过软件方式实现两个M-LAG设备之间M-LAG端口的状态同步。
在第一设备的M-LAG端口发生变化时，第一设备的下级处理器在感知到M-LAG端口发生变化时，直接生成第一同步报文，无需主处理器参与。第一同步报文包括第一设备的M-LAG端口的状态信息。第一设备的M-LAG端口发生变化可以为第一设备的M-LAG端口发生故障，即第一设备的M-LAG端口的状态由正常状态变化为故障状态，该情况下，第一同步报文包括第一设备的M-LAG端口的故障信息；或者第一设备的M-LAG端口故障恢复，即第一设备的M-LAG端口的状态由故障状态变化为正常状态，该情况下，第一同步报文包括第一设备的M-LAG端口的正常信息。
当第一设备和第二设备所构成的M-LAG为多级M-LAG时，如图2所示，则第一同步报文还可以包括M-LAG标识，以使得第二设备根据该M-LAG标识确定出自身与第一设备的M-LAG端口属于同一M-LAG标识的M-LAG端口。例如，第一设备为图2中的交换机D3，在交换机D3中M-LAG成员口3发生故障时，该M-LAG成员口3属于M-LAG2，则第一同步报文包括M-LAG成员口3的故障信息以及M-LAG2。
S302：第一设备向第二设备发送第一同步报文。
S303：第二设备的下级处理器根据第一同步报文更新第二设备的M-LAG端口的隔离状态
在第一设备的下级处理器生成第一同步报文后，第一设备将该第一同步报文发送给第二设备。也就是，第一设备的下级处理器将该第一同步报文发送给第二设备的下级处理器，进而第二设备的下级处理器通过该第一同步报文确定第一设备的M-LAG端口的状态，以根据第一设备的M-LAG端口的状态更新本地的M-LAG端口的隔离状态。即，第二设备的下级处理器根据第一设备的M-LAG端口的状态确定删除第二设备上的M-LAG端口的隔离规则，或者下发本地M-LAG端口的隔离规则。例如，第一设备为图1中的设备2，第二设备为图1中的设备3，则设备2中的下级处理器在感知到设备2的M-LAG成员口1的状态发生变化时，生成第一同步报文，并通过peer-link链路将该第一同步报文发送给设备3的下级处理器。再例如，第一设备为图1中的设备3，第二设备为图1中的设备2，则设备3中的下级处理器在感知到设备3的M-LAG成员口2的状态发生变化时，生成第一同步报文，并通过peer-link链路将该第一同步报文发送给设备2的下级处理器。
第二设备的下级处理器可以维护一个M-LAG端口状态表，该M-LAG端口状态表既包括本地(第二设备)的M-LAG端口状态，也包括对端设备(第一设备)的M-LAG端口状态。第二设备的下级处理器在接收到第一设备发送的第一同步报文后，根据该第一同步报文更新自身所维护的M-LAG端口状态表，进而根据更新后的M-LAG端口状态表更新交换芯片(以下简称LSW)所维护的第二设备的M-LAG端口的隔离状态表。例如，第二设备的下级处理器为接口板上的NP芯片(以下简称NP)时，NP中可以维护M-LAG端口状态表，在第二设备的NP接收到第一设备发送的第一同步报文后，刷新所维护的M-LAG端口状态表，并根据刷新后的M-LAG端口状态表更新LSW中第二设备的M-LAG端口的隔离状态。
在一种具体的实现方式中，当第一设备的M-LAG端口处于故障状态且第二设备的M-LAG端口处于正常状态，则第二设备的下级处理器删除第二设备的M-LAG端口的隔离规则，从而使得第二设备的M-LAG端口可以转发通过第一路径接收的报文。第一路径为第一设备与第二设备之间的通信路径，如图1中的peer-link链路。第二设备的M-LAG端口的隔离规则包括不向第二设备的M-LAG端口转发通过第一路径接收的报文。例如，第二设备为图1中的设备3，则设备3的M-LAG成员口2的隔离规则可以为设备3不向M-LAG成员口2转发通过peer-link链路接收的报文，当第一设备(设备2)的M-LAG成员口1处于故障状态且M-LAG成员口2处于正常状态时，设备3将删除M-LAG成员口2上的隔离规则，从而使得设备3可以向M-LAG成员口2转发通过peer-link链路接收的报文，以将该报文转发给设备1。
在一种具体的实现方式中，当第一设备的M-LAG端口恢复正常状态且第二设备的M-LAG端口处于正常状态，或者，第二设备的M-LAG端口处于故障状态时，则第二设备的下级处理器下发第二设备的M-LAG端口的隔离规则。即，当对端设备(第一设备)和本地设备(第二设备)的M-LAG端口均处于正常状态，或者本地设备的M-LAG端口处于故障状态时，本地设备的下级处理器将下发本地设备的M-LAG端口的隔离规则，从而使得本地设备的M-LAG端口不转发通过第一路径接收的报文。例如，第一设备为图1中的设备2，第二设备为图1中的设备3，当M-ALG成员口1由故障恢复正常且M-LAG成员口2处于正常工作状态，则设备3的下级处理将下发M-LAG成员口2的隔离规则，从而使得设备3不向M-LAG成员口2转发通过peer-link链路接收的报文，即从peer-link口进来的流量不会再从M-LAG成员口2转发出去，避免形成环路。再例如，设备3(第二设备)的M-ALG成员口2发生故障，此时无论M-LAG成员口1故障还是正常，设备3的下级处理器均下发M-LAG成员口2的隔离规则。
为便于理解，参见图4所示的M-LAG端口的隔离表，LLinkSate表示本地M-LAG端口状态，PlinkState表示对端设备的M-LAG端口状态，UP表示正常，Down表示故障。通过图4可知，在本地设备的M-LAG端口状态和对端设备的M-LAG端口状态均为UP时，本地设备的隔离动作为：下发Peer-link接口与M-LAG端口之间的隔离；在本地设备的M-LAG端口状态为UP且对端设备的M-LAG端口状态为Down时，本地设备的隔离动作为：删除Peer-link接口与M-LAG端口之间的隔离；在本地设备的M-LAG端口状态为Down时，无论对端设备的M-LAG端口状态为UP或Down，本地设备的隔离动作均为：下发Peer-link接口与M-LAG端口之间的隔离。
在第一设备的M-LAG端口的状态发生变化时，第一设备的下级处理器也会更新自身M-LAG端口的隔离状态。即，在第一设备的M-LAG端口的状态发生变化时，第一设备的下级处理器可以及时发现上述状态变化，并根据状态变化更新本地M-LAG端口的隔离状态。具体地，当第一设备的M-LAG端口的状态变化为正常状态变化为故障状态时，第一设备的下级处理器下发第一设备的M-LAG的隔离规则。即，下发peer-link接口与本地M-LAG口之间的隔离。
S304：在第二设备的M-LAG端口的状态发生变化时，第二设备的下级处理器生成第二同步报文。
在具体的应用场景下，第二设备的M-LAG端口状态也可能发生变化，在第二设备的下级处理器感知到本地的M-LAG端口状态发生变化时，第二设备的下级处理器直接生成第二同步报文，该第二同步报文包括第二设备的M-LAG端口的状态信息。进一步地，该第二同步报文还可以包括M-LAG标识。
当第二设备的仅包括一个印刷电路板时，如盒式设备，则第二设备的主处理器和下级处理器均部署在该印刷电路板上。当第二设备包括主控板和接口板时，主处理器部署在主控板上，下级处理器部署在接口板上。具体地，下级处理器可以为接口板上的中央处理器CPU、网络处理器NP或现场可编程逻辑门阵列FPGA。当下级处理器为NP或FGPA时，其可以通过硬件方式实现两个M-LAG设备之间的M-LAG端口状态的同步；当下级处理器为CPU时，可以通过软件方式实现两个M-LAG设备之间的M-LAG端口状态的同步。
第二设备的M-LAG端口状态发生变化可以为第二设备的M-LAG端口发生故障，即第二设备的M-LAG端口由正常状态变化为故障状态，该情况下，第二同步报文包括第二设备的M-LAG端口的故障信息。或者，第二设备的M-LAG端口状态发生变化可以为第二设备的M-LAG端口恢复故障，即第二设备的M-LAG端口由故障状态变化为正常状态，该情况下，第二同步报文包括第二设备的M-LAG端口的正常信息。
S305：第二设备向第一设备发送第二同步报文。
S306：第一设备的下级处理器根据第二同步报文更新第一设备的M-LAG端口的隔离状态。
本实施例中，在第二设备的下级处理器生成第二同步报文后，直接将该第二同步报文发送给第一设备的下级处理器，以使得第一设备的下级处理器根据第二同步报文更新第一设备的M-LAG端口的隔离状态，无需第一设备和第二设备的主处理器参与状态协商，提高收敛速度。
为便于理解本申请实施例的具体实现，下面将以第一设备和第二设备中下级处理器为接口板中的NP为例进行说明。参见图5所示的接口板结构示意图，NP分别与CPU以及LSW连接。CPU为接口板的控制单元，运行的程序和静态配置的参数保存在闪存FLASH中，程序运行时执行的代码和数据放置在于CPU相连的随机存取存储器(random access memory，RAM)中。通常情况下CPU控制LSW进行初始化、业务表项下发、协议报文收发、各类中断(端口的故障或恢复)。LSW可选外置RAM用于存放待转发的报文，以解决LSW内部缓存不足的问题。LSW下挂的PHY完成设备之间的光口或电口的对接。
本实施例中，NP与LSW相互配合实现M-LAG端口发生故障或故障恢复时的流量快速收敛。为方便区分，将第一设备的接口板上的NP称作为NP1，将第二设备的接口板上的NP称作为NP2。具体可以包括：
1)在第一设备接口板上的M-LAG端口发生故障或故障恢复时，第一设备向NP1上报M-LAG端口状态的变化。
2)NP1根据本地M-LAG端口状态的变化构建第一同步报文，并发送给第二设备。
NP1在感知到本地M-LAG端口状态变化时，更新自身所维护的M-LAG端口状态表，生成第一同步报文，并将该第一同步报文发送给第二设备。第一同步报文不仅可以包括第一设备的M-LAG端口状态信息，还可以包括M-LAG标识。属于同一个M-LAG的两个M-LAG端口对应相同的M-LAG标识。
3)NP2根据第一同步报文更新本地所存储的M-LAG端口状态表，并根据该M-LAG端口状态表更新本地M-LAG端口的隔离状态。
本实施例中，第二设备的LSW在接收到第一同步报文后，将该第一同步报文上送给NP2，该NP2通过解析第一同步报文获取M-LAG标识和第一设备的M-LAG端口状态，并根据M-LAG标识确定对应的M-LAG端口状态表，进而更新M-LAG端口状态表。M-LAG状态表中不仅包括本地M-LAG端口状态，还包括对端设备(第一设备)的M-LAG端口状态。在更新M-LAG端口状态表后，NP2根据更新后的M-LAG端口状态表更新本地M-LAG端口的隔离状态。具体地，NP2将根据更新后的M-LAG端口状态表更新LSW中的隔离表。
可见，本实施例通过NP1可以直接构建同步报文，进行设备间M-LAG端口状态的同步，无需依赖主控板与接口板之间的协商，提高了状态同步的速度。此外，NP2可以根据更新后的M-LAG端口状态来控制LSW中的M-LAG端口隔离状态，不再依赖主控板下发转发表项，提升了流量收敛性能。
另外，本实施例在执行图3所述的状态同步方法时，对于包括主控板和接口板的第一设备和第二设备，仍然可以保留原有的M-LAG端口状态协商过程，主控板将协商结果，(例如，更新LSW中的隔离表)下发至接口板的下级处理器中，从而可以验证上述状态同步方法的同步结果。
基于上述方法实施例，本申请实施例提供了一种状态同步装置，下面将结合附图进行说明。
参见图6，该图为本申请实施例提供的状态同步装置结构图，如图6所示，该装置可以应用于第一设备，能够实现上述方法实施例中第一设备的下级处理器的功能，第一设备与第二设备属于同一跨设备链路聚合组M-LAG，第一设备包括主处理器和所述装置，第二设备包括主处理器和下级处理器，所述装置600可以包括：生成单元601和发送单元602。
生成单元601，用于在所述第一设备的M-LAG端口的状态发生变化时，生成第一同步报文，所述第一同步报文包括所述第一设备的M-LAG端口的状态信息。关于生成单元601的具体实现可以参见上述方法实施例中S301的相关描述。
发送单元602，用于向第二设备发送所述第一同步报文，以使得所述第二设备中的下级处理器根据所述第一同步报文更新所述第二设备的M-LAG端口的隔离状态。关于发送单元602的具体实现可以参见上述方法实施例中S302的相关描述。
在一种具体的实现方式中，所述装置还包括：更新单元(图中未示出)；
更新单元，用于在所述第一设备的M-LAG端口的状态发生变化时，更新所述第一设备的M-LAG端口的隔离状态。关于更新单元的具体实现可以参见S303的相关描述。
在一种具体的实现方式中，所述第一设备仅包括一个印刷电路板，所述第一设备的主处理器和所述装置均部署在所述印刷电路板上。
在一种具体的实现方式中，所述第一设备包括主控板和接口板，所述主处理器部署在所述主控板上，所述装置部署在所述接口板上。
在一种具体的实现方式中，所述装置为所述接口板上的中央处理器CPU、网络处理器NP或现场可编程逻辑门阵列FPGA。
在一种具体的实现方式中，所述第一设备的M-LAG端口的状态发生变化为由正常状态变化为故障状态，所述第一同步报文包括所述第一设备的M-LAG端口的故障信息；或者，所述第一设备的M-LAG端口的状态发生变化为由故障状态变化为正常状态，所述第一同步报文包括所述第一设备的M-LAG端口的正常信息。
在一种具体的实现方式中，所述装置还包括：接收单元和更新单元(图中未示出)；
接收单元，用于接收所述第二设备的下级处理器发送的第二同步报文，所述第二同步报文包括所述第二设备的M-LAG端口的状态信息，所述第二同步报文由所述第二设备的中的下级处理器在所述第二设备的M-LAG端口的状态发生变化时生成的。关于接收单元的具体实现可以参见上述方法实施例中S304和S305的相关描述。
更新单元，用于根据所述第二同步报文更新所述第一设备的M-LAG端口的隔离状态。关于更新单元的具体实现可以参见上述方法实施例中S306的相关描述。
在一种具体的实现方式中，所述第一设备通过第一路径与所述第二设备通信，所述更新单元用于：在所述第一设备的M-LAG端口处于正常状态且所述第二设备的M-LAG端口处于故障状态时，删除所述第一设备的M-LAG端口的隔离规则；或者，在所述第一设备的M-LAG端口和所述第二设备的M-LAG端口均处于正常状态，或所述第一设备的M-LAG端口处于故障状态时，下发所述第一设备的M-LAG端口的隔离规则；所述第一设备的M-LAG端口的隔离规则包括不向所述第一设备的M-LAG端口转发通过所述第一路径接收的报文。
需要说明的是，本实施例中各个单元的实现可以参见上述方法实施例中的相关描述。
图7为本申请实施例提供的一种网络设备的结构示意图，该网络设备例如可以是图3所示实施例中的第一设备或第二设备。
请参阅图7所示，网络设备700包括：处理器710、通信接口720、存储器730和处理器740。其中报文转发设备700中的处理器的数量可以一个或多个，图7中以两个处理器为例。处理器710为主处理器，处理器740为下级处理器。本申请实施例中，处理器710、通信接口720、存储器730和处理器740可通过总线系统或其它方式连接，图7中以通过总线系统750连接为例。
处理器740可以是CPU、NP、或者CPU和NP的组合。处理器740还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路(application-specific integrated circuit，ASIC)，可编程逻辑器件(programmable logic device，PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complex programmable logic device，CPLD)，现场可编程逻辑门阵列(field-programmable gate array，FPGA)，通用阵列逻辑(generic array logic,GAL)或其任意组合。
通信接口720用于接收和发送报文，具体地，通信接口720可以包括接收接口和发送接口。接收接口可以用于接收报文，发送接口可以用于发送报文。通信接口720的个数可以为一个或多个。
存储器730可以包括易失性存储器(volatile memory)，例如随机存取存储器(random access memory，RAM)；存储器730也可以包括非易失性存储器(英文：non-volatile memory)，例如快闪存储器(flash memory)，硬盘(hard disk drive，HDD)或固态硬盘(solid-state drive，SSD)；存储器730还可以包括上述种类的存储器的组合。存储器730例如可以存储前文提及的M-LAG端口的状态信息。
可选地，存储器730存储有操作系统和程序、可执行模块或者数据结构，或者它们的子集，或者它们的扩展集，程序可包括各种操作指令，用于实现各种操作。操作系统可包括各种系统程序，用于实现各种基础业务以及处理基于硬件的任务。处理器740可以读取存储器730中的程序，实现本申请实施例提供的状态同步方法。
存储器730可以为网络设备700中的存储器件，也可以为独立于网络设备700的存储装置。
总线系统750可以是外设部件互连标准(peripheral component interconnect，PCI)总线或扩展工业标准结构(extended industry standard architecture，EISA)总线等。总线系统750可以分为地址总线、数据总线、控制总线等。为便于表示，图7中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
图8是本申请实施例提供的另一种网络设备800的结构示意图，网络设备800可以配置为前述各实施例中的第一设备或第二设备。
网络设备800包括：主控板810和接口板830。
主控板810也称为主处理单元(main processing unit，MPU)或路由处理卡(routeprocessor card)，主控板810用于控制和管理网络设备800中的各个组件，上述组件包括路由计算、设备管理、设备维护、协议处理功能。主控板810包括中央处理器811和存储器812。
接口板830也称为线路接口单元卡(line processing unit，LPU)、线卡(linecard)或业务板。接口板830用于提供各种业务接口并实现数据包的转发。业务接口包括而不限于以太网接口、POS(Packet over SONET/SDH)接口等，以太网接口例如是灵活以太网客户端(Flexible Ethernet client，FlexE Client)接口。接口板830包括：中央处理器831、网络处理器832、转发表项存储器834和物理接口卡(physical interface card，PIC)833。
接口板830上的中央处理器831用于对接口板830进行控制管理并与主控板810上的中央处理器811进行通信。
网络处理器832用于实现报文的转发处理。网络处理器832的形态可以是转发芯片。具体而言，上行报文的处理包括：报文入接口的处理，转发表查找；下行报文的处理：转发表查找等等。
物理接口卡833用于实现物理层的对接功能，原始的流量由此进入接口板830，以及处理后的报文从该物理接口卡833发出。物理接口卡833包括至少一个物理接口。物理接口卡833也称为子卡，可安装在接口板830上，负责将光电信号转换为报文并对报文进行合法性检查后转发给网络处理器832处理。在一些实施例中，接口板803的中央处理器831也可执行网络处理器832的功能，比如基于通用CPU实现软件转发，从而物理接口卡833中不需要网络处理器832。
可选地，网络设备800包括多个接口板，例如网络设备800还包括接口板840，接口板840包括：中央处理器841、网络处理器842、转发表项存储器844和物理接口卡843。
可选地，网络设备800还包括交换网板820。交换网板820也可以称为交换网板单元(switch fabric unit，SFU)。在网络设备有多个接口板830的情况下，交换网板820用于完成各接口板之间的数据交换。例如，接口板830和接口板840之间可以通过交换网板820通信。
主控板810和接口板830耦合。例如。主控板810、接口板830和接口板840，以及交换网板820之间通过系统总线与系统背板相连实现互通。在一种可能的实现方式中，主控板810和接口板830之间建立进程间通信协议(inter-process communication，IPC)通道，主控板810和接口板830之间通过IPC通道进行通信。
在逻辑上，网络设备800包括控制面和转发面，控制面包括主控板810和中央处理器831，转发面包括执行转发的各个组件，比如转发表项存储器834、物理接口卡833和网络处理器832。控制面执行路由器、生成转发表、处理信令和协议报文、配置与维护设备的状态等功能，控制面将生成的转发表下发给转发面，在转发面，网络处理器832基于控制面下发的转发表对物理接口卡833收到的报文查表转发。控制面下发的转发表可以保存在转发表项存储器834中。在一些实施例中，控制面和转发面可以完全分离，不在同一设备上。
如果网络设备800被配置为第一网络设备，网络处理器832可以生成第一同步报文，并触发物理接口卡833向第二设备发送第一同步报文。
应理解，状态同步装置600中的发送单元602等可以相当于网络设备800中的物理接口卡833或物理接口卡843；状态同步装置600中的生成单元601等可以相当于网络设备800中的网络处理器832或网络处理器842。
应理解，本申请实施例中接口板840上的操作与接口板830的操作一致，为了简洁，不再赘述。应理解，本实施例的网络设备800可对应于上述各个方法实施例中的第一设备或第二设备，该网络设备800中的接口板830和/或接口板840可以实现上述各个方法实施例中的第一设备或第二设备所具有的功能和/或所实施的各种步骤，为了简洁，在此不再赘述。
应理解，主控板可能有一块或多块，有多块的时候可以包括主用主控板和备用主控板。接口板可能有一块或多块，网络设备的数据处理能力越强，提供的接口板越多。接口板上的物理接口卡也可以有一块或多块。交换网板可能没有，也可能有一块或多块，有多块的时候可以共同实现负荷分担冗余备份。在集中式转发架构下，网络设备可以不需要交换网板，接口板承担整个系统的业务数据的处理功能。在分布式转发架构下，网络设备可以有至少一块交换网板，通过交换网板实现多块接口板之间的数据交换，提供大容量的数据交换和处理能力。所以，分布式架构的网络设备的数据接入和处理能力要大于集中式架构的设备。可选地，网络设备的形态也可以是只有一块板卡，即没有交换网板，接口板和主控板的功能集成在该一块板卡上，此时接口板上的中央处理器和主控板上的中央处理器在该一块板卡上可以合并为一个中央处理器，执行两者叠加后的功能，这种形态设备的数据交换和处理能力较低(例如，低端交换机或路由器等网络设备)。具体采用哪种架构，取决于具体的组网部署场景。
应理解，上述各种产品形态的网络设备，分别具有上述方法实施例中第一设备或第二设备的任意功能，此处不再赘述。
本申请实施例还提供了一种芯片系统，包括处理器和接口电路，接口电路，用于接收指令并传输至处理器；处理器，例如可以是图6示出的状态同步装置600的一种具体实现形式，可以用于执行上述状态同步的方法。所述处理器与存储器耦合，所述存储器用于存储程序或指令，当所述程序或指令被所述处理器执行时，使得该芯片系统实现上述任一方法实施例中的方法。
可选地，该芯片系统中的处理器可以为一个或多个。该处理器可以通过硬件实现也可以通过软件实现。当通过硬件实现时，该处理器可以是逻辑电路、集成电路等。当通过软件实现时，该处理器可以是一个通用处理器，通过读取存储器中存储的软件代码来实现。
可选地，该芯片系统中的存储器也可以为一个或多个。该存储器可以与处理器集成在一起，也可以和处理器分离设置，本申请并不限定。示例性的，存储器可以是非瞬时性处理器，例如只读存储器ROM，其可以与处理器集成在同一块芯片上，也可以分别设置在不同的芯片上，本申请对存储器的类型，以及存储器与处理器的设置方式不作具体限定。
基于上述方法和装置实施例，本申请实施例还提供了一种状态同步系统，该系统可以包括：第一设备和第二设备。第一设备和所述第二设备属于同一跨设备链路聚合组M-LAG，所述第一设备和所述第二设备均包括主处理器和下级处理器。
所述第一设备的下级处理器，用于在所述第一设备的M-LAG端口的状态发生变化时，生成第一同步报文，并向所述第二设备发送所述第一同步报文，所述第一同步报文包括第一设备的M-LAG端口的状态信息；
所述第二设备的下级处理器，用于根据所述第一同步报文更新所述第二设备的M-LAG端口的隔离状态。
在一种具体的实现方式中，所述第一设备仅包括一个印刷电路板，所述第一设备的主处理器和下级处理器均部署在所述印刷电路板上；和/或，所述第二设备仅包括一个印刷电路板，所述第二设备的主处理器和下级处理器均部署在印刷电路板上。
在一种具体的实现方式中，所述第一设备包括主控板和接口板，所述第一设备的主处理器部署在所述第一设备的主控板上，所述第一设备的下级处理器部署在所述第一设备的接口板上；和/或，所述第二设备包括主控板和接口板，所述第二设备的主处理器部署在所述第二设备的主控板上，所述第二设备的下级处理器部署在所述第二设备的接口板上。
在一种具体的实现方式中，所述第一设备的下级处理器为所述第一设备的接口板上的中央处理器CPU、网络处理器NP或现场可编程逻辑门阵列FPGA；和/或，所述第二设备的下级处理器为所述第二设备的接口板上的中央处理器CPU、网络处理器NP或现场可编程逻辑门阵列FPGA。
关于第一设备的下级处理器或第二设备的下级处理器所执行的功能或实现可以参见图3实施例中相关描述。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑业务划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各业务单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件业务单元的形式实现。
以上，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (21)

1.一种状态同步方法，其特征在于，所述方法应用于第一设备，所述第一设备与第二设备属于同一个跨设备链路聚合组M-LAG，所述第一设备包括主处理器和下级处理器，所述方法包括：
在所述第一设备的M-LAG端口的状态发生变化时，所述第一设备的下级处理器生成第一同步报文，所述第一同步报文包括所述第一设备的M-LAG端口的状态信息；
所述第一设备向所述第二设备发送所述第一同步报文，以使得所述第二设备的下级处理器根据所述第一同步报文更新所述第二设备的M-LAG端口的隔离状态。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述第一设备的M-LAG端口的状态发生变化时，所述第一设备的下级处理器更新所述第一设备的M-LAG端口的隔离状态。
3.根据权利要求1或2所述的方法，其特征在于，所述第一设备仅包括一个印刷电路板，所述第一设备的主处理器和下级处理器均部署在所述印刷电路板上。
4.根据权利要求1或2所述的方法，其特征在于，所述第一设备包括主控板和接口板，所述第一设备的主处理器部署在所述主控板上，所述第一设备的下级处理器部署在所述接口板上。
5.根据权利要求4所述的方法，其特征在于，所述第一设备的下级处理器为所述接口板上的中央处理器CPU、网络处理器NP或现场可编程逻辑门阵列FPGA。
6.根据权利要求1-5任一项所述的方法，其特征在于：
所述第一设备的M-LAG端口的状态发生变化为由正常状态变化为故障状态，所述第一同步报文包括所述第一设备的M-LAG端口的故障信息；或者，
所述第一设备的M-LAG端口的状态发生变化为由故障状态变化为正常状态，所述第一同步报文包括所述第一设备的M-LAG端口的正常信息。
7.根据权利要求1-6任一项所述的方法，其特征在于，所述方法还包括：
所述第一设备的下级处理器接收所述第二设备的下级处理器发送的第二同步报文，所述第二同步报文包括所述第二设备的M-LAG端口的状态信息，所述第二同步报文由所述第二设备的下级处理器在所述第二设备的M-LAG端口的状态发生变化时生成的；
所述第一设备的下级处理器根据所述第二同步报文更新所述第一设备的M-LAG端口的隔离状态。
8.根据权利要求7所述的方法，其特征在于，所述第一设备通过第一路径与所述第二设备通信，所述第一设备的下级处理器根据所述第二同步报文更新所述第一设备的M-LAG端口的隔离状态，包括：
在所述第一设备的M-LAG端口处于正常状态且所述第二设备的M-LAG端口处于故障状态时，所述第一设备的下级处理器删除所述第一设备的M-LAG端口的隔离规则；或者，
在所述第一设备的M-LAG端口和所述第二设备的M-LAG端口均处于正常状态，或所述第一设备的M-LAG端口处于故障状态时，所述第一设备的下级处理器下发所述第一设备的M-LAG端口的隔离规则；
所述第一设备的M-LAG端口的隔离规则包括不向所述第一设备的M-LAG端口转发通过所述第一路径接收的报文。
9.一种状态同步装置，其特征在于，所述装置应用于第一设备，所述第一设备与第二设备属于同一跨设备链路聚合组M-LAG，所述第一设备包括主处理器和所述装置，所述第二设备包括主处理器和下级处理器，所述装置包括：
生成单元，用于在所述第一设备的M-LAG端口的状态发生变化时，生成第一同步报文，所述第一同步报文包括所述第一设备的M-LAG端口的状态信息；
发送单元，用于向所述第二设备发送所述第一同步报文，以使得所述第二设备的下级处理器根据所述第一同步报文更新所述第二设备的M-LAG端口的隔离状态。
10.根据权利要求9所述的装置，其特征在于，所述装置还包括：
更新单元，用于在所述第一设备的M-LAG端口的状态发生变化时，更新所述第一设备的M-LAG端口的隔离状态。
11.根据权利要求9或10所述的装置，其特征在于，所述第一设备仅包括一个印刷电路板，所述第一设备的主处理器和所述装置均部署在所述印刷电路板上。
12.根据权利要求9或10所述的装置，其特征在于，所述第一设备包括主控板和接口板，所述第一设备的主处理器部署在所述主控板上，所述第一设备的所述装置部署在所述接口板上。
13.根据权利要求12所述的装置，其特征在于，所述装置为所述接口板上的中央处理器CPU、网络处理器NP或现场可编程逻辑门阵列FPGA。
14.根据权利要求9-13任一项所述的装置，其特征在于：
所述第一设备的M-LAG端口的状态发生变化为由正常状态变化为故障状态，所述第一同步报文包括所述第一设备的M-LAG端口的故障信息；或者，
所述第一设备的M-LAG端口的状态发生变化为由故障状态变化为正常状态，所述第一同步报文包括所述第一设备的M-LAG端口的正常信息。
15.根据权利要求9-14任一项所述的装置，其特征在于，所述装置还包括：
接收单元，用于接收所述第二设备的所述下级处理器发送的第二同步报文，所述第二同步报文包括所述第二设备的M-LAG端口的状态信息，所述第二同步报文由所述第二设备的中的所述下级处理器在所述第二设备的M-LAG端口的状态发生变化时生成的；
更新单元，用于根据所述第二同步报文更新所述第一设备的M-LAG端口的隔离状态。
16.根据权利要求15所述的装置，其特征在于，所述第一设备通过第一路径与所述第二设备通信，所述更新单元用于：
在所述第一设备的M-LAG端口处于正常状态且所述第二设备的M-LAG端口处于故障状态时，删除所述第一设备的M-LAG端口的隔离规则；或者，
在所述第一设备的M-LAG端口和所述第二设备的M-LAG端口均处于正常状态，或所述第一设备的M-LAG端口处于故障状态时，下发所述第一设备的M-LAG端口的隔离规则；所述第一设备的M-LAG端口的隔离规则包括不向所述第一设备的M-LAG端口转发通过所述第一路径接收的报文。
17.一种状态同步系统，其特征在于，所述系统包括第一设备和第二设备，所述第一设备和所述第二设备属于同一跨设备链路聚合组M-LAG，所述第一设备和所述第二设备均包括主处理器和下级处理器；
所述第一设备的下级处理器，用于在所述第一设备的M-LAG端口的状态发生变化时，生成第一同步报文，并向所述第二设备发送所述第一同步报文，所述第一同步报文包括第一设备的M-LAG端口的状态信息；
所述第二设备的下级处理器，用于根据所述第一同步报文更新所述第二设备的M-LAG端口的隔离状态。
18.根据权利要求17所述的系统，其特征在于，所述第一设备仅包括一个印刷电路板，所述第一设备的主处理器和下级处理器均部署在所述印刷电路板上；和/或，所述第二设备仅包括一个印刷电路板，所述第二设备的主处理器和下级处理器均部署在印刷电路板上。
19.根据权利要求17所述的系统，其特征在于，所述第一设备包括主控板和接口板，所述第一设备的主处理器部署在所述第一设备的主控板上，所述第一设备的下级处理器部署在所述第一设备的接口板上；和/或，所述第二设备包括主控板和接口板，所述第二设备的主处理器部署在所述第二设备的主控板上，所述第二设备的下级处理器部署在所述第二设备的接口板上。
20.根据权利要求19所述的系统，其特征在于，所述第一设备的下级处理器为所述第一设备的接口板上的中央处理器CPU、网络处理器NP或现场可编程逻辑门阵列FPGA；和/或，所述第二设备的下级处理器为所述第二设备的接口板上的中央处理器CPU、网络处理器NP或现场可编程逻辑门阵列FPGA。
21.一种通信设备，其特征在于，包括：主处理器，下级处理器和存储器；
所述主处理器，用于管理所述通信设备；
所述存储器，用于存储指令或计算机程序；
所述下级处理器，用于执行所述存储器中的所述指令或计算机程序，以使得所述通信设备执行权利要求1-8任一项所述的状态同步方法。
CN202111231100.1A 2021-10-21 2021-10-21 一种状态同步方法、装置及设备 Pending CN116016385A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111231100.1A CN116016385A (zh) 2021-10-21 2021-10-21 一种状态同步方法、装置及设备
PCT/CN2022/107583 WO2023065750A1 (zh) 2021-10-21 2022-07-25 一种状态同步方法、装置及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111231100.1A CN116016385A (zh) 2021-10-21 2021-10-21 一种状态同步方法、装置及设备

Publications (1)

Publication Number Publication Date
CN116016385A true CN116016385A (zh) 2023-04-25

Family

ID=86023949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111231100.1A Pending CN116016385A (zh) 2021-10-21 2021-10-21 一种状态同步方法、装置及设备

Country Status (2)

Country Link
CN (1) CN116016385A (zh)
WO (1) WO2023065750A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8730963B1 (en) * 2010-11-19 2014-05-20 Extreme Networks, Inc. Methods, systems, and computer readable media for improved multi-switch link aggregation group (MLAG) convergence
JP5974852B2 (ja) * 2012-11-22 2016-08-23 富士通株式会社 伝送装置、および伝送方法
US10284457B2 (en) * 2016-07-12 2019-05-07 Dell Products, L.P. System and method for virtual link trunking
CN108512751B (zh) * 2017-02-28 2021-02-23 华为技术有限公司 一种端口状态处理方法以及网络设备
CN109151620B (zh) * 2017-06-28 2022-05-13 中兴通讯股份有限公司 聚合组端口切换方法、装置及光线路终端olt设备
CN110166356B (zh) * 2018-02-11 2021-09-17 华为技术有限公司 发送报文的方法和网络设备
CN108632099B (zh) * 2018-05-18 2021-09-21 新华三技术有限公司 一种链路聚合的故障检测方法及装置
CN111786805B (zh) * 2019-04-04 2022-12-27 华为技术有限公司 一种专线业务的配置方法、设备及存储介质
CN112134796B (zh) * 2019-06-25 2022-12-16 中兴通讯股份有限公司 一种实现流量切换的方法、装置及系统
CN110351127B (zh) * 2019-06-28 2022-06-28 迈普通信技术股份有限公司 一种优雅重启的方法、设备及系统
CN112217658B (zh) * 2019-07-11 2024-03-19 华为技术有限公司 一种堆叠分裂处理方法及装置

Also Published As

Publication number Publication date
WO2023065750A1 (zh) 2023-04-27

Similar Documents

Publication Publication Date Title
US7639605B2 (en) System and method for detecting and recovering from virtual switch link failures
US9628375B2 (en) N-node link aggregation group (LAG) systems that can support various topologies
US7835265B2 (en) High availability Ethernet backplane architecture
EP2352253B1 (en) Method and apparatus for protecting link aggregation group of ethernet ring
US20080215910A1 (en) High-Availability Networking with Intelligent Failover
US9385944B2 (en) Communication system, path switching method and communication device
EP2961112B1 (en) Message forwarding system, method and device
CN102724030A (zh) 一种高可靠性的堆叠系统
WO2018108149A1 (zh) 数据链路切换方法和装置以及数据链路切换设备
EP3213441B1 (en) Redundancy for port extender chains
US20170005947A1 (en) Systems and methods to create highly scalable network services
JP4935681B2 (ja) パケットリングネットワークシステム、パケット転送方法、冗長化ノード、およびパケット転送プログラム
US9065678B2 (en) System and method for pinning virtual machine adapters to physical adapters in a network environment
CN110912815A (zh) 一种网元防成环方法、装置、设备及可读存储介质
CN106533771B (zh) 一种网络设备以及控制信息传输方法
US20150263884A1 (en) Fabric switchover for systems with control plane and fabric plane on same board
CN112073319B (zh) 一种路径切换方法及系统
JP4883317B2 (ja) 通信システム、ノード、端末、プログラム及び通信方法
CN110213162B (zh) 一种面向大规模计算机系统的容错路由方法
CN109194592B (zh) 一种解决multi-link网络中孤岛问题的方法和系统
CN116016385A (zh) 一种状态同步方法、装置及设备
TW202005410A (zh) 多節點裝置及其備援通訊方法
CN114640615B (zh) 一种路由通告方法、路由生成方法及设备
CN102045259B (zh) 分组交换设备以及管理用户业务的方法
WO2020156355A1 (zh) 负载分担方法、装置、系统、单板及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication