CN116015296B - 一种基于多模态脑成像的信号采样系统 - Google Patents

Abstract

本申请提供一种基于多模态脑成像的信号采样系统，信号采样系统包括：主控芯片、第一采样模块、电极脱落检测模块、第二采样模块、信号开关模块、AD转换模块以及光源控制模块；第一采样模块一端接收EEG信号输入，第一采样模块分别与电极脱落检测模块以及信号开关模块耦接；电极脱落检测模块还与主控芯片耦接；信号开关模块与AD转换模块耦接，信号开关模块还与主控芯片耦接；AD转换模块与主控芯片耦接；第二采样模块一端接收FNIRS信号输入，第二采样模块分别与光源控制模块以及主控芯片耦接。本申请通过上述信号采样系统，以解决多模态脑成像技术的采样系统需要采集多路数据，使用多个ADC数模转换器，致使采样系统设计复杂，设计不够简约的问题。

Description

一种基于多模态脑成像的信号采样系统

技术领域

本申请涉及模拟信号采样的领域，特别是一种基于多模态脑成像的信号采样系统。

背景技术

EEG脑电信号测量技术是通过导电电极，将大脑皮层的自发性生物电现象放大并记录下来而获得波形，EEG脑电信号测量技术获得的脑电信号的强度微弱，且噪声干扰大。FNIRS功能性脑成像测量技术是基于生理组织对光有吸收和散射两种反应，来测量大脑活动时氧合血红蛋白和脱氧血红蛋白的变化情况，因为血液对近红外光（700-900nm）的吸收非常小，所以测量具有良好的散射性。

EEG和FNIRS的信号来源不同，但他们对于环境要求较低，且易于携带。其中，EEG脑电信号具有较高的时间分辨率，能够直接检测到大脑皮层快速的电活动，但是大脑是一个容积导体，某个电极点采集到的信号是周边多个偶极子的电活动，所以它的空间分辨率比较低。FNIRS信号采集的是大脑接受刺激时局部血管扩张，血流增加带来的血流动力学的变化，所以其空间分辨率极高，时间分辨率较低。当前相关领域的技术人员常将两者结合成为多模态脑成像技术，不仅可以给我们提供血流动力学反应和电信号这两种不同来源的信息，还能够进行时空分辨率的互补。

然而，多模态脑成像技术的采样系统在设计过程中，由于EEG脑电信号采集中需要对大脑皮层上多个采样点进行采集，加上还需采集多个FNIRS信号。导致采样系统需要采集多路数据，会使用多个ADC数模转换器，致使采样系统设计复杂，设计不够简约。

发明内容

本申请提供了一种基于多模态脑成像的信号采样系统，以解决多模态脑成像技术的采样系统在设计过程中，采样系统需要采集多路数据，使用多个ADC数模转换器，致使采样系统设计复杂，设计不够简约的问题。

本申请提供一种基于多模态脑成像的信号采样系统，所述信号采样系统包括：主控芯片、第一采样模块、电极脱落检测模块、第二采样模块、信号开关模块、AD转换模块以及光源控制模块；所述第一采样模块一端接收EEG信号输入，所述第一采样模块分别与所述电极脱落检测模块以及所述信号开关模块耦接；所述电极脱落检测模块还与所述主控芯片耦接；所述信号开关模块与所述AD转换模块耦接，所述信号开关模块还与所述主控芯片耦接；所述AD转换模块与所述主控芯片耦接；所述第二采样模块一端接收FNIRS信号输入，所述第二采样模块分别与所述光源控制模块以及所述主控芯片耦接。本申请通过切换多路数据通过单道ADC进行采集，进而替换多路数据使用多路ADC采集，形成简约的电路设计。

在一种可能的实施方式中，所述第一采样模块包括至少一个EEG信号采样单元，所述EEG信号采样单元接收EEG信号输入，所述EEG信号采样单元与所述电极脱落检测模块以及所述信号开关模块耦接；所述EEG信号采样单元包括模拟芯片、高通滤波子单元、低通放大子单元以及驱动子单元；其中，所述模拟芯片的IN端口接收EEG信号输入，所述模拟芯片与所述高通滤波子单元耦接；所述高通滤波子单元与所述低通放大子单元耦接；所述高通滤波子单元与所述低通放大子单元分别于所述信号开关模块的数据接收端耦接；所述驱动子单元与所述模拟芯片耦接。通过上述方案，对采集到的EEG信号进行滤波、放大处理，提高了检测到的EEG信号的精准度，同时在EEG信号的采样单元设置电极脱落检测模块，当采样电极从被测目标上脱落时，能够及时的发现，并提示用户进行干预。

在一种可能的实施方式中，所述第二采样模块包括低通单元、跨阻放大单元以及光源单元；其中，所述光源单元与所述光源控制模块耦接，还与所述跨阻放大单元耦接；所述跨阻放大单元接收FNIRS信号输入，所述跨阻放大单元与所述低通单元耦接；所述低通单元与所述主控芯片耦接。通过上述方案，使得采集到的FNIRS信号在进入主控芯片前通过低通单元、跨阻放大单元实现滤波以及放大，降低FNIRS信号的噪声。

在一种可能的实施方式中，所述信号采样系统包括供电模块；其中，所述供电模块分别与所述主控芯片、所述第一采样模块、所述电极脱落检测模块、所述第二采样模块、所述信号开关模块、所述AD转换模块以及所述光源控制模块耦接。

在一种可能的实施方式中，所述高通滤波子单元包括第一电容、第二电容、第一电阻、第二电阻以及第三电阻；所述第一电阻一端与所述模拟芯片的HPSENSE端口耦接，另一端与所述第二电阻的一端耦接；所述第二电阻远离第一电阻的一端与所述模拟芯片的IAOUT端口耦接，所述第二电阻远离第一电阻的一端还与低通放大单元耦接；所述第一电容一端与所述模拟芯片的HPDRIVE端口耦接，另一端与所述模拟芯片的HPSENSE端口耦接；所述第二电容一端与所述模拟芯片的参考输出端口耦接，另一端与所述模拟芯片的SW端口耦接；所述第三电阻一端与所述第二电容远离所述模拟芯片的参考输出端口的一端耦接，所述第三电阻的另一端与所述第一电阻远离所述模拟芯片的HPDRIVE端口的一端耦接。

在一种可能的实施方式中，所述低通放大子单元包括：第三电容、第四电容、第四电阻、第五电阻、第六电阻以及第七电阻；所述电阻一端与所述高通滤波子单元耦接，另一端与所述第五电阻远离所述模拟芯片的一端耦接；所述第五电阻一端与所述模拟芯片的OPAMP正极端口耦接；所述第三电容一端与所述模拟芯片的OPAMP正极端口耦接，另一端与所述模拟芯片的参考输出端口耦接；所述第六电阻一端与所述模拟芯片的参考输出端口耦接，另一端与所述模拟芯片的OPAMP负极端口耦接；所述第七电阻一端与所述模拟芯片的OPAMP负极端口耦接，另一端与所述模拟芯片的输出端耦接；所述第四电容一端与所述第五电阻远离所述模拟芯片的一端耦接，所述第四电容另一端与所述模拟芯片的输出端耦接。

在一种可能的实施方式中，所述跨阻放大单元包括：第一发光二极管、第五电容、第六电容、第八电阻、第九电阻、第十电阻以及第一运算放大器；其中，所述第一发光二极管正极接地，另一端与所述第一运算放大器的输入端负极耦接；所述第八电阻一端接收模拟电压输入，另一端与所述第一运算放大器的输入端正极耦接；所述第九电阻一端接地，另一端与与所述第一运算放大器的输入端正极耦接；所述第十电阻一端与所述第一运算放大器的输入端负极耦接，另一端与所述第一运算放大器的输出端耦接；所述第五电容并联在所述第十电阻两端；所述第六电容一端接地，另一端与所述第一运算放大器供电输入端口耦接。

在一种可能的实施方式中，所述低通单元包括第七电容、第八电容、第十二电阻以及第二运算放大器；其中，所述第十二电阻一端与所述跨阻放大单元的输出端耦接，另一端与所述第二运算放大器的输入端正极耦接；所述第七电容一端与所述第十二电阻远离所述第二运算放大器的一端耦接，所述第七电容另一端与所述第二运算放大器的输出端耦接；所述第八电容一端接地，另一端与所述第二运算放大器的输入端正极耦接；所述第二运算放大器的输入端负极与所述第二运算放大器的输出端短接；所述第二运算放大器的输出端与所述主控芯片的PD SIG OUT端口耦接。采用两种光源来实现对FNIRS信号的采集，方便了去满足不同信号采集场景下的需求。

在一种可能的实施方式中，所述光源单元包括：近红外光源以及红光光源；所述近红外光源一端接收模拟电压输入，另一端与所述光源控制模块耦接；所述红光光源一端接收模拟电压输入，另一端与所述光源控制模块耦接。

在一种可能的实施方式中，其特征在于，所述信号采样系统还包括ID识别模块；所述ID识别模块与所述主控芯片耦接。通过ID识别模块来对用户进行身份验证，提高了检测过程的安全性。

与现有技术相比，本申请的有益效果是：通过切换多路数据通过单道ADC进行采集，进而替换多路数据使用多路ADC采集，形成简约的电路设计。对采集到的EEG信号进行滤波、放大处理，提高了检测到的EEG信号的精准度，同时在EEG信号的采样单元设置电极脱落检测模块，当采样电极从被测目标上脱落时，能够及时的发现，并提示用户进行干预。通过上述方案，使得采集到的FNIRS信号在进入主控芯片前通过低通单元、跨阻放大单元以及第二AD转换模块实现滤波以及放大，降低FNIRS信号的噪声。采用两种光源来实现对FNIRS信号的采集，方便了去满足不同信号采集场景下的需求。采用两种光源来实现对FNIRS信号的采集，方便了去满足不同信号采集场景下的需求。使用同一类型放大器，使两个信号采集系统间实现精准的同步，给数据分析带来便捷。

附图说明

图1是本申请实施例提供的一种基于多模态脑成像的信号采样系统的结构示意图；

图2是本申请实施例提供的又一种基于多模态脑成像的信号采样系统的结构示意图；

图3是本申请实施例提供的一种基于多模态脑成像的信号采样系统的EEG信号采样单元的结构示意图；

图4是本申请实施例提供的一种基于多模态脑成像的信号采样系统的EEG信号采样单元的原理示意图；

图5是本申请实施例提供的一种基于多模态脑成像的信号采样系统的第二采样模块的原理示意图；

图6是本申请实施例提供的一种基于多模态脑成像的信号采样系统的光源控制模块的原理示意图；

图7是本申请实施例提供的一种基于多模态脑成像的信号采样系统的光源单元的原理示意图；

图8是本申请实施例提供的一种基于多模态脑成像的信号采样系统的光源变化的原理示意图。

附图标记：101、主控芯片；102、第一采样模块；103、电极脱落检测模块；104、第二采样模块；105、信号开关模块；106、AD转换模块；107光源控制模块；108、ID识别模块；1022、模拟芯片；1023、高通滤波子单元；1024、低通放大子单元；1025、驱动子单元；1041、低通单元；1042、跨阻放大单元；1043、光源单元；C1、第一电容；C2、第二电容；C3、第三电容；C4、第四电容；C5、第五电容；C6、第六电容；C7、第七电容；C8、第八电容；R1、第一电阻；R2、第二电阻；R3、第三电阻；R4、第四电阻；R5、第五电阻；R6、第六电阻；R7、第七电阻；R8、第八电阻；R9、第九电阻；R10、第十电阻；R11、第十一电阻；R12、第十二电阻；A1、第一运算放大器；A2、第二运算放大器；D1、近红外光源；D2、红光光源。

具体实施方式

为了使本技术领域的人员更好地理解本说明书中的技术方案，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。

此外，本申请说明书中的术语“第一”、“第二”以及“第三”等是用于区别不同对象，而不是用于描述特定顺序，可以明示或者隐含地包括一个或者多个该特征。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语 “相连”、“连接”或“通信连接”应做广义理解，例如， “相连”、“连接”或“通信连接”除了可以是指物理上的连接，还可以是指电连接或信号连接，例如，可以是直接相连，即物理连接，也可以通过中间至少一个元件间接相连，只要达到电路相通即可，还可以是两个元件内部的连通；信号连接除了可以通过电路进行信号连接外，也可以是指通过媒体介质进行信号连接，例如，无线电波。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

本申请实施例中的脑电波是一种使用电生理指标记录大脑活动的方法，大脑在活动时，大量神经元同步发生的突触后电位经总和后形成的。它记录大脑活动时的电波变化，是脑神经细胞的电生理活动在大脑皮层或头皮表面的总体反映。功能性近红外光谱技术(functional near- infrared spectroscopy，FNIRS)利用血液的主要成分对600-900nm近红外光良好的散射性，从而获得大脑活动时氧合血红蛋白和脱氧血红蛋白的变化情况。

本申请实施例中的EEG信号采集单元中，每一导脑电数据采集的前端是使用模拟信号芯片，该芯片是一款集成了高低通滤波的一款芯片，通过外围电路的搭建，实现0.5Hz的二阶高通，以及200Hz的低通，多道脑电数据进行模拟采集前段的处理后，将数据传输至一款8切1的模拟开关，通过控制引脚，实现切换数据的采集，最后将数据传输至ADC芯片。

本申请实施例中的FNIRS信号采集单元中，FNIRS信号的原始信号通过跨阻放大器将电流信号转换为电压信号，将模拟电压信号传输至ADC芯片，通过SPI通信协议，将数据传输至主控芯片101中，进而呈现在Ergolab上。其中的光源切换是通过一款4切1的模拟开关实现红灯和红外的切换。

本申请实施例提供一种基于多模态脑成像的信号采样系统，如图1所示，

信号采样系统包括：主控芯片101、第一采样模块102、电极脱落检测模块103、第二采样模块104、信号开关模块105、AD转换模块106以及光源控制模块107；第一采样模块102一端接收EEG信号输入，第一采样模块102分别与电极脱落检测模块103以及信号开关模块105耦接；电极脱落检测模块103还与主控芯片101耦接；信号开关模块105与AD转换模块106耦接，信号开关模块105还与主控芯片101耦接；AD转换模块106与主控芯片101耦接；第二采样模块104一端接收FNIRS信号输入，第二采样模块104分别与光源控制模块107以及主控芯片101耦接。

举例来说，第一采样模块102用于接收初始的EEG信号的输入，并将处理过后的EEG信号输出至信号开关模块105；信号开关模块105可以对输入至其中的多个EEG信号按照预设的方式进行选择，以选择性的输出EEG信号，信号开关模块105的选择方式受到主控芯片101的控制；信号开关模块105将选择完毕的EEG信号输出至AD转换模块106，完成EEG信号从模拟信号到数字信号的转换，得到EEG数字信号并输出至主控芯片中。同时，电极脱落模块能够检测受测目标上的EEG信号检测电极是否脱落，当电极脱落时，该电极对应的EEG信号采样单元1021没有EEG信号输入，电极脱落检测模块103向主控芯片101发送电极脱落的动作信号，以提醒用户进行处理。同时，针对同一时刻，如果存在EEG信号的输入，第二采样模块104同时接收FNIRS信号的输出，并处理后输出至主控芯片中。

在一种可能的实施方式中，信号采样系统包括供电模块。

供电模块分别与主控芯片101、第一采样模块102、电极脱落检测模块103、第二采样模块104、信号开关模块105、AD转换模块106以及光源控制模块107耦接。供电模块用于向上述各个模块提供电源。供电模块中集成了充电检测功能以及电量检测功能的电路，以实现对于信号采样系统的电量进行监测。

举例来说，当采样系统工作时，供电模块通过稳压芯片及其外围电路，实现为采样系统中其他模块的供电功能，通过AVCC端口和DVCC端口输出模拟输出电压及数字输出电压。

在一种可能的实施方式中，如图1所示，信号采样系统还包括ID识别模块108；ID识别模块108与所述主控芯片101耦接。

在一种可能的实施方式中，如图2所示，第一采样模块102中包括多个EEG信号采样单元1021，包括第一EEG信号采样单元到第十六EEG信号采样单元，上述多个EEG信号采样单元1021都与信号开关模块105耦接。EEG信号采样单元1021能够接收初始的EEG采样信号，同时在EEG信号采样单元1021内部处理之后，传输至信号开关模块105。

在一种可能的实施方式中，如图3所示，第一采样模块102包括至少一个EEG信号采样单元1021，EEG信号采样单元1021包括模拟芯片1022、高通滤波子单元1023、低通放大子单元1024以及驱动子单元1025。如图3所示，EEG信号采样单元1021接收EEG信号输入，EEG信号采样单元1021与电极脱落检测模块103以及信号开关模块105耦接；模拟芯片1022的IN端口接收EEG信号输入，模拟芯片1022与高通滤波子单元1023耦接；高通滤波子单元1023与低通放大子单元1024耦接；高通滤波子单元1023与低通放大子单元1024分别于信号开关模块105的数据接收端耦接；驱动子单元1025与模拟芯片1022耦接。

在一种可能的实施方式中，如图4所示，高通滤波子单元1023包括：第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、第三电阻R3。

第一电阻R1一端与模拟芯片1022的HPSENSE端口耦接，另一端与第二电阻R2的一端耦接；第二电阻R2远离第一电阻R1的一端与模拟芯片1022的IAOUT端口耦接，第二电阻R2远离第一电阻R1的一端还与低通放大子单元1024耦接；第一电容一端与模拟芯片1022的HPDRIVE端口耦接，另一端与模拟芯片1022的HPSENSE端口耦接；第二电容C2一端与模拟芯片1022的参考输出端口REFOUT耦接，另一端与模拟芯片1022的SW端口耦接；第三电阻R3一端与第二电容C2远离模拟芯片1022的参考输出端口的一端耦接，第三电阻R3的另一端与第一电阻R1远离模拟芯片1022的HPDRIVE端口的一端耦接。

在一种可能的实施方式中，如图4所示，低通放大子单元1024包括：第三电容C3、第四电容C4、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7。电阻R4一端与高通滤波子单元1023耦接，另一端与第五电阻R5远离模拟芯片1022的一端耦接；第五电阻R5一端与模拟芯片1022的OPAMP正极端口耦接；第三电容C3一端与模拟芯片1022的OPAMP正极端口耦接，另一端与模拟芯片1022的参考输出端口REFOUT耦接；第六电阻R6一端与模拟芯片1022的参考输出端口REFOUT耦接，另一端与模拟芯片1022的OPAMP负极端口耦接；第七电阻R7一端与模拟芯片1022的OPAMP负极端口耦接，另一端与模拟芯片1022的输出端耦接；第四电容C4一端与第五电阻R5远离模拟芯片1022的一端耦接，第四电容C4另一端与模拟芯片1022的输出端耦接。

举例来说，如图4所示，图中IN5端口表示第五个EEG信号采样单元1021的初始EEG信号输入端口。Single out 5端口为第五个EEG信号采样单元1021的输出端口，Single out5端口与信号开关模块105相连接。开关模块105接收经过EEG信号采样单元1021处理过后的EEG信号。

其中，EEG信号在EEG信号采样单元1021的处理过程如下，初始的EEG信号通过模拟芯片1022的IN端口输入模拟芯片1022后，经过高通滤波子单元，过滤EEG信号中的低频信号，然后通过低通放大子单元1024过滤掉EEG信号中的高频信号。其中滤波的范围被配置为0.5Hz高通，以及200Hz低通。

在一种可能的实施方式中，如图1所示，第二采样模块104包括低通单元1041、跨阻放大单元1042、光源单元1043。光源单元1043与光源控制模块107耦接，还与跨阻放大单元1042耦接；跨阻放大单元1042接收FNIRS信号输入，跨阻放大单元1042与低通单元1041耦接；低通单元1041与主控芯片耦接。本申请实施例中，低通单元1041与主控芯片直接可以添加ADC转换电路，以将模拟信号转换为数字信号输入至主控芯片当中。

在一种可能的实施方式中，如图5所示，跨阻放大单元1042包括：第一发光二极管、第五电容C5、第六电容C6、第八电阻R8、第九电阻R9、第十电阻R10以及第一运算放大器A1。第一发光二极管一端接地，另一端与第一运算放大器A1的输入端负极耦接；第八电阻R8一端接收模拟电压AVCC输入，另一端与第一运算放大器A1的输入端正极耦接；第九电阻R9一端接地，另一端与与第一运算放大器A1的输入端正极耦接；第十电阻R10一端与第一运算放大器A1的输入端负极耦接，另一端与第一运算放大器A1的输出端耦接；第五电容C5并联在第十电阻R10两端；其中，第五电容C5以及第十电阻R10构成跨阻放大单元1042的反馈回路。

举例来说，如图5所示，根据FNIRS信号的产生原理，图5中的第一运算放大器A1的输入端负极连接有一导通的发光光源，当被测目标的血氧水平发生变化时，发光光源经过被测目标的脑部后，光源的发光特征发生改变。导致输入第一运算放大器A1的输入端负极的电流信号发生变化。

图5中，输入第一运算放大器A1的输入端负极的电流信号经过第一运算放大器的输出端输出至低通单元1041，跨阻放大单元1042将输入电流源变为输出电压。第一运算放大器A1的输入端负极的电流到第一运算放大器的输出端的输出电压的增益要取决于反馈电阻与反馈电容。如图5所示，反馈电阻为第十电阻R10，反馈电容为第五电容C5。由于反馈电路的存在，当第一运算放大器A1的输入端负极的电流到发生变化时，第一运算放大器能够在输入源两端保持稳定的偏置电压。如图5所示。模拟电压输入AVCC向第一运算放大器提供工作电压，第六电容C6用于过滤工作电压中的高频分量，保证第一运算放大器的工作电压的稳定。

在一种可能的实施方式中，如图5所示，低通单元1041包括：第七电容C7、第八电容C8、第十一电阻R11、第十二电阻R12以及第二运算放大器A2。第十二电阻一端与跨阻放大单元1042的输出端耦接，另一端与第二运算放大器A2的输入端正极耦接；第七电容C7一端与第十二电阻R12远离第二运算放大器A2的一端耦接，第七电容C7另一端与第二运算放大器A2的输出端耦接；第八电容C8一端接地，另一端与第二运算放大器A2的输入端正极耦接；第二运算放大器A2的输入端负极与第二运算放大器A2的输出端短接；第二运算放大器A2的输出端与主控芯片101耦接；第十一电阻R11一端与第一运算放大器A1的输出端耦接，另一端与低通单元1041的输入端耦接。

举例来说，如图5所示，经过跨阻放大单元1042处理后输出的模拟电压信号作为FNIRS信号输入至低通单元1041中。低通单元1041中，第十二电阻R12与第八电容组成RC滤波电路过滤通过第二运算放大器的高频信号。经过低通单元1041处理后的FNIRS信号经过第二运算放大器的输出端后，经过一个ADC转换器，随后通过SPI协议输入至主控芯片101中。

在一种可能的实施方式中，如图7所示，光源单元1043中包括红光光源以及近红外光源，通过AVCC3.0V端口供电，光源控制模块107的电路原理图如图6所示。

举例来说，如图8所示，光源单元1043发出的光源经被测目标中的被测介质后，光源特征发生改变，使得FNIRS信号经过跨阻放大单元1042，然后输入至低通单元1041中。

本申请通过上述信号采样系统，能达到的有益效果是：通过多路数据使用单道ADC进行采集，进而替换多路数据使用多路ADC采集，形成简约的电路设计。对采集到的EEG信号进行滤波、放大处理，提高了检测到的EEG信号的精准度，同时在EEG信号的采样单元设置电极脱落检测模块，当采样电极从被测目标上脱落时，能够及时的发现，并提示用户进行干预。通过上述方案，使得采集到的FNIRS信号在进入主控芯片前通过低通单元、跨阻放大单元实现滤波以及放大，降低FNIRS信号的噪声。采用两种光源来实现对FNIRS信号的采集，方便了去满足不同信号采集场景下的需求。采用两种光源来实现对FNIRS信号的采集，方便了去满足不同信号采集场景下的需求。使用同一类型放大器，使两个信号采集系统间实现精准的同步，给数据分析带来便捷。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必需的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所披露的装置，可通过其他的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些服务接口，装置或单元的间接耦合或通信连接，可以是电性或其他的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备可为个人计算机、服务器或者网络设备等执行本申请各个实施例方法的全部或部分步骤。而前述的存储器包括：U盘、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上者，仅为本公开的示例性实施例，不能以此限定本公开的范围。即但凡依本公开教导所作的等效变化与修饰，皆仍属本公开涵盖的范围内。本领域技术人员在考虑说明书及实践这里的公开后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未记载的本技术领域中的公知常识或惯用技术手段。

Claims (8)

1.一种基于多模态脑成像的信号采样系统，其特征在于，所述信号采样系统包括：主控芯片（101）、第一采样模块（102）、电极脱落检测模块（103）、第二采样模块（104）、信号开关模块（105）、AD转换模块（106）以及光源控制模块（107）；

所述第一采样模块一端接收EEG信号输入，所述第一采样模块（102）分别与所述电极脱落检测模块（103）以及所述信号开关模块（105）耦接；

所述电极脱落检测模块（103）还与所述主控芯片（101）耦接；

所述信号开关模块（105）与所述AD转换模块（106）耦接，所述信号开关模块（105）还与所述主控芯片（101）耦接；

所述AD转换模块（106）与所述主控芯片（101）耦接；

所述第二采样模块（104）一端接收FNIRS信号输入，所述第二采样模块（104）分别与所述光源控制模块（107）以及所述主控芯片（101）耦接；第二采样模块（104），用于当存在EEG信号的输入时，同时接收FNIRS信号的输出，并将所述FNIRS信号处理后输出至主控芯片（101）；

所述第一采样模块（102）包括至少一个EEG信号采样单元，所述EEG信号采样单元（1021）接收EEG信号输入，所述EEG信号采样单元（1021）与所述电极脱落检测模块（103）以及所述信号开关模块（105）耦接；所述EEG信号采样单元包括模拟芯片（1022）、高通滤波子单元（1023）、低通放大子单元（1024）以及驱动子单元（1025）；其中，所述模拟芯片（1022）的IN端口接收EEG信号输入，所述模拟芯片（1022）与所述高通滤波子单元（1023）耦接；所述高通滤波子单元（1023）与所述低通放大子单元（1024）耦接；所述高通滤波子单元（1023）与所述低通放大子单元（1024）分别与所述信号开关模块（105）的数据接收端耦接；所述驱动子单元（1025）与所述模拟芯片（1022）耦接；

所述第二采样模块（104）包括低通单元（1041）、跨阻放大单元（1042）以及光源单元（1043）；其中，所述光源单元（1043）与所述光源控制模块（107）耦接，还与所述跨阻放大单元（1042）耦接；所述跨阻放大单元（1042）接收FNIRS信号输入，所述跨阻放大单元（1042）与所述低通单元（1041）耦接；所述低通单元（1041）与所述主控芯片耦接。

2.根据权利要求1所述的信号采样系统，其特征在于，所述信号采样系统包括供电模块；其中，

所述供电模块分别与所述主控芯片（101）、所述第一采样模块（102）、所述电极脱落检测模块（103）、所述第二采样模块（104）、所述信号开关模块（105）、所述AD转换模块（106）以及所述光源控制模块（107）耦接。

3.根据权利要求1所述的信号采样系统，其特征在于，所述高通滤波子单元（1023）包括第一电容（C1）、第二电容（C2）、第一电阻（R1）、第二电阻（R2）以及第三电阻（R3）；

所述第一电阻（R1）一端与所述模拟芯片（1022）的HPSENSE端口耦接，另一端与所述第二电阻（R2）的一端耦接；

所述第二电阻（R2）远离第一电阻（R1）的一端与所述模拟芯片（1022）的IAOUT端口耦接，所述第二电阻（R2）远离第一电阻（R1）的一端还与低通放大子单元（1024）耦接；

所述第一电容（C1）一端与所述模拟芯片（1022）的HPDRIVE端口耦接，另一端与所述模拟芯片（1022）的HPSENSE端口耦接；

所述第二电容（C2）一端与所述模拟芯片（1022）的参考输出端口（REFOUT）耦接，另一端与所述模拟芯片（1022）的SW端口耦接；

所述第三电阻（R3）一端与所述第二电容（C2）远离所述模拟芯片（1022）的参考输出端口的一端耦接，所述第三电阻（R3）的另一端与所述第一电阻（R1）远离所述模拟芯片（1022）的HPDRIVE端口的一端耦接。

4.根据权利要求1所述的信号采样系统，其特征在于，所述低通放大子单元（1024）包括：第三电容（C3）、第四电容（C4）、第四电阻（R4）、第五电阻（R5）、第六电阻（R6）以及第七电阻（R7）；

所述电阻（R4）一端与所述高通滤波子单元（1023）耦接，另一端与所述第五电阻（R5）远离所述模拟芯片（1022）的一端耦接；

所述第五电阻（R5）一端与所述模拟芯片（1022）的OPAMP正极端口耦接；

所述第三电容（C3）一端与所述模拟芯片（1022）的OPAMP正极端口耦接，另一端与所述模拟芯片（1022）的参考输出端口（REFOUT）耦接；

所述第六电阻（R6）一端与所述模拟芯片（1022）的参考输出端口（REFOUT）耦接，另一端与所述模拟芯片（1022）的OPAMP负极端口耦接；

所述第七电阻（R7）一端与所述模拟芯片（1022）的OPAMP负极端口耦接，另一端与所述模拟芯片（1022）的输出端耦接；

所述第四电容（C4）一端与所述第五电阻（R5）远离所述模拟芯片（1022）的一端耦接，所述第四电容（C4）另一端与所述模拟芯片（1022）的输出端耦接。

5.根据权利要求1所述的信号采样系统，其特征在于，所述跨阻放大单元（1042）包括：第一发光二极管、第五电容（C5）、第六电容（C6）、第八电阻（R8）、第九电阻（R9）、第十电阻（R10）以及第一运算放大器（A1）；其中，

所述第一发光二极管正极接地，另一端与所述第一运算放大器（A1）的输入端负极耦接；

所述第八电阻（R8）一端接收模拟电压（AVCC）输入，另一端与所述第一运算放大器（A1）的输入端正极耦接；

所述第九电阻（R9）一端接地，另一端与与所述第一运算放大器（A1）的输入端正极耦接；

所述第十电阻（R10）一端与所述第一运算放大器（A1）的输入端负极耦接，另一端与所述第一运算放大器（A1）的输出端耦接；

所述第五电容（C5）并联在所述第十电阻（R10）两端；

所述第六电容（C6）一端接地，另一端与所述第一运算放大器（A1）供电输入端口耦接；

所述第一运算放大器（A1）供电输入端口语所述低通单元（1041）的输入端耦接。

6.根据权利要求1所述的信号采样系统，其特征在于，所述低通单元（1041）包括第七电容（C7）、第八电容（C8）、第十一电阻（R11）、第十二电阻（R12）以及第二运算放大器（A2）；其中，

所述第十一电阻（R11）一端与所述跨阻放大单元（1042）的输出端耦接，另一端与所述第十二电阻（R12）的一端耦接；

所述第十二电阻（R12）一端与所述第十一电阻（R11）的另一单耦接，另一端与所述第二运算放大器（A2）的输入端正极耦接；

所述第七电容（C7）一端与所述第十二电阻（R12）远离所述第二运算放大器（A2）的一端耦接，所述第七电容（C7）另一端与所述第二运算放大器（A2）的输出端耦接；

所述第八电容（C8）一端接地，另一端与所述第二运算放大器（A2）的输入端正极耦接；

所述第二运算放大器（A2）的输入端负极与所述第二运算放大器（A2）的输出端短接；

所述第二运算放大器（A2）的输出端与所述主控芯片（101）的PD SIG OUT端口耦接。

7.根据权利要求1所述的信号采样系统，其特征在于，所述光源单元（1043）包括：近红外光源（D1）以及红光光源（D2）；

所述近红外光源（D1）一端接收模拟电压（AVCC）输入，另一端与所述光源控制模块（107）耦接；

所述红光光源（D2）一端接收模拟电压（AVCC）输入，另一端与所述光源控制模块（107）耦接。

8.根据权利要求1所述的信号采样系统，其特征在于，所述信号采样系统还包括ID识别模块（108）；

所述ID识别模块（108）与所述主控芯片（101）耦接。