CN115995473A - 宽自由光谱范围多光谱成像芯片结构的制备方法 - Google Patents
宽自由光谱范围多光谱成像芯片结构的制备方法 Download PDFInfo
- Publication number
- CN115995473A CN115995473A CN202111207547.5A CN202111207547A CN115995473A CN 115995473 A CN115995473 A CN 115995473A CN 202111207547 A CN202111207547 A CN 202111207547A CN 115995473 A CN115995473 A CN 115995473A
- Authority
- CN
- China
- Prior art keywords
- light splitting
- pixel
- light
- layer
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种宽自由光谱范围多光谱成像芯片结构的制备方法,该制备方法包括:步骤一、将像素感光单元沿其其中一个像素方向a依次划分为多个像素区域,另一个像素方向b不做区分;步骤二、在所述多个像素区域上依次分别一体式沉积生长多个分光结构,所述分光结构用于实现窄带滤波,多个分光结构分别覆盖不同的光谱范围。本发明方案突破了由于材料折射率差对自由光谱范围的限制,展宽了单片式图像传感器的窄带滤波的自由光谱范围。
Description
技术领域
本发明涉及光谱分析技术领域,涉及一种宽自由光谱范围多光谱成像芯片结构的制备方法,尤其涉及一种将分光薄膜、光电探测和读出电路利用与CMOS兼容的半导体工艺实现集成的单片式宽自由谱宽范围的多光谱成像微型芯片结构的制备方法。
背景技术
普通的RGB彩色图像上的每个像素点包含了用于识别色彩的数据信息。然而,普通的RGB彩色图像的感光三谱段的范围太宽,导致许多光谱信息相近的目标无法被识别区分。为了实现光谱信息相近的目标的区分,需要对RGB三个宽谱段进行窄带滤波,完成目标特征谱段的滤出,实现目标的区分。由于各种待识别目标的特征谱段不同,需要在不同的像素点上实现不同波长的窄带滤波。
递变腔体式法布里-珀罗(FP)光谱滤波器可集成在CMOS图像传感器上,实现成像传感器的一体化,递变腔体式FP滤波器制作材料是与CMOS传感器相兼容的半导体材料。递变腔体式FP滤波器的光腔包括通光层,上反射镜和下反射镜。由半导体材料制成(SI3N4和SIO2)的布拉格镜,通过交叠生长制备,反射率高达99%以上,可用作FP腔体反射镜。
FP滤波器的三个关键参数分别为其自由光谱范围(FSR)、腔体精细度以及腔体滤波器带宽,三个参数全部依赖于有效光腔长度以及腔镜的有效反射率。
在FP滤波器中,最大传输的波长周期性出现,并且相邻极大值之间的间隔(模间隔)称为自由光谱范围,符号ΔλFSR表示。对于设计波长λ,FP滤波器的FSR由通光层的有效光程Leff确定,其表示为:
FP滤波器的精细度由FP腔的有效反射率reff确定:
有效反射率则通过FP腔的上反射镜和下反射镜的反射率来确定。
FP滤波器的带宽δλFP则是自由光谱范围(FSR)和精细度的比值,并且由下式给出:
可以看出,实现窄带滤波器带宽的要求较高的FP腔反射镜的反射率。可以通过改变滤波腔长度,来将FP腔滤波器的滤波中心波长至选定的波长。FP滤波器的中心波长可变范围Δλ由下式给出:
其中ΔL为FP腔的腔长变化。为了覆盖更多的待识别目标的特征谱段,滤波器的中心波长变化范围要达到100nm及以上。
通过递变腔体结构改变FP腔的腔长实现滤波器的中线波长的变化,但是由于兼容CMOS工艺的半导体材料的限制,自由光谱范围不超过350nm,无法满足一种结构设计覆盖可见光谱段(490~1000nm),此外,对于硅基探测器响应光谱范围在400nm以上(500~900nm),自由光谱范围外的漏光会严重影响范围多光谱成像微型传感器的性能,因此提高自由光谱范围、抑制自由光谱范围外的泄露光谱是多光谱成像微型传感器的难点。
发明内容
本发明旨在至少解决现有技术或相关技术中存在的技术问题之一。
为此,本发明提供了一种宽自由光谱范围的多光谱成像芯片结构。
本发明的技术解决方案如下:本发明提供一种宽自由光谱范围多光谱成像芯片结构的制备方法,该制备方法包括:
步骤一、将像素感光单元沿其其中一个像素方向a依次划分为多个像素区域,另一个像素方向b不做区分;
步骤二、在所述多个像素区域上依次分别一体式沉积生长多个分光结构,所述分光结构用于实现窄带滤波,多个分光结构分别覆盖不同的光谱范围。
进一步地,沿像素方向a,设计多个分光结构覆盖的光谱范围从短波向长波过渡。
进一步地,所述步骤二包括:
2.1、在像素感光单元的整个像素区域上沉积去除层;
2.2、制备沿像素方向a的第一个分光结构,包括:
2.21、将与第一个分光结构对应的第一个像素区域上的去除层去除;
2.22、基于第一个分光结构的原材料在步骤2.21得到的结构上制备第一个分光结构;
2.3、去除多余去除层,在步骤2.2得到的结构上整体沉积去除层;
2.4、制备沿像素方向a的第二个分光结构,包括:
2.41、将与第二个分光结构对应的第二个像素区域上的去除层去除;
2.42、基于第二个分光结构的原材料在步骤2.41得到的结构上制备第二个分光结构;
2.5、以此类推,采用与步骤2.3~2.4相同的工艺,依次制备其余分光结构。
进一步地,所述步骤2.21中,通过光刻、刻蚀把第一个像素区域上的去除层去除。
进一步地,在制备第二个分光结构时,通过去除层反版光刻、刻蚀把第二个像素区域上的去除层去除,以及在制备步骤2.5中的其余分光结构时,采用相同的方法去除对应区域的去除层。
进一步地,所述分光结构采用线扫式FP滤波结构,包括多个FP腔,任意分光结构的多个FP腔的高度沿像素方向a递变,所述FP腔包括上反射镜、通光层和下反射镜,任意基于分光结构的原材料在相应结构上制备分光结构的过程,包括:
进行多个FP腔的下反射镜的沉积;
在所述下反射镜上进行通光层的沉积;
对所述分光结构对应像素区域上的通光层部分进行m次光刻、刻蚀,得到台阶结构的通光层,其中,分光结构的谱段数等于2m;
在所述台阶结构的通光层上或整个结构上沉积多个FP腔的上反射镜。
进一步地,多个分光结构沿像素方向a依次包括第一分光结构和第二分光结构,所述像素感光单元沿其其中一个像素方向a依次划分为第一像素区域和第二像素区域,所述第一分光结构和第二分光结构的制备方法包括:
3.1、在像素感光单元的整个像素区域上沉积去除层;
3.2、通过光刻、刻蚀去除第一像素区域上的去除层;
3.3、在步骤3.2得到的整个结构上进行第一分光结构的多个FP腔的下反射镜的沉积;在所述下反射镜上进行多个FP腔的通光层的沉积;对第一像素区域上的通光层部分进行m1次光刻得到台阶结构的通光层;在所述台阶结构的通光层上沉积多个FP腔的上反射镜或在整个结构上沉积多个FP腔的上反射镜;
3.4、去除第二像素区域的去除层,完成第一分光结构的制备;
3.5、在步骤3.4得到的整个结构上沉积去除层;
3.6、通过去除层反版光刻、刻蚀去除第二像素区域上的去除层;
3.7、在步骤3.6得到的整个结构上进行第二分光结构多个FP腔的下反射镜的沉积;在所述下反射镜上进行多个FP腔的通光层的沉积;对第二像素区域上的通光层进行m2次光刻得到台阶结构的通光层;在所述台阶结构的通光层上沉积多个FP腔的上反射镜或在整个结构上沉积多个FP腔的上反射镜;
3.8、去除去除层。
进一步地,所述第一分光结构覆盖的光谱范围为490nm~620nm,所述第二分光结构覆盖的光谱范围为650nm~1000nm。
进一步地,第一分光结构中,下反射镜采用多层高反射率物质和多层低反射率物质交替沉积制备,上反射镜和所述下反射镜结构相同,所述通光层由低反射率物质沉积生长而成,其中,所述高反射率物质包括SI3N4,所述低反射率物质包括SIO2;第二分光结构中,下反射镜采用多层高反射率物质和多层低反射率物质交替沉积制备,上反射镜和所述下反射镜结构相同,所述通光层由低反射率物质沉积生长而成,其中,所述高反射率物质包括α-SI,所述低反射率物质包括SIO2。
进一步地,所述步骤二包括:
2.6、在制备得到的多个分光结构上一体式沉积截止滤波膜。
应用上述技术方案,通过将像素感光单元沿划分为多个像素区域,并在多个像素区域上依次分别一体式沉积生长多个分光结构,分光结构覆盖不同的光谱范围,突破了由于材料折射率差对自由光谱范围的限制,展宽了单片式图像传感器的窄带滤波的自由光谱范围,得到了能够在可见光光谱范围(490~900nm)内高消光比窄带分光特性的微型光电图像芯片结构。
本发明制备方法得到的芯片结构为单片式宽自由谱宽范围的多光谱成像芯片结构,相比单独结构芯片靠拼接来实现光谱范围展宽的方案,采用本发明的芯片结构不需要改变后续图像传感器的读出电路,只是在感光区域上沉积几种分光结构,即可实现自由光谱的展宽覆盖;不需要开发后读出高速拼接算法,同时不需要高速FPGA板级硬件系统,并且在体积重量和成本上都具有较大优势,是真正的单芯片SoC(System on Chip)。
附图说明
所包括的附图用来提供对本发明实施例的进一步的理解,其构成了说明书的一部分,用于例示本发明的实施例,并与文字描述一起来阐释本发明的原理。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的48谱段线扫式多光谱成像芯片结构谱段布局示意图;
图2为本发明实施例提供的α-SI/SIO2堆叠布拉格镜FP腔结构的650~1000nm多谱段模拟滤波曲线;
图3为本发明实施例提供的SI3N4/SIO2堆叠布拉格镜FP腔结构的490~620nm多谱段模拟滤波曲线;
图4为本发明实施例提供的SI3N4/SIO2堆叠布拉格镜FP腔结构的640~800nm多谱段模拟滤波曲线;
图5为本发明实施例提供的SI3N4/SIO2堆叠布拉格镜FP腔结构的800~1000nm多谱段模拟滤波曲线;
图6为本发明实施例提供的宽自由光谱范围的多光谱成像芯片结构的制备方法的流程示意图;
图7为本发明实施例提供的宽自由光谱范围的多光谱成像芯片结构的制备方法的加工工艺流程示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
如图6所示,在本发明的一种实施例中,提供一种宽自由光谱范围多光谱成像芯片结构的制备方法,该制备方法包括:步骤一、将像素感光单元沿其其中一个像素方向a依次划分为多个像素区域,另一个像素方向b不做区分;步骤二、在所述多个像素区域上依次分别一体式沉积生长多个分光结构,所述分光结构用于实现窄带滤波,多个分光结构分别覆盖不同的光谱范围。
本实施例中,所述的像素感光单元可以为CMOS像素感光单元。
本实施例中,可根据芯片结构所需满足的窄带滤波光谱范围(例如实现覆盖可见光光谱范围490~900nm)来设计各个分光结构所需覆盖的光谱范围。
本实施例中,根据所设计的分光结构的数量进行像素感光单元像素区域的拆分。
可见,本发明实施例方法通过将像素感光单元沿划分为多个像素区域,并在多个像素区域上依次分别一体式沉积生长多个分光结构(也即不同分光结构与图像传感器一体式单片集成加工),分光结构覆盖不同的光谱范围,突破了由于材料折射率差对自由光谱范围的限制,展宽了单片式图像传感器的窄带滤波的自由光谱范围,得到了能够在可见光光谱范围(490~900nm)内高消光比窄带分光特性的微型光电图像芯片结构。
此外,作为本发明实施例一项独特优势还在于,本发明实施例制备方法得到的芯片结构为单片式宽自由谱宽范围的多光谱成像芯片结构,相比单独结构芯片靠拼接来实现光谱范围展宽的方案,采用本发明的芯片结构不需要改变后续图像传感器的读出电路,只是在感光区域上沉积几种分光结构,即可实现自由光谱的展宽覆盖;不需要开发后读出高速拼接算法,同时不需要高速FPGA板级硬件系统,并且在体积重量和成本上都具有较大优势,是真正的单芯片SoC(System on Chip)。
根据本发明一种实施例,为了保证更好地实现窄带滤波以及准确获取所需要的宽范围的窄带滤波的自由光谱范围,所述步骤二中,在设计多个分光结构时,沿像素方向a,多个分光结构覆盖的光谱范围从短波向长波过渡,任意光谱范围的上限值和下限值之差均不超过设定阈值。
根据本发明一种实施例,如图6和7所示,为了实现多个分光结构的制备,所述步骤二包括:
2.1、在像素感光单元的整个像素区域(也即晶圆传感器像素)上沉积去除层;
2.2、制备沿像素方向a的第一个分光结构,包括:
2.21、将与第一个分光结构对应的第一个像素区域上的去除层去除;
2.22、基于第一个分光结构的原材料在步骤2.21得到的结构上制备第一个分光结构;
2.3、去除多余去除层,在步骤2.2得到的结构上整体沉积去除层;
2.4、制备沿像素方向a的第二个分光结构,包括:
2.41、将与第二个分光结构对应的第二个像素区域上的去除层去除;
2.42、基于第二个分光结构的原材料在步骤2.41得到的结构上制备第二个分光结构;
2.5、以此类推,采用与步骤2.3~2.4相同的工艺,依次制备其余分光结构。
本实施例中,引入去除层进行多个分光结构的制备,具体为:沿着像素方向a首先制备第一个分光结构,需要先将像素感光单元整体沉积去除层,接着需要将第一个分光结构对应的像素区域暴露出来,那么只需要去除该像素区域的去除层即可,然后在整个像素感光单元上(包括含去除层区域和不含去除层区域)进行第一个分光单元原材料的沉积,接着在去除去除层,即可在第一个像素区域完成第一个分光结构的制备;然后进行第二个分光结构的制备,首先也是需要先在整个像素感光单元上沉积去除层(此时第一个分光结构上也有去除层),然后将第二个像素区域的去除层暴露出来,其余区域均还有去除层,接着采用与制备第一个分光结构相同的工艺制备进行第二个分光结构原材料的沉积,接着在去除去除层,即可在第二个像素区域完成第二个分光结构的制备,依此类推,进行第三个分光结构、第四个分光结构等的制备。通过此种方式,实现了将不同分光结构共同沉积生长在同一像素感光单元上。
本实施例中,本领域技术人员应当理解,采用与步骤2.3~2.4相同的工艺,依次制备其余分光结构,这里相同的工艺是指制备手段相同,比如制备第三个分光结构,那么2.4中也必然采用第三个分光结构的原材料,以此类推,其余也对应改变。
根据本发明一种实施例,为了去除多余的去除层,所述步骤2.21中,可通过光刻、刻蚀把第一个像素区域上的去除层去除。
本实施例中,光刻、刻蚀等工艺是本领域常规技术手段,具体不再详细赘述。
根据本发明一种实施例,为了使除第一个分光结构的其余的分光结构对应的像素区域暴露出来,在制备第二个分光结构时,通过去除层反版光刻、刻蚀把第二个像素区域上的去除层去除,以及在制备步骤2.5中的其余分光结构时,采用相同的方法去除对应区域的去除层。
本实施例中,在像素感光单元上已经存在分光结构的条件下,需要通过去除层反版光刻、刻蚀把需要的像素区域上的去除层去除。
根据本发明一种实施例,为了实现窄带滤波,所述分光结构采用线扫式FP滤波结构,包括多个FP腔,任意分光结构的多个FP腔的高度沿像素方向a递变,所述FP腔包括上反射镜、通光层和下反射镜,相应的,所述方法中,任意基于分光结构的原材料在相应结构上制备分光结构的过程,包括进行多个FP腔的下反射镜的沉积;在所述下反射镜上进行通光层的沉积;对所述分光结构对应像素区域上的通光层部分进行m次光刻、刻蚀,得到台阶结构的通光层,其中,分光结构的谱段数等于2m,多个分光结构的谱段数均相同或均不同或部分相同;在所述台阶结构的通光层上或整个结构上沉积多个FP腔的上反射镜。
本实施例中,对通光层部分进行m次光刻、刻蚀以得到台阶结构的通光层可参见专利申请CN111029351A,在此不再详细赘述。
本实施例中,任意分光结构即为布拉格镜形成递变腔体FP腔结构,本发明实施例方法将分布式布拉格镜形成递变腔体FP腔结构与图像传感器一体式单片集成加工,与现有技术相比较,展宽了图像传感器的窄带滤波的自由光谱范围。
根据本发明一种实施例,为了实现将两种分光结构一体式沉积生长在像素感光单元上,多个分光结构沿像素方向a依次包括第一分光结构和第二分光结构,所述像素感光单元沿其其中一个像素方向a依次划分为第一像素区域和第二像素区域,所述第一分光结构和第二分光结构的制备方法包括:
3.1、在像素感光单元的整个像素区域上沉积去除层;
3.2、通过光刻、刻蚀去除第一像素区域上的去除层;
3.3、在步骤3.2得到的整个结构上进行第一分光结构的多个FP腔的下反射镜(也即底层布拉格镜)的沉积;在所述下反射镜上进行多个FP腔的通光层的沉积;对第一像素区域上的通光层部分进行m1次光刻得到台阶结构的通光层;在所述台阶结构的通光层上沉积多个FP腔的上反射镜或在整个结构上沉积多个FP腔的上反射镜;
3.4、去除第二像素区域的去除层,完成第一分光结构的制备;
3.5、在步骤3.4得到的整个结构上沉积去除层;
3.6、通过去除层反版光刻、刻蚀去除第二像素区域上的去除层;
3.7、在步骤3.6得到的整个结构上进行第二分光结构多个FP腔的下反射镜的沉积;在所述下反射镜上进行多个FP腔的通光层的沉积;对第二像素区域上的通光层进行m2次光刻得到台阶结构的通光层;在所述台阶结构的通光层上沉积多个FP腔的上反射镜或在整个结构上沉积多个FP腔的上反射镜;
3.8、去除去除层。
根据本发明一种实施例,为了保证采用两种分光结构即可实现490nm~1000nm光谱范围的窄带滤波,设计所述第一分光结构覆盖的光谱范围为490nm~620nm,所述第二分光结构覆盖的光谱范围为650nm~1000nm。
根据本发明一种实施例,为了保证第一分光结构覆盖光谱范围为490nm~620nm,第一分光结构中,下反射镜采用多层高反射率物质和多层低反射率物质交替沉积制备,上反射镜和所述下反射镜结构相同,所述通光层由低反射率物质沉积生长而成,其中,所述高反射率物质包括SI3N4,所述低反射率物质包括SIO2。
根据本发明一种实施例,为了保证第二分光结构覆盖光谱范围为650nm~1000nm,第二分光结构中,下反射镜采用多层高反射率物质和多层低反射率物质交替沉积制备,上反射镜和所述下反射镜结构相同,所述通光层由低反射率物质沉积生长而成,其中,所述高反射率物质包括α-SI,所述低反射率物质包括SIO2。
根据本发明一种实施例,为了防止漏光现象的发生,所述步骤二包括2.6、在制备得到的多个分光结构上一体式沉积截止滤波膜。
本实施例中,通过将截止滤波膜一体式沉积生长在多个分光结构上,且分光单元一体式沉积生长在像素感光单元上,截止滤波膜、分光单元和像素感光单元之间没有空隙,光谱透过率高,减小了能量损耗,一次制备工艺一体成型,不受外部环境污染,有更好的牢固度,制备效率和集成度更高,极大地提高了量子效率和光谱透过率。并且截止滤波膜能够截止干扰波段,防止漏光现象的产生。
在本发明一种实施例,提供一种宽自由光谱范围的多光谱成像芯片结构,该芯片结构可以采用上述的制备方法制备得到,该多光谱成像芯片结构包括像素感光单元和分光单元,所述像素感光单元沿其中一个像素方向a依次划分为多个像素区域,另一个像素方向b不做区分;所述分光单元包括多个分光结构,多个分光结构分别一一对应一体式沉积生长在多个像素区域上,所述分光结构用于实现窄带滤波,多个分光结构分别覆盖不同的光谱范围。
本实施例中,所述的像素感光单元可以为CMOS像素感光单元。
举例来说,像素感光单元的像素为m*n,m和n可以相等或不等,该像素感光单元沿其中一个像素方向包括m个像素,假设该像素方向即为像素方向a,这样根据所需的分光结构的数量,沿该像素方向将像素感光单元拆分成相应数量的像素区域。
本实施例中,可根据芯片结构所需满足的窄带滤波光谱范围(例如实现覆盖可见光光谱范围490~900nm)来设计各个分光结构所需覆盖的光谱范围。
可见,本发明实施例通过在同一像素感光单元上一体式沉积生长多个分光结构(现有技术是一个像素感光单元上仅设置一个分光结构),分光结构覆盖不同的光谱范围,突破了由于材料折射率差对自由光谱范围的限制,展宽了单片式图像传感器的窄带滤波的自由光谱范围,得到了能够在可见光光谱范围(490~900nm)内高消光比窄带分光特性的微型光电图像芯片结构。
此外,作为本发明实施例一项独特优势还在于,本发明实施例的芯片结构为单片式宽自由谱宽范围的多光谱成像芯片结构,相比单独结构芯片(现有技术中的一个像素感光单元上仅设置一个分光结构)靠拼接(多个芯片结构拼接)来实现光谱范围展宽的方案,采用本发明的芯片结构不需要改变后续图像传感器的读出电路,只是在感光区域上沉积几种分光结构,即可实现自由光谱的展宽覆盖;不需要开发后读出高速拼接算法,同时不需要高速FPGA板级硬件系统,并且在体积重量和成本上都具有较大优势,是真正的单芯片SoC(System on Chip)。此外,如果靠单独结构芯片靠拼接实现光谱展宽,则是系统化封装SIP(System in a Package),在需要多个图像传感器同时还需要FPGA高速多路并行读出系统,无论从成本还是体积上,都无法与本发明实施例提供的多结构光谱成像芯片相比。
根据本发明一种实施例,为了保证更好地实现窄带滤波以及准确获取所需要的宽范围的窄带滤波的自由光谱范围,沿像素方向a,多个分光结构覆盖的光谱范围从短波向长波过渡,任意光谱范围的上限值和下限值之差均不超过设定阈值。
也即,沿像素方向a,多个分光结构覆盖的光谱范围应当呈增加的趋势,举例来说,沿像素方向a,多个分光结构覆盖的光谱范围依次为n1~n2、n3~n4、n5~n6、......;那么,n3应当大于等于n2,n5应当大于等于n4,以此类推,并且n2和n1差值、n4和n3差值、n6和n5差值均不超过设定阈值,此种设计方式更好地保证了实现窄带滤波以及准确获取所需要的宽范围的窄带滤波的自由光谱范围。
根据本发明一种实施例,受限于材料的限制,为了保证实现窄带滤波,所述设定阈值可以为350nm。
根据本发明一种实施例,为了实现窄带滤波,所述分光结构采用线扫式FP滤波结构,包括多个FP腔,任意分光结构的多个FP腔的高度沿像素方向a递变。
本实施例中,线扫式FP滤波结构也即递变腔体式法布里-珀罗(FP)滤波结构,该结构包括多个FP腔,也即法珀腔,法珀腔的通光层通过递变腔体台阶图形实现成像感光波长的调谐,其中,线扫式FP滤波结构沿任意一列的多个法珀腔的通光层高度均相同,线扫式FP滤波结构沿任意一行的多个法珀腔的通光层高度均不相同。也即,对于本实施例中的任意一个分光结构,沿像素方向a,多个法珀腔的通光层高度进行递变。
根据本发明一种实施例,为了实现490nm~1000nm光谱范围的窄带滤波,所述分光单元沿像素方向a依次包括第一分光结构和第二分光结构,所述分光单元能够实现490nm~1000nm光谱范围的窄带滤波。
根据本发明一种实施例,为了保证采用两种分光结构即可实现490nm~1000nm光谱范围的窄带滤波,所述第一分光结构覆盖的光谱范围为490nm~620nm,所述第二分光结构覆盖的光谱范围为650nm~1000nm。
根据本发明一种实施例,为了保证第一分光结构覆盖光谱范围为490nm~620nm,所述第一分光结构的任一FP腔包括上反射镜、下反射镜和通光层,所述下反射镜下面是像素感光单元单个像素的像素感光部位;上反射镜采用多层高反射率物质和多层低反射率物质交替制备,下反射镜和所述上反射镜结构相同,所述通光层由低反射率物质沉积生长而成,其中,所述高反射率物质包括SI3N4,所述低反射率物质包括SIO2。
本实施例中,所述第一分光结构上反射镜、下反射镜和通光层构成了典型的法珀腔,其下反射镜下面是像素感光单元单个像素的像素感光部位,所述下反射镜和像素感光部位采用一体化制备方法,没有空隙,像素感光部位后是完整的电学读出电路,法珀腔的通光层通过递变腔体台阶图形实现成像感光波长的调谐。其中,上反射镜采用多层高反射率(SI3N4)物质和多层低反射率(SIO2)物质交替制备,形成布拉格反射镜,多次相互交叠,反射率能够达到99%以上,作为FP腔的腔镜,堆叠结构可为(HL)^nH,H为SI3N4层膜,L为SIO2膜层;n为重叠次数。下反射镜具有和上反射层相同的结构和材料,位置在通光层与感光像素之间,同样具有高反效果。通光层由低折射率(SIO2)物质沉积生长而成,沉积结构为mL,m为系数,并且通过半导体工艺形成递变腔体台阶图形结构,台阶交界面与像素感光单元的像素边界是重合的。也即通过上述方式设计第一分光结构能够实现第一分光结构覆盖光谱范围为490nm~620nm。
根据本发明一种实施例,为了保证第二分光结构覆盖光谱范围为650nm~1000nm,所述第二分光结构的任一FP腔包括上反射镜、下反射镜和通光层,所述下反射镜下面是像素感光单元单个像素的像素感光部位;上反射镜采用多层高反射率物质和多层低反射率物质交替制备,下反射镜和所述上反射镜结构相同,所述通光层由低反射率物质沉积生长而成,其中,所述高反射率物质包括α-SI,所述低反射率物质包括SIO2。
本实施例中,所述第二分光结构上反射镜、下反射镜和通光层构成了典型的法珀腔,其下反射镜下面是像素感光单元单个像素的像素感光部位,所述下反射镜和像素感光部位采用一体化制备方法,没有空隙,像素感光部位后是完整的电学读出电路,法珀腔的通光层通过递变腔体台阶图形实现成像感光波长的调谐。其中,上反射镜采用多层高反射率(α-SI)物质和多层低反射率(SIO2)物质交替制备,形成布拉格反射镜,多次相互交叠,反射率能够达到99%以上,作为FP腔的腔镜,堆叠结构为(HL)^nH,H为α-SI层膜,L为SIO2膜层,n为重叠次数。下反射镜具有和上反射层相同的结构和材料,位置在通光层与感光像素之间,同样具有高反效果。通光层由低折射率(SIO2)物质沉积生长而成,沉积结构为mL,m为系数,并且通过半导体工艺形成递变腔体台阶图形结构,台阶交界面与像素感光单元的像素边界是重合的。也即通过上述方式设计第二分光结构能够实现第二分光结构覆盖光谱范围为650nm~1000nm。
可见,上述实施例仅需在像素感光单元上沉积两种不同结构的分光结构(第一分光结构和第二分光结构)即可实现490nm~1000nm光谱范围的窄带滤波,而现有技术中由于兼容CMOS工艺的高折射率材料较少,主要以α-SI,TiO2,SI3N4以及Ta2O5等,α-SI折射率在可见光范围在3.5以上,但是其他几种材料的折射率只有2左右;而低折射率材料基本上是SIO2,折射率在1.5左右;由背景技术章节中可知布拉格镜的自由谱宽范围是由堆叠生长的高折射率材料和低折射率材料的折射率差决定的,折射率差越大,自由谱段范围越宽;α-SI折射率与SIO2折射率差满足覆盖可见光/近红外谱段范围,但是α-SI在600nm之前消光系数很大,基本不透光,如图2所示;而其他的高折射率材料的折射率差较小,导致布拉格镜的自由谱段范围较窄,自由谱宽范围只有150nm左右,如图3所示,无法满足一种结构设计覆盖可见光谱段,本发明上述实施例在490~620nm处采用SIO2/SI3N4作为布拉格镜堆叠材料,在650nm~1000nm波段处采用α-SI/SIO2作为布拉格镜的堆叠材料,在一个芯片上做两种完全不同的递变腔体结构,得到了谱段范围覆盖490~1000nm的光谱成像芯片。
根据本发明一种具体实施例,如图1-3所示,提供一种48谱段多光谱成像芯片结构,该芯片结构包括CMOS像素感光单元,其像素为2048*2048;第一分光结构和第二分光结构,第一分光结构设计为16谱段覆盖光谱范围为490~620nm,第二分光结构设计为32谱段覆盖光谱范围为650nm~1000nm,其中,如图1所示,CMOS像素感光单元一个像素方向像素总数被平分48个区域,每个谱段大约占42个像素左右,沿该被分区的像素方向,48个区域中的前16个区域构成与第一分光结构对应的第一区域,48个区域中的后32个区域构成与第二分光结构对应的第二区域,另外一个像素方向不做区分,在线扫过程中图像传感器的光谱分辨率为2048*L(L为扫描长度);在490~620nm处采用SIO2/SI3N4作为布拉格镜堆叠材料,在650nm~1000nm波段处采用α-SI/SIO2作为布拉格镜的堆叠材料,图2为本发明实施例提供的α-SI/SIO2堆叠布拉格镜FP腔结构的650~1000nm多谱段模拟滤波曲线;图3为本发明实施例提供的SIO2/SI3N4堆叠布拉格镜FP腔结构的490~620nm多谱段模拟滤波曲线;第一分光结构和第二分光结构的具体膜系结构如表1、2所示。
表1第一分光结膜系结构
表2第二分光结构膜系结构
膜层 | 材料 | 膜厚(nm) |
1 | ASi | 42.74 |
2 | <![CDATA[SiO<sub>2</sub>]]> | 120.25 |
3 | <![CDATA[Si<sub>3</sub>N<sub>4</sub>]]> | 42.74 |
4 | <![CDATA[SiO<sub>2</sub>]]> | 215-421 |
5 | <![CDATA[Si<sub>3</sub>N<sub>4</sub>]]> | 42.74 |
6 | <![CDATA[SiO<sub>2</sub>]]> | 120.25 |
7 | <![CDATA[Si<sub>3</sub>N<sub>4</sub>]]> | 42.74 |
可见,本发明实施例按照16(490~620nm)+32(650~1000nm),在490~620nm处采用SIO2/SI3N4作为布拉格镜堆叠材料,在650nm~1000nm波段处采用α-SI/SIO2作为布拉格镜的堆叠材料,在一个芯片上做两种完全不同的递变腔体结构,实现单片式光谱成像芯片谱段范围覆盖490~1000nm。
根据本发明一种实施例,为了实现490nm~1000nm光谱范围的窄带滤波,所述分光结构沿像素方向a依次包括至少三个分光结构,所述至少三个分光结构能够共同实现490nm~1000nm光谱范围的窄带滤波。
根据本发明一种实施例,为了保证采用三种分光结构即可实现490nm~1000nm光谱范围的窄带滤波,所述分光结构沿像素方向a依次包括第三分光结构、第四分光结构和第五分光结构,其中,第三分光结构覆盖的光谱范围为490nm~620nm;第四分光结构覆盖的光谱范围为640~800nm;第五分光结构覆盖的光谱范围为800~1000nm。
根据本发明一种实施例,为了保证三种分光结构均能够覆盖各自的光谱范围,任一分光结构的任一FP腔包括上反射镜、下反射镜和通光层,所述下反射镜下面是像素感光单元单个像素的像素感光部位;上反射镜采用多层高反射率物质和多层低反射率物质交替制备,下反射镜和所述上反射镜结构相同,所述通光层由低反射率物质沉积生长而成,其中,所述高反射率物质包括SI3N4,所述低反射率物质包括SIO2。
本实施例中,为了实现490nm~1000nm光谱范围的窄带滤波,在设计分光单元包括三种分光结构时,每种分光结构的上下反射镜只需采用高反射率物质包括SI3N4以及低反射率物质包括SIO2制备即可实现所需的光谱范围。也即,由于兼容CMOS工艺的高折射率材料较少,主要以α-SI,TiO2,SI3N4以及Ta2O5等,α-SI折射率在可见光范围在3.5以上,其他几种材料的折射率只有2左右,在分光结构超过三种以上时,采用该折射率为2左右的高反射率材料即可,也即在分光结构超过三种以上时,均可采用相同材料制备。
根据本发明一种具体实施例,如图1、3-5所示,提供一种48谱段多光谱成像芯片结构,该芯片结构包括CMOS像素感光单元,其像素为2048*2048;第三分光结构、第四分光结构和第五分光结构,第三分光结构设计为16谱段覆盖光谱范围为490~620nm,第三分光结构与第一分光结构保持一致,第四分光结构设计为16谱段覆盖光谱范围为640nm~800nm,第五分光结构设计为16谱段覆盖光谱范围为800nm~1000nm其中,如图1所示,CMOS像素感光单元一个像素方向像素总数被平分48个区域,每个谱段大约占40个像素左右,沿该被分区的像素方向,48个区域中的前16个区域构成与第三分光结构对应的区域,48个区域中的中间16个区域构成与第四分光结构对应的区域,48个区域中的后16个区域构成与第五分光结构对应的区域,另外一个像素方向不做区分,在线扫过程中图像传感器的光谱分辨率为2048*L(L为扫描长度);在三个光谱范围处均采用SIO2/SI3N4作为布拉格镜堆叠材料,图3为本发明实施例提供的SIO2/SI3N4堆叠布拉格镜FP腔结构的490~620nm多谱段模拟滤波曲线;图4为本发明实施例提供的SI3N4/SIO2堆叠布拉格镜FP腔结构的640~800nm多谱段模拟滤波曲线;图5为本发明实施例提供的SIO2/SI3N4堆叠布拉格镜FP腔结构的800~1000nm多谱段模拟滤波曲线;三种分光结构的具体膜系结构如表1(见上述实施例)、3、4所示。
表3第四分光结构膜系结构
表4第五分光结构膜系结构
可见,本发明实施例按照16(490~620nm)+16(640~800nm)+16(800~1000nm),在各光谱范围处均采用SIO2/SI3N4作为布拉格镜堆叠材料,在一个芯片上作出三种递变腔体结构,实现单片式光谱成像芯片谱段范围覆盖490~1000nm。
此外,本领域技术人员应当理解,根据实际需要,还可以在一个像素感光单元上制作四个、五个等分光结构,但考虑制备工艺难度等,在保证能够覆盖所需的宽光谱范围的条件下,所制作的分光结构的数量尽可能的少,此外,也可以根据其他因素,比如制作成本等,选择合适数量的分光结构。
根据本发明一种实施例,为了防止漏光现象的发生,所述多光谱成像芯片结构还包括截止滤波膜,所述截止滤波膜一体式沉积生长在所述分光单元上,所述截止滤波膜用于截止干扰波段。
本实施例中,所述截止滤波膜的堆叠结构可以为((HL)^nH)^1,H为高折射率材料,L为低折射率材料,n为重叠次数。
举例来说,H可以为SI3N4,L可以为SIO2。
本实施例中,该光谱成像芯片结构通过将截止滤波膜一体式沉积生长在分光单元上,且分光单元一体式沉积生长在像素感光单元上,截止滤波膜、分光单元和像素感光单元之间没有空隙,光谱透过率高,减小了能量损耗,一次制备工艺一体成型,不受外部环境污染,有更好的牢固度,制备效率和集成度更高,极大地提高了量子效率和光谱透过率。并且截止滤波膜能够截止干扰波段,防止漏光现象的产生。
根据本发明一种实施例,可以在截止滤波膜和分光单元之间设置过渡层,也即,现在分光单元上一体式沉积过渡层,再在所述过渡层上一体式沉积截止滤波膜。所述过渡层用于过渡所述分光结构和所述截止滤波膜两个膜系。
举例来说,过渡层的膜系结构可以L,L为低折射率材料。
根据本发明一种实施例,所述多光谱成像芯片结构还包括一个截止滤波膜或至少两个截止滤波膜,截止滤波膜的堆叠结构为α·堆叠结构单元,α为堆叠结构系数,其中,当包括至少两个截止滤波时,至少两个截止滤波膜交替排列一体式沉积生长在所述分光单元上,至少两个截止滤波膜的堆叠结构系数均不同。
本实施例中,通过在分光单元上设置多个截止滤波膜且设计截止滤波膜的堆叠结构系数均不同,能够实现对多个漏光谱段的截止。
根据本发明一种实施例,为了更好地克服漏光问题,任意所述截止滤波膜的堆叠结构系数通过下述方式获取:
获取所述截止滤波膜对应的待截止谱段的中心波长;
根据所述待截止谱段的中心波长和分光单元的中心波长确定所述截止滤波膜的堆叠结构系数。
本实施例中,对截止滤波膜进行优化设计,也即通过设计截止滤波膜堆叠结构系数,具体通过待截止谱段的中心波长和分光单元的中心波长的中心波长确定出截止滤波膜的堆叠结构系数,这样,将具有该堆叠结构系数的截止滤波膜形成在分光单元上时,能够大大抑制自由光谱范围外的漏光,极大的提高了光谱滤波的边模抑制比,提高了光谱成像微型传感器的性能。
根据本发明一种实施例,为了获取待截止谱段的中心波长,可通过下式根据所述待截止谱段的上限值和下限值确定所述待截止谱段的中心波长:
其中,λ0为待截止谱段的中心波长;λ1和λ2分别为待截止谱段的上限值和下限值。
根据本发明一种实施例,为了更加准确获取待截止谱段的中心波长,还可通过下式根据所述待截止谱段的上限值和下限值确定所述待截止谱段的中心波长:
其中,λ0为待截止谱段的中心波长;λ1和λ2分别为待截止谱段的上限值和下限值。
本实施例中,应用公式获取待截止谱段的中心波长,并采用此波长计算截止滤波膜的堆叠结构系数,这样分光单元上形成具有该堆叠结构系数的截止滤波膜时,能够更好地保证抑制自由光谱范围外的漏光(相比于公式获取待截止谱段的中心波长)。
根据本发明一种实施例,为了得到截止滤波膜的堆叠结构系数,通过下式根据所述待截止谱段的中心波长和分光单元的中心波长确定所述截止滤波膜的堆叠结构系数α:
其中,λ0为待截止谱段的中心波长;λ为分光单元的中心波长。
根据本发明一种实施例,可根据宽自由光谱范围的多光谱成像芯片结构(不含截止滤波膜)的漏光谱段来设计截止滤波膜的数量,具体为:
根据所述多光谱成像芯片结构(不含截止滤波膜)的滤波效果确定漏光谱段;
根据所述漏光谱段、多光谱成像芯片结构(不含截止滤波膜)的自由光谱范围、第一设定带宽阈值和第二设定带宽阈值确定截止滤波膜的数量和截止滤波膜对应的待截止谱段。
其中,根据所述漏光谱段、多光谱成像芯片结构(不含截止滤波膜)的自由光谱范围、第一设定带宽阈值和第二设定带宽阈值确定截止滤波膜的数量和截止滤波膜对应的待截止谱段,包括:
若漏光谱段的上限值不超过的多光谱成像芯片结构(不含截止滤波膜)的自由光谱范围的下限值,则
若所述漏光谱段的上限值和下限值的差值不超过第一设定带宽阈值,则所述漏光谱段为一个待截止谱段;若所述漏光谱段的上限值和下限值的差值大于第一设定带宽阈值,则将所述漏光谱段进行拆分以得到至少两个待截止谱段,其中,至少两个待截止谱段中的任意一个的上限值和下限值之差不超过所述第一设定带宽阈值;
若漏光谱段的下限值不小于多光谱成像芯片结构(不含截止滤波膜)的自由光谱范围的上限值,则
若所述漏光谱段的上限值和下限值的差值不超过第二设定带宽阈值,则所述漏光谱段为一个待截止谱段;若所述漏光谱段的上限值和下限值的差值大于第二设定带宽阈值,则将所述漏光谱段进行拆分以得到至少两个待截止谱段,其中,至少两个待截止谱段中的任意一个的上限值和下限值之差不超过所述第二设定带宽阈值;
其中,截止滤波膜的数量等于待截止谱段的数量。
应用上述配置方式,先根据漏光谱段的上限值和下限值以及多光谱成像芯片结构(不含截止滤波膜)的自由光谱范围的下限值和上限值进行分组,也即分为截短波还是长波,然后,在此基础上,再分别依据漏光谱段的上限值和下限值的差值、第一设定带宽阈值和第二设定带宽阈值确定所需的待截止谱段,其中,一个待截止谱段即对应一个截止滤波膜,通过此种方式即可准确获取截止滤波膜的数量和截止滤波膜对应的待截止谱段。
根据本发明一种实施例,为了保证更好地避免漏光现象,可将第一设定带宽阈值设置为100nm;将第二设定带宽阈值设置为150nm。
综上,与现有技术相比,本发明实施例提供的宽自由光谱范围的多光谱成像芯片结构及制备方法至少具有以下优势:
第一、通过在同一像素感光单元上一体式沉积生长多个递变腔体FP腔分光结构,分光结构覆盖不同的光谱范围,突破了由于材料折射率差对自由光谱范围的限制,展宽了单片式图像传感器的窄带滤波的自由光谱范围,得到了能够在可见光光谱范围(490~900nm)内高消光比窄带分光特性的微型光电图像芯片结构;
第二、本发明实施例的芯片结构为单片式宽自由谱宽范围的多光谱成像芯片结构,相比单独结构芯片靠拼接来实现光谱范围展宽的方案,采用本发明的芯片结构不需要改变后续图像传感器的读出电路,只是在感光区域上沉积几种分光结构,即可实现自由光谱的展宽覆盖;不需要开发后读出高速拼接算法,同时不需要高速FPGA板级硬件系统,并且在体积重量和成本上都具有较大优势,是真正的单芯片SoC(System on Chip);
第三、对截止滤波膜进行优化设计,也即通过设计截止滤波膜堆叠结构系数,具体通过待截止谱段的中心波长和分光单元的中心波长的中心波长确定出截止滤波膜的堆叠结构系数,这样,将具有该堆叠结构系数的截止滤波膜形成在分光单元上时,能够大大抑制自由光谱范围外的漏光,极大的提高了光谱滤波的边模抑制比,提高了光谱成像微型传感器的性能。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
此外,需要说明的是,使用“第一”、“第二”等词语来限定零部件,仅仅是为了便于对相应零部件进行区别,如没有另行声明,上述词语并没有特殊含义,因此不能理解为对本发明保护范围的限制。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种宽自由光谱范围多光谱成像芯片结构的制备方法,其特征在于,所述制备方法包括:
步骤一、将像素感光单元沿其其中一个像素方向a依次划分为多个像素区域,另一个像素方向b不做区分;
步骤二、在所述多个像素区域上依次分别一体式沉积生长多个分光结构,所述分光结构用于实现窄带滤波,多个分光结构分别覆盖不同的光谱范围。
2.根据权利要求1所述的一种宽自由光谱范围多光谱成像芯片结构的制备方法,其特征在于,沿像素方向a,设计多个分光结构覆盖的光谱范围从短波向长波过渡。
3.根据权利要求2所述的一种宽自由光谱范围多光谱成像芯片结构的制备方法,其特征在于,所述步骤二包括:
2.1、在像素感光单元的整个像素区域上沉积去除层;
2.2、制备沿像素方向a的第一个分光结构,包括:
2.21、将与第一个分光结构对应的第一个像素区域上的去除层去除;
2.22、基于第一个分光结构的原材料在步骤2.21得到的结构上制备第一个分光结构;
2.3、去除多余去除层,在步骤2.2得到的结构上整体沉积去除层;
2.4、制备沿像素方向a的第二个分光结构,包括:
2.41、将与第二个分光结构对应的第二个像素区域上的去除层去除;
2.42、基于第二个分光结构的原材料在步骤2.41得到的结构上制备第二个分光结构;
2.5、以此类推,采用与步骤2.3~2.4相同的工艺,依次制备其余分光结构。
4.根据权利要求3所述的一种宽自由光谱范围多光谱成像芯片结构的制备方法,其特征在于,所述步骤2.21中,通过光刻、刻蚀把第一个像素区域上的去除层去除。
5.根据权利要求3或4所述的一种宽自由光谱范围多光谱成像芯片结构的制备方法,其特征在于,在制备第二个分光结构时,通过去除层反版光刻、刻蚀把第二个像素区域上的去除层去除,以及在制备步骤2.5中的其余分光结构时,采用相同的方法去除对应区域的去除层。
6.根据权利要求3所述的一种宽自由光谱范围多光谱成像芯片结构的制备方法,其特征在于,所述分光结构采用线扫式FP滤波结构,包括多个FP腔,任意分光结构的多个FP腔的高度沿像素方向a递变,所述FP腔包括上反射镜、通光层和下反射镜,任意基于分光结构的原材料在相应结构上制备分光结构的过程,包括:
进行多个FP腔的下反射镜的沉积;
在所述下反射镜上进行通光层的沉积;
对所述分光结构对应像素区域上的通光层部分进行m次光刻、刻蚀,得到台阶结构的通光层,其中,分光结构的谱段数等于2m;
在所述台阶结构的通光层上或整个结构上沉积多个FP腔的上反射镜。
7.根据权利要求6所述的一种宽自由光谱范围多光谱成像芯片结构的制备方法,其特征在于,多个分光结构沿像素方向a依次包括第一分光结构和第二分光结构,所述像素感光单元沿其其中一个像素方向a依次划分为第一像素区域和第二像素区域,所述第一分光结构和第二分光结构的制备方法包括:
3.1、在像素感光单元的整个像素区域上沉积去除层;
3.2、通过光刻、刻蚀去除第一像素区域上的去除层;
3.3、在步骤3.2得到的整个结构上进行第一分光结构的多个FP腔的下反射镜的沉积;在所述下反射镜上进行多个FP腔的通光层的沉积;对第一像素区域上的通光层部分进行m1次光刻得到台阶结构的通光层;在所述台阶结构的通光层上沉积多个FP腔的上反射镜或在整个结构上沉积多个FP腔的上反射镜;
3.4、去除第二像素区域的去除层,完成第一分光结构的制备;
3.5、在步骤3.4得到的整个结构上沉积去除层;
3.6、通过去除层反版光刻、刻蚀去除第二像素区域上的去除层;
3.7、在步骤3.6得到的整个结构上进行第二分光结构多个FP腔的下反射镜的沉积;在所述下反射镜上进行多个FP腔的通光层的沉积;对第二像素区域上的通光层进行m2次光刻得到台阶结构的通光层;在所述台阶结构的通光层上沉积多个FP腔的上反射镜或在整个结构上沉积多个FP腔的上反射镜;
3.8、去除去除层。
8.根据权利要求7所述的一种宽自由光谱范围多光谱成像芯片结构的制备方法,其特征在于,所述第一分光结构覆盖的光谱范围为490nm~620nm,所述第二分光结构覆盖的光谱范围为650nm~1000nm。
9.根据权利要求8所述的一种宽自由光谱范围多光谱成像芯片结构的制备方法,其特征在于,
第一分光结构中,下反射镜采用多层高反射率物质和多层低反射率物质交替沉积制备,上反射镜和所述下反射镜结构相同,所述通光层由低反射率物质沉积生长而成,其中,所述高反射率物质包括SI3N4,所述低反射率物质包括SIO2;
第二分光结构中,下反射镜采用多层高反射率物质和多层低反射率物质交替沉积制备,上反射镜和所述下反射镜结构相同,所述通光层由低反射率物质沉积生长而成,其中,所述高反射率物质包括α-SI,所述低反射率物质包括SIO2。
10.根据权利要求3所述的一种宽自由光谱范围多光谱成像芯片结构的制备方法,其特征在于,所述步骤二包括:
2.6、在制备得到的多个分光结构上一体式沉积截止滤波膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111207547.5A CN115995473A (zh) | 2021-10-18 | 2021-10-18 | 宽自由光谱范围多光谱成像芯片结构的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111207547.5A CN115995473A (zh) | 2021-10-18 | 2021-10-18 | 宽自由光谱范围多光谱成像芯片结构的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115995473A true CN115995473A (zh) | 2023-04-21 |
Family
ID=85992636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111207547.5A Pending CN115995473A (zh) | 2021-10-18 | 2021-10-18 | 宽自由光谱范围多光谱成像芯片结构的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115995473A (zh) |
-
2021
- 2021-10-18 CN CN202111207547.5A patent/CN115995473A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7086239B2 (ja) | 可変光学フィルターおよびそれに基づく波長選択型センサー | |
US10895674B2 (en) | Optical filtering device including Fabry-Perot cavities and structured layer belonging conjointly to first and second interference filters | |
US9929206B2 (en) | Integrated circuit and method for manufacturing integrated circuit | |
US10714533B2 (en) | Substrate free LED package | |
EP3182079B1 (en) | Optical sensing device and method for manufacturing an optical sensing device | |
US8933389B2 (en) | Optical filter suitable for dealing with a radiation of variable incidence and detector including said filter | |
CN109791073A (zh) | 多光谱成像设备 | |
US20240004257A1 (en) | Multispectral filter matrix with curved fabry-perot filters and methods for manufacturing the same | |
US20210148755A1 (en) | Optical filter and spectrometer including the optical filter | |
CN115995473A (zh) | 宽自由光谱范围多光谱成像芯片结构的制备方法 | |
CN115993185A (zh) | 宽自由光谱范围的多光谱成像芯片结构 | |
US10818711B2 (en) | Narrowband light filters | |
US11789188B2 (en) | Optical filter | |
CN113820013A (zh) | 一种基于Fabry–Pérot腔的透射式超构表面多光谱成像仪 | |
KR102571386B1 (ko) | 혼합 스페이서 다중 스펙트럼 필터 | |
EP2991115A1 (fr) | Capteur photosensible | |
CN115993176A (zh) | 光谱成像芯片结构 | |
CN115993180A (zh) | 光谱成像芯片结构 | |
CN115993178A (zh) | 光谱成像芯片结构 | |
CN115993177A (zh) | 光谱成像芯片结构 | |
CN115993182A (zh) | 光谱成像芯片结构 | |
CN115993184A (zh) | 光谱成像芯片结构 | |
CN115993183A (zh) | 宽自由光谱范围的组合式芯片结构 | |
CN117476721A (zh) | 一种彩色成像传感器及其制造方法 | |
JPH01274102A (ja) | 電磁濾波装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |