CN115964983A - Mtcmos自动链式连接方法、装置及电子设备 - Google Patents

Abstract

本申请提供了一种MTCMOS自动链式连接方法、装置及电子设备，获取多个互相平行的MTCMOS列分别对应的候选点集合；基于多个MTCMOS列分别对应的候选点集合以及最短路径算法，确定任意两个列之间的第一最短连接路径；根据两两MTCMOS列间的第一最短连接路径以及旅行商问题求解算法，确定多个列对应的链接顺序；在链接顺序下，确定路径距离最小的目标链接路径，以基于目标链接路径完成多个MTCMOS列的链式连接。本申请能够自动规避无法绕线的区域，完成MTCMOS列的最短路线的自动链式连接。

Description

MTCMOS自动链式连接方法、装置及电子设备

技术领域

本申请涉及半导体技术领域，尤其是涉及一种MTCMOS自动链式连接方法、装置及电子设备。

背景技术

多阈值 CMOS（Multi-threshold CMOS，MTCMOS）电源门控是一种设计技术，其中电源门控晶体管连接在逻辑晶体管与电源或地之间，从而分别创建虚拟电源轨或虚拟接地轨。电源门控晶体管大小、转换（如睡眠模式到活动模式）电流、短路电流和转换时间是电源门控设计的主要设计问题。使用电源门控设计会导致有源模式下的延迟开销。

在一些数字后端设计方案中，MTCMOS 紧密排列，形成多个互相平行的MTCMOS列，且需要将所有MTCMOS的相应引脚连接起来形成一种链式结构，以实现同时导通或关闭所有MTCMOS的控制功能。这样的一个 MTCMOS电路连接操作被称为串链。

对于超大规模集成电路，尚无有效技术实现自动串链，主要体现在以下两点：(1)存在很多无法绕线的区域，如何自动跳过无法绕线的区域，是亟需解决的问题；(2) 不同的串链方式会导致不同的绕线长度，如何保证绕线长度尽可能短，也是一个关键问题。

发明内容

本申请的目的在于提供一种MTCMOS自动链式连接方法、装置及电子设备，能够基于采集的多个MTCMOS列对应的候选点集合和最短路径算法确定出列与列之间最短连接路径，且保证自动规避无法绕线的区域，并结合旅行商问题求解算法确定出保证最短绕线的列链接顺序，并进一步确定路径距离最小的目标链接路径，最终完成MTCMOS的最短路线的自动链式连接。

第一方面，本申请实施例提供一种MTCMOS自动链式连接方法，方法包括：获取多个互相平行的MTCMOS列分别对应的候选点集合；基于多个MTCMOS列分别对应的候选点集合以及最短路径算法，确定任意两个MTCMOS列之间的第一最短连接路径；根据两两MTCMOS列间的第一最短连接路径以及旅行商问题求解算法，确定多个MTCMOS列对应的链接顺序；在链接顺序下，确定路径距离最小的目标链接路径，以基于目标链接路径完成多个MTCMOS列的链式连接。

在本申请较佳的实施方式中，上述获取多个互相平行的MTCMOS列分别对应的候选点集合的步骤，包括：针对每个MTCMOS列，将MTCMOS列的两个端点作为MTCMOS列的第一候选点；将MTCMOS列对应的相邻列的端点在MTCMOS列上的垂直投影点作为第二候选点；由第一候选点和第二候选点构成MTCMOS列对应的候选点集合。

在本申请较佳的实施方式中，上述基于多个MTCMOS列分别对应的候选点集合以及最短路径算法，确定任意两个MTCMOS列之间的第一最短连接路径的步骤，包括：针对任意两个MTCMOS列，遍历两个MTCMOS列分别对应的候选点集合中的候选点，确定多组候选点对；针对每组候选点对，通过最短路径算法进行求解，得到候选点对对应的第二最短连接路径；从多组候选点对分别对应的第二最短连接路径中选择最短的路径作为两个MTCMOS列之间的第一最短连接路径。

在本申请较佳的实施方式中，上述根据两两MTCMOS列间的第一最短连接路径以及旅行商问题求解算法，确定多个MTCMOS列对应的链接顺序的步骤，包括：以每个MTCMOS列作为一个节点，以任意两个MTCMOS列之间的第一最短连接路径对应的距离值作为节点连接权重，构建节点图；通过旅行商问题求解算法对节点图进行求解，确定遍历每个节点的连接距离最短的节点排列顺序；将节点排列顺序确定为多个MTCMOS列对应的链接顺序。

在本申请较佳的实施方式中，上述在链接顺序下，确定路径距离最小的目标链接路径的步骤，包括：针对链接顺序下的每对相邻MTCMOS列，从相邻MTCMOS列对应的多组候选点对对应的第二最短连接路径中，确定至少一个目标链接路径；根据多对相邻MTCMOS列分别对应的目标链接路径进行排列组合，得到链接顺序下的多种候选链接路径；针对每个候选链接路径，根据每个MTCMOS列对应的距离和目标链接路径的距离，计算候选链接路径对应的总距离；将最小总距离对应的候选链接路径作为目标链接路径。

在本申请较佳的实施方式中，上述从相邻MTCMOS列对应的多组候选点对对应的第二最短连接路径中，确定至少一个目标链接路径的步骤，包括：将相邻MTCMOS列对应的多组候选点对分别对应的第二最短连接路径，按照路径距离大小进行排序；从最小路径距离开始，选择指定比例数量的第二最短连接路径作为相邻MTCMOS列对应的目标链接路径。

在本申请较佳的实施方式中，上述针对每个候选链接路径，根据每个MTCMOS列对应的距离和目标链接路径的距离，计算候选链接路径对应的总距离的步骤，包括：从第一MTCMOS列的起始端点开始，遍历至最后一个MTCMOS列的终点端点，将途经的MTCMOS列的距离和途经的目标链接路径的距离进行求和，得到候选链接路径对应的总距离。

第二方面，本申请实施例还提供一种MTCMOS自动链式连接装置，装置包括：候选点获取模块，用于获取多个互相平行的MTCMOS列分别对应的候选点集合；最短连接路径确定模块，用于基于多个MTCMOS列分别对应的候选点集合以及最短路径算法，确定任意两个MTCMOS列之间的第一最短连接路径；链接顺序确定模块，用于根据两两MTCMOS列间的第一最短连接路径以及旅行商问题求解算法，确定多个MTCMOS列对应的链接顺序；路径链接模块，用于在链接顺序下，确定路径距离最小的目标链接路径，以基于目标链接路径完成多个所述MTCMOS列的链式连接。

第三方面，本申请实施例还提供一种电子设备，包括处理器和存储器，存储器存储有能够被处理器执行的计算机可执行指令，处理器执行计算机可执行指令以实现上述第一方面所述的方法。

第四方面，本申请实施例还提供一种计算机可读存储介质，计算机可读存储介质存储有计算机可执行指令，计算机可执行指令在被处理器调用和执行时，计算机可执行指令促使处理器实现上述第一方面所述的方法。

本申请实施例提供的MTCMOS自动链式连接方法、装置及电子设备中，首先获取多个互相平行的MTCMOS列分别对应的候选点集合；然后基于多个MTCMOS列分别对应的候选点集合以及最短路径算法，确定任意两个MTCMOS列之间的第一最短连接路径；根据两两MTCMOS列间的第一最短连接路径以及旅行商问题求解算法，确定多个MTCMOS列对应的链接顺序；最后在链接顺序下，确定路径距离最小的目标链接路径，以基于目标链接路径完成多个MTCMOS列的链式连接。本申请实施例能够基于采集的多个MTCMOS列对应的候选点集合和最短路径算法确定出列与列之间最短连接路径，且保证自动规避无法绕线的区域，并结合旅行商问题求解算法确定出保证最短绕线的列链接顺序，并进一步确定距离最短的目标链接路径，最终完成MTCMOS的最短路线的自动链式连接。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种MTCMOS自动链式连接路线示意图；

图2为本申请实施例提供的一种MTCMOS自动链式连接方法的流程图；

图3为本申请实施例提供的一种垂直投影点的示意图；

图4为本申请实施例提供的一种节点图的示意图；

图5为本申请实施例提供的一种多种链接顺序的示意图；

图6为本申请实施例提供的一种路径距离计算示意图；

图7为本申请实施例提供的一种MTCMOS自动链式连接装置的结构框图；

图8为本申请实施例提供的一种电子设备的结构示意图。

具体实施方式

下面将结合实施例对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

针对目前超大规模集成电路领域，尚无实现多个MTCMOS列自动串链的有效技术的情况，本申请实施例提供一种MTCMOS自动链式连接方法、装置及电子设备，能够基于采集的多个MTCMOS列对应的候选点集合和最短路径算法确定出列与列之间最短连接路径，且保证自动规避无法绕线的区域，并结合旅行商问题求解算法确定出保证最短绕线的列链接顺序，并进一步确定路径距离最小的目标链接路径，最终完成MTCMOS的最短路线的自动链式连接。为便于对本实施例进行理解，首先对本申请实施例所公开的一种MTCMOS自动链式连接方法进行详细介绍。

MTCMOS列是由多个标准单元（Standard cell）组成的一个列，每个标准单元中封装了电子逻辑，是一些电子元器件集合的抽象。任意两个MTCMOS列均是呈平行设置的。参见图1所示的MTCMOS列串链示意图，其中示出了两种串链路线，本申请实施例提供的MTCMOS自动链式连接方法目的是实现一种对能够自动规避障碍区域而且保证链接路线最短的MTCMOS列自动链式连接的功能。

图2为本申请实施例提供的一种MTCMOS自动链式连接方法的流程图，该方法包括以下步骤：

步骤S202，获取多个互相平行的MTCMOS列分别对应的候选点集合。

上述每个MTCMOS列对应的候选点集合包括：该MTCMOS列上对应的至少两个候选点；通常会将该MTCMOS列上的两个端点作为两个候选点，进一步，还可以将其它MTCMOS列端点到该MTCMOS列上的垂直投影点作为候选点。

步骤S204，基于多个MTCMOS列分别对应的候选点集合以及最短路径算法，确定任意两个MTCMOS列之间的第一最短连接路径。

为了实现自动规避障碍物区域Block，本申请实施例中采用最短路径算法进行计算，最短路径算法可以包括以下之一：Dijkstra算法、A*算法、D*算法、LPA*算法、D* lite算法、Lee 算法；其中，Lee 算法是一种迷宫算法，它是广度优先搜索法的一个应用，迷宫算法基于单元格点搜索。在MTCMOS列串链中，MTCMOS有一个最大连接距离，如果超过此距离就需要插入用于中转的Cell。所以，对于窄的障碍物，在绕线时，有可能直接跳过这个障碍物。基于此，在实现最短路径算法时，加入跳跃策略：当遇到障碍物时，如果当前障碍物遮挡范围小于最大连接距离，就在障碍物另一边找一个可行点，继续搜索下去。

通过上述任一种最短路径算法可以确定出规避障碍区域的列与列之间的第一最短连接路径。

步骤S206，根据两两MTCMOS列间的第一最短连接路径以及旅行商问题求解算法，确定多个MTCMOS列对应的链接顺序；

基于列与列之间的第一最短连接路径，为了保证插入的中转Cell尽可能少，相当于找出一个列的最佳排列顺序，使得相邻列之间的最短距离之和最小。因此，本申请实施例中采用旅行商问题求解算法进行求解，以确定最短路径的链接顺序。旅行商问题求解算法可以包括以下之一：最近邻算法、Clarke-Wright 启发式算法、MST启发式算法、Christofides启发式算法、K-OPT算法、Problem Landscape算法、禁忌搜索算法、模拟退火算法、1-tree下界&Held-Karp下界算法、Lin-Kernighan算法、LKH-1算法、LKH-2算法。

步骤S208，在链接顺序下，确定路径距离最小的目标链接路径，以基于目标链接路径完成多个MTCMOS列的链式连接。

该步骤中，在上述确定好的链接顺序下，进一步通过每个列中的候选点间的不同排列组合方式确定出多种可行的候选链接路径，然后再通过路径距离的计算，确定距离最小的候选链接路径作为目标链接路径，也即，可以确定出每个列对应的入口链接点和出口链接点，由第一个MTCMOS列的入口链接点开始，遍历完该列的两端后，从出口链接点出发到达下一个MTCMOS列的入口链接点，继续遍历，直到从最后一个MTCMOS列的出口链接点走出，完成多个MTCMOS列的链式连接。

本申请实施例提供的MTCMOS自动链式连接方法中，能够基于采集的多个MTCMOS列对应的候选点集合和最短路径算法确定出列与列之间最短连接路径，且保证自动规避无法绕线的区域，并结合旅行商问题求解算法确定出保证最短绕线的列链接顺序，并进一步确定出路径距离最小的目标链接路径，以完成MTCMOS的最短路线的自动链式连接。

本申请实施例还提供另一种MTCMOS自动链式连接方法，该方法在上述实施例的基础上实现；本实施例重点描述候选点选取方式、最短路径确定过程。

在本申请较佳的实施方式中，上述获取多个互相平行的MTCMOS列分别对应的候选点集合的步骤，包括：

针对每个MTCMOS列，将MTCMOS列的两个端点作为MTCMOS列的第一候选点；将MTCMOS列对应的相邻列的端点在MTCMOS列上的垂直投影点作为第二候选点；由第一候选点和第二候选点构成MTCMOS列对应的候选点集合。参见图3所示，图中的黑色圆圈即为相邻列的端点在MTCMOS列上的垂直投影点，也就是说，相邻列的端点与投影点的连线和列所在线呈垂直关系。

上述基于多个MTCMOS列分别对应的候选点集合以及最短路径算法，确定任意两个MTCMOS列之间的第一最短连接路径的步骤，包括：

针对任意两个MTCMOS列，遍历两个MTCMOS列分别对应的候选点集合中的候选点，确定多组候选点对；针对每组候选点对，通过最短路径算法进行求解，得到候选点对对应的第二最短连接路径；从多组候选点对分别对应的第二最短连接路径中选择最短的路径作为两个MTCMOS列之间的第一最短连接路径。

上述任意两个列指的是任一个列均与其它每个列分别组成一对，进行上述第一最短连接路径的确定。下面以Lee算法为例进行说明，比如有两个MTCMOS列，记作：M1和M2；M1的候选点集合记为Cand1，M2的记为Cand2；记障碍物区域为Block。对于Cand1和Cand2，每次从两个集合中各取一个点，作为起点和终点；将整个芯片区域网格化，用Lee算法计算最短路径；计算所有的点组合后，选择所有路径中最短的一条作为这两个MTCMOS列之间的最短连接路径。

在本申请较佳的实施方式中，上述根据两两MTCMOS列间的第一最短连接路径以及旅行商问题求解算法，确定多个MTCMOS列对应的链接顺序的步骤，包括：

（1）以每个MTCMOS列作为一个节点，以任意两个MTCMOS列之间的第一最短连接路径对应的距离值作为节点连接权重，构建节点图；以三个节点MTCMOS 1、MTCMOS 2、MTCMOS3为例进行说明，如图4所示，把每一列看成一个节点，一共三个节点。节点与节点之间的节点连接权重为两列之间的第一最短连接路径对应的距离值。这样构建出的节点图即可以转化为求解Hamilton Path问题，即旅行商问题。

（2）通过旅行商问题求解算法对节点图进行求解，确定遍历每个节点的连接距离最短的节点排列顺序；将确定出的节点排列顺序作为多个MTCMOS列对应的链接顺序。

参见图5所示，可能的链接顺序至少包括MTCMOS 1 - MTCMOS 2 - MTCMOS 3，MTCMOS 1 - MTCMOS 3 - MTCMOS 2两种，而MTCMOS 1 - MTCMOS 2 - MTCMOS 3这个顺序是最优的，总共代价是3+1=4。不存在代价小于4的顺序。其中图中数字代表列与列之间的最短连接路径的距离。

在本申请较佳的实施方式中，上述在链接顺序下，确定路径距离最小的目标链接路径的步骤，包括：

（1）针对链接顺序下的每对相邻MTCMOS列，从相邻MTCMOS列对应的多组候选点对对应的第二最短连接路径中，确定至少一个目标链接路径。

具体实施时，可以将相邻MTCMOS列对应的多组候选点对分别对应的第二最短连接路径，按照路径距离大小进行排序；从最小路径距离开始，选择指定比例数量的第二最短连接路径作为相邻MTCMOS列对应的目标链接路径。假设，第一列中包括两个候选点，第二列中包括三个候选点，那么候选点对就会有6组，将6组分别对应的第二最短连接路径进行排序，然后选取距离最小的前2个第二最短连接路径作为目标链接路径。

（2）根据多对相邻MTCMOS列分别对应的目标链接路径进行排列组合，得到链接顺序下的多种候选链接路径；

（3）针对每个候选链接路径，根据每个MTCMOS列对应的距离和目标链接路径的距离，计算候选链接路径对应的总距离。

具体实施时，从第一MTCMOS列的起始端点开始，遍历至最后一个MTCMOS列的终点端点，将途经的MTCMOS列的距离和途经的目标链接路径的距离进行求和，得到候选链接路径对应的总距离。

参见图6所示，假设确定的MTCMOS列最优链接顺序为：MTCMOS 1 - MTCMOS 2 -MTCMOS 3。

为了确定最终的连接路径，需要枚举列之间路径的组合。例如：选择路径11 + 路径21，或者选择路径11 + 路径22。

不同的路径组合会产生不同的连接路径距离以及MTCMOS列上的串联距离。例如：路径11 + 路径21，产生的距离为：a1+a1+a0+3+b0+b1+b1+c0；路径11 + 路径22，产生的距离为：a1+a1+a0+3+b0+b1+2+c0。

（4）将最小总距离对应的候选链接路径作为目标链接路径。

枚举所有路径组合，也就是确定出多种候选链接路径，最终基于距离最小的路径组合，作为目标链接路径，也就是可以确定出每个列对应的入口链接点和出口链接点。最终可以根据距离最小的路径组合完成各个列之间的链接。

本申请实施例提供的MTCMOS自动链式连接方法，将 MTCMOS 列串链问题建模为一个类似旅行商问题的组合优化问题，并提供了自动跳过无法绕线区域的最短路径算法。由此，本实施例实现了自动串链 MTCMOS 列的方案。这不仅可以避免在无法绕线区域的绕线，并且可以保证绕线长度尽可能最短。同时，这是一种自动化方案，减少了人工负担并提高了效率，此外，这也是超大规模集成电路实现 MTCMOS 列串链的可行并且有效的方案。

基于上述方法实施例，本申请实施例还提供一种MTCMOS自动链式连接装置，参见图7所示，该装置包括：候选点获取模块72，用于获取多个互相平行的MTCMOS列分别对应的候选点集合；最短连接路径确定模块74，用于基于多个MTCMOS列分别对应的候选点集合以及最短路径算法，确定任意两个MTCMOS列之间的第一最短连接路径；链接顺序确定模块76，用于根据两两MTCMOS列间的第一最短连接路径以及旅行商问题求解算法，确定多个MTCMOS列对应的链接顺序；路径链接模块78，用于在链接顺序下，确定路径距离最小的目标链接路径，以基于目标链接路径完成多个所述MTCMOS列的链式连接。

在本申请较佳的实施方式中，上述候选点获取模块72，用于针对每个MTCMOS列，将MTCMOS列的两个端点作为MTCMOS列的第一候选点；将MTCMOS列对应的相邻列的端点在MTCMOS列上的垂直投影点作为第二候选点；由第一候选点和第二候选点构成MTCMOS列对应的候选点集合。

在本申请较佳的实施方式中，上述最短连接路径确定模块74，用于针对任意两个MTCMOS列，遍历两个MTCMOS列分别对应的候选点集合中的候选点，确定多组候选点对；针对每组候选点对，通过最短路径算法进行求解，得到候选点对对应的第二最短连接路径；从多组候选点对分别对应的第二最短连接路径中选择最短的路径作为两个MTCMOS列之间的第一最短连接路径。

在本申请较佳的实施方式中，上述链接顺序确定模块76，用于以每个MTCMOS列作为一个节点，以任意两个MTCMOS列之间的第一最短连接路径对应的距离值作为节点连接权重，构建节点图；通过旅行商问题求解算法对节点图进行求解，确定遍历每个节点的连接距离最短的节点排列顺序；将节点排列顺序确定为多个MTCMOS列对应的链接顺序。

在本申请较佳的实施方式中，上述路径链接模块78，用于针对链接顺序下的每对相邻MTCMOS列，从相邻MTCMOS列对应的多组候选点对对应的第二最短连接路径中，确定至少一个目标链接路径；根据多对相邻MTCMOS列分别对应的目标链接路径进行排列组合，得到链接顺序下的多种候选链接路径；针对每个候选链接路径，根据每个MTCMOS列对应的距离和目标链接路径的距离，计算候选链接路径对应的总距离；将最小总距离对应的候选链接路径作为目标链接路径。

在本申请较佳的实施方式中，上述路径链接模块78，还用于将相邻MTCMOS列对应的多组候选点对分别对应的第二最短连接路径，按照路径距离大小进行排序；从最小路径距离开始，选择指定比例数量的第二最短连接路径作为相邻MTCMOS列对应的目标链接路径。

在本申请较佳的实施方式中，上述路径链接模块78，还用于从第一MTCMOS列的起始端点开始，遍历至最后一个MTCMOS列的终点端点，将途经的MTCMOS列的距离和途经的目标链接路径的距离进行求和，得到候选链接路径对应的总距离。

本申请实施例提供的装置，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，装置的实施例部分未提及之处，可参考前述方法实施例中相应内容。

本申请实施例还提供了一种电子设备，如图8所示，为该电子设备的结构示意图，其中，该电子设备包括处理器81和存储器80，该存储器80存储有能够被该处理器81执行的计算机可执行指令，该处理器81执行该计算机可执行指令以实现上述方法。

在图8示出的实施方式中，该电子设备还包括总线82和通信接口83，其中，处理器81、通信接口83和存储器80通过总线82连接。

其中，存储器80可能包含高速随机存取存储器（RAM，Random Access Memory），也可能还包括非不稳定的存储器（non-volatile memory），例如至少一个磁盘存储器。通过至少一个通信接口83（可以是有线或者无线）实现该系统网元与至少一个其他网元之间的通信连接，可以使用互联网，广域网，本地网，城域网等。总线82可以是ISA（IndustryStandard Architecture，工业标准体系结构）总线、PCI（Peripheral ComponentInterconnect，外设部件互连标准）总线或EISA（Extended Industry StandardArchitecture，扩展工业标准结构）总线等。所述总线82可以分为地址总线、数据总线、控制总线等。为便于表示，图8中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。

处理器81可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器81中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器81可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital SignalProcessor，简称DSP)、专用集成电路(Application Specific Integrated Circuit，简称ASIC)、现场可编程门阵列(Field-Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器81读取存储器中的信息，结合其硬件完成前述实施例的方法的步骤。

本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令在被处理器调用和执行时，该计算机可执行指令促使处理器实现上述方法，具体实现可参见前述方法实施例，在此不再赘述。

本申请实施例所提供的方法、装置和电子设备的计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行前面方法实施例中所述的方法，具体实现可参见方法实施例，在此不再赘述。

除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对步骤、数字表达式和数值并不限制本申请的范围。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种MTCMOS自动链式连接方法，其特征在于，所述方法包括：

获取多个互相平行的MTCMOS列分别对应的候选点集合；

基于多个所述MTCMOS列分别对应的候选点集合以及最短路径算法，确定任意两个MTCMOS列之间的第一最短连接路径；

根据两两MTCMOS列间的第一最短连接路径以及旅行商问题求解算法，确定多个MTCMOS列对应的链接顺序；

在所述链接顺序下，确定路径距离最小的目标链接路径，以基于所述目标链接路径完成多个所述MTCMOS列的链式连接。

2.根据权利要求1所述的方法，其特征在于，获取多个互相平行的MTCMOS列分别对应的候选点集合的步骤，包括：

针对每个MTCMOS列，将所述MTCMOS列的两个端点作为所述MTCMOS列的第一候选点；将所述MTCMOS列对应的相邻列的端点在所述MTCMOS列上的垂直投影点作为第二候选点；由所述第一候选点和所述第二候选点构成所述MTCMOS列对应的候选点集合。

3.根据权利要求1所述的方法，其特征在于，基于多个所述MTCMOS列分别对应的候选点集合以及最短路径算法，确定任意两个MTCMOS列之间的第一最短连接路径的步骤，包括：

针对任意两个MTCMOS列，遍历所述两个MTCMOS列分别对应的候选点集合中的候选点，确定多组候选点对；针对每组候选点对，通过所述最短路径算法进行求解，得到所述候选点对对应的第二最短连接路径；从多组候选点对分别对应的第二最短连接路径中选择最短的路径作为所述两个MTCMOS列之间的第一最短连接路径。

4.根据权利要求1所述的方法，其特征在于，根据两两MTCMOS列间的第一最短连接路径以及旅行商问题求解算法，确定多个MTCMOS列对应的链接顺序的步骤，包括：

以每个MTCMOS列作为一个节点，以任意两个MTCMOS列之间的第一最短连接路径对应的距离值作为节点连接权重，构建节点图；

通过所述旅行商问题求解算法对所述节点图进行求解，确定遍历每个节点的连接距离最短的节点排列顺序；

将所述节点排列顺序确定为多个MTCMOS列对应的链接顺序。

5.根据权利要求3所述的方法，其特征在于，在所述链接顺序下，确定路径距离最小的目标链接路径的步骤，包括：

针对所述链接顺序下的每对相邻MTCMOS列，从所述相邻MTCMOS列对应的多组候选点对对应的第二最短连接路径中，确定至少一个目标链接路径；

根据多对相邻MTCMOS列分别对应的目标链接路径进行排列组合，得到所述链接顺序下的多种候选链接路径；

针对每个所述候选链接路径，根据每个MTCMOS列对应的距离和目标链接路径的距离，计算所述候选链接路径对应的总距离；

将最小总距离对应的候选链接路径作为目标链接路径。

6.根据权利要求5所述的方法，其特征在于，从所述相邻MTCMOS列对应的多组候选点对对应的第二最短连接路径中，确定至少一个目标链接路径的步骤，包括：

将所述相邻MTCMOS列对应的多组候选点对分别对应的第二最短连接路径，按照路径距离大小进行排序；

从最小路径距离开始，选择指定比例数量的第二最短连接路径作为所述相邻MTCMOS列对应的目标链接路径。

7.根据权利要求5所述的方法，其特征在于，针对每个所述候选链接路径，根据每个MTCMOS列对应的距离和目标链接路径的距离，计算所述候选链接路径对应的总距离的步骤，包括：

从第一MTCMOS列的起始端点开始，遍历至最后一个MTCMOS列的终点端点，将途经的MTCMOS列的距离和途经的目标链接路径的距离进行求和，得到所述候选链接路径对应的总距离。

8.一种MTCMOS自动链式连接装置，其特征在于，所述装置包括：

候选点获取模块，用于获取多个互相平行的MTCMOS列分别对应的候选点集合；

最短连接路径确定模块，用于基于多个所述MTCMOS列分别对应的候选点集合以及最短路径算法，确定任意两个MTCMOS列之间的第一最短连接路径；

链接顺序确定模块，用于根据两两MTCMOS列间的第一最短连接路径以及旅行商问题求解算法，确定多个MTCMOS列对应的链接顺序；

路径链接模块，用于在所述链接顺序下，确定路径距离最小的目标链接路径，以基于所述目标链接路径完成多个所述MTCMOS列的链式连接。

9.一种电子设备，其特征在于，包括处理器和存储器，所述存储器存储有能够被所述处理器执行的计算机可执行指令，所述处理器执行所述计算机可执行指令以实现权利要求1至7任一项所述的方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令在被处理器调用和执行时，计算机可执行指令促使处理器实现权利要求1至7任一项所述的方法。

Images