CN115938443A - 非易失性存储器的存储器操作之间的时间间隔 - Google Patents

Abstract

本公开涉及非易失性存储器的存储器操作之间的时间间隔。方法包含在存储器部件的某一位置上执行具有第一类型的第一存储器操作。所述方法进一步包含响应于接收到在所述位置上执行具有第二类型的第二存储器操作的访问请求，在所述第一存储器操作完成后，在与所述第一类型和所述第二类型相关的特定时间间隔对应的时间段内防止执行所述第二存储器操作。

Description

非易失性存储器的存储器操作之间的时间间隔

技术领域

本公开的实施例总体涉及存储器子系统，更具体地，涉及非易失性存储器的存储器操作之间的时间间隔。

背景技术

存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据并从存储器装置检索数据。

发明内容

本公开的一方面涉及一种用于在存储器操作之间提供时间间隔的方法，其包括：在存储器部件的某一位置上执行具有第一类型的第一存储器操作；以及响应于接收到在所述位置上执行具有第二类型的第二存储器操作的访问请求，防止在所述第一存储器操作完成后，在与所述第一类型和所述第二类型相关联的特定时间间隔对应的时间段内执行所述第二存储器操作。

本公开的另一方面涉及一种用于在存储器操作之间提供时间间隔的系统，其包括：存储器部件；和处理装置，所述处理装置可操作地与所述存储器部件耦合，以使所述存储器部件：在所述存储器部件的某一位置上执行具有第一类型的第一存储器操作；以及响应于接收到执行具有第二类型的第二存储器操作的访问请求：确定与所述第一类型和所述第二类型相关联并将用于所述第二存储器操作的多个时间间隔中的一个；以及防止在所述第一存储器操作完成后，在与所确定的所述多个时间间隔中的一个对应的时间段内执行所述第二存储器操作。

本公开的又一方面涉及一种非暂态计算机可读存储媒体，其包括指令，当由处理装置执行时，所述指令使所述处理装置：在存储器部件的某一位置上执行具有第一类型的第一存储器操作；接收在所述存储器部件的所述位置上执行具有第二类型的第二存储器操作的访问请求；响应于第二存储器操作具有第二类型：确定与所述第一类型和所述第二类型相关联的多个时间间隔中的一个；以及允许响应于在所述第一存储器操作完成后与所确定的所述多个时间间隔中的一个对应的时间段已到期，在所述位置上执行所述第二存储器操作；以及响应于所述第二存储器操作具有所述第一类型，允许独立于与所述多个时间间隔对应的相应时间段而执行所述第二存储器操作。

附图说明

根据下文提供的具体实施方式和本公开的各种实施例的附图将更加充分地理解本公开。

图1示出了根据本公开的一些实施例的包含存储器子系统的实例计算系统。

图2示出了根据本公开的一些实施例与非易失性存储器的存储器操作之间的时间间隔相关联的实例时序图。

图3是对应于根据本公开的一些实施例的用于非易失性存储器的存储器操作之间的时间间隔的方法的流程图。

图4是本公开的实施例可以在其中运行的实例计算机系统的框图。

具体实施方式

本公开的各个方面涉及非易失性存储器的存储器操作之间的时间间隔，特别地涉及包含时间间隔部件的存储器子系统，以确保对应于两个存储器(例如，读取、写入、编程和/或擦除)操作执行之间的特定时间段的时间段。存储器子系统可为存储系统、存储装置、存储器模块或这些的组合。存储器子系统的实例是如固态驱动器(SSD)的存储系统。下文结合图1及其它地方描述了存储装置和存储器模块的实例。通常，主机系统可以利用包含一或多个部件(如存储数据的存储器装置)的存储器子系统。主机系统可提供要存储于存储器子系统的数据，且可请求从存储器子系统检索数据。

存储器装置可为非易失性存储器装置。非易失性存储器装置的一个实例为“与非”(NAND)存储器装置(也被称为快闪技术)。在非易失性存储器装置中，如NAND存储器装置，对单元的编程可涉及向一组单元(例如，页面)提供编程信号，以将它们置于目标状态，这些目标状态对应于相应的存储的数据模式。非易失性闪存单元可以是被配置为每单元存储一或多个(例如N)位数据的单元，这可导致存储器单元可以被编程到2^N个目标状态。

读取窗口，可称为读取窗口宽度，是指在特定位误码率(BER)下相邻阈值电压(Vt)分布之间的距离(例如，以电压计)。由于Vt分布包含相应峰，且其间的区域被称为谷，因此读取窗口也可被称为“谷缘(valley margin)”。读取窗口预算(RWB)可以指一组编程的单元(例如，一或多个单元的页面)的读取窗口的累积值。例如，被配置为每单元存储三位数据的单元可以被编程为八个不同的Vt分布中的一个，每个对应于相应的数据状态。在本实例中，RWB可以是八个Vt分布之间的七个读取窗口的累积值(例如，以电压计)。

由于捕获(例如，存储)在存储器单元的各个层中的电荷(例如，正电荷和/或负电荷，如空穴和/或电子)的迁移，其可以发生在存储器单元的稳定到瞬态，瞬态到稳定(S-T，T-S)的转变期间，对应于一组存储器单元的RWB可以随时间而变化。例如，捕获在存储器单元的导电层(可以由多晶硅(Poly-Si)形成)中的电子可以在编程和/或读取操作后迁移到不同的位置。例如，捕获在存储器单元的电荷捕获层中的电子/空穴可以在编程和/或擦除操作后迁移到不同的位置(横向和竖直方向)。先前捕获在这些层中的空穴/电子的迁移会导致Vt分布的偏移和/或扩大，这可进一步导致所述一组存储器单元的RWB降低。

降低的RWB可对系统服务质量(QoS)、可靠性和/或性能产生负面影响。因此，在各种情况下，保持RWB以在各种环境条件和/或用户工作负载中保持特定的系统特征(例如，QoS、错误率等)可能是有益的。然而，为了将RWB保持在特定水平以上，在先前的方法中已经实现的复杂电路系统和/或机制通常成本高昂且效率低下。

本公开的各个方面通过控制非易失性存储器的存储器操作之间的时间间隔来解决上述和其它缺陷。执行两个连续操作(例如，编程、写入、读取和/或擦除操作)之间的时间间隔可进一步影响Vt分布，所述Vt分布可以基于与先前执行的存储器操作相关的后续存储器操作的执行时间进一步移动和/或加宽。只需确保在某一位置上执行两个连续存储器操作之间的指定时间间隔，就可以进一步减少Vt分布的不期望的偏移和/或扩大。因此，本公开的实施例允许存储器子系统控制何时与先前在某一位置上执行的存储器操作相关在NAND存储器装置的所述位置上执行后续存储器操作。例如，可以防止在与执行先前的存储器操作后的特定时间间隔对应的预定时间段内执行具有特定类型的后续存储器操作，这可以减轻Vt分布的不期望的移位和/或扩大以及存储器单元的RWB的减少。

图1示出了根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。

存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，和各种类型的非易失性双列直插式存储器模块(NVDIMM)。

计算系统100可以是计算装置，如台式计算机、膝上型计算机、服务器、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、物联网(IoT)启用装置、嵌入式计算机(例如，包含在交通工具、工业装备或互联网商业装置中的一种)，或者包含存储器和处理装置的此类计算装置。

计算系统100可以包含主机系统120，所述主机系统耦合到一或多个存储器子系统110。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1示出了主机系统120耦合到一个存储器子系统110的一个实例。如本文所用，“耦合到”或“与……耦合”通常是指部件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有中间部件)，无论是有线还是无线，包含如电、光、磁等的连接。

主机系统120可以包含处理器芯片组和由处理器芯片组执行的软件堆栈。处理器芯片组可以包含一或多个核心、一或多个高速缓冲存储器、存储器控制器(例如，SSD控制器)以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110，例如，将数据写入存储器子系统110并从存储器子系统110读取数据。

主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围部件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、小型计算机系统接口(SCSI)、双数据速率(DDR)存储器总线、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR)或任何其它接口。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来访问存储器部件(例如，存储器装置130)。物理主机接口可以提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。图1示出了作为实例的存储器子系统110。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合访问多个存储器子系统。

存储器装置130、140可以包含不同类型的非易失性存储器装置和/或易失性存储器装置的任意组合。易失性存储器装置(例如，存储器装置140)可以是，但不限于，随机存取存储器(RAM)，如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。

非易失性存储器装置(例如，存储器装置130)的实例包含与非(NAND)型快闪存储器。存储器装置130中的每一个可包含一或多个存储器单元阵列。存储器单元可包含每单元可存储一个位的单层级单元(SLC)、每单元可存储两个位的多层级单元(MLC)，每单元可存储三个位的三层级单元(TLC)、每单元可存储四个位的四层级单元(QCC)和/或每单元可存储五个位的五层级单元(PLC)等。如本文所使用，术语多层级单元用于指被配置为每单元存储超过一个位的单元(例如，MLC、TLC、QLC、PLC等)。在一些实施例中，特定存储器部件可包含存储器单元的SLC部分及MLC部分、TLC部分、QLC部分，和/或PLC部分。每个存储器单元可以存储主机系统120使用的一或多个位数据。此外，存储器装置130的存储器单元可以分组为存储器页或存储器块，所述存储器页或存储器块可以指用于存储数据的存储器部件的单元。

尽管描述了如NAND类型存储器的非易失性存储器部件，但存储器装置130可基于任何其它类型的非易失性存储器或存储装置，如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器，和电可擦除可编程只读存储器(EEPROM)。

存储器子系统控制器115(或简称为控制器115)可与存储器装置130通信以执行操作，如在存储器装置130处读取数据、写入数据或擦除数据，及其它这类操作。存储器子系统控制器115可以包含硬件，如一或多个集成电路和/或离散部件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。

存储器子系统控制器115可包含被配置为执行存储于本地存储器119中的指令的处理器117(例如，处理装置)。在所示出的实例中，存储器子系统控制器115的本地存储器119包含被配置为存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程，包含处置存储器子系统110与主机系统120之间的通信。

在一些实施例中，本地存储器119可以包含存储存储器指针、获取数据等的存储器寄存器。本地存储器119还可以包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已被示出为包含存储器子系统控制器115，但在本公开的另一个实施例中，存储器子系统110不包含存储器子系统控制器115，并且可以替代地依赖外部控制(例如，由外部主机提供，或者由与存储器子系统分开的处理器或控制器提供)。

一般而言，存储器子系统控制器115可以从主机系统120接收命令或操作，并且可以将命令或操作转换为指令或适当的命令，以实现对存储器装置130和/或存储器装置140的期望访问。存储器子系统控制器115可以负责如磨损均衡操作、垃圾回收操作、错误检测和纠错码(ECC)操作、加密操作、缓存操作以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、命名空间)与物理地址(例如，物理块地址、物理媒体位置等)之间的地址转换。存储器子系统控制器115可以进一步包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换为命令指令，以访问存储器装置130和/或存储器装置140以及将与存储器装置130和/或存储器装置140相关联的响应转换为用于主机系统120的信息。

存储器子系统110还可包含未示出的额外电路系统或部件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如DRAM)和地址电路系统(例如行解码器和列解码器)，所述地址电路系统可接收来自存储器子系统控制器115的地址，并解码所述地址以访问存储器装置130和/或存储器装置140。

在一些实施例中，存储器装置130包含本地媒体控制器135，所述本地媒体控制器与存储器子系统控制器115一起操作，以在存储器装置130的阵列114的一或多个存储器单元上执行操作。外部控制器(例如，存储器子系统控制器115)可以在外部管理存储器装置130(例如，在存储器装置130上执行媒体管理操作)。在一些实施例中，存储器装置130是受管理的存储器装置，它是与本地控制器(例如，本地控制器135)组合的原始存储器装置，用于在同一存储器装置包内的媒体管理。受管理的存储器装置的实例是受管理的NAND(MNAND)装置。

存储器子系统110可以包含时间间隔部件113。尽管为了不混淆附图，图1中没有示出，但时间间隔部件113可以包含各种电路系统，以便于调整要放置于存储器操作之间的时间间隔。在一些实施例中，调整电路系统113可以包含ASIC、FPGA、状态机和/或其它逻辑电路系统形式的专用电路，其可以允许时间间隔部件113安排和/或执行本文所述的操作。在一些实施例中，存储器子系统控制器115包含至少一部分时间间隔部件113。在一些实施例中，时间间隔部件113是主机系统120、应用程序或操作系统的一部分。

尽管未在图1中示出，但时间间隔部件113可以进一步包含其它电路系统，所述电路系统可以确定和/或调整存储器装置130和/或140的微调水平。如本文所使用的，微调水平可以包含脉冲幅度、步长、脉冲持续时间、程序验证电压和/或读取电压，以及其它可能的微调水平。

在一些实施例中，时间间隔部件113可以被配置为使存储器装置130将时间间隔置于在存储器装置130的同一位置(例如，存储器单元的页面和/或块)上执行的和/或要执行的至少两个存储器操作(例如，擦除、编程、写入和/或读取操作)的执行之间和/或调整时间间隔。置于两个(例如，连续的)存储器操作执行之间的时间间隔可以防止(两个存储器操作的)后续存储器操作在对应于执行(两个存储器操作的)先前存储器操作后的时间间隔的时间段内执行。

时间间隔部件113可以存储多个(例如，预定的)时间间隔，分别对应于特定类型的存储器操作。例如，尽管实施例不限于此，但时间间隔部件113可以存储对应于/在程序操作和读取操作之间的时间间隔，对应于/在擦除操作和程序操作之间的时间间隔，以及对应于/在程序操作和擦除操作之间的时间间隔。存储器操作可以用时间间隔部件113中定义/存储的时间间隔来执行。在一些实施例中，存储在时间间隔部件中的多个时间间隔中的至少两个可以对应于不同的时间段。那些未在时间间隔部件113中定义/存储的存储器操作的类型可以执行，而不管存储在时间间隔部件113中的时间间隔如何。例如，如果时间间隔部件113没有定义/指定两个擦除操作之间的时间间隔，则可以在先前擦除操作后的任何时间执行擦除操作。

在非限制性实例中，一旦在存储器子系统控制器115(例如，时间间隔部件113)处接收到在存储器装置130的特定位置上执行存储器操作的访问请求，则时间间隔部件113可以确定(例如，选择)其中一个时间间隔是否对应于在所述位置上执行的和/或正在执行的先前存储器操作和所接收的访问请求的操作(例如，后续存储器操作)的相应类型。响应于其中一个时间间隔对应于存储器操作的相应类型，时间间隔部件113可使存储器装置130根据所确定的时间间隔执行后续存储器操作。例如，可以防止在对应于执行先前存储器操作后所确定的时间间隔的时间段内执行后续存储器操作。或者，例如，可以响应于时间段已到期允许执行后续存储器操作。如果存储在时间间隔部件113中的时间间隔与存储器操作的类型不对应，则时间间隔部件113可使存储器装置130独立于/不考虑时间间隔。

图2示出了根据本公开的一些实施例的非易失性存储器的存储器操作之间的时间间隔的实例时序图218。例如，图2示出了与将时间间隔置于存储器操作222-6和后续存储器操作224执行之间相关联的时序图。

图2示出了以222-1、222-2、222-3、222-4、222-5和222-6的顺序执行的一系列存储器操作222-1、……222-6(统称为存储器操作222)。这些存储器操作222可以具有相同的类型。例如，存储器操作222可以是擦除操作。图2还示出了在存储器操作224后执行的存储器操作222-6。存储器操作224可以具有不同于存储器操作222的类型，如存储器操作222-6。每个箭头222-1、……221-6和224可以指示启动和完成相应存储器操作执行的时间段。尽管实施例不限于此，但存储器操作222和224可以是在存储器装置(例如，图1中示出的存储器装置130)的同一位置上执行的存储器操作，如存储器装置的页面和/或块。

在一些实施例中，可以将时间间隔226置于存储器操作222-6和224的执行之间。例如，在执行存储器操作222-6后(例如，在图2中示出的时间t0-n执行并完成)，可以防止存储器操作224在对应于时间间隔226的时间段内执行。在与时间间隔226对应的时间段到期时(如在图2中示出的时间t0)，可以允许执行存储器操作224。

在一些实施例中，具有特定和相同类型的存储器操作可以不管时间间隔如何而被执行。例如，如图2所示，具有相同类型的存储器操作222-1、……222-6(例如，擦除操作)可以随时执行，而不会在对应于特定时间间隔的时间段内被防止执行。

图3是根据本公开的一些实施例的对应于用于非易失性存储器的存储器操作之间的时间间隔的方法340的流程图。方法340可以通过处理逻辑来执行，所述逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法340由图1中的时间间隔部件113执行。虽然以特定顺序或次序示出，但是除非另有指定，否则可修改过程的次序。因此，应理解，所示实施例仅为实例，所示过程可以不同次序执行，且一些过程可并行地执行。另外，在各个实施例中可以省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。

在操作342处，具有第一类型的第一存储器操作可以在存储器部件(例如，图1中示出的存储器装置130)的位置上执行。在操作344处，响应于接收到在所述位置上执行具有第二类型的第二存储器操作的访问请求，在第一存储器操作完成后，在与第一类型和第二类型相关联的特定时间间隔对应的时间段内，防止执行第二存储器操作。例如，可以允许在时间段到期时进行第二存储器操作。

在一些实施例中，可以允许第二存储器操作响应于第二存储器操作具有第一类型而不是第二类型而独立于时间段到期或未到期被执行。例如，可以允许在完成第一存储器操作后的时间段内执行第二存储器操作。

在一些实施例中，特定时间间隔可以是多个时间间隔中的一个。在本实例中，当接收到在存储器部件的位置上执行多个存储器操作的访问请求时，可以确定与多个存储器操作的的每组连续存储器操作相关联的多个时间间隔中的相应一个。进一步地，多个存储器操作与所确定的多个时间间隔中的相应一个可以执行，以防止每组连续存储器操作的后续一个在与完成所述组的相应存储器操作后的所确定的多个时间间隔中的相应一个对应的相应时间段内被执行。在一些实施例中，多个存储器操作的一组两个连续存储器操作可以响应于所述组的连续存储器操作的相应类型不对应于与多个时间间隔相关联定义的相应一组类型而独立于所述多个时间间隔被执行。

图4是实例计算机系统480的框图，其中本公开的实施例可以操作。例如，图4示出了计算机系统480的实例机器，其中可以执行一组指令，用于使机器执行本文讨论的任何一或多种方法。在一些实施例中，计算机系统480可以对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行与图1的时间间隔部件113相对应的操作)。在替代实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的资格进行操作。

机器可以是个人计算机(PC)、平板电脑、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或网桥，或任何能够执行一组指令(顺序或其它方式)的机器，这些指令指定机器要执行的操作。进一步地，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。

实例计算机系统480包含处理装置482、主存储器486(例如，只读存储器(ROM)、闪存、动态随机存取存储器(DRAM)如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器494(例如，闪存、静态随机存取存储器(SRAM)等)和数据存储系统490，它们通过总线492相互通信。

处理装置482表示一或多个通用处理装置，如微处理器、中央处理单元等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置482也可为一或多个专用处理装置，如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置482被配置为执行指令484，用于执行本文讨论的操作和步骤。计算机系统480可以进一步包含网络接口装置496以通过网络488进行通信。

数据存储系统490可以包含机器可读存储媒体496(也称为计算机可读媒体)，其上存储一或多组指令484或体现本文所述的任何一或多种方法或功能的软件。指令484在由也构成机器可读存储媒体的计算机系统480、主存储器486和处理装置482执行期间，还可以完全或至少部分地驻留在主存储器486和/或处理装置482内。机器可读存储媒体496、数据存储系统490和/或主存储器486可以对应于图1的存储器子系统110。

在一个实施例中，指令484包含实现对应于超级块结构部件的功能的指令(例如，图1的时间间隔部件113)。虽然在实例实施例中将机器可读存储媒体496示出为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且使机器执行本公开的方法中的任何一或多种的任何媒体。术语“机器可读存储媒体”应相应地包含，但不限于固态存储器、光学媒体和磁媒体。

已针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，并且一般将算法构想为产生所期望的结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。

然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可指计算机系统或类似的电子计算装置的动作和过程，所述动作和过程将计算机系统的寄存器和存储器内表示为物理(电子)量的数据操纵并转化为计算机系统存储器或寄存器或其它此类信息存储系统内类似表示为物理量的其它数据。

本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这样的计算机程序可以存储在计算机可读存储媒体中，如，但不限于任何类型的磁盘，包含软盘、光盘、CD-ROM和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或任何类型的适合存储电子指令的媒体，均耦合到计算机系统总线。

本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。

本公开可作为计算机程序产品或软件提供，所述产品软件可包含在其上存储有指令的机器可读媒体，所述指令可用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含任何用于以机器(如计算机)可读的形式存储信息的机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。

在前述说明书中，本公开的实施例已经参照其特定实例实施例进行了描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本发明进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。

Claims (20)

1.一种用于在存储器操作之间提供时间间隔的方法，其包括：

在存储器部件(130)的某一位置上执行具有第一类型的第一存储器操作(222-1、……221-6)；以及

响应于接收到在所述位置上执行具有第二类型的第二存储器操作(224)的访问请求，防止在所述第一存储器操作完成后，在与所述第一类型和所述第二类型相关联的特定时间间隔(226)对应的时间段内执行所述第二存储器操作。

2.根据权利要求1所述的方法，其进一步包括允许在所述时间段到期时执行所述第二存储器操作。

3.根据权利要求1所述的方法，其进一步包括响应于所述第二存储器操作具有所述第一类型而不是所述第二类型，允许独立于所述时间段到期或未到期而执行所述第二存储器操作。

4.根据权利要求3所述的方法，其中允许独立于所述时间段到期或未到期而执行所述第二存储器操作进一步包括允许在所述第一存储器操作完成后的所述时间段内执行所述第二存储器操作。

5.根据权利要求1所述的方法，其中所述特定时间间隔为多个时间间隔(226)中的一个，并且其中所述方法进一步包括：

接收在所述存储器部件的所述位置上执行多个存储器操作(222-1、……222-6、224)的访问请求；

确定与所述多个存储器操作中的每组连续存储器操作(222-6、224)相关联的所述多个时间间隔中的相应一个(226)；以及

用所确定的所述多个时间间隔中的相应一个执行所述多个存储器操作，以防止在完成所述组的相应存储器操作(222-6)后，在与所确定的所述多个时间间隔中的相应一个对应的相应时间段内执行每组连续存储器操作中的后续一个(224)。

6.根据权利要求5所述的方法，其进一步包括响应于所述组的所述连续存储器操作不对应于与所述多个时间间隔相关联定义的相应一组类型，独立于所述多个时间间隔执行所述多个存储器操作的一组两个连续的存储器操作(222-1、222-2、222-3、222-4、222-5、222-6)。

7.一种用于在存储器操作之间提供时间间隔的系统，其包括：

存储器部件(130)；和

处理装置(115；482)，所述处理装置可操作地与所述存储器部件耦合，以使所述存储器部件：

在所述存储器部件的某一位置上执行具有第一类型的第一存储器操作(222-1、……221-6)；以及

响应于接收到执行具有第二类型的第二存储器操作(224)的访问请求：

确定与所述第一类型和所述第二类型相关联并将用于所述第二存储器操作的多个时间间隔中的一个(226)；以及

防止在所述第一存储器操作完成后，在与所确定的所述多个时间间隔中的一个对应的时间段内执行所述第二存储器操作。

8.根据权利要求7所述的系统，其中所述处理装置进一步使所述存储器部件允许响应于所述特定时间段到期而执行所述第二存储器操作。

9.根据权利要求7至8中任一项所述的系统，其中所述处理装置进一步使所述存储器部件允许响应于所述第二存储器操作具有所述第一类型而不是所述第二类型而独立于所述多个时间间隔执行所述第二存储器操作。

10.根据权利要求9所述的系统，其中具有所述第一类型的所述第一存储器操作是擦除操作。

11.根据权利要求7至8中任一项所述的系统，其中所述多个时间间隔进一步包括：

第一时间间隔，所述第一时间间隔与所述第一存储器操为编程操作和所述第二存储器操为读操作相关联；

第二时间间隔，所述第二时间间隔与所述第一存储器操为擦除操作和所述第二存储器操为编程操作相关联；以及

第三时间间隔，所述第三时间间隔与所述第一存储器操为编程操作和所述第二存储器操为擦除操作相关联。

12.根据权利要求7至8中任一项所述的系统，其中对应于所述多个时间间隔中的至少两个的时间段是不同的。

13.根据权利要求7至8中任一项所述的系统，其中所述处理装置进一步使所述存储器部件响应于所述第一和第二存储器操作的所述第一和第二类型不对应于与所述多个时间间隔相关联定义的相应一组类型而独立于所述多个时间间隔执行所述第二存储器操作。

14.根据权利要求7至8中任一项所述的系统，其中所述存储器部件包括NAND存储器单元的阵列并且所述位置对应于所述阵列的块。

15.根据权利要求7至8中任一项所述的系统，其中所述存储器部件包括NAND存储器单元的阵列并且所述位置对应于所述阵列的页面。

16.一种非暂态计算机可读存储媒体，其包括指令(484)，当由处理装置(115；482)执行时，所述指令使所述处理装置：

在存储器部件的某一位置上执行具有第一类型的第一存储器操作(222-1、……221-6)；

接收在所述存储器部件的所述位置上执行具有第二类型的第二存储器操作(224)的访问请求；

响应于第二存储器操作具有第二类型：

确定与所述第一类型和所述第二类型相关联的多个时间间隔(226)中的一个；以及

允许响应于在所述第一存储器操作完成后与所确定的所述多个时间间隔中的一个对应的时间段已到期，在所述位置上执行所述第二存储器操作；以及

响应于所述第二存储器操作具有所述第一类型，允许独立于与所述多个时间间隔对应的相应时间段而执行所述第二存储器操作。

17.根据权利要求16所述的非暂态计算机可读存储媒体，其中所述处理装置进一步防止在所述第一存储器操作完成后，响应于所述第二存储器操作具有所述第二类型在所述时间段内在所述位置上执行所述第二存储器操作。

18.根据权利要求16至17中任一项所述的非暂态计算机可读存储媒体，其中具有所述第一类型(222-1、……222-6)的存储器操作对应于编程操作或擦除操作。

19.根据权利要求16至17中任一项所述的非暂态计算机可读存储媒体，其中具有所述第二类型(224)的存储器操作对应于编程操作、擦除操作或读取操作。

20.根据权利要求16至17中任一项所述的非暂态计算机可读存储媒体，其中所述处理装置进一步允许响应于所述第二存储器操作具有所述第一类型而在所述第一存储器操作完成后的时间段内执行所述第二存储器操作。

Images