CN115910187A - 存储器系统测试及相关方法、装置和系统 - Google Patents

存储器系统测试及相关方法、装置和系统 Download PDF

Info

Publication number
CN115910187A
CN115910187A CN202210942415.5A CN202210942415A CN115910187A CN 115910187 A CN115910187 A CN 115910187A CN 202210942415 A CN202210942415 A CN 202210942415A CN 115910187 A CN115910187 A CN 115910187A
Authority
CN
China
Prior art keywords
memory system
memory
refresh
power
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210942415.5A
Other languages
English (en)
Inventor
W·H·崔
R·J·鲁尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115910187A publication Critical patent/CN115910187A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

公开了存储器系统测试及相关方法、装置和系统。可基于存储器系统设计的经估计功率情境来控制包含数个存储器装置的测试系统的刷新速率。响应于对所述存储器装置执行数个刷新操作且基于所述刷新速率，可监测所述测试系统的一或多个条件以产生所述存储器系统设计的经估计性能数据。

Description

存储器系统测试及相关方法、装置和系统
优先权要求
本申请主张2021年8月6日申请的标题为“存储器系统测试及相关方法、装置和系统(Memory System Testing,and Related Methods,Devices,and Systems)”的第17/395,988号美国专利申请的申请日的权益，所述美国专利申请的公开内容特此以全文引用的方式并入本文中。
技术领域
本公开的实施例涉及存储器系统测试，且更确切地说，涉及产生存储器系统设计的测试数据。又更确切地说，各种实施例涉及产生存储器系统设计的热分布和/或功率分布，以及相关方法、装置和系统。
背景技术
通常将存储器装置提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包含例如随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式随机存取存储器(RRAM)、双倍数据速率存储器(DDR)、低功率双倍数据速率存储器(LPDDR)、相变存储器(PCM)和快闪存储器。
半导体存储器装置通常包含能够保持表示数据位的电荷的许多存储器单元。通常，这些存储器单元布置成存储器阵列。可通过选择性地激活存储器单元而将数据写入到存储器单元或从存储器单元检索数据。
发明内容
本公开的各种实施例可包含一种方法。所述方法可包含基于存储器系统设计的经估计功率情境而选择测试系统的数个存储器装置的刷新速率。所述方法可进一步包含基于所选择的刷新速率对数个存储器装置执行数个刷新操作。此外，所述方法可包含响应于执行数个刷新操作而监测测试系统的至少一个操作条件。并且，所述方法可包含基于测试系统的至少一个操作条件而估计存储器系统设计的性能数据。
根据至少一个其它实施例，方法可包含基于存储器系统设计的一或多个参数而确定存储器系统设计的功率情境。所述方法可进一步包含基于所确定的功率情境对包含至少一个存储器装置的测试模块执行数个刷新操作。此外，所述方法可包含基于响应于执行数个刷新操作产生的与测试模块相关联的温度数据而产生存储器系统设计的热分布。
根据一或多个其它实施例，方法可包含基于存储器系统的经估计功率情境而选择测试模块的刷新速率。所述方法还可包含基于所选择的刷新速率而在测试模块处执行数个刷新操作。此外，所述方法可包含响应于在测试模块处执行数个刷新操作而感测测试模块的至少一个温度。此外，所述方法可包含基于测试模块的至少一个所感测温度而产生存储器系统的至少一个分布。
各种其它实施例包含系统。所述系统可包含测试系统，其包含数个存储器装置和耦合到测试系统的主机。主机可经配置以基于针对存储器系统设计的经估计功率情境选择的刷新速率将数个命令传送到测试系统。主机还可经配置以接收与数个存储器装置中的至少一个存储器装置相关联的温度数据。所述系统可进一步包含至少一个电路，其经配置以响应于接收到数个命令而控制数个存储器装置中的至少一个存储器装置的刷新速率。至少一个存储器装置可经配置以响应于接收到数个刷新命令而执行数个刷新操作。
在其它实施例中，系统可包含第一存储器系统和耦合到第一存储器系统的主机，所述第一存储器系统包含数个存储器装置。主机可经配置以基于第二存储器系统的所确定的功率情境而选择第一存储器系统的刷新速率。主机还可经配置以基于所选择的刷新速率而产生将由第一存储器系统接收的数个刷新命令。此外，主机可经配置以响应于在第一存储器系统处执行数个刷新操作而感测第一存储器系统的至少一个操作条件。此外，主机可经配置以基于第一存储器系统的至少一个操作条件而产生第二存储器系统的经估计性能数据。
附图说明
图1为根据本公开的各种实施例的包含数个存储器装置的实例存储器系统的框图。
图2为根据本公开的各种实施例的实例存储器装置的框图。
图3A和3B分别描绘根据本公开的各种实施例的用于存储器系统和存储器装置的功率消耗与刷新速率的曲线图。
图4为根据本公开的各种实施例的包含存储器模块和主机的实例存储器系统的框图。
图5包含根据本公开的各种实施例的存储器系统的框图。
图6为根据本公开的各种实施例的测试存储器系统的实例方法的流程图。
图7为根据本公开的各种实施例的测试存储器系统的另一实例方法的流程图。
图8为根据本公开的各种实施例的测试存储器系统的又一实例方法的流程图。
图9为根据本公开的各种实施例的包含数个存储器装置和主机的实例系统的简化框图。
具体实施方式
如本领域普通技术人员将了解，存储器系统(例如，包含数个存储器装置(例如，双列直插式存储器模块(DIMM))的存储器模块)可包含热预算，且存储器系统的各种因素(例如，存储器系统的密度、速度、配置和/或工作负荷)可影响存储器系统的热分布和/或功率分布。此外，基于各种因素(例如，存储器系统设计的密度、速度、配置和/或工作负荷)执行存储器系统设计的热测试和/或功率分析以确定存储器系统设计的功率和/或热要求(例如，在相关联的存储器系统完全操作之前(例如，在CPU和DIMM可用性之前))可能(例如，对于存储器系统客户和/或超大规模业者来说)是有利的。然而，当前系统和方法可能不允许测试存储器系统设计(例如，DIMM设计)以产生存储器系统设计的热分布和/或功率分布。
如本领域中众所周知的，存储器装置(例如，DRAM存储器单元)的存储器单元(其中的每一者基本上由电容器组成)必须经周期性地刷新以保留存储于存储器装置中的数据。通常通过从存储器单元阵列的每一行中的存储器单元基本上读取数据位且接着将那些相同数据位写入回到所述行中的相同单元来执行刷新操作。刷新操作通常以保持存储于存储器单元中的电荷在刷新之间免于过度泄漏所需的速率逐行执行。此外，如本领域普通技术人员将了解，可控制(例如，提高)刷新速率(例如，根据常规DRAM规范，1X或2X)以降低行锤击的不良影响。由于刷新操作主要涉及从大量存储器单元读取数据位并将数据位写入到大量存储器单元，因此刷新操作往往是功率消耗极大的操作。
根据各种实施例，如下文更充分地描述，可基于存储器系统设计的经估计功率情境(在本文中也称为“存储器系统模型”、“目标存储器系统”、“所关注的存储器系统”或其某一变型)来测试测试存储器系统(在本文中也称为“测试系统”)以产生存储器系统设计的经估计性能数据。更确切地说，根据各种实施例，可(例如，经由相关联的主机)控制包含数个存储器装置的测试存储器系统的功率消耗以模拟存储器系统设计的各种系统参数。更确切地说，可控制测试系统的刷新速率以控制测试系统的功率消耗以模拟各种功率情境，其可基于存储器系统设计的各种参数进行估计，所述参数例如为存储器系统设计的密度、速度、配置和/或工作负荷。换句话说，本公开的各种实施例涉及控制测试系统的一或多个存储器装置的刷新速率以模拟存储器系统设计的各种功率情境，以产生存储器系统设计的性能数据。举例来说，刷新速率可包含一(1)的整倍数(例如，1X、2X、3X、4X等)、二(2)的整倍数(例如，2X、4X、8X、16X)和/或非整数倍数(例如，3.5X、3.75X、4.3X、8.8X等)以模拟经估计功率情境，其可基于存储器系统设计的各种参数进行选择。
根据各种实施例，可基于存储器系统设计的一或多个参数(例如但不限于速度、密度、配置、工作负荷)来确定(例如，估计)存储器系统设计的功率情境(即，预期功率消耗量)。更确切地说，根据各种实施例，可(例如，经由先前测试、模拟和/或存储器模块功率计算器)了解和/或确定存储器系统的不同参数(例如，速度(例如但不限于4800MB/s、6400MB/s)、密度(例如，64GB、128GB、256GB)、配置(例如但不限于DIMM类型，如1Rx4、2Rx4、1Rx8、2Rx8)，和/或DIMM分配类型，例如但不限于每个通道一个DIMM、每个通道两个DIMM)、工作负荷(例如但不限于带宽、命令队列、页命中速率)等)的预期功率消耗量。
此外，根据各种实施例，可基于所确定的功率情境来确定和设置测试系统的刷新速率。更确切地说，根据各种实施例，可(例如，经由先前测试、模拟和/或存储器模块功率计算器)确定跨越用于存储器系统的刷新速率的分布(例如，功率分布和/或电流分布)，且可将所述分布映射到刷新速率(例如，在查找表中)。此外，响应于确定功率情境(即，存储器系统设计的功率情境)，可确定(例如，经由查找表)并设置(例如，经由主机和/或其它处理器或控制器)测试系统的刷新速率。
此外，响应于在测试系统上执行数个刷新操作(即，根据所确定的刷新速率)，可感测与测试系统相关联的数据且将其用于从存储器系统设计产生经估计数据(例如，热分布和/或功率分布)。更确切地说，根据一些实施例，响应于在测试系统上执行数个刷新操作，可(例如，经由主机)从一或多个温度传感器(例如，测试系统的温度传感器)读取温度数据，且可基于温度数据产生存储器系统设计(例如，DIMM设计)的热分布和/或功率分布。此外，根据一些实施例，所产生的热分布和/或功率分布可用于确定存储器系统设计的热预算(例如，在相关联存储器系统的开发之前)。
根据各种实施例，在测试期间，包含数个存储器装置的测试系统(例如，测试模块)可以类似于功能性存储器系统(例如，功能性DIMM)的方式消耗功率并分散热量。更确切地说，测试系统的一或多个存储器装置可以类似于完全操作的存储器系统(例如，DIMM)的方式消耗功率并分散热量。
根据各种实施例，测试系统可包含电子装置工程设计联合协会(JEDEC)顺应性DIMM、JEDEC顺应性半导体裸片和/或JEDEC顺应性半导体封装，可与常规模块插口(例如，常规DIMM插口)一起使用，和/或可包含与常规存储器模块(例如，常规DIMM，例如DDR4 DIMM或DDR5 DIMM)相同的形状因数。如将了解，各种实施例不限于任何特定存储器系统，而是本文中所描述的实施例可适用于利用刷新方案的任何存储器系统。
尽管本文中参考存储器装置描述各种实施例，但本公开不限于此，且所述实施例可通常适用于可或可不包含半导体装置和/或存储器装置的微电子装置。现在将参考附图解释本公开的实施例。
图1说明根据本公开的各种实施例的实例存储器系统100。存储器系统100包含耦合到通信总线110(例如，系统总线)的数个存储器装置102、103、104和105。每一存储器装置102到105可包含一或多个存储器裸片，且共同地，存储器装置102到105可被称为存储器模块(例如，双列直插式存储器模块(DIMM))。
存储器系统100进一步包含经由通信总线110耦合到每一存储器装置102到105的控制器(在本文中也称为“主机”)112。可包含处理器或任何其它合适类型的控制器的控制器112可经配置以控制和/或调节存储器系统100的各种操作，以及提供经由接口114与耦合到存储器系统100的另一装置或系统的交互性。
通信总线110可包含地址总线120、数据总线122和控制信号总线124中的一或多者。在一些实施例中，存储器装置102到105、通信总线110和控制器112可配置(例如，以物理方式布置和安装)在印刷电路板(PCB)上。在各种实施例中，存储器系统100可包含DIMM，且一或多个存储器装置102到105可为DIMM的一列(或数个列)。
图2包含根据本公开的各种实施例的实例存储器装置200的框图。图1所示的存储器装置中的一或多者可包含存储器装置200。存储器装置200可包含例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、双倍数据速率DRAM(DDR SDRAM)，例如DDR4、DDR5、SDRAM等，或同步图形随机存取存储器(SGRAM)。可集成在半导体芯片上的存储器装置200可包含存储器阵列202。
在图2的实施例中，存储器阵列202展示为包含八个存储器组BANK0-7。更多或更少的组可包含在其它实施例的存储器阵列202中。每一存储器组包含数个存取线(字线WL)、数个数据线(位线BL和/BL)，以及布置在所述数个字线WL与所述数个位线BL和/BL的相交点处的数个存储器单元MC。对字线WL的选择可由行解码器204执行，且对位线BL和/BL的选择可由列解码器206执行。在图2的实施例中，行解码器204可包含用于每一存储器组BANK0-7的相应行解码器，并且列解码器206可包含用于每一存储器组BANK0-7的相应列解码器。
位线BL和/BL耦合到相应感测放大器SAMP。来自位线BL或/BL的读取数据可由感测放大器SAMP放大，且经由互补本地输入/输出线(LIOT/B)、传送门TG和互补主输入/输出线(MIOT/B)传送。相反，写入数据可经由互补主输入/输出线MIOT/B、传送门TG和互补本地输入/输出线LIOT/B传送到感测放大器SAMP，且写入在耦合到位线BL或/BL的存储器单元MC中。
存储器装置200可通常经配置以经由例如命令和地址端子208、时钟端子210以及数据和数据掩码端子222等各种端子(例如，从外部控制器和/或另一存储器装置)接收各种输入。存储器装置200可包含额外端子，例如电源端子224和电源端子226，其可耦合到电压产生器220。
在预期操作期间，经由命令端子和地址端子208接收的一或多个命令信号可经由命令/地址输入电路212传送到命令解码器216。命令解码器216可包含经配置以经由对一或多个命令信号COM进行解码而产生各种内部命令的电路。内部命令的实例包含活动命令ACT和读取/写入信号R/W。
经由命令端子和地址端子208接收的一或多个地址信号ADD可经由命令和地址输入电路212传送到地址解码器214。地址解码器214可经配置以将行地址XADD供应到行解码器204且将列地址YADD供应到列解码器206。
活动命令ACT可包含响应于指示行存取的命令信号COM(例如，活动命令)而激活的脉冲信号。响应于活动信号ACT，可激活指定组地址的行解码器204。因此，可选择和激活由行地址XADD指定的字线WL。
读取/写入信号R/W可包含响应于指示列存取的命令信号COM(例如，读取命令或写入命令)而激活的脉冲信号。响应于读取/写入信号R/W，可激活列解码器206，且可选择由列地址YADD指定的位线BL。
响应于活动命令ACT、读取信号、行地址XADD和列地址YADD，可从由行地址XADD和列地址YADD指定的存储器单元MC读取数据。可经由感测放大器SAMP、传送门TG、读取/写入放大器207、输入/输出电路211和数据端子222输出读取数据。此外，响应于活动命令ACT、写入信号、行地址XADD和列地址YADD，可经由数据端子222、输入/输出电路211、读取/写入放大器207、传送门TG和感测放大器SAMP将写入数据供应到存储器阵列202。写入数据可写入到由行地址XADD和列地址YADD指定的存储器单元MC。
可经由时钟端子210接收时钟信号CK和/CK。时钟输入电路218可基于时钟信号WCK和/WCK而产生内部时钟信号IWCK。内部时钟信号IWCK可传送到存储器装置200的各种组件。举例来说，内部时钟信号IWCK可传送到输入/输出电路211(例如，用于控制输入/输出电路211的操作时序)。
根据本公开的各种实施例，存储器装置200还可包含测试模块240(在本文中也称为“刷新控制电路”、“刷新模块”、“控制电路”，其某一变型)。举例来说，测试模块240可经配置以接收刷新信号(例如，来自命令解码器216的AREF)，其可包含当命令信号COM包含自动刷新命令(例如，外部刷新命令)时激活的脉冲信号。测试模块240还可经配置以接收活动信号ACT(例如，从命令解码器216)和行地址XADD(例如，从地址解码器214)。一般来说，测试模块240可经配置以接收数个刷新命令(例如，基于刷新速率(例如，如由主机(例如，图1的控制器112)设置))且提供指定待刷新的特定字线WL的行地址(例如，到行解码器204)。在一些实例中，响应于从主机(例如，图1的控制器112)接收的循序刷新命令，刷新控制电路240可提供行地址。
根据各种实施例，命令解码器216和测试模块240可经配置以支持任何合适的刷新速率，包含但不限于具有一(1)的整倍数(例如，1X、2X、3X、4X、5X等)的刷新速率、具有二(2)的整倍数(例如，2X、4X、8X、16X等)的刷新速率和/或具有非整数倍数(例如，1.8X、3.5X、3.75X、4.3X、6.7X、8.8X等)的刷新速率。此外，根据一些实施例，主机(例如，图1的控制器112)可经配置以基于所需刷新速率产生命令序列。更确切地说，例如，主机可包含经配置以使得主机可产生命令序列以在存储器系统(例如，DIMM)的一或多个存储器装置处实现所需刷新速率(例如，模拟存储器系统设计的特定功率情境)的软件。
如将了解，存储器系统或存储器装置的功率消耗取决于相关联刷新速率(即，存储器系统或存储器装置的相关联刷新速率)。图3A描绘功率消耗(例如，以瓦(W)计)与用于存储器系统(例如，包含数个存储器装置的DIMM)的刷新速率的曲线图300。此外，图3B描绘功率消耗(例如，以瓦(W)计)与用于存储器装置(例如，DIMM的单个存储器装置)的刷新速率的曲线图310。如曲线图300和310中的每一者中所展示，随着存储器系统(例如，DIMM)或存储器装置(例如，DRAM)的刷新速率增加，相关联的功率消耗也增加。
如将进一步了解，除功率消耗取决于刷新速率之外，存储器系统(或存储器装置)的温度也取决于刷新速率。可经由以下等式确定结到外壳热阻(θJC)：
θJC＝(TJ-TC)/P；                          (1)
其中TJ为裸片结温度，TC为外壳温度(例如，环境温度)，且P为来自操作存储器装置的功率耗散。
此外，可经由电子装置工程设计联合协会(JEDEC)(例如，JESD-51系列)标准测试条件和板(其包含特定尺寸和层要求)来确定结到外壳热阻θJC。
因此，基于以下等式(2)，由于功率耗散(P)随着常数θJC和TC增加，因此结温度也可增加。因此，如将了解，增加刷新速率可增加功率耗散，这可增加结温度。
TJ＝θJC(constant)x P+TC(constant)。                  (2)
如将了解，结温度可(例如，由主机)维持处于或低于热预算(要求)。如果结温度上升到高于热预算，那么可执行一或多个热管理操作以将结温度降低到或低于热预算。
图4描绘根据本公开的各种实施例的包含存储器系统402的系统400。可包含DIMM和/或在本文中可被称为“测试系统”的存储器系统402包含数个存储器装置404A到404D。举例来说，系统400可包含图1的存储器系统100。图5包含根据本公开的各种实施例的存储器系统500的框图。图5的存储器系统500，其在本文中还可被称为“存储器系统设计”，包含数个所定义参数502，例如但不限于数据速率或速度、密度、配置、工作负荷。此外，存储器系统500包含所确定的功率情境504(即，基于参数502而确定)和经估计性能数据506。一般来说，根据各种实施例，如下文更充分地描述，可基于存储器系统500的功率情境504测试存储器系统402以产生存储器系统500的经估计性能数据506。此外，如下文更充分地描述，可基于经估计性能数据506产生存储器系统500的一或多个分布(例如，热分布和/或功率分布)508。
参考图4，存储器系统402包含控制单元405和数个传感器406A和406B，所述数个传感器可包含温度传感器。控制单元405还可包含控制件408。存储器系统402可耦合到主机412，所述主机可包含控制器(例如，图1的控制器112)。
主机412可经配置以产生(例如，经由BIOS代码)命令序列(例如，刷新命令的命令序列)，所述命令序列可由控制单元405和/或存储器装置404接收，使得存储器装置404中的一或多者可根据所需刷新速率来执行刷新操作。控制件408(在本文中也称为“刷新控制电路”或“控制电路”)可经配置以从主机412接收信号，且响应于此，控制存储器系统402的至少一个存储器装置404的刷新速率。在一些实施例中，控制件408可为不必要的，且每一存储器装置404的电路(例如，图2的刷新控制电路240)可经配置以从主机412接收信号，且响应于此，控制其刷新速率。另外或替代地，在至少一些实施例中，存储器装置404中的一或多者可包含温度传感器(例如，图2的传感器242)，且因此，在一些实施例中，在存储器装置404外部的温度传感器406A和/或406B可为不必要的。
主机412可包含数据存储装置414，其可包含与针对一或多个存储器系统条件(例如，存储器系统的密度、速度、配置和/或工作负荷)的功率情境(例如，预期功率消耗)相关的所存储数据和/或功率情境的刷新速率。举例来说，数据存储装置414可包含用于基于一或多个存储器系统参数(例如，图5的参数502)而确定功率情境(例如，图5的功率情境504)和/或基于功率情境而确定刷新速率的一或多个查找表。如本文所公开的，数据存储装置414中的数据可经由先前测试、模拟和/或功率计算器产生，如本领域普通技术人员将了解。
根据一些实施例，可(例如，经由先前测试、模拟和/或功率计算器)了解和/或确定存储器系统设计中针对不同参数(例如，数据速率或速度、密度、配置、工作负荷等)的预期功率消耗量。换句话说，经由如本领域普通技术人员将了解的先前测试、模拟和/或功率计算器的使用，可估计和/或预测根据一或多个参数(例如，速度、密度、配置和/或工作负荷)而配置的存储器系统设计的预期功率消耗量。此外，根据各种实施例，可(例如，经由先前测试、模拟和/或功率计算器)确定跨越用于存储器系统的刷新速率的分布(例如，功率分布和/或电流分布)，且可将所述分布映射到刷新速率(例如，在查找表中)。
参考图4和5，现将描述对存储器系统402执行的以产生存储器系统500的经估计性能数据506的预期测试操作。举例来说，基于存储器系统500的参数502，可(由主机412或另一处理器或控制器)确定功率情境504。如上文所指出，可经由先前测试和/或经由功率计算器确定用于参数(例如，密度、速度、配置和工作负荷)的特定组合的功率情境。举例来说，数据存储装置414可包含使参数的特定组合与经估计功率情境相关联的数据。此外，可基于经估计功率情境而确定刷新速率。更确切地说，例如，主机412或另一处理器或控制器可经由查找表(例如，存储在数据存储装置414或其它地方中)识别经估计功率情境的刷新速率。此外，可设置所确定的刷新速率，且主机412可产生可由控制单元405和/或存储器装置404接收的命令序列，使得存储器装置404中的一或多者可根据刷新速率执行刷新操作。
响应于在存储器装置404中的一或多者处执行的数个刷新命令的执行，可(例如，随时间)监测存储器系统402的至少一个操作条件。更确切地说，例如，响应于执行数个刷新命令，可(例如，随时间)感测存储器系统402的一或多个温度，且更确切地说，存储器装置404中的一或多者的温度(例如，经由温度传感器406A和404B和/或存储器装置404中的一或多者的温度传感器)，且可将温度数据传送到主机412。响应于接收到的温度数据，可(例如，经由主机412或另一处理器或控制器)(例如，随时间)产生和/或监测热分布。此外，根据一些实施例，基于所感测温度，可(例如，经由以上等式(2))(例如，经由主机412或另一处理器或控制器)(例如，随时间)确定和/或监测来自存储器系统402的功率耗散量，且可产生存储器系统500的功率分布。此外，在执行数个刷新命令期间和/或响应于执行数个刷新命令，可监测模式寄存器4(MR4)的状态以评估存储器系统402的刷新速率控制的功能性。此外，在执行数个刷新命令期间和/或响应于执行数个刷新命令，可将数个写入命令和读取命令传送到存储器系统402，且可将写入数据与读取数据进行比较以(例如，经由主机412)评估和/或监测存储器系统402的数据保持/完整性性能。此外，存储器系统402的刷新速率控制的功能性和/或存储器系统402的数据完整性性能数据可用于估计存储器系统500的功能性和/或性能(例如，数据保持/完整性)。
因此，如将了解，可基于存储器系统的功率估计产生存储器系统设计的测试数据。作为一个非限制性实例，各种实施例可经配置以产生用于包含6400MB/s CPU和/或128GB/256GB密度的存储器系统设计(例如，DIMM)的测试数据(例如，热和/或功率特性)，即使在此类存储器系统尚未开发的情况下也是如此。
图6为根据本公开的各种实施例的测试存储器系统的实例方法600的流程图。方法600可根据本公开中所描述的至少一个实施例来布置。在一些实施例中，方法600可由装置或系统执行，例如图1的存储器系统100、图2的存储器装置200、图4的系统400和/或图9的系统900，或另一装置或系统。尽管说明为离散框，但可取决于所需实施方案将各个框划分成额外框，组合成较少框或排除所述框。
方法600可在框602处开始，其中基于用于存储器系统的设计(例如，图5的系统500)的经估计功率情境来选择测试系统(例如，图4的存储器系统402)的数个存储器装置的刷新速率，且方法600可前进到框604。举例来说，刷新速率可选择为具有整数倍数(例如，一(1)或二(2)的整倍数，例如但不限于1X、2X、3X、4X、8X、16X)或非整数倍数(例如但不限于3.5X、3.75X、4.3X、8.8X)。此外，例如，经估计功率情境可基于以下中的一或多者：存储器系统设计的密度、存储器系统设计的数据速率、存储器系统设计的配置和/或存储器系统设计的工作负荷。此外，例如，主机(例如，图4的主机412)可选择和/或设置用于测试系统的刷新速率。
在框604处，可基于所选择的刷新速率对数个存储器装置执行数个刷新操作，且方法600可前进到框606。举例来说，测试系统的一或多个存储器装置可在具有或不具有测试系统的控制电路(例如，图4的控制单元405)的情况下执行数个刷新操作。
在框606处，可响应于执行数个刷新操作而监测测试系统的至少一个操作条件，且方法可前进到框608。举例来说，可经由测试系统的一或多个温度传感器(例如，图4的传感器406A和/或传感器406B，和/或存储器装置的传感器(例如，图2的传感器242))监测测试系统的温度。此外，作为另一实例，可(例如，基于所感测温度数据)监测测试系统的功率耗散。此外，作为又一实例，可(例如，经由执行读取、写入和比较测试操作)监测测试系统的数据完整性。举例来说，主机(例如，图4的主机412)可监测测试系统的至少一个操作条件。
在框608处，可基于测试系统的至少一个操作条件而估计存储器系统设计的性能数据。举例来说，可产生存储器系统设计的热分布和/或功率分布。作为另一实例，可(例如，响应于测试系统的读取、写入和比较测试操作)产生存储器系统设计的数据保持信息。
可在不脱离本公开的范围的情况下对方法600作出修改、添加或省略。举例来说，可以不同次序实施方法600的操作。此外，提供所概述的操作和动作仅作为实例，且所述操作和动作中的一些可为任选的，可组合成更少操作和动作，或者可扩展成额外操作和动作而不背离所公开实施例的本质。举例来说，方法可包含一或多个动作，其中可基于一或多个存储器系统参数(例如，存储器系统设计的密度、存储器系统设计的数据速率、存储器系统设计的配置和/或存储器系统设计的工作负荷)而确定所需功率情境。作为另一实例，方法可包含一或多个动作，其中可基于经估计性能数据来估计存储器系统设计的热响应和/或由存储器系统设计耗散的功率量。
图7为根据本公开的各种实施例的测试存储器系统的另一实例方法700的流程图。方法700可根据本公开中所描述的至少一个实施例来布置。在一些实施例中，方法700可由装置或系统执行，例如图1的存储器系统100、图2的存储器装置200、图4的系统400和/或图9的系统900，或另一装置或系统。尽管说明为离散框，但可取决于所需实施方案将各个框划分成额外框，组合成较少框或排除所述框。
方法700可在框702处开始，其中可基于存储器系统设计的一或多个参数而确定存储器系统设计的功率情境，且方法700可前进到框704。举例来说，可基于存储器系统设计的密度、存储器系统设计的数据速率、存储器系统设计的配置和/或存储器系统设计的工作负荷中的一或多者来确定功率情境。举例来说，可经由功率计算器和/或经由一或多个测试操作确定功率情境。
在框704处，可基于所确定的功率情境对包含至少一个存储器装置的测试模块执行数个刷新操作，且方法700可前进到框706。举例来说，刷新操作的数目可基于刷新速率，其可基于所确定的功率情境。举例来说，可经由查找表(例如，包含刷新速率到功率情境的映射)确定刷新速率。举例来说，测试模块可包含DIMM。
在框706处，可基于响应于执行数个刷新操作而产生的温度数据而产生存储器系统设计的热分布。举例来说，可经由主机(例如，图4的主机412)或另一处理器或控制器产生热分布。
可在不脱离本公开的范围的情况下对方法700作出修改、添加或省略。举例来说，可以不同次序实施方法700的操作。此外，提供所概述的操作和动作仅作为实例，且所述操作和动作中的一些可为任选的，可组合成更少操作和动作，或者可扩展成额外操作和动作而不背离所公开实施例的本质。举例来说，方法可包含其中确定数个刷新操作的刷新速率的一或多个动作。作为另一实例，方法可包含其中可产生存储器系统设计的功率分布的一或多个动作。
图8为根据本公开的各种实施例的测试存储器系统的又一实例方法800的流程图。方法800可根据本公开中所描述的至少一个实施例来布置。在一些实施例中，方法800可由装置或系统执行，例如图1的存储器系统100、图2的存储器装置200、图4的系统400和/或图9的系统900，或另一装置或系统。尽管说明为离散框，但可取决于所需实施方案将各个框划分成额外框，组合成较少框或排除所述框。
方法800可在框802处开始，其中可基于存储器系统的经估计功率情境而选择测试模块的刷新速率，且方法800可前进到框804。举例来说，可基于存储器系统的密度、存储器系统的数据速率、存储器系统的配置和存储器系统的工作负荷中的一或多者来估计功率情境。举例来说，刷新速率可选择为具有整数倍数(例如，一或二的整倍数)或非整数倍数。
在框804处，可基于所选择的刷新速率在测试模块处执行数个刷新操作，且方法800可前进到框806。举例来说，可对图4的存储器系统402的至少一个存储器装置404执行数个刷新操作。
在框806处，可响应于在测试模块处执行数个刷新操作而感测测试模块的至少一个温度，且方法800可前进到框808。举例来说，测试模块(例如，图4的存储器系统402)上的一或多个温度传感器(例如，图4的传感器406A和/或传感器406B，和/或存储器装置的传感器(例如，图2的传感器242))可感测测试模块的一或多个温度。
在框808处，可基于测试模块的至少一个所感测温度而产生存储器系统的至少一个分布。举例来说，可(例如，经由主机(例如，图4的主机412)或另一处理器或控制器)(例如，响应于来自测试模块的温度数据)产生存储器系统的热分布(或热模型)和/或功率分布(或功率模型)。
可在不脱离本公开的范围的情况下对方法800作出修改、添加或省略。举例来说，可以不同次序实施方法800的操作。此外，提供所概述的操作和动作仅作为实例，且所述操作和动作中的一些可为任选的，可组合成更少操作和动作，或者可扩展成额外操作和动作而不背离所公开实施例的本质。举例来说，方法可包含其中可估计功率情境的一或多个动作。作为另一实例，方法可包含其中可基于测试模块的至少一个所感测温度而确定测试模块的功率耗散的一或多个动作。
如将了解，本文中所公开的各种实施例可允许估计存储器系统设计的功率消耗和/或热分布，这可允许产生所关注的存储器系统的热量和/或分布。
图9是根据本文中所描述的一或多个实施例实施的存储器系统900的简化框图。存储器系统900可包含数个存储器装置902和主机904。每一存储器装置902可包含数个存储器组，其中每一存储器组可包含数个存储器单元。主机904可操作性地与存储器装置耦合，以便读取、写入或刷新存储器装置内的任何或所有存储器单元。此外，主机904可经配置以控制存储器装置902中的一或多者的刷新速率。举例来说，可包含DIMM(例如，包含存储器装置902)的存储器系统900可经配置以执行本文中所公开的各种实施例。
本公开的各种实施例可包含一种方法。所述方法可包含基于存储器系统设计的经估计功率情境而选择测试系统的数个存储器装置的刷新速率。所述方法可进一步包含基于所选择的刷新速率对数个存储器装置执行数个刷新操作。此外，所述方法可包含响应于执行数个刷新操作而监测测试系统的至少一个操作条件。并且，所述方法可包含基于测试系统的至少一个操作条件而估计存储器系统设计的性能数据。
根据至少一个其它实施例，方法可包含基于存储器系统设计的一或多个参数而确定存储器系统设计的功率情境。所述方法可进一步包含基于所确定的功率情境对包含至少一个存储器装置的测试模块执行数个刷新操作。此外，所述方法可包含基于响应于执行数个刷新操作产生的与测试模块相关联的温度数据而产生存储器系统设计的热分布。
根据一或多个其它实施例，方法可包含基于存储器系统的经估计功率情境而选择测试模块的刷新速率。所述方法还可包含基于所选择的刷新速率而在测试模块处执行数个刷新操作。此外，所述方法可包含响应于在测试模块处执行数个刷新操作而感测测试模块的至少一个温度。此外，所述方法可包含基于测试模块的至少一个所感测温度而产生存储器系统的至少一个分布。
各种其它实施例包含系统。所述系统可包含测试系统，其包含数个存储器装置和耦合到测试系统的主机。主机可经配置以基于针对存储器系统设计的经估计功率情境而选择的刷新速率将数个刷新命令传送到测试系统。主机还可经配置以接收与数个存储器装置中的至少一个存储器装置相关联的温度数据。所述系统可进一步包含至少一个电路，其经配置以响应于接收到数个命令而控制数个存储器装置中的至少一个存储器装置的刷新速率。至少一个存储器装置可经配置以响应于接收到数个刷新命令而执行数个刷新操作。
在其它实施例中，系统可包含第一存储器系统，其包含数个存储器装置和耦合到第一存储器系统的主机。主机可经配置以基于第二存储器系统的所确定的功率情境而选择第一存储器系统的刷新速率。主机还可经配置以基于所选择的刷新速率而产生将由第一存储器系统接收的数个刷新命令。此外，主机可经配置以响应于在第一存储器系统处执行数个刷新操作而感测第一存储器系统的至少一个操作条件。此外，主机可经配置以基于第一存储器系统的至少一个操作条件而产生第二存储器系统的经估计性能数据。
根据惯例，图式中所说明的各种特征可能未按比例绘制。本公开中所呈现的说明不意图为任何特定设备(例如，装置、系统等)或方法的实际视图，而是仅为用于描述本公开的各种实施例的理想化表示。因此，为了清楚起见，可任意扩展或减小各种特征的尺寸。另外，为了清楚起见，可简化一些附图。因此，附图可不描绘给定设备(例如，装置)的所有组件或特定方法的所有操作。
如本文中所使用，术语“装置”或“存储器装置”可包含具有存储器的装置，但不限于只具有存储器的装置。举例来说，装置或存储器装置可包含存储器、处理器和/或其它组件或功能。举例来说，装置或存储器装置可包含芯片上系统(SOC)。
本文中且尤其在所附权利要求书(例如，所附权利要求书的主体)中所使用的术语通常意图为“开放性”术语(例如，术语“包含(including)”应被解译为“包含但不限于”，术语“具有”应被解译为“至少具有”，术语“包含(includes)”应被解译为“包含但不限于”等)。
另外，如果旨在使用特定数目的所引入权利要求叙述，那么将在权利要求中明确叙述此类意图，且在不存在此类叙述的情况下，不存在此类意图。举例来说，为辅助理解，所附权利要求书可含有使用介绍性短语“至少一个”和“一或多个”来引入权利要求叙述。然而，此类短语的使用不应解释为暗示通过不定冠词“一(a/an)”引入权利要求叙述将含有如此引入的权利要求叙述的任何特定权利要求限于仅含有一个此类叙述的实施例，即使在同一个权利要求包含介绍性短语“一或多个”或“至少一个”和例如“一”的不定冠词时也如此(例如，“一”应被解译为意味“至少一个”或“一或多个”)；这同样适用于使用定冠词来引入权利要求叙述的情况。如本文所使用，术语“和/或”包含相关联所列项目中的一或多个的任何和所有组合。
另外，即使明确叙述引入的特定数目的权利要求叙述，应了解，这种叙述应解释为表示至少所叙述的数目(例如，不具有其它修饰语的“两个叙述”的裸述表示至少两个叙述或者两个或更多个叙述)。此外，在使用类似于“A、B和C等等中的至少一个”或“A、B和C等等中的一或多个”的惯例的那些情况下，一般来说，此类结构意图仅包含A、仅包含B、仅包含C、包含A和B、包含A和C、包含B和C或包含A、B和C等等。举例来说，意图以此方式解释术语“和/或”的使用。
此外，无论在说明书、权利要求书还是附图中，呈现两个或更多个替代性术语的任何转折性词语或短语应理解为预期包含所述术语中的一个、所述术语中的任一个或这两个术语的可能性。举例来说，短语“A或B”将理解为包含“A”或“B”或“A和B”的可能性。
另外，术语“第一”、“第二”、“第三”等的使用在本文中不一定用于意味着元件的具体次序或数目。一般来说，术语“第一”、“第二”、“第三”等等用于作为通用标识符区分不同元件。在不存在术语“第一”、“第二”、“第三”等等意味着特定次序的表现的情况下，这些术语不应理解为意味着特定次序。此外，在不存在术语“第一”、“第二”、“第三”等意味着元件的特定数目的表现的情况下，这些术语不应理解为意味着元件的特定数目。
上文所描述的和附图中所示出的本公开的实施例并不限制本公开的范围，所述范围涵盖于所附权利要求书和其合法等效物的范围内。任何等效实施例都在本公开的范围内。实际上，对于所属领域的技术人员来说，除本文中所展示和描述的以外的例如所描述元件的替代适用组合等本公开的各种修改将根据描述变得显而易见。此类修改和实施例也落入所附权利要求书和等效物的范围内。

Claims (30)

1.一种方法，其包括：
基于存储器系统设计的经估计功率情境而选择测试系统的数个存储器装置的刷新速率；
基于所选择的刷新速率对所述数个存储器装置执行数个刷新操作；及
响应于执行所述数个刷新操作而监测所述测试系统的至少一个操作条件。
2.根据权利要求1所述的方法，其进一步包括基于所述存储器系统设计的一或多个参数而估计所述功率情境。
3.根据权利要求2所述的方法，其中估计所述功率情境包括基于所述存储器系统设计的所述一或多个参数而估计将由所述存储器系统设计消耗的经估计功率量。
4.根据权利要求2所述的方法，其中基于所述存储器系统设计的所述一或多个参数估计所述功率情境包括基于所述存储器系统设计的密度、所述存储器系统设计的数据速率、所述存储器系统设计的配置、所述存储器系统设计的工作负荷或其任何组合而估计所述功率情境。
5.根据权利要求1所述的方法，其中选择所述刷新速率包括选择包含整数倍数的所述刷新速率或选择包含非整数倍数的所述刷新速率。
6.根据权利要求1所述的方法，其中监测所述至少一个操作条件包括以下中的至少一者：
监测所述测试系统的热响应；
监测所述测试系统的功率消耗；及
监测所述测试系统的数据完整性。
7.根据权利要求1所述的方法，其进一步包括基于所述测试系统的所述至少一个操作条件而估计所述存储器系统设计的性能数据，其中估计所述存储器系统设计的性能数据包括估计所述存储器系统设计的热响应，估计所述存储器系统设计的功率耗散，或这两者。
8.一种方法，其包括：
基于存储器系统设计的一或多个参数而确定所述存储器系统设计的功率情境；
基于所确定的功率情境对包含至少一个存储器装置的测试模块执行数个刷新操作；及
基于响应于执行所述数个刷新操作产生的与所述测试模块相关联的温度数据而产生所述存储器系统设计的热分布。
9.根据权利要求8所述的方法，其中对所述测试模块执行所述数个刷新操作包括控制双列直插式存储器模块DIMM的所述至少一个存储器装置的刷新速率。
10.根据权利要求8所述的方法，其中基于所述存储器系统设计的所述一或多个参数确定所述功率情境包括经由功率计算器、一或多个测试操作或这两者确定所述功率情境。
11.根据权利要求8所述的方法，其中确定所述功率情境包括基于所述存储器系统设计的速度、所述存储器系统设计的密度、所述存储器系统设计的配置、所述存储器系统设计的工作负荷或其任何组合来确定所述功率情境。
12.根据权利要求8所述的方法，其进一步包括基于所述所确定的功率情境确定所述测试模块的刷新速率。
13.根据权利要求12所述的方法，其中基于所述所确定的功率情境确定所述测试模块的所述刷新速率包括经由查找表确定所述测试模块的所述刷新速率。
14.一种系统，其包括：
测试系统，其包含数个存储器装置；
主机，其耦合到测试系统且经配置以：
基于针对存储器系统设计的经估计功率情境选择的刷新速率将数个刷新命令传送到所述测试系统；且
接收与所述数个存储器装置中的至少一个存储器装置相关联的温度数据；及
至少一个电路，其经配置以响应于接收到所述数个刷新命令而控制所述数个存储器装置中的至少一个存储器装置的刷新速率；
其中所述至少一个存储器装置经配置以响应于接收到所述数个刷新命令而执行数个刷新操作。
15.根据权利要求14所述的系统，其中所述主机进一步经配置以基于所述经估计功率情境可调整地选择所述刷新速率以包含整数倍数或非整数倍数。
16.根据权利要求14所述的系统，其进一步组成包含所述数个存储器装置和所述至少一个电路的双列直插式存储器模块DIMM。
17.根据权利要求16所述的系统，其中所述DIMM包含用于感测所述DIMM的温度的数个温度传感器。
18.根据权利要求17所述的系统，其中所述主机进一步经配置以从所述数个温度传感器中的一或多者接收温度数据。
19.根据权利要求14所述的系统，其中所述主机进一步经配置以基于所述测试系统的所述温度数据产生所述存储器系统设计的功率分布，基于所述测试系统的所述温度数据产生所述存储器系统设计的热分布，或这两者。
20.根据权利要求14所述的系统，其中所述主机经进一步配置以：
基于所述存储器系统设计的密度、所述存储器系统设计的数据速率、所述存储器系统设计的配置、所述存储器系统设计的工作负荷或其任何组合来估计所述存储器系统设计的所述功率情境；及
经由测试数据确定所述经估计功率情境的所述刷新速率。
21.一种系统，其包括：
第一存储器系统，其包含数个存储器装置；及
主机，其耦合到第一存储器系统且经配置以：
基于第二存储器系统的所确定的功率情境而选择所述第一存储器系统的刷新速率；
基于所选择的刷新速率而产生将由所述第一存储器系统接收的数个刷新命令；
响应于在所述第一存储器系统处执行数个刷新操作而感测所述第一存储器系统的至少一个操作条件；且
基于所述第一存储器系统的所述至少一个操作条件而产生所述第二存储器系统的经估计性能数据。
22.根据权利要求21所述的系统，其中所述经估计性能数据包括所述第二存储器系统的热分布、所述第二存储器系统的功率分布或这两者。
23.根据权利要求21所述的系统，其中所述至少一个操作条件包括所述第一存储器系统的至少一个温度。
24.根据权利要求21所述的系统，其中所述所确定的功率情境是基于所述第二存储器系统的密度、所述第二存储器系统的速度、所述第二存储器系统的配置、所述第二存储器系统的工作负荷或其任何组合。
25.根据权利要求21所述的系统，其中所述第一存储器系统包括电子装置工程设计联合协会JEDEC顺应性双列直插式存储器模块DIMM。
26.一种方法，其包括：
基于存储器系统的经估计功率情境而选择测试模块的刷新速率；
基于所选择的刷新速率而在所述测试模块处执行数个刷新操作；
响应于在所述测试模块处执行所述数个刷新操作而感测所述测试模块的至少一个温度；及
基于所述测试模块的所述至少一个所感测温度而产生所述存储器系统的至少一个分布。
27.根据权利要求26所述的方法，其进一步包括基于所述存储器系统的速度、所述存储器系统的密度、所述存储器系统的配置、所述存储器系统的工作负荷或其任何组合来估计所述功率情境。
28.根据权利要求26所述的方法，其中选择所述刷新速率包括选择具有整数倍数或非整数倍数的所述刷新速率。
29.根据权利要求26所述的方法，其进一步包括基于所述至少一个所感测温度确定与所述测试模块相关联的功率耗散。
30.根据权利要求26所述的方法，其中产生所述至少一个分布包括产生所述存储器系统的热分布，产生所述存储器系统的功率分布，或这两者。
CN202210942415.5A 2021-08-06 2022-08-08 存储器系统测试及相关方法、装置和系统 Pending CN115910187A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/395,988 US11721406B2 (en) 2021-08-06 2021-08-06 Generating test data for a memory system design based on operation of a test system, and related methods, devices, and systems
US17/395,988 2021-08-06

Publications (1)

Publication Number Publication Date
CN115910187A true CN115910187A (zh) 2023-04-04

Family

ID=85153784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210942415.5A Pending CN115910187A (zh) 2021-08-06 2022-08-08 存储器系统测试及相关方法、装置和系统

Country Status (2)

Country Link
US (1) US11721406B2 (zh)
CN (1) CN115910187A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7725745B2 (en) * 2006-12-19 2010-05-25 Intel Corporation Power aware software pipelining for hardware accelerators
US9218769B2 (en) * 2008-03-20 2015-12-22 Apple Inc. Anti-phase pulse width modulator
US9760149B2 (en) * 2013-01-08 2017-09-12 Qualcomm Incorporated Enhanced dynamic memory management with intelligent current/power consumption minimization
US10545557B2 (en) * 2014-12-30 2020-01-28 Citrix Systems, Inc. Methods, systems, and devices for mobile device power management
WO2020206021A1 (en) * 2019-04-01 2020-10-08 Apple Inc. Measurement and procedures for nr positioning

Also Published As

Publication number Publication date
US20230037415A1 (en) 2023-02-09
US11721406B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
US8868829B2 (en) Memory circuit system and method
US8209479B2 (en) Memory circuit system and method
EP3364298B1 (en) Memory circuit system and method
US11581024B2 (en) Memory module with battery and electronic system having the memory module
KR101796116B1 (ko) 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8225031B2 (en) Memory module including environmental optimization
CN110945589A (zh) 用于节省存储器刷新功率的部分刷新技术
US20090161459A1 (en) Dynamic Random Access Memory With Low-Power Refresh
US12099388B2 (en) Temperature-based runtime variability in victim address selection for probabilistic schemes for row hammer
US11392488B2 (en) Optimizing storage of application data in memory
KR20110128874A (ko) 동적 랜덤 액세스 메모리(ｄｒａｍ) 리프레시
CN112558744A (zh) 用于减少用于刷新存储器模块上的存储器设备的功耗的方法和装置
KR20070086472A (ko) 부분 메모리 리프레시를 위한 방법, 장치 및 시스템
KR20070085662A (ko) 온도 기반 ｄｒａｍ 리프레시
US20190042095A1 (en) Memory module designed to conform to a first memory chip specification having memory chips designed to conform to a second memory chip specification
US7345940B2 (en) Method and circuit configuration for refreshing data in a semiconductor memory
US6374371B1 (en) Method and apparatus for monitoring component latency drifts
US20240361823A1 (en) Semiconductor memory device, electronic device and method for setting the same
US20160048466A1 (en) Configurable memory circuit system and method
US9672891B2 (en) Memory device, memory module including the memory device, method of fabricating the memory module, and method of repairing the memory module
US8750068B2 (en) Memory system and refresh control method thereof
US11721406B2 (en) Generating test data for a memory system design based on operation of a test system, and related methods, devices, and systems
US10013371B2 (en) Configurable memory circuit system and method
CN109582615B (zh) 一种ddr3控制系统
US7721041B2 (en) PSRAM and method for operating thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination