CN115881479A - 一种断电延时继电器 - Google Patents

Abstract

本发明公开了一种断电延时继电器，包括磁保持继电器和与所述磁保持继电器的单线圈相连接的控制电路，所述控制电路包括：整流滤波电路、一级降压电路、二级降压电路、断电检测电路、继电器驱动电路和延时信号电路。通过简单的电路实现单稳态磁保持继电器置位和复归控制，降低开发成本；通电时，继电器驱动电路的储能元件通过继电器线圈续流，实现储能和继电器置位同时完成，无需等待能量充满，缩短继电器动作时间；断电时，延时信号电路和继电器驱动电路的储能不会被其他部分的电路所消耗，可有效提升时间量程，确保长延时情况下，继电器有足够的复归驱动能量；通过两级降压电路实现输入宽电压调节，适用于输入24V～240V交直流通用的电源系统应用。

Description

一种断电延时继电器

技术领域

本发明涉及继电器技术领域，尤其涉及一种断电延时继电器。

背景技术

延时继电器是一种利用电子线路实现延时控制输出的装置。常规有通电延时、断电延时、星三角延时、间隔动作等规格以满足不同的控制需求；另一种功能是控制侧低电压或小电流，输出侧高电压、大电流的电气元件。传统的断电延时继电器利用阻尼、电池或储能方式，要么使用寿命偏短，要么时间量程偏小。当有较长的断电延时需求时，则一般引入全程供电模式，利用信号组控制断电延时，造成了设计复杂，电气布线困难，资源浪费等问题，在通电时，由于能量存储时间较长，继电器动作时间较长。

发明内容

本发明的目的在于克服现有技术的不足，提供一种断电延时继电器，利用简单的电路实现单稳态磁保持继电器置位和复归控制，有效地降低开发成本，并具有量程长、精度高和动作时间短的特点。

本发明解决其技术问题所采用的技术方案是：一种断电延时继电器，包括磁保持继电器和与所述磁保持继电器的单线圈相连接的控制电路，所述控制电路包括：整流滤波电路、一级降压电路、断电检测电路、继电器驱动电路和延时信号电路；所述整流滤波电路与一级降压电路连接，所述整流滤波电路把交流电转换为直流电，为所述一级降压电路供电；所述一级降压电路分别与所述断电检测电路、所述继电器驱动电路和所述延时信号电路相连接，分别为三个电路供电；所述断电检测电路与所述延时信号电路相连接，为其提供延时基准信号；所述延时信号电路与所述继电器驱动电路连接，为其提供驱动信号；所述继电器驱动电路包括第一储能元件，所述第一储能元件与所述磁保持继电器的单线圈串联；外部电源供电时，通过一级降压电路向所述第一储能元件充电并向所述单线圈提供一个方向的电压，使所述磁保持继电器置位；外部电源断电时，所述第一储能元件放电并向所述单线圈提供一个反方向的电压，使所述磁保持继电器复位。

优选的，所述一级降压电路与所述继电器驱动电路之间还连接有第一二极管，所述一级降压电路与所述第一二极管的正极相连接，所述继电器驱动电路与所述第一二极管的负极相连接；所述第一二极管能防止所述第一储能元件放电时的电流流向所述一级降压电路。

优选的，所述一级降压电路与所述延时信号电路之间还设置有二级降压电路；所述一级降压电路与所述二级降压电路相连接，所述二级降压电路与一个第五二极管的正极相连接，所述第五二极管的负极与所述延时信号电路相连接。

优选的，所述继电器驱动电路还包括第三CMOS管，所述第一储能元件为第一储能电容；所述第三CMOS管的漏极与第一储能电容的正极相连接，所述第一储能电容的正极还与所述第三CMOS管的栅极、所述第四CMOS管的漏极和所述第四CMOS管的栅极分别相连接，所述第一储能电容的负极与磁保持继电器的单线圈相连接，所述磁保持继电器的单线圈的另一端与所述第三CMOS管的源极相连接；所述第三CMOS管的栅极与第六二极管的负极相连接，所述第六二极管的正极与所述第三CMOS管的源极相连接；所述第三CMOS管的栅极与第四CMOS管的漏极相连接；所述第四CMOS管的源极接地，所述第四CMOS管的源极还与第七二极管的正极相连接，所述第七二极管的负极与所述第三CMOS管的源极相连接；所述第四CMOS管的栅极与第三三极管的集电极相连接，所述第三三极管的发射极接地，所述第三三极管的基极与第十四电阻的一端和第十五电阻的一端分别相连接，所述第十四电阻的另一端与延时信号电路相连接；所述第十五电阻的另一端接地；所述第一二极管的负极与所述第一储能电容的正极相连接。

优选的，所述继电器驱动电路还包括第十二电阻和第十三电阻，所述第一储能电容的正极与所述第十二电阻的一端和所述第十三电阻的一端分别相连接，所述第十二电阻的另一端与所述第三CMOS管的栅极相连接，所述第十三电阻的另一端与所述第四COMS管的栅极相连接。

优选的，所述第十二电阻和所述第十三电阻均为兆欧级电阻。

优选的，所述一级降压电路包括第一CMOS管，所述第一CMOS管的漏极与第一电阻的一端、第二电阻的一端和第三电阻的一端分别相连接，所述第一电阻的另一端与所述整流滤波电路的输出端相连接，所述第二电阻的另一端与所述第一CMOS管的源极相连接，所述第三电阻的另一端与所述第一CMOS管的栅极相连接；所述第一CMOS管的栅极与第一三极管的集电极相连接，所述第一三极管的发射极与第一稳压二极管的正极相连接，所述第一稳压二极管的负极与第一CMOS管的栅极相连接；所述第一三极管的基极与第四电阻的一端相连接，所述第四电阻的另一端与第二稳压二极管的正极相连接，所述第二稳压二极管的负极与第二二极管的负极相连接，所述第二二极管的正极与所述第一CMOS管的源极相连接，所述第一CMOS管的源极还与第五电阻的一端相连接，所述第五电阻的另一端与第一指示灯的正极相连接，所述第一指示灯的负极接地；所述第一二极管的正极与所述第一CMOS管的源极相连接。

优选的，所述二级降压电路包括第二CMOS管，所述第二CMOS管的漏极与所述第一CMOS管的源极相连接，所述第二CMOS管的栅极与第六电阻的一端相连接，所述第六电阻的另一端与所述第一CMOS管的源极相连接；所述第二CMOS管与第二三极管的集电极相连接，所述第二三极管的基极与第七电阻的一端相连接，所述第七电阻的另一端与第四稳压二极管的正极相连接，所述第四稳压二极管的负极与第三二极管的负极相连接，所述第三二极管的正极与第二CMOS管的源极相连接；第二三极管的发射极与第十电阻的一端相连接，所述第十电阻的另一端与第四二极管的正极相连接，所述第四二极管的负极与所述第四稳压二极管的正极相连接；所述第四二极管的正极接地；所述第五二极管的正极与所述第二CMOS管的源极相连接。

优选的，所述断电检测电路包括第八电阻和第九电阻，所述第八电阻的一端与所述第二CMOS管的源极相连接，所述第八电阻的另一端与所述第九电阻的一端相连接，所述第九电阻的另一端接地；所述第八电阻与所述第九电阻相连接的一端，与第十一电阻的一端相连接，所述第十一电阻的另一端与所述延时信号电路相连接，向所述延时信号电路提供延时基准信号。

优选的，所述延时信号电路包括第一芯片，所述第一芯片的第一引脚与所述第十一电阻相连接，第二引脚与第二储能电容的正极相连接，所述第二储能电容的负极接地；第七引脚与第十八电阻相连接，所述第十八电阻的另一端与第一可调电位器的中心触头相连接；所述第一可调电位器的一端接地，另一端与第十七电阻相连接，所述第十七电阻的另一端与所述第二储能电容的正极相连接；第八引脚与第十六电阻相连接，所述第十六电阻与所述第二储能电容的正极相连接；所述第二储能电容的正极还与所述第五二极管的负极相连接，以防止所述第二储能电容放电时的电流流向所述二级降压电路。

优选的，所述整流滤波电路，包括第一整流桥堆，所述第一整流桥堆的交流输入端一端与一保险丝的一端相连接，所述保险丝的另一端与第一电源输入端相连接，第二电源输入端与所述第一整流桥堆的交流输入端另一端相连接；所述第一电源输入端与第一压敏电阻的一端相连接，所述第一压敏电阻的另一端与所述第二电源输入端相连接；所述第一电源输入端与一安规电容的一端相连接，所述安规电容的另一端与所述第二电源输入端相连接。

本发明与现有相关技术相比，具有以下优点：

1、简单的电路实现单稳态磁保持继电器置位和复归控制，降低开发成本。

2、通电时，继电器驱动电路的储能元件通过继电器线圈续流，实现储能和继电器置位同时完成，无需等待能量充满，缩短继电器动作时间。

3、断电时，延时信号电路的储能不会被其他部分的电路所消耗，所储能量全部用于延时信号电路，能量损耗的速度只由延时信号电路的功耗决定，低功耗的延时信号电路可以有效提升时间量程。

4、断电时，继电器驱动电路的储能不会被其他部分的电路所消耗，继电器复归信号低电平时，所储能量不会被损耗，确保长延时情况下，继电器有足够的复归驱动能量。

5、一级降压电路和二级降压电路简单的电路实现输入宽电压调节，适用于输入24V～240V交直流通用的电源系统应用。

以下结合附图及实施例对本发明作进一步详细说明。

附图说明

图1是本发明的控制电路的实施例功能框图；

图2是本发明实施例的电路图。

具体实施方式

参见图1所示，为本发明的控制电路的实施例功能框图，控制电路包括：整流滤波电路10、一级降压电路11、二级降压电路12、断电检测电路13、继电器驱动电路14和延时信号电路15；整流滤波电路10与一级降压电路11连接，整流滤波电路10把交流电转换为直流电，为一级降压电路11供电；一级降压电路11与二级降压电路12和断电检测电路13分别相连接；一级降压电路11还与第一二极管VD1的正极相连接，第一二极管VD1的负极与继电器驱动电路14相连接；二级降压电路12与第五二极管VD1的正极相连接，第五二极管VD1的负极与延时信号电路15相连接；延时信号15与继电器驱动电路14相连接；断电检测电路13与延时信号电路15相连接。

参加图2所示，为本发明实施例的电路图。整流滤波电路10包括第一整流桥堆BR1，第一整流桥堆BR1的交流输入端一端与第一可恢复保险丝PTC1相连接，第一可恢复保险丝PTC1的另一端与第一电源输入端L1相连接，第二电源输入端L2与第一整流桥堆BR1的交流输入端另一端相连接；第一电源输入端L1与第一压敏电阻MV1的一端相连接，第一压敏电阻MV1的另一端与第二电源输入端L2相连接；第一电源输入端L1与第一安规电容CX1的一端相连接，第一安规电容CX1的另一端与第二电源输入端L2相连接。

一级降压电路11包括第一CMOS管TR1，第一CMOS管TR1的漏极与第一电阻R1的一端、第二电阻R2的一端和第三电阻R3的一端分别相连接，第一电阻R1的另一端与第一整流桥堆BR1的直流输出端相连接，第二电阻R2的另一端与第一CMOS管TR1的源极相连接，第三电阻R3的另一端与第一CMOS管TR1的栅极相连接；第一CMOS管TR1的栅极与第一三极管Q1的集电极相连接，第一三极管Q1的发射极与第一稳压二极管DZ1的正极相连接，第一稳压二极管DZ1的负极与第一CMOS管TR1的栅极相连接；第一三极管Q1的发射极还与第一整流桥堆BR1的直流输入端相连接；第一三极管Q1的基极与第四电阻R4的一端相连接，第四电阻R4的另一端与第二稳压二极管DZ2的正极相连接，第二稳压二极管DZ2的负极与第二二极管VD2的负极相连接，第二二极管VD2的正极与第一CMOS管TR1的源极相连接，第一CMOS管TR1的源极还与第五电阻R5的一端相连接，第五电阻R5的另一端与第一指示灯LED1的正极相连接，第一指示灯LED1的负极接地；第一二极管VD1的正极与第一CMOS管TR1的源极相连接。

二级降压电路12包括第二CMOS管TR2，第二CMOS管TR2的漏极与第一CMOS管TR1的源极相连接，第二CMOS管TR2的栅极与第六电阻R6的一端相连接，第六电阻R6的另一端与第一CMOS管TR1的源极相连接；第二CMOS管TR2的栅极与第二三极管Q2的集电极相连接，第二三极管Q2的基极与第七电阻R7的一端相连接，第七电阻R7的另一端与第四稳压二极管DZ4的正极相连接，第四稳压二极管DZ4的负极与第三二极管VD3的负极相连接，第三二极管VD3的正极与第二CMOS管TR2的源极相连接；第二三极管Q2的发射极与第十电阻R10的一端相连接，第十电阻R10的另一端与第四二极管VD4的正极相连接，第四二极管VD4的负极与第四稳压二极管DZ4的正极相连接；第二三极管Q2的发射极还与第一整流桥堆BR1的直流输入端相连接；第四二极管VD4的正极接地；第五二极管VD5的正极与第二CMOS管TR2的源极相连接。

断电检测电路13包括第八电阻R8和第九电阻R9，第八电阻R8的一端与第二CMOS管TR2的源极相连接，第八电阻R8的另一端与第九电阻R9的一端相连接，第九电阻R9的另一端接地；第八电阻R8与第九电阻R9相连接的一端，与第十一电阻R11的一端相连接，第十一电阻R11的另一端与延时信号电路15相连接，向延时信号电路15提供断电信号(即延时基准信号)。

继电器驱动电路14包括第一储能电容EC1和第三CMOS管TR3；第三CMOS管TR3的漏极与第一储能电容EC1的正极相连接，第一储能电容EC1的正极还与第十二电阻R12的一端和第十三电阻R13的一端分别相连接，第十二电阻R12的另一端与第三CMOS管TR3的栅极相连接，第十三电阻R13的另一端与第四COMS管TR4的栅极相连接，第一储能电容EC1的负极与磁保持继电器K1的单线圈的一端相连接，磁保持继电器K1的单线圈的另一端与第三CMOS管TR3的源极相连接；第三CMOS管TR3的栅极与第六二极管VD6的负极相连接，第六二极管VD6的正极与第三CMOS管TR3的源极相连接；第三CMOS管TR3的栅极与第四CMOS管的漏极相连接；第四CMOS管的源极接地，第四CMOS管的源极还与第七二极管VD7的正极相连接，第七二极管VD7的负极与第三CMOS管TR3的源极相连接；第四CMOS管TR4的栅极与第三三极管Q3的集电极相连接，第三三极管Q3的发射极接地，第三三极管Q3的基极与第十四电阻R14的一端和第十五电阻R15的一端分别相连接，第十四电阻R14的另一端与延时信号电路15相连接，接收来自延时信号电路15的延时信号；第十五电阻R15的另一端接地；第一二极管VD1的负极与第一储能电容EC1的正极相连接。

进一步的，所述第十二电阻R12和所述第十三电阻R13均为兆欧级电阻。

延时信号电路15包括第一单片机U1和第二储能电容EC2，第一单片机U1的第一引脚与第十一电阻，接收来自断电检测电路13的断电信号；第二引脚与第二储能电容EC2的正极相连接，第二储能电容EC2的正极还与第五二极管VD5的负极相连接，第二储能电容EC2的负极接地；第三引脚与第十四电阻R14相连接，第七引脚与第十八电阻R18的一端连接，第十八电阻R18的另一端与第一可调电位器RP1的中心触头相连接；第一可调电位器RP1的一端接地，另一端与第十七电阻R17的一端相连接，第十七电阻R17的另一端与第二储能电容EC2的正极相连接；第八引脚与第十六电阻R16的一端相连接，第十六电阻R16的另一端与第二储能电容EC2的正极相连接。

进一步的，第一单片机U1可替换为可编程定时器、CMOS计数分频器或低功耗单片机芯片。

以下结合附图具体描述本实施例工作时的过程。

第一电源输入端L1和第二电源输入端L2得电时，整流滤波电路10把输入的交流电转化为直流电，通过第一电阻R1输入到一级降压电路11；一级降压电路11的第一CMOS管TR1导通，为二级降压电路12、继电器驱动电路14供电。

初始时，继电器驱动电路14的第一储能电容EC1和延时信号电路15的第二储能电容EC2处于充电状态，一级降压电路11输出电压被拉低，第一三极管Q1截止，第一CMOS管TR1导通，为继电器驱动电路14和延时信号电路15提供快速充电电流。继电器驱动电路14得电，此时延时信号低电平，第三三极管Q3截止，第四CMOS管导通，第一储能电容EC1开始充电，并通过磁保持继电器K1的单线圈、第六二极管VD6和第四CMOS管TR4续流，磁保持继电器K1置位。

二级降压电路12得电，第二CMOS管TR2导通，为延时信号电路15提供电源。初始时由于延时信号电路15的第二储能电容EC2处于充电状态，二级降压电路12输出电压被拉低，第二三极管Q2截止，第二CMOS管TR2导通，为延时信号电路15提供充电电流。当电流过高时，第十电阻R10分压，通过第四二极管VD4截止第二三极管Q2，第二CMOS管TR2截止，最终箝位在一定电流值。继电器驱动电路14的第一储能电容EC1和延时信号电路15的第二储能电容EC2充电结束，一级降压电路11输出电压升高，高于一定电压时，第二二极管VD2、第二稳压管DZ2和第四电阻R4回路导通，第一三极管Q1截止，第一CMOS管TR1截止，最终箝位在一定电压值。

第一电源输入端L1和第二电源输入端L2断电时，整流滤波电路10、一级降压电路11、二级降压电路12和继电器驱动电路14断电，第一二极管VD1阻止第一储能电容EC1向其他电路放电，第三三极管Q3处于截止状态，第十二电阻R12和第十三电阻R13为兆欧级电阻，电流损耗＜1μA，第一储能电容EC1的能量损耗很低。第五二极管VD5阻止第二储能电容EC2向其他电路放电，第八电阻R8和第九电阻R9组成断电检测电路13，通过第十一电阻R11向延时信号电路15的第一单片机U1提供断电信号，并开始计时。第一单片机U1收到断电信号，开始断电计时，并进入低功耗模式，此时延时信号电路15的电流损耗＜10μA，第一单片机U1每隔一定时间唤醒一次检测断电信号和延时时间是否到达，延时时间到，第一单片机U1继电器控制延时信号置高电平，继电器驱动电路15的第三三极管Q3导通，第四CMOS管TR4截止，第三CMOS管TR3导通，第一储能电容EC1通过磁保持继电器K1的单线圈和第三CMOS管TR3放电，磁保持继电器K1的单线圈获得反向电流，磁保持继电器K1复位，断电延时工作完成。在断电延时过程中，第二储能电容EC2的放电电流很小，可以提升时间量程。

以上仅为本发明实例中一个较佳的实施方案。但是，本发明并不限于上述实施方案，凡按本发明所做的任何均等变化和修饰，所产生的功能作用未超出本方案的范围时，均属于本发明的保护范围。

Claims (10)

1.一种断电延时继电器，包括磁保持继电器和与所述磁保持继电器的单线圈相连接的控制电路，所述控制电路包括：整流滤波电路、一级降压电路、断电检测电路、继电器驱动电路和延时信号电路；所述整流滤波电路与一级降压电路连接，所述整流滤波电路把交流电转换为直流电，为所述一级降压电路供电；所述一级降压电路分别与所述断电检测电路、所述继电器驱动电路和所述延时信号电路相连接，分别为三个电路供电；所述断电检测电路与所述延时信号电路相连接，为其提供延时基准信号；所述延时信号电路与所述继电器驱动电路连接，为其提供驱动信号；其特征在于，所述继电器驱动电路包括第一储能元件，所述第一储能元件与所述磁保持继电器的单线圈串联；外部电源供电时，通过一级降压电路向所述第一储能元件充电并向所述单线圈提供一个方向的电压，使所述磁保持继电器置位；外部电源断电时，所述第一储能元件放电并向所述单线圈提供一个反方向的电压，使所述磁保持继电器复位。

2.根据权利要求1所述的一种断电延时继电器，其特征在于，所述一级降压电路与所述继电器驱动电路之间还连接有第一二极管，所述一级降压电路与所述第一二极管的正极相连接，所述继电器驱动电路与所述第一二极管的负极相连接；所述第一二极管能防止所述第一储能元件放电时的电流流向所述一级降压电路。

3.根据权利要求2所述的断电延时继电器，其特征在于，所述一级降压电路与所述延时信号电路之间还设置有二级降压电路；所述一级降压电路与所述二级降压电路相连接，所述二级降压电路与一个第五二极管的正极相连接，所述第五二极管的负极与所述延时信号电路相连接。

4.根据权利要求3所述的一种断电延时继电器，其特征在于，所述继电器驱动电路还包括第三CMOS管，所述第一储能元件为第一储能电容；所述第三CMOS管的漏极与第一储能电容的正极相连接，所述第一储能电容的正极还与所述第三CMOS管的栅极、所述第四CMOS管的漏极和所述第四CMOS管的栅极分别相连接，所述第一储能电容的负极与磁保持继电器的单线圈相连接，所述磁保持继电器的单线圈的另一端与所述第三CMOS管的源极相连接；所述第三CMOS管的栅极与第六二极管的负极相连接，所述第六二极管的正极与所述第三CMOS管的源极相连接；所述第三CMOS管的栅极与第四CMOS管的漏极相连接；所述第四CMOS管的源极接地，所述第四CMOS管的源极还与第七二极管的正极相连接，所述第七二极管的负极与所述第三CMOS管的源极相连接；所述第四CMOS管的栅极与第三三极管的集电极相连接，所述第三三极管的发射极接地，所述第三三极管的基极与第十四电阻的一端和第十五电阻的一端分别相连接，所述第十四电阻的另一端与所述延时信号电路相连接；所述第十五电阻的另一端接地；所述第一二极管的负极与所述第一储能电容的正极相连接。

5.根据权利要求4所述的一种断电延时继电器，其特征在于，所述继电器驱动电路还包括第十二电阻和第十三电阻，所述第一储能电容的正极与所述第十二电阻的一端和所述第十三电阻的一端分别相连接，所述第十二电阻的另一端与所述第三CMOS管的栅极相连接，所述第十三电阻的另一端与所述第四COMS管的栅极相连接。

6.根据权利要求5所述的一种断电延时继电器，其特征在于，所述第十二电阻和所述第十三电阻均为兆欧级电阻。

7.根据权利要求6所述的一种断电延时继电器，其特征在于，所述一级降压电路包括第一CMOS管，所述第一CMOS管的漏极与第一电阻的一端、第二电阻的一端和第三电阻的一端分别相连接，所述第一电阻的另一端与所述整流滤波电路的输出端相连接，所述第二电阻的另一端与所述第一CMOS管的源极相连接，所述第三电阻的另一端与所述第一CMOS管的栅极相连接；所述第一CMOS管的栅极与第一三极管的集电极相连接，所述第一三极管的发射极与第一稳压二极管的正极相连接，所述第一稳压二极管的负极与第一CMOS管的栅极相连接；所述第一三极管的基极与第四电阻的一端相连接，所述第四电阻的另一端与第二稳压二极管的正极相连接，所述第二稳压二极管的负极与第二二极管的负极相连接，所述第二二极管的正极与所述第一CMOS管的源极相连接，所述第一CMOS管的源极还与第五电阻的一端相连接，所述第五电阻的另一端与第一指示灯的正极相连接，所述第一指示灯的负极接地；所述第一二极管的正极与所述第一CMOS管的源极相连接。

8.根据权利要求7所述的断电延时继电器，其特征在于，所述二级降压电路包括第二CMOS管，所述第二CMOS管的漏极与所述第一CMOS管的源极相连接，所述第二CMOS管的栅极与第六电阻的一端相连接，所述第六电阻的另一端与所述第一CMOS管的源极相连接；所述第二CMOS管与第二三极管的集电极相连接，所述第二三极管的基极与第七电阻的一端相连接，所述第七电阻的另一端与第四稳压二极管的正极相连接，所述第四稳压二极管的负极与第三二极管的负极相连接，所述第三二极管的正极与第二CMOS管的源极相连接；第二三极管的发射极与第十电阻的一端相连接，所述第十电阻的另一端与第四二极管的正极相连接，所述第四二极管的负极与所述第四稳压二极管的正极相连接；所述第四二极管的正极接地；所述第五二极管的正极与所述第二CMOS管的源极相连接。

9.根据权利要求8所述的断电延时继电器，其特征在于，所述断电检测电路包括第八电阻和第九电阻，所述第八电阻的一端与所述第二CMOS管的源极相连接，所述第八电阻的另一端与所述第九电阻的一端相连接，所述第九电阻的另一端接地；所述第八电阻与所述第九电阻相连接的一端，与第十一电阻的一端相连接，所述第十一电阻的另一端与所述延时信号电路相连接，向所述延时信号电路提供延时基准信号。

10.根据权利要求9所述的断电延时继电器，其特征在于，所述延时信号电路包括第一芯片，所述第一芯片的第一引脚与所述第十一电阻相连接，第二引脚与第二储能电容的正极相连接，所述第二储能电容的负极接地；第七引脚与第十八电阻相连接，所述第十八电阻的另一端与第一可调电位器的中心触头相连接；所述第一可调电位器的一端接地，另一端与第十七电阻相连接，所述第十七电阻的另一端与所述第二储能电容的正极相连接；第八引脚与第十六电阻相连接，所述第十六电阻与所述第二储能电容的正极相连接；所述第二储能电容的正极还与所述第五二极管的负极相连接，以防止所述第二储能电容放电时的电流流向所述二级降压电路。

Images