CN115865265A - 使用算法转换码的数据发送方法和数据恢复方法 - Google Patents

使用算法转换码的数据发送方法和数据恢复方法 Download PDF

Info

Publication number
CN115865265A
CN115865265A CN202211160057.9A CN202211160057A CN115865265A CN 115865265 A CN115865265 A CN 115865265A CN 202211160057 A CN202211160057 A CN 202211160057A CN 115865265 A CN115865265 A CN 115865265A
Authority
CN
China
Prior art keywords
conversion
data
packet
bits
assurance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211160057.9A
Other languages
English (en)
Inventor
金白
金锺洙
朴彩嬉
李智叡
郑永昔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115865265A publication Critical patent/CN115865265A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

本公开的实施例提供了一种使用算法转换码的数据发送方法和数据恢复方法，所述数据发送方法包括：将数据划分为具有为‘a’的比特数的多个数据包；确定转换码，转换码包括关于多个数据包之中具有相同的高阶比特([a‑1:1])的第一转换促进数据包和第二转换促进数据包的信息；通过使用转换码来将多个数据包转换为转换确保数据包；以及发送转换码和转换确保数据包。

Description

使用算法转换码的数据发送方法和数据恢复方法
本申请要求于2021年9月24日向韩国知识产权局提交的第10-2021-0126567号韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本公开涉及数据发送和恢复，更具体地，涉及基于算法转换码(algorithmictransition code)的数据发送和恢复。
背景技术
随着信息技术的发展，可以用于在用户与信息之间提供连接媒介的显示装置的作用已经突显。因此，诸如液晶显示(LCD)装置、有机发光二极管(LED)显示装置等的显示装置的使用已经增加。
没有单独时钟线的时钟嵌入收发器使用诸如从0到1或从1到0的数据转换，以恢复时钟数据。例如，在数据发送期间，可以使用这样的方法，其中，发送器将数据划分为预定数量的比特(bit，也被称为“位”)以形成多个数据包并通过转换码和逻辑运算(例如，XOR)对每个数据包进行编码，并且接收器通过使用转换码对编码的数据包进行重新解码。
发明内容
本公开提供了一种数据发送方法和一种对应的数据恢复方法，所述方法可以用于通过一种算法而不是通过复杂的逻辑运算来确保数据转换。
本公开的实施例提供了一种使用算法转换码的数据发送方法，所述方法包括：将数据划分为具有为‘a’的比特数的多个数据包，其中，‘a’大于1；确定转换码，转换码包括关于多个数据包之中具有相同的高阶比特([a-1:1])的第一转换促进数据包和第二转换促进数据包的信息；通过使用转换码来将多个数据包转换为转换确保数据包；以及发送转换码和转换确保数据包。
当比特数为‘a’时，由数据代表的数据值的数量可以为2a。
确定转换码的步骤还可以包括：对多个数据包进行分组，以每转换码包括2a-1-1个数据包。
第一转换促进数据包和第二转换促进数据包可以不包括在数据包的组中。
在转换码中，将最低有效比特([0])可以设定为包括在高阶比特([a-1:1])中的多个比特中的一个比特的补码。
比特数‘a’可以大于2，并且将多个数据包转换为转换确保数据包的步骤可以包括：在多个数据包之中存在不包括转换的数据包的情况下，当不包括转换的数据包的所有比特为0时，将它们转换为第一转换促进数据包，并且当不包括转换的数据包的所有比特为1时，将它们转换为第二转换促进数据包。
所有比特为0的数据包可以对应于显示黑色灰度的数据，并且所有比特为1的数据包可以对应于显示白色灰度的数据。
第一转换促进数据包的最低有效比特([0])可以为0，并且第二转换促进数据包的最低有效比特([0])可以为1。
将多个数据包转换为转换确保数据包的步骤可以包括：将多个数据包之中的包括转换的数据包转换为具有相同值的转换确保数据包。
本公开的实施例提供了一种使用算法转换码的数据恢复方法，所述方法包括：作为将转换确保数据包恢复为多个数据包的方法，接收转换码和转换确保数据包；以及通过使用转换码来将转换确保数据包恢复为多个数据包。
多个数据包的比特数可以为‘a’，其中‘a’大于1；并且转换码可以包括多个数据包之中具有相同的高阶比特([a-1:1])的第一转换促进数据包和第二转换促进数据包。
在转换码中，将最低有效比特([0])可以设定为包括在高阶比特([a-1:1])中的多个比特中的一个比特的补码。
比特数“a”可以大于2，并且将转换确保数据包恢复为多个数据包的步骤可以包括：将转换确保数据包与转换码进行比较；当转换确保数据包的高阶比特([a-1:1])与转换码的高阶比特([a-1:1])相同时以及当转换确保数据包的最低有效比特([0])为0时，将转换确保数据包转换为其比特为0的数据包；当转换确保数据包的高阶比特([a-1:1])与转换码的高阶比特([a-1:1])相同时以及当转换确保数据包的最低有效比特([0])为1时，将转换确保数据包转换为其比特为1的数据包。
比特为0的数据包可以对应于显示黑色灰度的数据，并且比特为1的数据包可以对应于显示白色灰度的数据。
将转换确保数据包恢复为数据包的步骤可以包括：当转换确保数据包的高阶比特([a-1:1])与转换码的高阶比特([a-1:1])不相同时，将转换确保数据包转换为具有与转换确保数据包相同的值的数据包。
当比特数为‘a’时，由数据代表的数据值的数量可以为2a。
在接收转换码和转换确保数据包的步骤中，可以以组为单位接收转换码和转换确保数据包，并且所述组可以每转换码包括2a-1-1个转换确保数据包。
本公开的实施例提供了一种收发器，所述收发器包括：发送器，包括发送控制器、连接到发送控制器的至少一个编码器以及分别连接到至少一个编码器的至少一个发送器单元；以及接收器，以信号通信方式与发送器结合，接收器包括至少一个接收器单元、分别连接到至少一个接收器单元的至少一个解码器以及连接到至少一个解码器的接收控制器。
收发器可以被配置为：其中，至少一个编码器被配置为将时钟嵌入数据划分为多个数据包，每个数据包具有为‘a’的比特数，其中，‘a’大于1；确定转换码，转换码包括关于多个数据包之中具有相同的高阶比特或多个高阶比特([a-1:1])的第一转换促进数据包和第二转换促进数据包的信息；以及通过使用转换码来将多个数据包转换为转换确保数据包，其中，至少一个发送器单元被配置为发送转换码和转换确保数据包。
收发器可以被配置为：其中，至少一个接收器单元被配置为接收转换码和转换确保数据包，其中，至少一个解码器单元被配置为通过使用转换码来将转换确保数据包恢复为数据包，其中，多个数据包中的每个数据包的比特数为‘a’，其中，‘a’大于1，其中，转换码包括多个数据包之中具有相同的高阶比特或多个高阶比特([a-1:1])的第一转换促进数据包和第二转换促进数据包。
收发器可以被配置为：其中，比特数‘a’大于2。
根据本公开的数据发送方法、数据恢复方法和收发器，可以通过相对简单的算法而不是复杂的逻辑运算来确保数据转换。
附图说明
图1和图2是用于解释根据本公开的实施例的收发器的示意性框图。
图3是用于解释图1和图2中所示的发送器的操作的混合图。
图4是用于解释图1和图2中所示的发送器的操作的时序图。
图5是用于解释根据本公开的实施例的接收器的操作的混合图。
图6是用于解释根据本公开的实施例的接收器的配置的示意性框图。
图7是用于解释通过图3中所示的编码器将数据包转换为转换确保数据包使得每个数据包具有至少一个转换的方法的混合图。
图8是用于解释通过图5中所示的解码器将转换确保数据包恢复为初始的数据包的方法的混合图。
图9是用于解释根据本公开的实施例的当数据包的比特深度为‘a’时确定第一转换促进数据包和第二转换促进数据包的方法的表。
图10是用于解释根据本公开的实施例的将数据包转换为转换确保数据包并且将转换确保数据包恢复为数据包的方法的表格图。
具体实施方式
在下文中将参照附图来更充分地描述本公开，在附图中示出了说明性实施例。如本领域技术人员将认识到的是，在不脱离本公开的精神或范围的情况下，可以以各种方式修改所描述的实施例。
为了清楚地描述本公开，为了简洁起见，可以省略与描述无关的组件或部分，并且等同或类似的组成元件在整个说明书中可以由相同或同样的附图标记或标号指示。因此，可以在多个附图中使用相同或同样的附图标记，而无需对其进行重复描述。
此外，在附图中，为了便于描述，可以任意地示出元件的尺寸和厚度特征，并且本公开不必限于如附图中所示的那些特征。特别地，为了清楚或便于描述，可以夸大层、膜、面板、区域、面积等的厚度，而不限于此。
此外，如可以在描述中使用的表达“等于(等同)”和/或“与……相同”可以表示“基本等于”和/或“与……基本相同”。例如，对于本领域技术人员而言，针对各种目的，它可以足够相似，以被认为是相同的，而不是字面上或象征性上相同。附加的表达可以是为了简洁而从其省略了“基本”但对“基本”进行了另外的暗示的表达。
图1和图2示出了各自根据本公开的实施例的收发器100和200。
参照图1和图2，根据实施例的收发器TSCV可以包括发送器TXD和接收器RXD。
发送器TXD可以包括发送控制器TXC、至少一个第一数据发送单元TX1和至少一个编码器ENC。接收器RXD可以包括接收控制器RXC、至少一个第一数据接收单元RX1、至少一个解码器DEC和延迟单元DLY。
第一数据发送单元TX1可以通过第一线dp1和第二线dn1连接到第一数据接收单元RX1。第一数据发送单元TX1和第一数据接收单元RX1可以被称为第一数据信道(datachannel)。第一数据发送单元TX1和第一数据接收单元RX1可以对应于OSI 7层模型的物理层和数据链路层、或者TCP/IP协议的网络接口(也称为链路层)、或者移动产业处理器接口(MIPI)协议的物理层，但是不限于此。MIPI协议的物理层可以根据各种预定规范(诸如D-PHY、C-PHY和/或M-PHY)来配置(构造)。在下文中，将描述其中根据MIPI协议的物理层的D-PHY规范来配置第一数据发送单元TX1和第一数据接收单元RX1的情况作为示例，但是不限于此。
发送控制器TXC和接收控制器RXC可以对应于OSI 7层模型的网络层和传输层、或者TCP/IP协议的网络互连层和传输层、或者MIPI协议的协议层。MIPI协议的协议层可以根据各种预定规范(诸如显示器串行接口(DSI)和/或相机串行接口(CSI))来配置。在下文中，将描述其中根据MIPI协议的协议层的DSI规范来配置发送控制器TXC和接收控制器RXC的情况作为示例。
发送控制器TXC、第一数据发送单元TX1和编码器ENC可以彼此硬件分离(hard-separated)，或者发送控制器TXC、第一数据发送单元TX1和编码器ENC中的两个或更多个可以硬件集成(hard-integrated)。同时，发送控制器TXC、第一数据发送单元TX1和编码器ENC可以彼此软件分离(software-separated)，或者发送控制器TXC、第一数据发送单元TX1和编码器ENC中的两个或更多个可以软件集成(software-integrated)。同时，发送器TXD可以被配置为其它控制器(例如，应用处理器(AP)、图形处理单元(GPU)、中央处理单元(CPU)等)的一部分(例如，硬件或软件)，并且可以被配置为独立的硬件(例如，仅发送的IC)。
接收控制器RXC、第一数据接收单元RX1、解码器DEC和延迟单元DLY可以彼此硬件分离，或者接收控制器RXC、第一数据接收单元RX1、解码器DEC和延迟单元DLY中的两个或更多个可以硬件集成。同时，接收控制器RXC、第一数据接收单元RX1、解码器DEC和延迟单元DLY可以彼此软件分离，或者接收控制器RXC、第一数据接收单元RX1、解码器DEC和延迟单元DLY中的两个或更多个可以软件集成。另一方面，接收器RXD可以被配置为其它控制器(例如，时序控制器(TCON)、TCON嵌入驱动器IC(TED)、驱动器IC(D-IC)等)的一部分(例如，硬件或软件)，并且可以被配置为独立的硬件(例如，仅接收的IC)。
发送控制器TXC可以将包括第三有效载荷Payload(见图3)(例如，原始有效载荷)的第一数据Data1提供到编码器ENC。编码器ENC可以对第一数据Data1进行编码以生成包括第一有效载荷ePayload(见图3)(例如，已编码有效载荷)的第一编码数据eData1，并且将第一编码数据eData1提供到第一数据发送单元TX1。第一数据发送单元TX1可以根据预定协议在第一编码数据eData1之前和之后另外地发送其它数据。
第一数据接收单元RX1可以通过使用第一编码数据eData1来生成时钟信号，并且可以基于生成的时钟信号对通过第一线dp1和第二线dn1接收的数据进行采样。例如，第一数据接收单元RX1可以包括时钟数据恢复电路(CDR)、解串器(de-serializer，DES)、寄存器(REG)等。第一数据接收单元RX1可以将与第一编码数据eData1包括相同的第一有效载荷ePayload(见图5)的第二编码数据eData2提供到解码器DEC。解码器DEC可以对第二编码数据eData2进行解码，以生成包括与第一数据Data1相同的有效载荷的第二数据Data2并将第二数据Data2发送到接收控制器RXC。
同时，第一数据接收单元RX1可以根据协议来生成多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS。在这种情况下，延迟单元DLY可以将多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS按照解码时间(decoding time)延迟，以将多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS提供到接收控制器RXC。这里，解码时间可以是解码器DEC对第二编码数据eData2进行解码以生成第二数据Data2所需的时间。
此外，控制信号RxByteClkHS可以是用于向数据发送单元通知字节单位(byteunit)的时钟信号。例如，它可以指示基本在控制信号RxByteClkHS的每一个周期发送第二数据Data2的一个字节。此外，控制信号RxByteClkHS可以是用于接收控制器RXC中的数据处理的时钟信号。例如，控制信号RxByteClkHS可以是用于解串器之后的数据处理的整个系统时钟。
同时，图1的收发器TSCV被例示为由一个数据信道构造，但是收发器TSCV可以由如图2中所示的多个数据信道(例如，四个数据信道)构造。
参照图2，发送器TXD还可以包括第二数据发送单元至第四数据发送单元TX2、TX3和TX4以及对应的编码器ENCb、ENCc和ENCd。接收器RXD还可以包括第二数据接收单元至第四数据接收单元RX2、RX3和RX4以及对应的解码器DECb、DECc和DECd。此外，接收器RXD还可以包括控制信号生成器CSG和延迟单元DLY。
第二数据发送单元TX2可以通过第二第一线dp2和第二第二线dn2连接到第二数据接收单元RX2。第二数据发送单元TX2和第二数据接收单元RX2可以被称为第二数据信道。第三数据发送单元TX3可以通过第三第一线dp3和第三第二线dn3连接到第三数据接收单元RX3。第三数据发送单元TX3和第三数据接收单元RX3可以被称为第三数据信道。第四数据发送单元TX4可以通过第四第一线dp4和第四第二线dn4连接到第四数据接收单元RX4。第四数据发送单元TX4和第四数据接收单元RX4可以被称为第四数据信道。多个数据信道可以彼此独立地发送和接收数据。
由于编码器ENCb、ENCc和ENCd对数据Data1b、Data1c和Data1d进行编码以生成编码数据eData1b、eData1c和eData1d的操作与编码器ENC的操作基本相同，因此可以省略基本重复的描述。
由于解码器DECb、DECc和DECd对编码数据eData2b、eData2c和eData2d进行解码以生成数据Data2b、Data2c和Data2d的操作与解码器DEC的操作基本相同，因此可以省略基本重复的描述。
控制信号生成器CSG可以通过使用由第二数据接收单元至第四数据接收单元RX2、RX3和RX4接收的数据来生成控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS。例如，控制信号生成器CSG可以将由第二数据接收单元至第四数据接收单元RX2、RX3和RX4接收的数据的时序对齐，并且可以基于对齐的数据来生成控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS。
延迟单元DLY可以将多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS按照解码时间延迟，以将多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS提供到接收控制器RXC。这里，解码时间可以是解码器DEC、DECb、DECc和DECd对第二编码数据eData2、eData2b、eData2c和eData2d进行解码以生成第二数据Data2、Data2b、Data2c和Data2d所需的时间。例如，当解码器DEC、DECb、DECc和DECd的解码时间不同时，延迟单元DLY可以基于最慢的解码时间来延迟多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS。
在下文中，将参照图3和图4来描述发送器TXD。
图3和图4示出了图1和/或图2中所示的发送器TXD的操作。
参照图3，方法300提供了编码器ENC可以接收包括第三有效载荷Payload的第一数据Data1。编码器ENC可以对第三有效载荷Payload进行编码以生成第一有效载荷ePayload，并且可以在第一有效载荷ePayload之前和之后添加数据以生成第一编码数据eData1。例如，第一编码数据eData1可以顺序地包括时钟训练图案CLK-T、开始图案STP、第一有效载荷ePayload和结束图案EDP。
时钟训练图案CLK-T可以包括时钟信息。接收器RXD可以通过使用时钟信息来生成具有特定频率和特定相位的时钟信号。例如，时钟训练图案CLK-T可以是其中重复有一个‘1’和一个‘0’的图案(例如，01010101……)。在接收器RXD的时钟数据恢复电路中生成的时钟信号可能由于外部因素(噪声、温度等)在频率和相位上而不期望地被改变。接收器RXD可以通过使用时钟训练图案CLK-T来对时钟信号的频率和相位进行校正。在另一示例中，时钟训练图案CLK-T可以重复地包括多个连续的0和多个连续的1(例如，0000111100001111……)。在实施例中，由时钟训练图案CLK-T指示的频率信息和相位信息可以根据多个连续的0的数量或多个连续的1的数量而变化。
开始图案STP可以是指示第一有效载荷ePayload的发送开始的图案。开始图案STP可以是其中编码的第一有效载荷ePayload不能被包括(编码的第一有效载荷ePayload禁止使用(use-prohibited))的图案。例如，开始图案STP可以被配置为24b'011100_000000_111111_110001'。
第一有效载荷ePayload可以包括时钟信息。例如，当在第三有效载荷Payload中存在许多连续的0或许多连续的1时，信号转换(transition)小，使得可能无法充分执行第一数据接收单元RX1中的时钟信号的相位校正，并且可能发生时钟信号的偏移(skew)。因此，编码器ENC可以将第一有效载荷ePayload编码为与第三有效载荷Payload相比具有更多的转换(从0改变为1或者从0改变为1)。根据实施例，编码器ENC可以对包括在第一有效载荷ePayload中的转换确保数据包TGDP(参照图7)中的每个进行编码，以具有至少一个转换。这将在稍后参照图7至图10来详细地描述。
结束图案EDP可以是指示第一有效载荷ePayload的发送结束的图案。例如，结束图案EDP可以被配置为24b'011100_111111_000000_110001'。结束图案EDP可以是其中编码的第一有效载荷ePayload不能被包括(编码的第一有效载荷ePayload禁止使用)的图案。
第一数据发送单元TX1可以接收包括第一有效载荷ePayload的第一编码数据eData1。第一数据发送单元TX1可以根据预定协议在第一编码数据eData1之前和之后另外地发送其它数据。例如，当预定协议是MIPI协议时，第一数据发送单元TX1可以顺序地发送图案HS-zero、图案HS-sync、第一编码数据eData1、图案HS-trail和图案HS-exit。
参照图4，发送器TXD(具体地，第一数据发送单元TX1)可以在第一模式mode1下将具有第一电压范围vr1的信号400发送到第一线dp1和第二线dn1。同时，发送器TXD可以在第二模式mode2下将具有比第一电压范围vr1小的第二电压范围vr2的信号400发送到第一线dp1和第二线dn1。
例如，第一电压范围vr1的上限可以比第二电压范围vr2的上限大，并且第一电压范围vr1的下限可以比第二电压范围vr2的下限小。当MIPI协议应用于收发器TSCV时，第一模式mode1可以是低功率(LP)模式，并且第二模式mode2可以是高速(HS)模式。
在第一模式mode1中，可以以单端方式(single-ended manner)使用第一线dp1和第二线dn1。例如，在第一模式mode1中分别发送到第一线dp1和第二线dn1的信号可以彼此相同或不同。同时，在第二模式mode2中，可以以差分方式(differential manner)使用第一线dp1和第二线dn1。例如，在第二模式mode2中分别发送到第一线dp1和第二线dn1的信号彼此不同。第一线dp1可以是正极线，第二线dn1可以是负极线。
在将第一有效载荷ePayload发送到接收器RXD时，发送器TXD在第一模式mode1、第二模式mode2和第一模式mode1中被顺序地驱动，并且可以在第二模式mode2中发送时钟训练图案CLK-T和第一有效载荷ePayload。
发送器TXD可以将预定义图案(例如，图案LP-11、图案LP-01和图案LP-00)发送到第一线dp1和第二线dn1，以通知模式从第一模式mode1切换到第二模式mode2。
例如，发送器TXD可以将在时间点t1c之前施加到第一线dp1和第二线dn1的信号维持在逻辑高电平(图案LP-11)。当信号的电压电平比预定义的第一阈值电压电平大时，它可以确定为逻辑高电平，而当信号的电压电平比预定义的第二阈值电压电平小时，它可以确定为逻辑低电平。接下来，发送器TXD在时间点t1c可以将第一线dp1的信号改变为逻辑低电平并且将第二线dn1的信号维持在逻辑高电平(例如，图案LP-01)。接下来，发送器TXD在时间点t2c可以将第一线dp1的信号维持在逻辑低电平并且将第二线dn1的信号改变为逻辑低电平(例如，图案LP-00)。
接下来，发送器TXD在第二模式mode2中可以顺序地发送上述图案HS-zero、图案HS-sync、第一编码数据eData1、图案HS-trail和图案HS-exit。例如，发送器TXD可以在t3c至t4c时段期间发送图案HS-zero，在t4c至t5c时段期间发送图案HS-sync，在t5c至t6c时段期间发送时钟训练图案CLK-T，在t6c至t7c时段期间发送开始图案STP，在t7c至t8c时段期间发送第一有效载荷ePayload，在t8c至t9c时段期间发送结束图案EDP，在t9c至t10c时段期间发送图案HS-trail，以及在时间点t10c之后发送图案HS-exit。
图案HS-zero可以是用于通知从第一模式mode1进入第二模式mode2之后的等待时段的图案。例如，图案HS-zero可以是其中重复有0的图案。
图案HS-sync可以是指示第一编码数据eData1的发送开始的图案。例如，图案HS-sync可以具有值00011101。
图案HS-trail可以是指示第一编码数据eData1的发送结束的图案。图案HS-trail可以是其中重复有与第一编码数据eData1的最后一个数据相反的值的图案。例如，当第一编码数据eData1的最后一个数据(比特)为0时，图案HS-trail可以是其中重复有1的图案。例如，当第一编码数据eData1的最后一个数据(比特)为1时，图案HS-trail可以是其中重复有0的图案。
图案HS-exit可以是指示第二模式mode2结束并且第一模式mode1开始的图案。图案HS-exit不由特定比特配置，而是可以是其中电压增大以超过第二电压范围vr2的转换图案(transitional pattern，也被称为“过渡图案”)。
发送器TXD可以从时间点t11c将施加到第一线dp1和第二线dn1的信号改变为逻辑高电平(例如，图案LP-11)。因此，发送器TXD可以通知第二模式mode2结束并且第一模式mode1开始。
接收器RXD可以通过使用时钟训练图案CLK-T和第一有效载荷ePayload来生成时钟信号。第一数据接收单元RX1可以包括时钟数据恢复电路CDR(见图6)，并且可以通过使用时钟训练图案CLK-T来生成具有特定频率和相位的时钟信号。此外，第一数据接收单元RX1可以通过使用第一编码数据eData1来对时钟信号的相位进行连续地校正，以防止时钟信号的偏移。第一数据接收单元RX1可以通过使用生成的时钟信号对接收的数据进行采样。因此，可以提供能够在没有时钟线的情况下通过使用MIPI协议来进行通信的收发器TSCV。
在下文中，将参照图5和图6来描述接收器RXD。
图5示出了根据实施例的用于操作接收器RXD的方法500，图6示出了根据实施例的接收器RXD的示例性配置(构造)600，但是不限于此。在下文中，将参照图1至图4(包括图1和图4)来进行描述。
参照图5，第一数据接收单元RX1可以将接收的数据之中的包括第一有效载荷ePayload的第二编码数据eData2提供到解码器DEC。
解码器DEC可以对第二编码数据eData2(例如，第一有效载荷ePayload)进行解码以生成第二数据Data2，并且可以将生成的第二数据Data2提供到接收控制器RXC。第二数据Data2可以包括第二有效载荷和虚设图案Dummy。第二有效载荷与由发送控制器TXC提供的第一数据Data1的第三有效载荷Payload相同。
虚设图案Dummy可以被预先编码以在编码器ENC中嵌入第一有效载荷ePayload中，或者可以在解码器DEC中被添加。虚设图案Dummy可以是其中重复有相同值的数据。例如，当第二有效载荷的最后值为0时，虚设图案Dummy可以是其中重复有1的数据，而当第二有效载荷的最后值为1时，虚设图案Dummy可以是其中重复有0的数据。
参照图6，第一数据接收单元RX1可以包括时钟数据恢复电路CDR、解串器DES和数据接收控制器DRX。
时钟数据恢复电路CDR可以生成与接收的时钟训练图案CLK-T对应的时钟信号。例如，时钟数据恢复电路CDR可以生成接收的时钟训练图案CLK-T的频率信息和相位信息。例如，时钟数据恢复电路CDR可以接收第一时钟训练图案，并且可以通过使用第一时钟训练图案的第一频率信息和第一相位信息来生成第一时钟信号。
解串器DES可以将由相位检测器输出的数据转换为总线信号(bus signal)，以将其输出。例如，解串器DES可以将由相位检测器输出的数据转换为2:24总线信号。
数据接收控制器DRX可以是可以与接收控制器RXC通信的模拟逻辑(analoglogic)。数据接收控制器DRX可以包括在第一数据接收单元RX1中。数据接收控制器DRX可以执行与接收控制器RXC的PHY协议接口(PPI)通信。
在下文中，将参照图7至图10来描述发送器TXD转换并发送包括在第一有效载荷ePayload中的转换确保数据包TGDP(见图7)中的每个以具有至少一个转换并且接收器RXD将转换确保数据包TGDP(见图7)恢复为初始的数据包ADP(见图7)的方法。
图7示出了通过图3中所示的编码器ENC将数据包ADP转换为转换确保数据包TGDP使得每个数据包ADP具有至少一个转换的方法700。图8示出了由图5中所示的解码器DEC将转换确保数据包TGDP恢复为初始的数据包ADP的方法800。图9示出了用于解释当数据包ADP的比特深度(bit depth)为‘a’时确定第一转换促进数据包D1和第二转换促进数据包D2的方法的表900。图10示出了将数据包ADP转换为转换确保数据包TGDP并将转换确保数据包TGDP恢复为数据包ADP的方法1000。
在这种情况下，图7和图8示出了包括在第一数据Data1中的与一个像素行对应的数据包ADP，但是与多个像素行对应的数据包ADP可以进一步包括在第一数据Data1中。当还包括与多个像素行对应的数据包ADP时，行空白图案(line blank pattern)和控制信号图案可以包括在与每个像素行对应的数据包ADP的前端和后端中。在下文中，为了促进理解和易于描述，将参照包括在第一数据Data1中的与一个像素行对应的数据包ADP来描述数据发送方法和数据恢复方法，但是不限于此。
参照图7和图9，编码器ENC可以对第一数据Data1进行编码，以生成包括第一有效载荷(例如，已编码有效载荷)ePayload的第一编码数据eData1。
根据实施例的发送第一数据Data1的方法可以包括：将第一数据Data1划分为具有为‘a’的比特深度的多个数据包ADP，其中，‘a’大于1；确定转换码TCD，转换码TCD包括数据包ADP之中具有相同的高阶比特(也被称为最高有效位MSB(most significant bit))([a-1:1])的第一转换促进数据包D1和第二转换促进数据包D2；通过使用转换码TCD来将多个数据包ADP转换为转换确保数据包TGDP；以及发送转换码TCD和转换确保数据包TGDP。
在可选实施例中，应理解的是，在‘a’大于2的情况下，高阶比特([a-1:1])可以包括多个比特，但是当‘a’等于2时，高阶比特([a-1:1])可以包括单个比特。在这种情况下，如所描述和要求保护的术语“多个高阶比特”应被解读为“高阶比特”，反之亦然。通常，根据针对每种特定情况的‘a’的值，术语“多个高阶比特([a-1:1])”应表示“高阶比特或多个高阶比特([a-1:1])”。
首先，编码器ENC可以将第一数据Data1划分为具有为‘a’的比特深度的多个数据包ADP。换言之，第一数据Data1可以被划分为具有为‘a’的比特数(bit number)的多个数据包ADP。例如，具有总共a*n个比特的第一数据Data1可以在被比特数‘a’划分时包括n个数据包(例如，ADP0、ADP1、……、和ADP(n-1))。
当数据包ADP的比特深度为‘a’时，可以由第一数据Data1表达的数据值(例如，数据值的数量)为2a。例如，当数据包ADP的比特深度为4时，可以由第一数据Data1表达的数据值为24＝16。例如，当数据值以具有为4的比特深度的数据包ADP为单位表达时，第一数据Data1可以是基于十进制数而在0至15的范围内选择的数据值的阵列。
接下来，编码器ENC可以任意地确定多个数据包ADP之中具有相同的高阶比特([a-1:1])的第一转换促进数据包D1和第二转换促进数据包D2。在这种情况下，当它被确定为第一转换促进数据包D1和第二转换促进数据包D2时，它可以不包括在数据包ADP的被转换为转换确保数据包TGDP的组G1和G2中。例如，当0(例如，0000)和1(例如，0001)被确定为第一转换促进数据包D1和第二转换促进数据包D2时，0(例如，0000)和1(例如，0001)不包括在数据包ADP的被转换为转换确保数据包TGDP的组G1和G2中。此外，当14(例如，1110)和15(例如，1111)被确定为第一转换促进数据包D1和第二转换促进数据包D2时，14(例如，1110)和15(例如，1111)不包括在数据包ADP的被转换为转换确保数据包TGDP的组G1和G2中。
当多个数据包ADP之中的高阶比特([a-1:1])相同时，由于它可以被确定为第一转换促进数据包D1和第二转换促进数据包D2，因此图9中所示的表中的相应的对0(例如，0000)和1(例如，0001)、2(例如，0010)和3(例如，0011)、4(例如，0100)和5(例如，0101)、6(例如，0110)和7(例如，0111)、8(例如，1000)和9(例如，1001)、10(例如，1010)和11(例如，1011)、12(例如，1100)和13(例如，1101)以及14(例如，1110)和15(例如，1111)可以是针对第一转换促进数据包D1和第二转换促进数据包D2的候选。
当数据包ADP的比特深度为‘a’时，确定转换码TCD的步骤还可以包括对数据包ADP进行分组，以每转换码TCD包括2a-1-1个数据包ADP。
换言之，当数据包ADP的比特深度为‘a’(这是在可以由第一数据Data1表达的数据值(例如，2a)之中必须包括第一转换促进数据包D1和第二转换促进数据包D2的最小条件)时，即使在被转换为转换确保数据包TGDP的数据包ADP中不存在的数据包ADP的高阶比特([a-1:1])全部不同(当不再存在数据包ADP时)，也可以确定具有相同的高阶比特([a-1:1])的第一转换促进数据包D1和第二转换促进数据包D2。
参照图9，当在被转换为转换确保数据包TGDP的数据包ADP中不存在的数据包ADP是1、2、5、7、9、10、13和14时，不存在具有相同的高阶比特([3:1])的数据包ADP。在这种情况下，当7和高阶比特([3:1])不另外地包括与011相同的6时，6可以被确定为第一转换促进数据包D1，并且7可以被确定为第二转换促进数据包D2。例如，当数据包ADP的比特深度为4时，数据包ADP中的包括在被转换为转换确保数据包TGDP的数据包ADP中的数量为7，并且数据包ADP中的未包括在被转换为转换确保数据包TGDP的数据包ADP中的数量为9。
由于转换码TCD与转换确保数据包TGDP被一起发送到接收器RXD(见图2)，因此转换码TCD本身需要在两个相邻的比特中具有至少一个转换。
根据实施例，转换码TCD可以将最低有效比特([0])设定为包括在第一转换促进数据包D1和第二转换促进数据包D2的相同的高阶比特([a-1:1])中的多个比特中的一个的补码(complement)。例如，如上所述，当6(例如，0110)和7(例如，0111)被确定为第一转换促进数据包D1和第二转换促进数据包D2时，编码器ENC将与作为包括在第一转换促进数据包D1和第二转换促进数据包D2的高阶比特([3:1])(例如，011)中的比特0、1和1的最高有效比特([3])的0的补码对应的1设定为最低有效比特([0])，使得转换码TCD可以被确定为0111。
同时，当0(例如，0000)和1(例如，0001)被确定为第一转换促进数据包D1和第二转换促进数据包D2时，编码器ENC将与作为包括在第一转换促进数据包D1和第二转换促进数据包D2的高阶比特([3:1])(例如，000)中的比特0、0和0的第二高阶比特([2])的0的补码对应的1设定为最低有效比特([0])，使得转换码TCD可以被确定为0001。如此，即使第一转换促进数据包D1和第二转换促进数据包D2的高阶比特([3:1])对应于000使得不存在转换，通过将包括在高阶比特([3:1])中的多个比特中的一个的补码设定为最低有效比特([0])，也可以在包括在数据包ADP中的两个相邻的比特中包括至少一个转换。
类似地，当14(例如，1110)和15(例如，1111)被确定为第一转换促进数据包D1和第二转换促进数据包D2时，编码器ENC将与作为包括在第一转换促进数据包D1和第二转换促进数据包D2的高阶比特([3:1])(例如，111)中的比特1、1和1的第三高阶比特([1])的1的补码对应的0设定为最低有效比特([0])，使得转换码TCD可以被确定为1110。如此，即使第一转换促进数据包D1和第二转换促进数据包D2的高阶比特([3:1])对应于111使得不存在转换，通过将包括在高阶比特([3:1])中的多个比特中的一个的补码设定为最低有效比特([0])，也可以在包括在数据包ADP中的两个相邻的比特中包括至少一个转换。
接下来，编码器ENC可以通过使用转换码TCD来将分组的多个数据包ADP转换为转换确保数据包TGDP。在这种情况下，可以通过使用第一转换码TCD0来将第一组G1的多个数据包(例如，ADP0至ADP(2a-1-2))转换为第1'组G1'的多个转换确保数据包(例如，TGDP0至TGDP(2a-1-2))，并且可以通过使用第二转换码TCD1来将第二组G2的多个数据包(例如，ADP(2a-1-1)至ADP(2a-1))转换为第2'组G2'的多个转换确保数据包(例如，TGDP(2a-1-1)至TGDP(2a-1))。如此，可以通过使用每个转换码TCD以组(例如，G1和G2)为单位来将n个数据包ADP转换为转换确保数据包TGDP。
根据实施例，当多个数据包ADP之中存在不包括转换的数据包ADP时，可以通过使用转换码TCD来将它转换为包括转换的转换确保数据包TGDP。当不包括转换的数据包ADP的所有比特为0时，它被转换为第一转换促进数据包D1，并且当不包括转换的数据包ADP的所有比特为1时，它可以被转换为第二转换促进数据包D2。同时，可以将多个数据包ADP之中的包括转换的数据包ADP转换为具有相同的值的转换确保数据包TGDP。
参照图9和图10，假设第一转换促进数据包D1为6(例如，0110)并且第二转换促进数据包D2为7(例如，0111)。由于第一数据包ADP0的所有比特为0，因此第一数据包ADP0被转换为第一转换促进数据包D1。换言之，6(b0110)被确定为第一转换确保数据包TGDP0。在这种情况下，其所有比特为0的第一数据包ADP0可以对应于代表黑色灰度的数据。第一转换促进数据包D1的最低有效比特([0])可以为0。
由于第二数据包ADP1、第三数据包ADP2、第四数据包ADP3、第五数据包ADP4和第六数据包ADP5中的全部在两个相邻的比特中包括至少一个转换，因此所述比特被转换为具有相同值的第二转换确保数据包TGDP1、第三转换确保数据包TGDP2、第四转换确保数据包TGDP3、第五转换确保数据包TGDP4和第六转换确保数据包TGDP5。
由于第七数据包ADP6的所有比特为1，因此第七数据包ADP6被转换为第二转换促进数据包D2。换言之，7(b0111)被确定为第七转换确保数据包TGDP6。在这种情况下，其所有比特为1的第七数据包ADP6可以对应于代表白色灰度的数据。第二转换促进数据包D2的最低有效比特([0])可以为1。
因为该原因，所有的转换确保数据包TGDP可以在两个相邻的比特中包括至少一个转换。
参照图8至图9，解码器DEC可以对第二编码数据eData2进行解码，以生成包括与第一数据Data1相同的有效载荷的第二数据Data2。第二编码数据eData2可以包括与第一编码数据eData1相同的第一有效载荷ePayload。
根据实施例的恢复第二数据Data2的方法可以包括：接收转换码TCD和转换确保数据包TGDP；以及通过使用转换码TCD来将转换确保数据包TGDP恢复为数据包ADP。在这种情况下，多个数据包ADP具有为‘a’的比特深度，其中，‘a’大于1，并且转换码TCD可以包括数据包ADP之中具有相同的高阶比特([a-1:1])的第一转换促进数据包D1和第二转换促进数据包D2。
首先，解码器DEC可以从发送器TXD(见图1)接收转换码TCD和转换确保数据包TGDP。以组(例如，G1'和G2')为单位接收转换码TCD和转换确保数据包TGDP，并且组(例如，G1'和G2')可以每转换码(例如，TCD0)包括2a-1-1个转换确保数据包(例如，TGDP0至TGDP(2a -1-1))。
接下来，解码器DEC将转换确保数据包TGDP与转换码TCD进行比较，并且当转换确保数据包TGDP的高阶比特([a-1:1])与转换码TCD的高阶比特([a-1:1])相同时以及当转换确保数据包TGDP的最低有效比特([0])为0时，它可以被转换为其所有比特都为0的数据包ADP，并且当转换确保数据包TGDP的高阶比特([a-1:1])与转换码TCD的高阶比特([a-1:1])相同时以及当转换确保数据包TGDP的最低有效比特([0])为1时，它可以被转换为其所有比特都为1的数据包ADP。另一方面，当转换确保数据包TGDP的高阶比特([a-1:1])与转换码TCD的高阶比特([a-1:1])不相同时，它可以被转换为具有与转换确保数据包TGDP相同值的数据包ADP。
参照图9和图10，第一转换确保数据包TGDP0的高阶比特([3:1])为011，第一转换码TCD0的高阶比特([3:1])也为011，并且第一转换确保数据包TGDP0的最低有效比特([0])为0，因此它被转换为其中比特为0的第一数据包ADP0。在这种情况下，其所有比特为0的第一数据包ADP0可以对应于代表黑色灰度的数据。
第二转换确保数据包TGDP1、第三转换确保数据包TGDP2、第四转换确保数据包TGDP3、第五转换确保数据包TGDP4和第六转换确保数据包TGDP5的相应的高阶比特([3:1])为001、010、100、101和110，并且因此，由于高阶比特与作为第一转换码TCD0的高阶比特([3:1])的011不同，因此高阶比特被转换为分别具有与第二转换确保数据包TGDP1、第三转换确保数据包TGDP2、第四转换确保数据包TGDP3、第五转换确保数据包TGDP4和第六转换确保数据包TGDP5相同的值的第二数据包ADP1、第三数据包ADP2、第四数据包ADP3、第五数据包ADP4和第六数据包ADP5。
第七转换确保数据包TGDP6的高阶比特([3:1])为011，转换码(例如，TCD0)的高阶比特([3:1])也为011，并且第七转换确保数据包TGDP6的最低有效比特([0])为1，因此它被转换为其中所有比特为1的第七数据包ADP6。在这种情况下，其所有比特为1的第七数据包ADP6可以对应于代表白色灰度的数据。
如上所述，根据本申请实施例的数据发送方法和数据恢复方法，可以确保通过简单算法而不是复杂的逻辑运算发送的数据的转换。
虽然已经结合目前被认为是实际实施例的内容提供了该公开，但是应当理解的是，所覆盖的发明不限于所公开的实施例，而是相反，意图覆盖包括在所附权利要求的精神和范围内的各种修改和等同布置。因此，相关领域的普通技术人员将理解的是，本公开的各种修改和其它等同实施例是可能的。因此，本公开的真实技术保护范围应基于所附权利要求的技术范围和精神来确定。

Claims (16)

1.一种使用算法转换码的数据发送方法，所述方法包括：
将所述数据划分为多个数据包，每个数据包具有为‘a’的比特数，其中‘a’大于1；
确定转换码，所述转换码包括关于所述多个数据包之中具有相同的高阶比特或多个高阶比特([a-1:1])的第一转换促进数据包和第二转换促进数据包的信息；
通过使用所述转换码来将所述多个数据包转换为转换确保数据包；以及
发送所述转换码和所述转换确保数据包。
2.根据权利要求1所述的数据发送方法，其中：
当所述比特数为‘a’时，由所述数据代表的数据值的数量为2a。
3.根据权利要求1所述的数据发送方法，其中：
确定所述转换码的步骤还包括：
对所述多个数据包进行分组，以每转换码包括2a-1-1个所述数据包。
4.根据权利要求3所述的数据发送方法，其中：
所述第一转换促进数据包和所述第二转换促进数据包不包括在所述数据包的组中。
5.根据权利要求1所述的数据发送方法，其中：
在所述转换码中，将最低有效比特([0])设定为包括在高阶比特或多个高阶比特([a-1:1])中的多个比特中的一个比特的补码。
6.根据权利要求1所述的数据发送方法，其中：
比特数‘a’大于2，
将所述多个数据包转换为所述转换确保数据包的步骤包括：
在所述多个数据包之中存在不包括转换的数据包的情况下，当不包括所述转换的所述数据包的所有比特为0时，将所述数据包转换为所述第一转换促进数据包，并且当不包括所述转换的所述数据包的所有比特为1时，将所述数据包转换为所述第二转换促进数据包。
7.根据权利要求6所述的数据发送方法，其中：
所有比特为0的所述数据包对应于显示黑色灰度的数据，并且所有比特为1的所述数据包对应于显示白色灰度的数据。
8.根据权利要求6所述的数据发送方法，其中：
所述第一转换促进数据包的最低有效比特([0])为0，并且所述第二转换促进数据包的最低有效比特([0])为1。
9.根据权利要求6所述的数据发送方法，其中：
将所述多个数据包转换为所述转换确保数据包的步骤包括：
将所述多个数据包之中的包括所述转换的数据包转换为具有相同值的转换确保数据包。
10.一种使用算法转换码的数据恢复方法，所述方法包括：
作为将转换确保数据包恢复为多个数据包的一种方法，
接收转换码和所述转换确保数据包；以及
通过使用所述转换码来将所述转换确保数据包恢复为所述多个数据包，
其中，所述多个数据包中的每个数据包的比特数为‘a’，其中，‘a’大于1，并且
其中，所述转换码包括所述多个数据包之中具有相同的高阶比特或多个高阶比特([a-1:1])的第一转换促进数据包和第二转换促进数据包。
11.根据权利要求10所述的数据恢复方法，其中：
在所述转换码中，将最低有效比特([0])设定为包括在高阶比特或多个高阶比特([a-1:1])中的多个比特中的一个比特的补码。
12.根据权利要求10所述的数据恢复方法，其中：
比特数‘a’大于2，
将所述转换确保数据包恢复为所述多个数据包的步骤包括：
将所述转换确保数据包与所述转换码进行比较；
当所述转换确保数据包的高阶比特([a-1:1])与所述转换码的高阶比特([a-1:1])相同时以及当所述转换确保数据包的最低有效比特([0])为0时，将所述转换确保数据包转换为其所有比特为0的数据包；以及
当所述转换确保数据包的高阶比特([a-1:1])与所述转换码的高阶比特([a-1:1])相同时以及当所述转换确保数据包的最低有效比特([0])为1时，将所述转换确保数据包转换为其所有比特为1的数据包。
13.根据权利要求12所述的数据恢复方法，其中：
所有比特为0的所述数据包对应于显示黑色灰度的数据，并且所有比特为1的所述数据包对应于显示白色灰度的数据。
14.根据权利要求12所述的数据恢复方法，其中：
将所述转换确保数据包恢复为所述多个数据包的步骤包括：
当所述转换确保数据包的高阶比特([a-1:1])与所述转换码的高阶比特([a-1:1])不相同时，将所述转换确保数据包转换为具有与所述转换确保数据包相同的值的数据包。
15.根据权利要求10所述的数据恢复方法，其中：
当比特数为‘a’时，由所述数据代表的数据值的数量为2a。
16.根据权利要求15所述的数据恢复方法，其中：
在接收所述转换码和所述转换确保数据包的步骤中，
以组为单位接收所述转换码和所述转换确保数据包，并且所述组包括每转换码2a-1-1个转换确保数据包。
CN202211160057.9A 2021-09-24 2022-09-22 使用算法转换码的数据发送方法和数据恢复方法 Pending CN115865265A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0126567 2021-09-24
KR1020210126567A KR20230044078A (ko) 2021-09-24 2021-09-24 데이터 전송 방법 및 데이터 복원 방법

Publications (1)

Publication Number Publication Date
CN115865265A true CN115865265A (zh) 2023-03-28

Family

ID=85661086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211160057.9A Pending CN115865265A (zh) 2021-09-24 2022-09-22 使用算法转换码的数据发送方法和数据恢复方法

Country Status (3)

Country Link
US (1) US20230098067A1 (zh)
KR (1) KR20230044078A (zh)
CN (1) CN115865265A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9838571B2 (en) * 2015-04-10 2017-12-05 Gvbb Holdings S.A.R.L. Precision timing for broadcast network
JP7280587B2 (ja) * 2018-10-24 2023-05-24 ザインエレクトロニクス株式会社 受信装置および送受信システム

Also Published As

Publication number Publication date
KR20230044078A (ko) 2023-04-03
US20230098067A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
EP3826248B1 (en) N-phase polarity output pin mode multiplexer
CN103141066B (zh) 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法
US4864303A (en) Encoder/decoder system and methodology utilizing conservative coding with block delimiters, for serial communication
KR100337467B1 (ko) 변환 제어 디지탈 인코딩 장치 및 신호 전송 시스템
US7493423B2 (en) Data transfer control device and electronic instrument
JP2000507755A (ja) 遷移制御された平衡エンコード体系
KR101283844B1 (ko) 데이터 전송 방법, 코드 변환 회로 및 장치
EP3117527B1 (en) Method for using error correction codes with n factorial or cci extension
CN112286853B (zh) 一种支持多协议的fpga系统及数据处理方法
KR100379140B1 (ko) 변복조방식및변복조장치
CN115865265A (zh) 使用算法转换码的数据发送方法和数据恢复方法
EP4105774A1 (en) Transceiver, driving method thereof, and display system including the transceiver
CN111934707A (zh) 数据发射代码和接口
CN115527489A (zh) 收发器装置及其驱动方法
WO2010146714A1 (ja) データ転送方法、コード変換回路及び装置
EP4174670A1 (en) Method for data transmission
EP4187528A1 (en) Transceiver
EP4254396A1 (en) Transceiver device, display system including the same, and method of driving transceiver device
EP3382908A1 (en) Method and apparatus for processing data with multiple rates
CN112860607B (zh) 多通路数据处理电路及系统
US11663157B1 (en) Joint electron devices engineering council (JESD)204-to-peripheral component interconnect express (PCIe) interface
KR100986042B1 (ko) 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템
KR20230113434A (ko) 송수신기, 이의 구동 방법, 및 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication