CN115865250B - 时钟同步方法、装置、设备、车辆及介质 - Google Patents

Abstract

本公开涉及自动驾驶技术领域，尤其涉及一种时钟同步方法、装置、设备及存储介质。在本公开的一些实施例中，主时钟响应于时钟同步指令，将待同步时间编码为脉冲信号；主时钟将脉冲信号发送至至少一个处理器；至少一个处理器对脉冲信号进行解码，得到待同步时间，并根据待同步时间进行时钟同步操作，其中，主时钟与至少一个处理器处于同一个通信网络中；主时钟向至少一个处理器发送脉冲信号进行时钟同步，实现车辆内部处理器级别的时钟同步，提升设备安全性能。

Description

时钟同步方法、装置、设备、车辆及介质

技术领域

本公开涉及自动驾驶技术领域，尤其涉及一种时钟同步方法、装置、设备、车辆及介质。

背景技术

在车辆内部，有成千上万的芯片，每个芯片都有各自的实时时钟，这些实时时钟之间存在不同的精度和偏差，如果不做时钟同步，会造成非常严重的事故。

目前，时钟同步在模块级别，无法实现处理器之间的时钟同步，影响设备安全性能。

发明内容

本公开提供一种时钟同步方法、装置、设备及存储介质，以至少解决现有无法实现处理器之间的时钟同步的技术问题。

本公开的技术方案如下：

本公开实施例提供一种时钟同步方法，应用于车辆中主时钟，包括：

响应于时钟同步指令，将待同步时间编码为脉冲信号；

将所述脉冲信号发送至至少一个处理器，以供所述至少一个处理器对所述脉冲信号进行解码，得到所述待同步时间，并根据所述待同步时间进行时钟同步操作，其中，所述主时钟与所述至少一个处理器处于车辆内部的同一个通信网络中。

可选地，所述响应于时钟同步指令，将待同步时间编码为脉冲信号，包括：

在设定同步周期到达的情况下，生成所述时钟同步指令；

根据所述时钟同步指令，获取待同步时间；

将所述待同步时间编码为脉冲信号。

可选地，所述将所述脉冲信号发送至至少一个处理器，包括：

将所述脉冲信号以广播的方式发送至至少一个处理器。

本公开实施例还提供一种时钟同步方法，应用于车辆中的处理器，包括：

接收主时钟发送的脉冲信号，其中，所述脉冲信号为主时钟对待同步时间进行编码生成的信号；

对所述脉冲信号进行解码操作，得到所述待同步时间；

根据所述待同步时间进行时钟同步操作。

可选地，所述接收主时钟发送的脉冲信号，包括：

所述处理器的通用输入输出管脚采集所述主时钟发送的所述脉冲信号。

可选地，所述根据所述待同步时间进行时钟同步操作，包括：

将所述待同步时间写入处理器的实时时钟中。

本公开实施例还提供一种时钟同步系统，包括：安装于车辆中的主时钟和至少一个处理器；

所述主时钟，与所述至少一个处理处于同一个通信网络中，用于响应于时钟同步指令，将待同步时间编码为脉冲信号；将所述脉冲信号发送至至少一个处理器；

所述至少一个处理器，用于接收主时钟发送的脉冲信号；对所述脉冲信号进行解码操作，得到所述待同步时间；根据所述待同步时间进行时钟同步操作。

可选地，所述主时钟与所述至少一个处理器之间通过通信线连接。

本公开实施例还提供一种时钟同步装置，包括：

编码模块，用于响应于时钟同步指令，将待同步时间编码为脉冲信号；

发送模块，用于将所述脉冲信号发送至至少一个处理器，以供所述至少一个处理器对所述脉冲信号进行解码，得到所述待同步时间，并根据所述待同步时间进行时钟同步操作，其中，所述主时钟与所述至少一个处理器处于车辆的同一个通信网络中。

本公开实施例还提供一种时钟同步装置，其特征在于，包括：

接收模块，用于接收主时钟发送的脉冲信号，其中，所述脉冲信号为主时钟对待同步时间进行编码生成的信号；

解码模块，用于对所述脉冲信号进行解码操作，得到所述待同步时间；

时钟同步模块，用于根据所述待同步时间进行时钟同步操作。

本公开实施例还提供一种车辆，包括：车辆本体和安装于所述车辆本体上的主时钟和至少一个处理器；

所述主时钟，与所述至少一个处理处于同一个通信网络中，用于响应于时钟同步指令，将待同步时间编码为脉冲信号；将所述脉冲信号发送至至少一个处理器；

所述至少一个处理器，用于接收主时钟发送的脉冲信号；对所述脉冲信号进行解码操作，得到所述待同步时间；根据所述待同步时间进行时钟同步操作。

本公开实施例还提供一种电子设备，包括：

处理器；

用于存储所述处理器可执行指令的存储器;

其中，所述处理器被配置为执行所述指令，以实现上述的方法中的各步骤。

本公开实施例还提供一种计算机可读存储介质，所述计算机指令用于使所述计算机执行上述的方法中的各步骤。

本申请实施例还提供一种计算机程序产品，包括计算机程序/指令，所述计算机程序/指令被处理器执行时实现上述的方法中的各步骤。

本公开的实施例提供的技术方案至少带来以下有益效果：

在本公开的一些实施例中，主时钟响应于时钟同步指令，将待同步时间编码为脉冲信号；主时钟将脉冲信号发送至至少一个处理器；至少一个处理器对脉冲信号进行解码，得到待同步时间，并根据待同步时间进行时钟同步操作，其中，主时钟与至少一个处理器处于同一个通信网络中；主时钟向至少一个处理器发送脉冲信号进行时钟同步，实现车辆内部处理器级别的时钟同步，提升设备安全性能。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理，并不构成对本公开的不当限定。

图1为一种现有技术时钟同步方法的示意图；

图2为本公开示例性实施例提供的一种时钟同步系统的结构示意图；

图3为本申请示例性实施例提供的一种时钟同步方法的流程示意图；

图4为本申请示例性实施例提供的另一种时钟同步方法的流程示意图；

图5为本公开示例性实施例提供的另一种时钟同步方法的流程示意图；

图6为本申请示例性实施例提供的一种时钟同步装置的结构示意图；

图7为本申请示例性实施例提供的一种时钟同步装置的结构示意图；

图8为本申请示例性实施例提供的一种电子设备的结构示意图；

图9为本申请示例性实施例提供的另一种电子设备的结构示意图。

具体实施方式

为了使本领域普通人员更好地理解本公开的技术方案，下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述。

需要说明的是，本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

需要说明的是，本公开，本公开所涉及的用户信息包括但不限于：用户设备信息和用户个人信息；本公开中的用户信息的收集、存储、使用、加工、传输、提供和公开等处理，均符合相关法律法规的规定，且不违背公序良俗。

在车辆内部，有成千上万的芯片，每个芯片都有各自的实时时钟，这些实时时钟之间存在不同的精度和偏差，如果不做时钟同步，会造成非常严重的事故。

图1为一种现有技术时钟同步方法的示意图。如图1所示，主时钟通过总线与设备中的各个模块通信连接。其中，每个模块包括至少一个处理器。主时钟和各个模块的时钟同步在专用的控制器（图中未视出）的控制下进行。模块内的各个处理器之间无法实现时钟同步。

结合图1以及上述内容，可以看出，时钟同步在模块级别，无法实现处理器之间的时钟同步，影响设备安全性能。

针对上述技术问题，在本公开的一些实施例中，主时钟响应于时钟同步指令，将待同步时间编码为脉冲信号；主时钟将脉冲信号发送至至少一个处理器；至少一个处理器对脉冲信号进行解码，得到待同步时间，并根据待同步时间进行时钟同步操作，其中，主时钟与至少一个处理器处于同一个通信网络中；主时钟向至少一个处理器发送脉冲信号进行时钟同步，实现车辆内部处理器级别的时钟同步，提升设备安全性能。

以下结合附图，详细说明本申请各实施例提供的技术方案。

图2为本公开示例性实施例提供的一种时钟同步系统20的结构示意图。如图2所示，该时钟同步系统20包括主时钟21和至少一个处理器（即图中MCU）22。图2中所呈现的主时钟21和处理器22只是示例性说明，并不对其实现形式构成限定。

在本实施例中，主时钟21与至少一个处理器22之间通过通信线连接。其中，通信线可以采用传输延时低的光纤，或者也可以采用成本较低的其他数据线。需要说明的是，本公开对通信线的类型不作限定，可以根据实际情况作出调整。

在本实施例中，时钟同步系统20为集成于车辆内部的系统。本公开对车辆的类型不作限定，可以为油车、电车和混合动力车等。在本实施例中，主时钟21是用于控制其他时钟频率的时钟，是产生准确定时信号用以控制其他时钟及可能还有设备的时钟。在国内数字网中，在由单一参考时钟控制所有时钟以取得完全同步网的情形，这个控制时钟一般称为主时钟。

需要说明的是，GPIO（General-purpose input/output，通用输入输出管脚），可以通过软件控制其输入和输出，通俗来说就是常用引脚，可以控制引脚的高低电平，对其进行读取或者写入。

RTC（RealTime Clock，实时时钟），是集成电路，通常称为时钟芯片。

在本实施例中，主时钟21响应于时钟同步指令，将待同步时间编码为脉冲信号；主时钟21将脉冲信号发送至至少一个处理器22；至少一个处理器22对脉冲信号进行解码，得到待同步时间，并根据待同步时间进行时钟同步操作，其中，主时钟21与至少一个处理器22处于同一个通信网络中；主时钟21向至少一个处理器22发送脉冲信号进行时钟同步，实现车辆内部处理器级别的时钟同步，提升设备安全性能。

需要说明的是，待同步时间可以主时钟21的当前时间。或者，待同步时间可以为消除延迟误差后的相对于当前时间滞后的目标时间。其中，目标时间为当前时间与编解码时间以及信号传输时间的总和。

在本公开的一些实施例中，主时钟21响应于时钟同步指令，将待同步时间编码为脉冲信号。一种可实现的方式为，主时钟21在设定同步周期到达的情况下，生成时钟同步指令；根据时钟同步指令，获取当前的待同步时间；将待同步时间编码为脉冲信号。需要说明的是，本公开对设定同步周期不作限定，设定同步周期可以根据实际情况作出调整；设定同步周期，例如，100毫秒，1秒等。主时钟21在设定同步周期到达的情况下，自动生成时钟同步指令，在生成时钟同步指令后，获取当前的待同步时间，由于待同步时间采用数字信号进行存储，将待同步时间编码从数字信号编码为电平信号（即脉冲信号）。

在上述实施例中，主时钟21在获取到待同步时间对应的脉冲信号之后，将脉冲信号发送至至少一个处理器22。其中，脉冲信号的发送方式包括但不限于以下几种方式：

信号发送方式一：将脉冲信号以广播的方式发送至至少一个处理器22。

信号发送方式二：将脉冲信号以组播的方式发送至至少一个处理器22。

信号发送方式三：将脉冲信号以单播的方式发送至至少一个处理器22。

在上述信号发送方式一中，采用广播通信的方式，布网成本低廉，降低成本。

需要说明的是，本公开无需使用专用的控制器进行时钟同步，降低硬件成本。至少一个处理器22中的每个处理器22进行时钟同步操作的方式都相同，以下以任意一个处理器22为例进行说明。

针对任意一个处理器22，该处理器22接收主时钟发送的脉冲信号。一种可实现的方式为，处理器的通用输入输出管脚采集主时钟发送的脉冲信号。在本实施例中，主时钟与处理器的通用输入输出管脚进行通信连接，设置有通用输入输出管脚的处理器与主时钟进行直接通信，进行后续时钟同步。

在本公开的一些实施例中，处理器22的通用输入输出管脚采集主时钟21发出的脉冲信号，对脉冲信号进行解码操作，得到待同步时间。

在本公开的另一些实施例中，处理器22根据待同步时间进行时钟同步操作。一种可实现的方式为，将待同步时间写入处理器22的实时时钟中，完成时间同步操作。

在本公开实施例中，无需设置专用控制器进行时钟同步，降低设备硬件成本。主时钟与处理器采用通信线进行直接通信连接，实现主时钟与每个处理器之间的时钟同步，解决现有无法实现处理器之间的时钟同步，影响设备安全性能的技术问题。

在本公开的上述系统实施例中，主时钟响应于时钟同步指令，将待同步时间编码为脉冲信号；主时钟将脉冲信号发送至至少一个处理器；至少一个处理器对脉冲信号进行解码，得到待同步时间，并根据待同步时间进行时钟同步操作，其中，主时钟与至少一个处理器处于同一个通信网络中；主时钟向至少一个处理器发送脉冲信号进行时钟同步，实现车辆内部处理器级别的时钟同步，提升设备安全性能。

从主时钟角度，图3为本申请示例性实施例提供的一种时钟同步方法的流程示意图。如图3所示，该方法包括：

S301：响应于时钟同步指令，将待同步时间编码为脉冲信号；

S302：将脉冲信号发送至至少一个处理器，以供至少一个处理器对脉冲信号进行解码，得到待同步时间，并根据待同步时间进行时钟同步操作，其中，主时钟与至少一个处理器处于车辆内部的同一个通信网络中。

从处理器角度，图4为本申请示例性实施例提供的另一种时钟同步方法的流程示意图。如图4所示，该方法包括：

S401：接收主时钟发送的脉冲信号，其中，脉冲信号为主时钟对待同步时间进行编码生成的信号；

S402：对脉冲信号进行解码操作，得到待同步时间；

S403：根据待同步时间进行时钟同步操作。

在本实施例中，上述方法的主体设备为车辆。本公开对车辆的类型不作限定，可以为油车、电车和混合动力车等。

在本实施例中，主时钟与至少一个处理器之间通过通信线连接。其中，通信线可以采用传输延时低的光纤，或者也可以采用成本较低的其他数据线。需要说明的是，本公开对通信线的类型不作限定，可以根据实际情况作出调整。

在本实施例中，主时钟是用于控制其他时钟频率的时钟，是产生准确定时信号用以控制其他时钟及可能还有设备的时钟。在国内数字网中，在由单一参考时钟控制所有时钟以取得完全同步网的情形，这个控制时钟一般称为主时钟。

需要说明的是，GPIO（General-purpose input/output，通用输入输出管脚），可以通过软件控制其输入和输出，通俗来说就是常用引脚，可以控制引脚的高低电平，对其进行读取或者写入。

RTC（RealTime Clock，实时时钟），是集成电路，通常称为时钟芯片。

在本实施例中，主时钟响应于时钟同步指令，将待同步时间编码为脉冲信号；主时钟将脉冲信号发送至至少一个处理器；至少一个处理器对脉冲信号进行解码，得到待同步时间，并根据待同步时间进行时钟同步操作，其中，主时钟与至少一个处理器处于同一个通信网络中；主时钟向至少一个处理器发送脉冲信号进行时钟同步，实现车辆内部处理器级别的时钟同步，提升设备安全性能。

需要说明的是，待同步时间可以主时钟的当前时间。或者，待同步时间可以为消除延迟误差后的相对于当前时间滞后的目标时间。其中，目标时间为当前时间与编解码时间以及信号传输时间的总和。

在本公开的一些实施例中，主时钟响应于时钟同步指令，将待同步时间编码为脉冲信号。一种可实现的方式为，主时钟在设定同步周期到达的情况下，生成时钟同步指令；根据时钟同步指令，获取当前的待同步时间；将待同步时间编码为脉冲信号。需要说明的是，本公开对设定同步周期不作限定，设定同步周期可以根据实际情况作出调整；设定同步周期，例如，100毫秒，1秒等。主时钟在设定同步周期到达的情况下，自动生成时钟同步指令，在生成时钟同步指令后，获取当前的待同步时间，由于待同步时间采用数字信号进行存储，将待同步时间编码从数字信号编码为电平信号（即脉冲信号）。

在上述实施例中，主时钟在获取到待同步时间对应的脉冲信号之后，将脉冲信号发送至至少一个处理器。其中，脉冲信号的发送方式包括但不限于以下几种方式：

信号发送方式一：将脉冲信号以广播的方式发送至至少一个处理器。

信号发送方式二：将脉冲信号以组播的方式发送至至少一个处理器。

信号发送方式三：将脉冲信号以单播的方式发送至至少一个处理器。

在上述信号发送方式一中，采用广播通信的方式，布网成本低廉，降低成本。

需要说明的是，本公开无需使用专用的控制器进行时钟同步，降低硬件成本。至少一个处理器中的每个处理器进行时钟同步操作的方式都相同，以下以任意一个处理器为例进行说明。

针对任意一个处理器，该处理器接收主时钟发送的脉冲信号。一种可实现的方式为，处理器的通用输入输出管脚采集主时钟发送的脉冲信号。在本实施例中，主时钟与处理器的通用输入输出管脚进行通信连接，设置有通用输入输出管脚的处理器与主时钟进行直接通信，进行后续时钟同步。

在本公开的一些实施例中，处理器的通用输入输出管脚采集主时钟发出的脉冲信号，对脉冲信号进行解码操作，得到待同步时间。

在本公开的另一些实施例中，处理器根据待同步时间进行时钟同步操作。一种可实现的方式为，将待同步时间写入处理器的实时时钟中，完成时间同步操作。

在本公开实施例中，无需设置专用控制器进行时钟同步，降低设备硬件成本。主时钟与处理器采用通信线进行直接通信连接，实现主时钟与每个处理器之间的时钟同步，解决现有无法实现处理器之间的时钟同步，影响设备安全性能的技术问题。

结合上述各实施例的描述，图5为本公开示例性实施例提供的另一种时钟同步方法的流程示意图。如图5所示，该方法包括：

S501：车辆内部的主时钟响应于时钟同步指令，将待同步时间编码为脉冲信号；

S502：主时钟将脉冲信号发送至车辆内部的至少一个处理器；

S503：处理器的通用输入输出管脚接收主时钟发送的脉冲信号；

S504：对脉冲信号进行解码操作，得到待同步时间；

S505：根据待同步时间进行时钟同步操作。

在本实施例中，上述方法的主体设备为车辆。本公开对车辆的类型不作限定，可以为油车、电车和混合动力车等。在本实施例中，主时钟与至少一个处理器之间通过通信线连接。其中，通信线可以采用传输延时低的光纤，或者也可以采用成本较低的其他数据线。需要说明的是，本公开对通信线的类型不作限定，可以根据实际情况作出调整。

在本实施例中，主时钟是用于控制其他时钟频率的时钟，是产生准确定时信号用以控制其他时钟及可能还有设备的时钟。在国内数字网中，在由单一参考时钟控制所有时钟以取得完全同步网的情形，这个控制时钟一般称为主时钟。

需要说明的是，GPIO（General-purpose input/output，通用输入输出管脚），可以通过软件控制其输入和输出，通俗来说就是常用引脚，可以控制引脚的高低电平，对其进行读取或者写入。

RTC（RealTime Clock，实时时钟），是集成电路，通常称为时钟芯片。

在本实施例中，上述方法的执行步骤可参见前述各实施例中的相应部分的描述，同时也能取得相应的技术效果，在此不再赘述。

在本公开的上述方法实施例中，主时钟响应于时钟同步指令，将待同步时间编码为脉冲信号；主时钟将脉冲信号发送至至少一个处理器；至少一个处理器对脉冲信号进行解码，得到待同步时间，并根据待同步时间进行时钟同步操作，其中，主时钟与至少一个处理器处于同一个通信网络中；主时钟向至少一个处理器发送脉冲信号进行时钟同步，实现车辆内部处理器级别的时钟同步，提升设备安全性能。

图6为本申请示例性实施例提供的一种时钟同步装置60的结构示意图。如图6所示，该时钟同步装置60包括：编码模块61和发送模块62。

其中，编码模块61，用于响应于时钟同步指令，将待同步时间编码为脉冲信号；

发送模块62，用于将脉冲信号发送至至少一个处理器，以供至少一个处理器对脉冲信号进行解码，得到待同步时间，并根据待同步时间进行时钟同步操作，其中，主时钟与至少一个处理器处于车辆内部的同一个通信网络中。

可选地，编码模块61在响应于时钟同步指令，将待同步时间编码为脉冲信号时，用于：

在设定同步周期到达的情况下，生成时钟同步指令；

根据时钟同步指令，获取当前的待同步时间；

将待同步时间编码为脉冲信号。

可选地，发送模块62在将脉冲信号发送至至少一个处理器时，用于：

将脉冲信号以广播的方式发送至至少一个处理器。

关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。

图7为本申请示例性实施例提供的一种时钟同步装置70的结构示意图。如图7所示，该时钟同步装置70包括：接收模块71，解码模块72和时钟同步模块73。

可选地，接收模块71在接收主时钟发送的脉冲信号时，用于：

处理器的通用输入输出管脚采集主时钟发送的脉冲信号。

可选地，时钟同步模块73在根据待同步时间进行时钟同步操作时，用于：

将待同步时间写入处理器的实时时钟中。

关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。

图8为本申请示例性实施例提供的一种电子设备的结构示意图。如图8所示，电子设备包括：存储器81和处理器82。另外，电子设备还包括电源组件83和通信组件84。

存储器81，用于存储计算机程序，并可被配置为存储其它各种数据以支持在电子设备上的操作。这些数据的示例包括用于在电子设备上操作的任何应用程序或方法的指令。

存储器81，可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（SRAM），电可擦除可编程只读存储器（EEPROM），可擦除可编程只读存储器（EPROM），可编程只读存储器（PROM），只读存储器（ROM），磁存储器，快闪存储器，磁盘或光盘。

通信组件84，用于与其他设备进行数据传输。

处理器82，可执行存储器81中存储的计算机指令，以用于：响应于时钟同步指令，将待同步时间编码为脉冲信号；将脉冲信号发送至至少一个处理器，以供至少一个处理器对脉冲信号进行解码，得到待同步时间，并根据待同步时间进行时钟同步操作，其中，主时钟与至少一个处理器处于车辆内部的同一个通信网络中。

可选地，处理器82在响应于时钟同步指令，将待同步时间编码为脉冲信号时，用于：

在设定同步周期到达的情况下，生成时钟同步指令；

根据时钟同步指令，获取当前的待同步时间；

将待同步时间编码为脉冲信号。

可选地，处理器82在将脉冲信号发送至至少一个处理器时，用于：

将脉冲信号以广播的方式发送至至少一个处理器。

图9为本申请示例性实施例提供的另一种电子设备的结构示意图。如图9所示，电子设备包括：存储器91和处理器92。另外，电子设备还包括电源组件93和通信组件94。

存储器91，用于存储计算机程序，并可被配置为存储其它各种数据以支持在电子设备上的操作。这些数据的示例包括用于在电子设备上操作的任何应用程序或方法的指令。

存储器91，可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（SRAM），电可擦除可编程只读存储器（EEPROM），可擦除可编程只读存储器（EPROM），可编程只读存储器（PROM），只读存储器（ROM），磁存储器，快闪存储器，磁盘或光盘。

通信组件94，用于与其他设备进行数据传输。

处理器92，可执行存储器91中存储的计算机指令，以用于：接收主时钟发送的脉冲信号，其中，脉冲信号为主时钟对待同步时间进行编码生成的信号；

对脉冲信号进行解码操作，得到待同步时间；

根据待同步时间进行时钟同步操作。

可选地，处理器92在接收主时钟发送的脉冲信号时，用于：

处理器的通用输入输出管脚采集主时钟发送的脉冲信号。

可选地，处理器92在根据待同步时间进行时钟同步操作时，用于：

将待同步时间写入处理器的实时时钟中。

相应地，本申请实施例还提供一种存储有计算机程序的计算机可读存储介质。当计算机可读存储介质存储计算机程序，且计算机程序被一个或多个处理器执行时，致使一个或多个处理器执行图3和图4方法实施例中的各步骤。

相应地，本申请实施例还提供一种计算机程序产品，计算机程序产品包括计算机程序/指令，计算机程序/指令被处理器执行图3和图4的方法实施例中的各步骤。

上述图8和图9中的通信组件被配置为便于通信组件所在设备和其他设备之间有线或无线方式的通信。通信组件所在设备可以接入基于通信标准的无线网络，如WiFi，2G、3G、4G/LTE、5G等移动通信网络，或它们的组合。在一个示例性实施例中，通信组件经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，通信组件还包括近场通信（NFC）模块，以促进短程通信。例如，在NFC模块可基于射频识别（RFID）技术，红外数据协会（IrDA）技术，超宽带（UWB）技术，蓝牙（BT）技术和其他技术来实现。

上述图8和图9中的电源组件，为电源组件所在设备的各种组件提供电力。电源组件可以包括电源管理系统，一个或多个电源，及其他与为电源组件所在设备生成、管理和分配电力相关联的组件。

上述图8和图9中的显示屏包括屏幕，其屏幕可以包括液晶显示屏（LCD）和触摸面板（TP）。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与触摸或滑动操作相关的持续时间和压力。

上述电子设备还包括音频组件。

音频组件，可被配置为输出和/或输入音频信号。例如，音频组件包括一个麦克风（MIC），当音频组件所在设备处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器或经由通信组件发送。在一些实施例中，音频组件还包括一个扬声器，用于输出音频信号。

在本公开的上述装置、设备、存储介质及计算机程序产品实施例中，主时钟响应于时钟同步指令，将待同步时间编码为脉冲信号；主时钟将脉冲信号发送至至少一个处理器；至少一个处理器对脉冲信号进行解码，得到待同步时间，并根据待同步时间进行时钟同步操作，其中，主时钟与至少一个处理器处于同一个通信网络中；主时钟向至少一个处理器发送脉冲信号进行时钟同步，实现车辆内部处理器级别的时钟同步，提升设备安全性能。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器 (CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器 (RAM) 和/或非易失性内存等形式，如只读存储器 (ROM) 或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存 (PRAM)、静态随机存取存储器 (SRAM)、动态随机存取存储器 (DRAM)、其他类型的随机存取存储器 (RAM)、只读存储器 (ROM)、电可擦除可编程只读存储器 (EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘 (DVD) 或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体 (transitory media)，如调制的数据信号和载波。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (13)

1.一种时钟同步方法，其特征在于，应用于车辆中的主时钟，包括：

响应于时钟同步指令，将待同步时间编码为脉冲信号，所述待同步时间为所述主时钟的当前时间，或者，消除延迟误差后的相对于当前时间滞后的目标时间，其中，所述目标时间为当前时间与编解码时间以及信号传输时间的总和；

将所述脉冲信号发送至至少一个处理器，以供所述至少一个处理器对所述脉冲信号进行解码，得到所述待同步时间，并根据所述待同步时间进行时钟同步操作，其中，所述主时钟与所述至少一个处理器处于车辆内部的同一个通信网络中。

2.根据权利要求1所述的方法，其特征在于，所述响应于时钟同步指令，将待同步时间编码为脉冲信号，包括：

在设定同步周期到达的情况下，生成所述时钟同步指令；

根据所述时钟同步指令，获取当前的待同步时间；

将所述待同步时间编码为脉冲信号。

3.根据权利要求1所述的方法，其特征在于，所述将所述脉冲信号发送至至少一个处理器，包括：

将所述脉冲信号以广播的方式发送至至少一个处理器。

4.一种时钟同步方法，其特征在于，应用于车辆中的处理器，包括：

接收主时钟发送的脉冲信号，其中，所述脉冲信号为主时钟对待同步时间进行编码生成的信号，所述待同步时间为所述主时钟的当前时间，或者，消除延迟误差后的相对于当前时间滞后的目标时间，其中，所述目标时间为当前时间与编解码时间以及信号传输时间的总和；

对所述脉冲信号进行解码操作，得到所述待同步时间；

根据所述待同步时间进行时钟同步操作。

5.根据权利要求4所述的方法，其特征在于，所述接收主时钟发送的脉冲信号，包括：

所述处理器的通用输入输出管脚采集所述主时钟发送的所述脉冲信号。

6.根据权利要求4所述的方法，其特征在于，所述根据所述待同步时间进行时钟同步操作，包括：

将所述待同步时间写入处理器的实时时钟中。

7.一种时钟同步系统，其特征在于，包括：安装于车辆中的主时钟和至少一个处理器；

所述主时钟，与所述至少一个处理处于同一个通信网络中，用于响应于时钟同步指令，将待同步时间编码为脉冲信号，所述待同步时间为所述主时钟的当前时间，或者，消除延迟误差后的相对于当前时间滞后的目标时间，其中，所述目标时间为当前时间与编解码时间以及信号传输时间的总和；将所述脉冲信号发送至所述至少一个处理器；

所述至少一个处理器，用于接收主时钟发送的脉冲信号；对所述脉冲信号进行解码操作，得到所述待同步时间；根据所述待同步时间进行时钟同步操作。

8.根据权利要求7所述的时钟同步系统，其特征在于，所述主时钟与所述至少一个处理器之间通过通信线连接。

9.一种时钟同步装置，其特征在于，应用于车辆中的主时钟，包括：

编码模块，用于响应于时钟同步指令，将待同步时间编码为脉冲信号，所述待同步时间为所述主时钟的当前时间，或者，消除延迟误差后的相对于当前时间滞后的目标时间，其中，所述目标时间为当前时间与编解码时间以及信号传输时间的总和；

发送模块，用于将所述脉冲信号发送至至少一个处理器，以供所述至少一个处理器对所述脉冲信号进行解码，得到所述待同步时间，并根据所述待同步时间进行时钟同步操作，其中，所述主时钟与所述至少一个处理器处于车辆的同一个通信网络中。

10.一种时钟同步装置，其特征在于，包括：

接收模块，用于接收主时钟发送的脉冲信号，其中，所述脉冲信号为主时钟对待同步时间进行编码生成的信号，所述待同步时间为所述主时钟的当前时间，或者，消除延迟误差后的相对于当前时间滞后的目标时间，其中，所述目标时间为当前时间与编解码时间以及信号传输时间的总和；

解码模块，用于对所述脉冲信号进行解码操作，得到所述待同步时间；

时钟同步模块，用于根据所述待同步时间进行时钟同步操作。

11.一种车辆，其特征在于，包括：车辆本体和安装于所述车辆本体上的主时钟和至少一个处理器；

所述主时钟，与所述至少一个处理处于同一个通信网络中，用于响应于时钟同步指令，将待同步时间编码为脉冲信号，所述待同步时间为所述主时钟的当前时间，或者，消除延迟误差后的相对于当前时间滞后的目标时间，其中，所述目标时间为当前时间与编解码时间以及信号传输时间的总和；将所述脉冲信号发送至至少一个处理器；

所述至少一个处理器，用于接收主时钟发送的脉冲信号；对所述脉冲信号进行解码操作，得到所述待同步时间；根据所述待同步时间进行时钟同步操作。

12.一种电子设备，其特征在于，包括：

处理器；

用于存储所述处理器可执行指令的存储器；

其中，所述处理器被配置为执行所述指令，以实现权利要求1-3或者4-6中任一项所述的方法中的各步骤。

13.一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，其特征在于，所述计算机程序被一个或多个处理器执行时实现权利要求1-3或者4-6中任一项所述的方法中的各步骤。