CN115863272A - 用于电子装置的后侧电源 - Google Patents

用于电子装置的后侧电源 Download PDF

Info

Publication number
CN115863272A
CN115863272A CN202211017876.8A CN202211017876A CN115863272A CN 115863272 A CN115863272 A CN 115863272A CN 202211017876 A CN202211017876 A CN 202211017876A CN 115863272 A CN115863272 A CN 115863272A
Authority
CN
China
Prior art keywords
die
semiconductor die
semiconductor
power
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211017876.8A
Other languages
English (en)
Inventor
W·莫尔策
K·黑罗尔德
J·辛格
P·鲍姆加特纳
M·朗根布赫
T·瓦格纳
B·魏达斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN115863272A publication Critical patent/CN115863272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文公开了用于电子装置的后侧电源。公开了一种半导体装置，包括：包括多个晶体管的第一半导体管芯；包括电源电路系统的第二半导体管芯，电源电路系统被配置成为第一半导体管芯的多个晶体管产生供电电压；以及散热器结构。用于参考电压或电源电压的电源布线从所述散热器结构穿过所述第二半导体管芯延伸到所述第一半导体管芯。

Description

用于电子装置的后侧电源
技术领域
示例涉及为半导体管芯、装置和电路供电。
背景技术
半导体装置具有众多应用。电力和信号线可以耦合到半导体管芯的晶体管并且可以形成工作装置的部分。当形成通往晶体管的电力和/或信号连接时，可能出现几项挑战。
附图说明
在下文将参考附图并且仅通过举例方式描述设备和/或方法的一些示例，在附图中
图1A示出了半导体装置；
图1B示出了半导体装置；
图2A示出了半导体装置；
图2B示出了半导体装置；
图3A示出了半导体装置；
图3B示出了半导体装置；
图4示出了半导体装置；
图5A示出了金属化层；
图5B示出了电压调节器和管芯组件；
图6是电子设备的框图；
图7是计算装置的框图；
图8示出了形成电气装置的方法；
图9示出了半导体管芯；以及
图10示出了散热器结构。
具体实施方式
现在参考附图更详细地描述一些示例。不过，其他可能的示例不限于详细描述的这些实施例的特征。其他示例可以包括特征的修改以及特征的等同物和替代物。此外，本文中用于描述特定示例的术语不应对其他可能示例造成限制。
在附图的整个描述中，相同或相似的附图标记是指相同或相似的元件和/或特征，它们可以是等同的或者以修改的形式实现，同时提供相同或相似的功能。图中的线、层和/或区域的厚度也可以为了清楚而被夸大。
当使用“或”组合两个元件A和B时，这要被理解为公开所有可能的组合，即，仅A、仅B以及A和B，除非在个别情况下明确作出其他定义。作为用于相同组合的替代措辞，可以使用“A和B中的至少一个”或“A和/或B”。这等同地应用于超过两个元件的组合。
如果使用诸如“一”和“所述”的单数形式并且仅单个元件的使用未被明确或隐含地定义为强制性的，则另外的示例也可以使用几个元件来实施相同的功能。如果下文将功能描述为使用多个元件实施，则其他示例可以仅使用单个元件或者单个处理实体来实施同样的功能。还应当理解，在使用术语“包括”和/或“包含”时，其描述存在指定的特征、整数、步骤、操作、工艺、元件、部件和/或其群组，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、工艺、元件、部件和/或其群组。
除非另行指出，否则使用序数形容词“第一”、“第二”和“第三”等描述共同对象只是表明正在引述类似对象的不同实例，而不是暗指所描述的对象必须在时间上、空间上、排序上或按照任何其他方式处于给定的顺序。
本文中，限定词“(多个)”表示一个或多个；例如，“(多个)晶体管”可以是一个或多个晶体管。
本文中，散热器结构可以包括散热器。散热器可以是辅助从热源传导热量的结构，例如，用于电子管芯、电子装置、电子封装等的热管理。本文中，在诸如管芯和/或模块的结构(尤其是在散热器结构的面处)与相邻结构(诸如电压调节器、电压调节器管芯和模具的相邻结构)之间可以存在导热性粘合剂材料(例如，热界面材料)。
本文中，管芯或装置的前侧一般朝向在截面中示出管芯或装置的相关联的图的底部。例如，图1A和图1B示出了双向箭头，其指示F用于前侧方向并且B用于后侧方向。类似地，作为管芯和/或装置的部分的半导体衬底的前和后在相同取向上具有前和后，例如，后朝向图的顶部。本文中，横向方向可以垂直于从前到后的方向。例如，横向相邻的对象可以沿着垂直于前后方向的方向相邻。横向侧可以连接前侧和后侧。例如，半导体可以具有前侧、与前侧相对的后侧、以及连接前侧和后侧的横向侧。本文中，可以绘制管芯和装置的截面，其中前侧方向朝向图的底部并且后侧方向朝向顶部。
本文中，“与”另一个示例“相关”的示例可以表示第一示例(与第二示例相关)包括第一示例的所有特征。
图1A示出了半导体装置。图1A的半导体装置1001可以包括第一半导体管芯100，其包括多个晶体管150。第一半导体管芯100可以是例如处理器管芯或存储器管芯。装置1001还可以包括第二半导体管芯200，其可以包括电源电路系统240，其被配置成为第一半导体管芯100的多个晶体管150产生供电电压Vs。替代地/此外，第二半导体管芯200是电压调节器管芯，其包括电压调节器电路系统，其被配置成为(第一)半导体管芯100的多个晶体管150产生供电电压。
第二半导体管芯200可以包括第二半导体管芯200的半导体衬底的前侧处的多个晶体管(例如，类似于第一半导体管芯100，在图1A中，其具有也可以在第一管芯100的半导体衬底的前侧处的多个晶体管150)。
装置1001可以包括散热器结构300。用于参考电压或电源电压V的电源布线445可以从散热器结构300通过第二半导体管芯200延伸到第一半导体管芯100。该构造可以允许更有效率地使用空间和/或减少欧姆损失。通过经由散热器和第二半导体管芯向第一半导体管芯提供电力，可以例如通过将导电路径短接到晶体管而减小欧姆损失。
本文中，多个晶体管150可以包括鳍式场效应晶体管、纳米线晶体管、带晶体管或栅极全围绕晶体管中的至少一种。
电源布线445可以具有多个部分。如图1A所示，例如，电源布线445可以具有散热器结构300处的一部分、第二半导体管芯200处的第二部分、以及第一半导体管芯100处的第三部分。
电源布线445可以包括第一半导体管芯100和第二半导体管芯200的界面处的至少一个电连接部。该界面可以在第一半导体管芯110的后侧110处和第二半导体管芯的前侧处。电源布线445可以电连接到第一半导体管芯100的多个晶体管150的至少一个晶体管。电源布线445可以向第一半导体管芯100提供例如接地电压。
图1B示出了半导体装置。本文参考图1B描述的特征可以被包括在结合图1A描述的半导体装置中，反之亦然。图1B的装置101具有第一半导体管芯100，其具有多个晶体管150(例如，FinFET)，晶体管可以在第一管芯100的半导体衬底160的前侧120和/或管芯100的前侧。包括电源电路系统240的第二半导体管芯200可以为多个晶体管150产生供电电压Vs。第一和/或第二半导体管芯100、200可以嵌入在模制化合物中。
装置101可以包括散热器结构300，其可以辅助从第一和/或第二管芯100、200去除热量。用于参考电压Vr或电源电压的电源布线445a、445b可以从散热器结构300通过第二半导体管芯200延伸到第一半导体管芯100。散热器结构300和/或第一管芯200可以附接到电路板102等。第一半导体管芯100的前侧120可以连接到封装衬底或电路板102中的至少一者。
电源布线445a、445b可以包括第一半导体管芯100和第二半导体管芯200的界面110、210处的多个电连接部211、212、111、112。界面110、210可以在第一半导体管芯100的后侧110处和第二半导体管芯200的前侧210处。电源布线445a、445b可以包括多个部分，例如在散热器结构300处的一部分、第二半导体管芯200处的第二部分、以及第一半导体管芯100处的第三部分。每个部分可以通过接触(例如，通过连结各部分的相应金属)来连结到相邻部分。例如，连接部211、212、111、112可以由混合接合、铜-铜接合、无焊料Cu-Cu接合、热压接合或由凸块形成的连接部中的至少一者来形成。除了界面110、120之外，在散热器结构300和第二管芯200的界面处可以有类似形成的界面。
第一部分可以由散热器结构300的主体的一部分(例如，其导电主体)形成，或者由布置于散热器结构300上或嵌入于散热器结构300中的导电迹线形成。第二部分可以是第二半导体管芯200的贯穿半导体过孔。第三部分可以是第一半导体管芯100的贯穿半导体过孔。
电源布线445a、445b可以包括至少一个贯穿半导体过孔，例如穿过第二半导体管芯200的过孔。(多个)贯穿半导体过孔可以向第一半导体管芯100提供参考电压或电源电压。
例如，包括晶体管150的第一管芯100可以是处理器管芯。在第一管芯100上可以存在多个端子111、112，例如，用于接触电源。端子111、112可以被暴露，以用于从处理器管芯100的后侧100进行电耦合。当将第二管芯200附接到第一管芯100时，可以形成界面110、210处的电连接部211、212、111、112。连接部可以允许向第一管芯100提供多个不同电压。第一管芯100可以被配置成在至少一个供电电压Vs和参考电压Vr上进行操作。例如，电源电路系统240提供至少一个供电电压并任选提供参考电压。处理器管芯和/或第一管芯100可以被配置为例如通过从可以是电压调节器的第二管芯200接收电力而形成从唯独位于管芯后侧的至少一个外部电源到互补电力端子的电连接。
电源布线445a、445b可以包括至少一个穿过第二半导体管芯200的贯穿半导体过孔。(多个)贯穿半导体过孔可以向第一半导体管芯100提供参考电压Vr和/或接地电压。
图2A示出了半导体装置。装置1002可以包括结合本文其他附图描述的特征，反之亦然。装置1002包括半导体管芯1000(例如，处理器管芯或存储器管芯)，包括在半导体管芯1000的前侧1120处的多个晶体管1500。装置1002可以包括在半导体管芯1000的后侧1110处的电源界面1113。装置1002可以包括布置于半导体管芯1000的后侧1110处的散热器结构3000。装置1002可以包括从半导体管芯1000的电源接触界面1114穿过模制件2700延伸到散热器结构3000的电源互连结构4420。装置1002可以具有例如减小的欧姆损失。后侧处的电源界面可以允许缩短和/或加宽的电连接部，以减小欧姆损失。替代地/此外，例如，通过在半导体管芯1000的后侧处具有电源界面，可以将装置做得更小。半导体管芯1000的前侧1120可以连接到封装衬底或电路板。
模制件2700可以从半导体管芯1000的后侧延伸到散热器结构3000。散热器结构3000可以电连接到封装衬底的接触界面。
半导体装置可以从管芯1000的后侧向晶体管1500提供电力。通过到达管芯1000的掩埋电力轨等(例如，用于从后侧为晶体管供电)，有可能减小欧姆损失和/或发热。替代地/此外，例如，通过利用管芯1000的后侧来提供电力，有可能缩小装置的尺寸。替代地/此外，例如，可以将电源互连结构4420做得比典型的贯穿半导体过孔更大，并且这也可以减小欧姆损失和/或发热。
例如，电源互连结构4420可以是穿过模制件2700的金属柱(例如，主要为铜和铝和/或主要为铜)。
可以存在贯穿模制件过孔，其从散热器结构3000延伸到第一半导体管芯1000。例如，电源互连结构4420包括贯穿模制件过孔。贯穿模制件过孔可以与第二半导体管芯横向相邻(例如，参见图2B，例如，模制件280与可以由半导体管芯形成的电压调节器270横向相邻)。
电压调节器和/或电压调节器管芯(其可以与模制件2700相邻)可以包括在电源界面1113处的通往半导体管芯1000的电连接部。
替代地/此外，电源互连结构4420可以沿着半导体管芯的横向侧延伸。半导体管芯的横向侧连接半导体管芯的后侧和前侧。
图2B示出了半导体装置201。装置201可以包括结合本文其他附图描述的特征，反之亦然。装置201包括半导体管芯100，其包括可以在半导体管芯100的前侧120处的多个晶体管150。电源界面113可以在半导体管芯100的后侧110处。散热器结构300可以布置在半导体管芯100的后侧110处。在图2B中，散热器结构300也在任选模块200的后侧处，该模块200可以包括电压调节器270和/或模制件280。替代地/此外，电压调节器270可以是例如由半导体管芯形成的电压调节器管芯270。
模制件280可以例如在半导体管芯100和散热器结构300之间与电压调节器管芯和/或电压调节器270的侧面相邻。
散热器结构300可以在后侧与模块200相邻。导热性粘合剂材料(例如，热界面材料)可以辅助将诸如管芯和/或模块的结构(尤其是散热器结构300和模块200的至少部分)连结在一起。
电源互连结构442可以从半导体管芯100的电源接触界面114穿过模制件280延伸到散热器结构300，如图2B中所示。电源互连结构442可以延伸到电压调节器270。
模制件280可以从半导体管芯100的后侧110延伸到散热器结构300的前侧。模制件280可以与电压调节器270的侧面相邻。模制件280和/或电压调节器270可以在半导体管芯100和散热器结构300之间。图2B的管芯100可以是处理器管芯。电源互连结构442可以延伸到电压调节器270。电压调节器270可以包括在底面处的电连接部452。电连接部452可以在电源界面113处电连接到半导体管芯100。电源互连结构442例如可以提供源极电压。
电源互连结构442例如可以是电源布线的部分，电源布线可以延伸到电压调节器270和/或电压调节器管芯。电源布线可以电连接到第一半导体管芯100的多个晶体管中的晶体管。替代地/此外，电源布线可以向第一半导体管芯提供接地电压。
如图2B中看到的，在模块200和/或电压调节器270的底部处可以有电连接部462，其被配置为连接到电路板102。有可能在电压调节器270和/或模块200的底部处具有电力连接部，其来自导电铜柱等，如在图2B的示例中那样。
电力可以是例如漏极电压，可以从下方提供，例如，在电连接部462处从电路板和/或封装衬底提供。电连接部可以例如通过导电柱470(例如，导电铜柱等)电连接到封装衬底和/或电路板。贯穿模制件过孔可以从封装衬底和/或电路板402延伸到第二半导体管芯200。贯穿模制件过孔可以与第一半导体管芯100横向相邻。例如，导电柱470等可以包括贯穿模制件过孔。
例如，电源互连结构442可以包括电连接部462和/或导电柱470。电源互连结构442和/或导电柱470可以沿着半导体管芯100的横向侧延伸，如图2B中看到的。半导体管芯100的横向侧是连接半导体管芯的后侧和前侧的一侧。在图2B中，朝向前侧的方向向下，并且朝向后侧的方向向上。
可以有沿着半导体管芯的横向侧延伸的模制件。这样的横向模制件可以被配置为在半导体管芯100的前侧的平面处将电源互连结构442电连接到衬底封装或电路板。电源互连结构442的部分可以例如以导电柱470等形式穿过横向模制件。
如图2B所示，电压调节器270和/或电压调节器管芯可以在半导体管芯100和散热器结构300之间。电压调节器管芯可以包括电连接部，以在电源接口113(其可以沿着半导体管芯100的后侧的界面，并且可以横向延伸超过半导体管芯100的横向侧，尤其是其后侧)处电连接到半导体管芯100。横向模制件(或第二模制件)可以从电压调节器管芯和/或电压调节器270的前侧朝向半导体管芯的前侧方向延伸。
有可能存在超过一个模制件。如图2B中所示，可以有从半导体管芯100的后侧延伸到散热器结构300的(第一)模制件280。可以有沿半导体管芯100的横向侧(例如，围绕和/或支撑导电柱470)延伸的第二模制件。第二模制件可以在半导体管芯100的前侧的平面处将电源互连结构442(例如，通过导电路径，例如模制件中包括的导电柱470)电连接到衬底封装或电路板。电源互连结构442可以具有多个部分，例如，包括导电柱470的部分和延伸到散热器结构300的另一部分。电源互连结构442的第一部分可以沿着半导体管芯100的横向侧延伸。例如，第一部分包括图2B中所示的导电柱470。
图3A示出了半导体装置。装置1003可以包括：包括多个晶体管1500的半导体管芯1000，以及能够为半导体管芯1000的多个晶体管1500提供供电电压Vs的电压调节器管芯2080。装置1003可以包括布置于电压调节器管芯2080的后侧2200处的散热器结构3000。电压调节器管芯2080可以包括电压调节器管芯2080的前侧2100处的第一电源接触界面2110，以及电压调节器管芯的后侧2200处的第二电源接触界面2210。散热器结构3000的至少一部分可以电连接到第二电源接触界面2210。半导体装置1003可以允许更有效率地使用空间和/或减少欧姆损失。例如，可以通过缩短到晶体管的导电路径来减小欧姆损失。替代地/此外，在电压调节器管芯的后侧处布置散热器结构可以允许减小装置的占用面积。
晶体管1500可以在半导体管芯1000的前侧处。电源接触界面可以布置于半导体管芯的后侧处。
电压调节器管芯2080可以产生第一供电电压和第二供电电压。第一供电电压和第二供电电压可以被提供给半导体管芯1000。第一供电电压可以与第二供电电压不同。
电压调节器管芯可以包括电压调节器管芯的前侧处的第三电源接触界面，其用于向半导体管芯提供第二供电电压。
第一电源接触界面2110可以电连接到半导体管芯1000。
图3B示出了半导体装置301。装置301可以包括结合本文其他附图描述的特征，反之亦然。装置301包括半导体管芯100，其包括多个晶体管150(其可以在半导体管芯100的前侧处)。装置301可以包括电压调节器管芯208，其可以包括如本文所述的电压调节器。
电压调节器管芯208可以为半导体管芯100的多个晶体管150提供供电电压Vs。装置301可以包括布置于电压调节器管芯208的后侧220处的散热器结构300。电压调节器管芯208可以包括电压调节器管芯208的前侧210处的第一电源接触界面211，以及电压调节器管芯208的后侧220处的第二电源接触界面221。散热器结构300的至少一部分可以电连接到第二电源接触界面221。
电压调节器管芯208可以具有多个电源接触界面。例如，第一电源接触界面在前侧，并且第二电源接触界面在后侧(例如，用于接地电压)。第三电源接触界面可以在前侧。第三电源接触界面可以向半导体管芯提供第二供电电压。
(多个)电源接触界面(例如，第一、第二和/或第三电源接触界面)可以是接触焊盘(尤其是第一电源接触界面)，或者后侧金属化层，其可以超过电压调节器管芯208的后侧表面(尤其是第二电源接触界面)的至少50％。
电压调节器管芯包括第三电源接触界面。电源互连结构可以从第三电源接触界面延伸到封装衬底和/或电路板。电源互连结构(例如，导电柱360)可以横向布置于半导体管芯100旁边。
装置301可以包括封装衬底和/或电路板，并且半导体管芯100可以附接到封装衬底和/或电路板。
可以从电路板(例如，印刷电路板)向装置301路由供电电压和/或漏极电压。从那里可以在装置301(其可以是多管芯封装)内向装置的每个管芯分配电力。例如，可以将电力分配到管芯中的后端(BEOL)金属化部和/或管芯(尤其是可以是处理器管芯的管芯100)的掩埋电力轨。如本文所示，有可能使用封装的后侧，通常从后侧散热。如图3B和本文别处所示的此类布置可以减小封装尺寸并减小连接的电阻。在一些情况下，可以省去贯穿半导体(硅)过孔(TSV)的使用。避免使用过孔可以减小IR(电流*电阻)降。
这里，可以将装置和/或封装的后侧用于电源。在存在掩埋电力轨的情况下，例如，所述轨可以与微穿硅过孔(uTSV)连接，微穿硅过孔可以从后侧着陆于掩埋电力轨上。由于电力是从后侧供应的，本文还示出了为半导体管芯(包括处理器管芯)的电源使用散热器的可能性。散热器和/或散热器结构可以在多管芯结构的后侧提供电力。
从后侧提供电力还可以减小贯穿半导体过孔的长度和/或减小到掩埋电力轨的距离。这样可以减小电阻和/或允许更好的芯片性能。可以减小装置的尺寸。
例如，如图3B中所示，例如，可以使用导电柱360，例如铜柱等。例如，可以由导电柱360向管芯100的后侧和/或电压调节器和管芯100的界面提供漏极电压。管芯100中的掩埋电力轨等可以由微贯穿半导体过孔连接到管芯的后侧和/或电压调节器和管芯100的界面。
例如，可以由散热器结构提供源极电压。电压调节器例如可以利用例如贯穿半导体过孔向界面传递源极电压。由散热器结构提供源极电压可以减小装置的尺寸。通过为电源电路系统中的至少一些利用散热器结构可以减小柱的数量。
再次参考图2B，有可能避免在电压调节器270中使用贯穿半导体过孔。可以通过例如模制件280向管芯100的后侧传递电力。例如，通过仍然使用后侧连接到管芯100的掩埋电力轨等，并且通过避免使用贯穿半导体过孔来维持低欧姆损失，这样可以减小装置的尺寸。
有可能具有这样的半导体管芯，该半导体管芯具有布置于半导体衬底的前侧处的多个晶体管(例如，FinFET)、用于将半导体管芯与至少一个外部电源电连接的多个电源接触界面，以及用于仅在半导体衬底的后侧将半导体管芯与外部电源电连接的多个电源接触界面。多个电源接触界面可以布置于半导体衬底的后侧处。多个晶体管可以被配置为从电源接触界面接收电力。
图4示出了半导体装置。图4的半导体装置400可以包括结合本文其他附图描述的特征，反之亦然。图4的半导体装置400包括散热器300。此处特别描述了图4的散热器300，其是可以与本文描述的其他装置组合的散热器的形式。如图4所示的散热器300可以包括导电主体401和可以与导电主体401电绝缘的至少一个导电迹线471、472。(多条)导电迹线可以将散热器结构的第一接触界面481连接到散热器结构的另一接触界面482。
如图4所示，接触界面481、482可以均在第一模制件处。在同一个或另一个模制件处可以有更多接触界面。
如图4所示，第一导电迹线471允许从来自电路板402的导电柱460a到管芯100的后侧的接触。第二导电迹线472例如在管芯后侧的不同区域处使来自电路板402的第二导电柱460b电接触管芯100的后侧。散热器300可能能够支持不同的电压，例如，在第一导电迹线处支持第一电压，并且在第二导电迹线处支持第二电压。例如，第一导电迹线471与散热器结构300的主体401和第二迹线472绝缘。
装置400的散热器300可能能够支持多个电压。散热器300可以具有至少一条迹线。
替代地，散热器300可以具有与多个外部电压和/或装置形成电接触的接触界面481、483。第一接触界面481可以形成与第一外部电压的电接触，并且另一个接触界面483(例如，第二接触界面)可以形成与第二外部电压的电接触。
图4示出了电隔离的迹线作为散热器结构300的部分。散热器结构中的迹线471、472可以从底部与Cu柱连接，并且用于例如在管芯100的后侧处重新分配接近电压调节器的漏极和源极电压。然后可以从顶部接触电压调节器270和管芯100(例如，处理器管芯)之间的界面。例如，可以在界面处，例如通过混合接合将电压调节器270和管芯100放在一起的地方，路由例如源极和漏极电压的电力。
图5A示出了金属化层。金属化层500可以在管芯100和模块200和/或电压调节器270的界面处。例如，金属化层500主要为铜或铝中的至少一种。金属化层可以具有多个金属化域501、502以支持多个不同的电压。
图5B示出了电压调节器和管芯组件的示意图。图5B示出了顶视图以补充本文别处所示的截面。图5B的管芯100和电压调节器270可以代表本文其他附图在截面中示出的那些。电压调节器270具有的长度可以比管芯100的对应长度更长，例如，以提供伸出区域701，该伸出区域可以用于从电路板连接到导电柱(例如，参见图2的柱470和连接部462)。调节器270具有的宽度可以比管芯100的对应宽度更窄，例如，以提供对管芯顶部的区域702的触及，该区域702可以用于放置模制件280等(例如，参见图2的模制件280)。
本文中，可以在管芯100、模块200、电压调节器270、散热器结构300中的任何一个或多个之间使用热界面材料。可以这样做而不会使本文描述的电源线路短路。这样的材料可以有助于装置性能。
图6是并入了本文描述的至少一个电子装置、管芯和/或方法的电子设备600的框图。电子设备600仅仅是可以在其中使用本文描述的电子组件、管芯和/或方法的形式的电子设备的一个示例。电子设备600的示例包括但不限于个人计算机、平板计算机、移动电话、游戏装置、MP3或其他数码音乐播放器等。在本示例中，电子设备600包括数据处理系统，该数据处理系统包括用于耦合电子设备600的各种部件的系统总线602。系统总线602提供电子设备600的各种部件之间的通信链路，并且可以被实施为单根总线、总线的组合或任何其他适当的方式。
本文描述的电子组件610可以耦合到系统总线602。电子组件610可以包括任何电路或电路的组合。在一个实施例中，电子组件610包括可以是任何类型的处理器612。如本文所用，“处理器”表示任何类型的计算电路，例如但不限于微处理器、微控制器、复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、图形处理器、数字信号处理器(DSP)、多核处理器或任何其他类型的处理器或处理电路。电子组件可以包括本文描述的任何管芯。
可以包括在电子组件610中的其他类型的电路是定制电路、专用集成电路(ASIC)等，例如，用于像移动电话的无线装置、平板计算机、膝上型计算机、双向无线电和类似电子系统中的一个或多个电路(例如，通信电路614)。IC可以执行任何其他类型的功能。
电子设备600还可以包括外部存储器620，外部存储器又可以包括适于特定应用的一个或多个存储器元件，例如随机存取存储器(RAM)形式的主存储器622、一个或多个硬盘驱动器624和/或操纵可移除介质626的一个或多个驱动器，可移除介质例如是紧凑盘(CD)、闪存存储卡、数字视频盘(DVD)等。
电子设备600还可以包括显示装置616、一个或多个扬声器618以及键盘和/或控制器630，其可以包括鼠标、轨迹球、触摸屏、语音识别装置或允许系统用户向电子设备600中输入信息并从其接收信息的任何其他装置。
图7示出了计算装置700。计算装置700可以包括如本文描述的管芯。计算装置700可以容纳板702。板702可以包括若干部件，这些部件包括但不限于处理器704以及至少一个通信芯片706。处理器704物理及电耦合到板702。在一些实施方式中，至少一个通信芯片706也物理和电耦合到板702。在其他实施方式中，通信芯片706是处理器704的部分。通信芯片706和/或处理器704可以包括如本文描述的管芯。
取决于其应用，计算装置700可以包括可以或可以不物理和电耦合到板702的其他部件。这些其他部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)装置、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储装置(例如硬盘驱动器、紧凑盘(CD)、数字通用盘(DVD)等)。
通信芯片706能够实现用于向和从计算装置700传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语不暗示相关联的装置不包含任何导线，尽管在一些实施例中它们可能不包含。通信芯片706可以实施若干无线标准或协议中的任何无线标准或协议，包括但不限于Wi-Fi(IEEE802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物，以及被指定为3G、4G、5G和更高版本的任何其他无线协议。计算装置700可以包括多个通信芯片706。例如，第一通信芯片706可以专用于诸如Wi-Fi和蓝牙的较短距离无线通信，并且第二通信芯片706可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO或其他的较长距离无线通信。
计算装置700的处理器704包括封装于处理器704内的集成电路管芯，例如本文描述的管芯。在本发明的一些实施方式中，处理器的集成电路管芯包括根据本发明的实施方式的在包括直接接触衬底的模制层的基于ePLB或eWLB的POP封装中组装的一个或多个装置。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储于寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。通信芯片706也包括封装于通信芯片706内的集成电路管芯(例如，如本文描述的管芯)。根据本发明的另一实施方式，通信芯片的集成电路管芯包括根据本发明的实施方式的在包括直接接触衬底的模制层的基于ePLB或eWLB的POP封装中组装的一个或多个装置。
图8示出了形成电子装置的方法。形成810具有多个晶体管的第一半导体管芯。形成820第二半导体管芯，第二半导体管芯包括电源电路系统，其被配置成为第一半导体管芯的多个晶体管产生供电电压。形成830散热器结构。形成840用于参考电压或电源电压的电源布线，该电源布线从散热器结构通过第二半导体管芯延伸到第一半导体管芯。
图9示出了半导体管芯。管芯9001可以包括布置于半导体衬底9600的前侧9610处的多个晶体管9500、用于电连接半导体管芯9001与至少一个外部电源9200的多个电源接触界面9100。多个电源接触界面9100布置于半导体衬底9600和/或管芯9001的后侧9110处。半导体管芯9001包括用于仅在半导体衬底9600的后侧9110处电连接半导体管芯9001与外部电源9201的电源接触界面9100。管芯9001的构造可以允许更有效率地使用空间和/或减少欧姆损失。通过仅通过衬底9600的后侧提供电力并在后侧9110处具有电源接触界面9100，可以例如通过将导电路径短接到晶体管来减小欧姆损失。替代地/此外，可以减小管芯9001的尺寸。
如图9所示，晶体管9500可以从(多个)电源接触界面9100接收电力。可以有多个被配置成接收或提供数据信号的数据接触界面。多个数据接触界面可以布置于半导体衬底9600的前侧9610处。
至少贯穿半导体过孔可以将电源接触界面电连接到晶体管。
图10示出了散热器结构。结构10可以包括导电主体1；以及可以与导电主体1电绝缘的导电迹线2。导电迹线2可以将散热器结构10的第一接触界面3a连接到散热器结构10的第二接触界面3b。散热器结构可以辅助减小半导体装置的尺寸和/或减少欧姆损失(并且可能减少发热)。具有至少两个接触界面能够允许以节省空间的方式和/或以可能减少电路的总体路径长度(例如以减小欧姆损失)的方式来向其他半导体管芯和/或装置输送电压。
任选地，导电迹线2布置于延伸到导电主体1中的沟槽4中。替代地/此外，导电主体1形成腔体5，并且第一接触界面3a和第二接触界面3b位于腔体5内部的表面处。
本文结合图10描述的散热器结构10的特征可以与本文别处(尤其是结合包括图1A、图1B、图2A和图3A的其他图)的散热器和散热器结构组合。例如，本文描述的散热器结构和/或散热器也可以包括腔体。
散热器结构的腔体5(例如，如图10所示)可以允许方便地放置/布置其他部件，例如，第一100和/或第二200半导体管芯。腔体5可以辅助有效地使用空间，并且可以替代地/另外允许与诸如封装衬底和/或电路板的额外部件电连接。散热器结构10可以电连接到封装衬底和/或电路板的接触界面。例如，这样可以允许从封装衬底和/或电路板向第一管芯100(例如，通过可以包括穿过诸如第二管芯200的其他部件的路径的导电路径)提供电压。
这里，过孔可以是贯穿半导体过孔和/或穿硅过孔。过孔可以是微观尺度的，例如，具有大约5-150μm的直径，例如15-75μm的直径。
本文中，半导体衬底可以由包括例如n型或p型材料体系(或两者的组合)的材料制成。例如，衬底可以包括使用体硅或绝缘体上硅(SOI)子结构形成的晶体衬底。在一些实施例中，衬底可以使用替代材料形成，所述替代材料可以或可以不与硅组合，包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。还可以使用被分类为II-VI族、III-V族或IV族的其他材料形成衬底。
本文中，晶体管可以是例如使用半导体衬底形成的金属氧化物半导体场效应晶体管(MOSFET)和/或FinFET。在减小半导体管芯/装置(尤其是利用FinFET的那些)的尺寸方面有很大兴趣。不过，本文的示例未必限于包括FinFET的半导体管芯。结合本文描述的(多个)电感器，可以使用各种其他类型和构造，例如，平面晶体管、非平面晶体管或两者的组合。平面晶体管可以包括双极结型晶体管(BJT)、异质结双极型晶体管(HBT)或高电子迁移率晶体管(HEMT)。非平面晶体管可以包括FinFET晶体管，例如双栅极晶体管或三栅极晶体管，以及环绕栅或全环栅晶体管，例如纳米带和纳米线晶体管。本文绘示的晶体管可以包括为了清楚/简洁起见而未绘示或未描述的额外的具体特征，例如装置隔离区、栅极接触部等。
本文描述的半导体装置可以是包括半导体管芯(例如本文描述的管芯)的半导体封装。半导体装置可以是处理器(例如，CPU、GPU或DSP)、存储器或任何其他集成电路。半导体管芯可以是处理器管芯(例如，CPU、GPU或DSP)、存储器管芯或任何其他集成电路管芯。
此处描述以下枚举的示例，这些示例可以辅助理解示例并在示例之间提供简单的参考。
示例(示例1)涉及一种半导体装置，包括：包括多个晶体管的第一半导体管芯；包括电源电路系统的第二半导体管芯，所述电源电路系统被配置成为第一半导体管芯的多个晶体管产生供电电压；以及散热器结构。用于参考电压或电源电压的电源布线从散热器结构穿过第二半导体管芯延伸到第一半导体管芯。
另一个示例(例如，示例2)涉及前述示例(例如，示例1的半导体装置)，其中，电源布线包括第一半导体管芯和第二半导体管芯的界面处的多个电连接部。该界面在第一半导体管芯的后侧处和第二半导体管芯的前侧处。
另一个示例(例如，示例3)涉及前述示例(例如，示例1或2)，其中，第一半导体管芯的前侧被配置成连接到封装衬底或电路板。
另一个示例(例如，示例4)涉及前述示例(例如，示例1、2或3)，其中，电源布线包括在散热器结构处的第一部分、第二半导体管芯处的第二部分、以及第一半导体管芯处的第三部分。
另一个示例(例如，示例5)涉及前述示例(例如，示例4)，其中，第一部分由散热器结构的主体的一部分或者布置于散热器结构上或嵌入于散热器结构中的导电迹线形成；第二部分是第二半导体管芯的贯穿半导体过孔；并且第三部分是第一半导体管芯的贯穿半导体过孔。
另一个示例(例如，示例6)涉及前述示例(例如，示例1-5中的任一项)，其中，电源布线包括穿过第二半导体管芯的至少一个贯穿半导体过孔，该至少一个贯穿半导体过孔用于向第一半导体管芯提供参考电压或电源电压。
另一个示例(例如，示例7)涉及前述示例(例如，示例1-6中的任一项)，其中，散热器结构形成腔体，并且第一半导体管芯和第二半导体管芯布置于腔体中。
另一个示例(例如，示例8.1)涉及前述示例(例如，示例1-7中的任一项)，其中，散热器结构电连接到封装衬底的接触界面。
另一个示例(例如，示例8.2)涉及前述示例(例如，示例1-7和8.1中的任一项)，其中，第一半导体管芯或第二半导体管芯中的至少一个嵌入于模制化合物中。
另一个示例(例如，示例8.3)涉及前述示例(例如，示例1-7和8.1-8.2中的任一项)，还包括从散热器结构延伸到第一半导体管芯的贯穿模制件过孔。贯穿模制件过孔可以与第二半导体管芯横向相邻。
另一个示例(例如，示例8.4)涉及前述示例(例如，示例1-7和8.1-8.3中的任一项)，还包括从封装衬底延伸到第二半导体管芯的贯穿模制件过孔。贯穿模制件过孔可以与第一半导体管芯横向相邻。
另一个示例(例如，示例8.5)涉及前述示例(例如，示例1-7和8.1-8.4中的任一项)，其中，电源布线电连接到第一半导体管芯的多个晶体管中的晶体管。
另一个示例(例如，示例8.6)涉及前述示例(例如，示例1-7和8.1-8.5中的任一项)，其中，电源布线被配置成向第一半导体管芯提供接地电压。
另一个示例(例如，示例8.7)涉及前述示例(例如，示例1-7和8.1-8.6中的任一项)，其中，第一半导体管芯是处理器管芯或存储器管芯。
另一个示例(例如，示例8.8)涉及前述示例(例如，示例1-7和8.1-8.7中的任一项)，其中，第二半导体管芯是包括电压调节器电路系统的电压调节器管芯，该电压调节器电路系统被配置成为半导体管芯的多个晶体管产生供电电压。
另一个示例(例如，示例8.9)涉及前述示例(例如，示例1-7和8.1-8.8中的任一项)，其中，第二半导体管芯包括在第二半导体管芯的半导体衬底的前侧处的多个晶体管。
另一个示例(例如，示例9)涉及一种半导体装置，包括：半导体管芯，所述半导体管芯包括半导体管芯的前侧处的多个晶体管以及半导体管芯的后侧处的电源界面；布置于半导体管芯的后侧处的散热器结构；以及从半导体管芯的电源接触界面延伸穿过模制件的电源互连结构。所述电源互连结构可以延伸到散热器结构。替代地/此外，示例9的电源互连结构可以沿着半导体管芯的横向侧延伸。半导体管芯的横向侧可以连接半导体管芯的后侧和前侧。示例9可以包括第一和第二模制件中的任一个或两个；第一模制件具有电源互连结构的从半导体管芯的电源接触界面延伸的第一部分，并且第二模制件具有电源互连结构的沿着半导体管芯的横向侧延伸的第二部分。
另一个示例(例如，示例10)涉及前述示例(例如，示例9)，其中，(例如，第一)模制件从半导体管芯的后侧延伸到散热器结构。
另一个示例(例如，示例11)涉及前述示例(例如，示例9或10)，其中，(例如，第一)模制件与半导体管芯和散热器结构之间的电压调节器管芯的侧面相邻。
另一个示例(例如，示例12.1)涉及前述示例(例如，示例9、10或11)，其中，包括电源互连结构的电源布线延伸到电压调节器管芯。电源布线可以电连接到第一半导体管芯的多个晶体管中的晶体管。替代地/此外，电源布线可以向第一半导体管芯提供接地电压。
另一个示例(例如，示例12.2)涉及前述示例(例如，示例9-11和12.1中的任一项)，其中，电压调节器管芯包括在电源界面处电连接到半导体管芯的电连接部。
另一个示例(例如，示例13.1)涉及前述示例(例如，示例9-11和12.1及12.2中的任一项)，其中，(例如，第二)模制件沿着半导体管芯的横向侧延伸并且被配置成在半导体管芯的前侧的平面处将电源互连结构电连接到衬底封装或电路板。
另一个示例(例如，示例13.2)涉及前述示例(例如，示例9-11、12.1-12.2和13.1中的任一项)，还包括：半导体管芯和散热器结构之间的电压调节器管芯，其中，电压调节器管芯10包括在电源界面处电连接到半导体管芯的电连接部；其中，(例如，第二)模制件从电压调节器管芯的前侧朝向半导体管芯的前侧方向延伸。
另一个示例(例如，示例13.3)涉及前述示例(例如，示例9-11、12.1、12.2、13.1和13.2中的任一项)，还包括：从半导体管芯的后侧延伸到散热器结构的第一模制件，以及沿半导体管芯的横向侧延伸的第二模制件。第二模制件可以在半导体管芯的前侧的平面处将电源互连结构电连接到衬底封装或电路板。所述电源互连结构可以延伸到散热器结构，并且电源互连结构可以沿着半导体管芯的横向侧延伸。半导体管芯的横向侧连接半导体管芯的后侧和前侧。
另一个示例(例如，示例14.1)涉及前述示例(例如，示例9-11、12.1、12.2及13.1-13.3中的任一项)，其中，半导体管芯的前侧被配置成连接到封装衬底或电路板。
另一个示例(例如，示例14.2)涉及前述示例(例如，示例9-11、12.1、12.2、13.1-13.3和14.1中的任一项)，其中，散热器结构形成腔体，并且半导体管芯在腔体中。
另一个示例(例如，示例14.3)涉及前述示例(例如，示例9-11、12.1、12.2、13.1-13.3和14.1-14.2中的任一项)，其中，散热器结构电连接到封装衬底的接触界面。
另一个示例(例如，示例14.4)涉及前述示例(例如，示例9-11、12.1、12.2、13.1-13.3和14.1-14.3中的任一项)，其中，半导体管芯是处理器管芯或存储器管芯。
另一个示例(例如，示例15)涉及一种半导体装置，包括：包括多个晶体管的半导体管芯；被配置成为半导体管芯的多个晶体管提供供电电压的电压调节器管芯；以及布置于电压调节器管芯的后侧处的散热器结构；其中，电压调节器管芯包括电压调节器管芯的前侧处的第一电源接触界面，以及电压调节器管芯的后侧处的第二电源接触界面；其中散热器结构的至少一部分电连接到第二电源接触界面。
另一个示例(例如，示例16)涉及前述示例(例如，示例15)，其中，晶体管在半导体管芯的前侧处，并且电源接触界面布置于半导体管芯的后侧处。
另一个示例(例如，示例17.1)涉及前述示例(例如，示例15和16之一)，其中，第一电源接触界面电连接到半导体管芯。
另一个示例(例如，示例17.2)涉及前述示例(例如，示例15、16和17.1之一)，其中，电压调节器管芯被配置成产生第一供电电压和第二供电电压，并向半导体管芯提供第一供电电压和第二供电电压，其中，第一供电电压与第二供电电压不同。
另一个示例(例如，示例17.3)涉及前述示例(例如，示例15、16、17.1和17.2之一)，其中，电压调节器管芯包括在电压调节器管芯的前侧处的第三电源接触界面，其用于向半导体管芯提供第二供电电压。
另一个示例(例如，示例17.4)涉及前述示例(例如，示例15、16和17.1-17.3中的任一项)，其中，电压调节器管芯被配置成通过第二电源接触界面接收接地电压。
另一个示例(例如，示例17.5)涉及前述示例(例如，示例15、16和17.1-17.4中的任一项)，其中，第二电源接触界面是接触焊盘，或者是在电压调节器管芯的后侧表面的至少50％之上延伸的后侧金属化层。
另一个示例(例如，示例17.6)涉及前述示例(例如，示例15、16和17.1-17.5中的任一项)，其中，第一电源接触界面是接触焊盘。
另一个示例(例如，示例17.7)涉及前述示例(例如，示例15、16和17.1-17.6中的任一项)，还包括封装衬底，其中，半导体管芯附接到封装衬底。
另一个示例(例如，示例17.8)涉及前述示例(例如，示例15、16和17.1-17.7中的任一项)，其中，电压调节器管芯包括第三电源接触界面，其中电源互连结构从第三电源接触界面延伸到封装衬底，其中电源互连结构横向布置于半导体管芯旁边。
另一个示例(例如，示例18)涉及一种半导体管芯，包括：布置于半导体衬底的前侧处的多个晶体管、用于电连接半导体管芯与至少一个外部电源的多个电源接触界面。多个电源接触界面布置于半导体衬底的后侧处。半导体管芯包括用于仅在半导体衬底的后侧处电连接半导体管芯与外部电源的电源接触界面。
另一个示例(例如，示例19)涉及前述示例(例如，示例18)，其中，多个晶体管被配置成从电源接触界面接收电力。
另一个示例(例如，示例20)涉及前述示例(例如，示例18或19)，还包括被配置成接收或提供数据信号的多个数据接触界面，其中多个数据接触界面布置于半导体衬底的前侧处。
另一个示例(例如，示例21)涉及前述示例(例如，示例18或19或20)，还包括将多个电源接触界面电连接到多个晶体管的多个贯穿半导体过孔。
另一个示例(例如，示例22)涉及一种散热器结构，包括导电主体；以及任选地与导电主体电绝缘的导电迹线。导电迹线将散热器结构的第一接触界面连接到散热器结构的第二接触界面。
另一个示例(例如，示例23)涉及前述示例(例如，示例22)，其中，导电迹线布置于延伸到导电主体中的沟槽中。
另一个示例(例如，示例24)涉及前述示例(例如，示例22或23)，其中，导电主体形成腔体。第一接触界面和第二接触界面可以位于腔体内部的表面处。
结合前述示例中的特定示例描述的各方面和特征也可以与其他示例中的一个或多个组合，以替换其他示例的相同或相似特征或向其他示例中额外引入特征。
示例还可以是或者涉及包括程序代码的(计算机)程序，以在计算机、处理器或其他可编程硬件部件上执行程序时，执行以上方法中的一种或多种。于是，上述方法中的不同方法的步骤、操作或过程也可以由编程的计算机、处理器或其他可编程硬件部件执行。示例还可以涵盖程序存储装置，例如，数字数据存储介质，其可以是机器、处理器或计算机可读的，并且可以编码和/或包含机器可执行、处理器可执行或者计算机可执行程序和指令。例如，程序存储装置可以包括或者可以是数字存储装置、磁存储介质(例如，磁盘和磁带)、硬盘驱动器或者光学可读数字数据存储介质。其他示例还可以包括被编程以执行上述方法的步骤的计算机、处理器、控制单元、(现场)可编程逻辑阵列((F)PLA)、(现场)可编程门阵列((F)PGA)、图形处理器单元(GPU)、专用集成电路(ASIC)、集成电路(IC)或片上系统(SoC)系统。
还要理解的是，说明书或权利要求中公开的几个步骤、过程、操作或功能的公开内容不应被理解为暗示这些操作必然取决于所描述的次序，除非在个别情况下明确表述或出于技术原因是必要的。因此，先前的描述不会将几个步骤或功能的执行限制到特定次序。此外，在其他示例中，单个步骤、功能、过程或操作可以包括和/或分解成几个子步骤、子功能、子过程或子操作。
如果结合装置或系统描述了一些方面，则这些方面也应当被理解为对应方法的描述。例如，装置或系统的框、装置或功能方面可以对应于相应方法的特征，例如方法步骤。因此，结合方法描述的方面也应被理解为对应装置或对应系统的对应框、对应元件、性质或功能特征的描述。
在此将下面的权利要求结合到具体实施方式部分中，其中，每一权利要求其自身表示单独的示例。还应该指出的是，尽管在权利要求书中，从属权利要求指与一项或多项其他权利要求的特定组合，但是其他示例也可以包括从属权利要求与任何其他从属或独立权利要求的主题的组合。在本文中明确提出这样的组合，除非在个别情况下阐明并非旨在特定组合。此外，一项权利要求的特征也应当被包括以用于任何其他独立权利要求，即使该权利要求未被直接限定为从属于该其他独立权利要求。

Claims (23)

1.一种半导体装置，包括：
包括多个晶体管的第一半导体管芯；
包括电源电路系统的第二半导体管芯，所述电源电路系统被配置成为所述第一半导体管芯的所述多个晶体管产生供电电压；以及
散热器结构，其中
用于参考电压或电源电压的电源布线从所述散热器结构穿过所述第二半导体管芯延伸到所述第一半导体管芯。
2.根据权利要求1所述的半导体装置，其中：
所述电源布线包括在所述第一半导体管芯和所述第二半导体管芯的界面处的多个电连接部；其中，所述界面在所述第一半导体管芯的后侧处和所述第二半导体管芯的前侧处。
3.根据权利要求1所述的半导体装置，其中：
所述第一半导体管芯的前侧被配置成连接到封装衬底或电路板。
4.根据权利要求1所述的半导体装置，其中：
所述电源布线包括在所述散热器结构处的第一部分、所述第二半导体管芯处的第二部分、以及所述第一半导体管芯处的第三部分。
5.根据权利要求4所述的半导体装置，其中：
所述第一部分由所述散热器结构的主体的一部分形成，或者由布置于所述散热器结构上或嵌入于所述散热器结构中的导电迹线形成；其中
所述第二部分是所述第二半导体管芯的贯穿半导体过孔；并且其中
所述第三部分是所述第一半导体管芯的贯穿半导体过孔。
6.根据权利要求1所述的半导体装置，其中：
所述电源布线包括穿过所述第二半导体管芯的至少一个贯穿半导体过孔，所述至少一个贯穿半导体过孔用于向所述第一半导体管芯提供所述参考电压或电源电压。
7.根据任一前述权利要求所述的半导体装置，其中：
所述散热器结构形成腔体，其中
所述第一半导体管芯和所述第二半导体管芯布置于所述腔体中。
8.根据权利要求1-6中任一项所述的半导体装置，还包括：
从所述散热器结构延伸到所述第一半导体管芯的贯穿模制件过孔。
9.根据权利要求1-6中任一项所述的半导体装置，其中：
所述散热器结构电连接到封装衬底的接触界面。
10.根据权利要求1-6中任一项所述的半导体装置，还包括：
从所述散热器结构延伸到所述第一半导体管芯的贯穿模制件过孔；其中，所述贯穿模制件过孔任选地与所述第二半导体管芯横向相邻。
11.根据权利要求1-6中任一项所述的半导体装置，其中：
所述电源布线电连接到所述第一半导体管芯的所述多个晶体管中的晶体管。
12.根据权利要求1-6中任一项所述的半导体装置，其中：
所述电源布线被配置成向所述第一半导体管芯提供接地电压。
13.根据权利要求1-6中任一项所述的半导体装置，其中：
所述第一半导体管芯是处理器管芯或存储器管芯。
14.根据权利要求1-6中任一项所述的半导体装置，其中：
所述第二半导体管芯是包括电压调节器电路系统的电压调节器管芯，所述电压调节器电路系统被配置成为所述半导体管芯的所述多个晶体管产生供电电压。
15.根据权利要求1-6中任一项所述的半导体装置，其中：
所述第二半导体管芯包括在所述第二半导体管芯的半导体衬底的前侧处的多个晶体管。
16.根据权利要求7所述的半导体装置，还包括：
从所述散热器结构延伸到所述第一半导体管芯的贯穿模制件过孔。
17.根据权利要求7所述的半导体装置，其中：
所述散热器结构电连接到封装衬底的接触界面。
18.根据权利要求7所述的半导体装置，还包括：
从所述散热器结构延伸到所述第一半导体管芯的贯穿模制件过孔；其中，所述贯穿模制件过孔任选地与所述第二半导体管芯横向相邻。
19.根据权利要求7所述的半导体装置，其中：
所述电源布线电连接到所述第一半导体管芯的所述多个晶体管中的晶体管。
20.根据权利要求7所述的半导体装置，其中：
所述电源布线被配置成向所述第一半导体管芯提供接地电压。
21.根据权利要求7所述的半导体装置，其中：
所述第一半导体管芯是处理器管芯或存储器管芯。
22.根据权利要求7所述的半导体装置，其中：
所述第二半导体管芯是包括电压调节器电路系统的电压调节器管芯，所述电压调节器电路系统被配置成为所述半导体管芯的所述多个晶体管产生供电电压。
23.根据权利要求7所述的半导体装置，其中：
所述第二半导体管芯包括在所述第二半导体管芯的半导体衬底的前侧处的多个晶体管。
CN202211017876.8A 2021-09-24 2022-08-24 用于电子装置的后侧电源 Pending CN115863272A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/448,732 2021-09-24
US17/448,732 US20230094594A1 (en) 2021-09-24 2021-09-24 Back Side Power Supply for Electronic Devices

Publications (1)

Publication Number Publication Date
CN115863272A true CN115863272A (zh) 2023-03-28

Family

ID=83690578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211017876.8A Pending CN115863272A (zh) 2021-09-24 2022-08-24 用于电子装置的后侧电源

Country Status (3)

Country Link
US (1) US20230094594A1 (zh)
EP (1) EP4156263A3 (zh)
CN (1) CN115863272A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973057B2 (en) * 2020-12-15 2024-04-30 Analog Devices, Inc. Through-silicon transmission lines and other structures enabled by same
US20230317706A1 (en) * 2022-03-31 2023-10-05 Intel Corporation Metal pcb for topside power delivery

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177944B2 (en) * 2010-12-03 2015-11-03 Xilinx, Inc. Semiconductor device with stacked power converter
US10529677B2 (en) * 2018-04-27 2020-01-07 Advanced Micro Devices, Inc. Method and apparatus for power delivery to a die stack via a heat spreader

Also Published As

Publication number Publication date
EP4156263A2 (en) 2023-03-29
US20230094594A1 (en) 2023-03-30
EP4156263A3 (en) 2023-06-14

Similar Documents

Publication Publication Date Title
TWI744449B (zh) 電子裝置封裝及其與主機板的組合
CN115863272A (zh) 用于电子装置的后侧电源
KR101812373B1 (ko) 임베디드 인터커넥트 브리지 패키지를 위한 직접 외부 인터커넥트
US7994615B2 (en) Direct contact leadless package for high current devices
US10361142B2 (en) Dual-sided die packages
US11362189B2 (en) Stacked self-aligned transistors with single workfunction metal
US8575736B2 (en) Direct contact flip chip package with power transistors
US20200006305A1 (en) Integrated heterogenous power management circuitries
US10714446B2 (en) Apparatus with multi-wafer based device comprising embedded active and/or passive devices and method for forming such
US20160358891A1 (en) Opossum-die package-on-package apparatus
US20240030188A1 (en) Monolithic chip stacking using a die with double-sided interconnect layers
US9076778B2 (en) Semiconductor package
US20200286806A1 (en) Integrated heat spreader comprising a silver and sintering silver layered structure
US20230130935A1 (en) Skip level vias in metallization layers for integrated circuit devices
US10892248B2 (en) Multi-stacked die package with flexible interconnect
US20230102133A1 (en) Semiconductor Dies and Devices with a Coil for Inductive Coupling
US20230101378A1 (en) Semiconductor dies and devices with coils for inductive coupling
US11652074B2 (en) Semiconductor package with improved thermal blocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication