CN115861025B - 一种支持OpenCV的可重构图像处理器芯片架构及应用 - Google Patents

一种支持OpenCV的可重构图像处理器芯片架构及应用 Download PDF

Info

Publication number
CN115861025B
CN115861025B CN202211508934.7A CN202211508934A CN115861025B CN 115861025 B CN115861025 B CN 115861025B CN 202211508934 A CN202211508934 A CN 202211508934A CN 115861025 B CN115861025 B CN 115861025B
Authority
CN
China
Prior art keywords
reconfigurable
image processing
column
processing engine
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211508934.7A
Other languages
English (en)
Other versions
CN115861025A (zh
Inventor
陆芳
赵峰
项逸炜
何宇童
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
White Box Shanghai Microelectronics Technology Co ltd
Original Assignee
White Box Shanghai Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by White Box Shanghai Microelectronics Technology Co ltd filed Critical White Box Shanghai Microelectronics Technology Co ltd
Priority to CN202211508934.7A priority Critical patent/CN115861025B/zh
Publication of CN115861025A publication Critical patent/CN115861025A/zh
Application granted granted Critical
Publication of CN115861025B publication Critical patent/CN115861025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Image Processing (AREA)

Abstract

本发明涉及一种支持OpenCV的可重构图像处理器芯片架构及应用，其中，可重构图像处理器芯片架构包括配置管理器和可重构图像处理引擎，所述配置管理器与总线双向互连，所述可重构图像处理引擎的输入端通过第一存储器与所述总线相连，输出端通过第二存储器与所述总线相连；所述配置管理器用于配置数据在所述可重构图像处理引擎中的流动路径以及所述可重构图像处理引擎中每一个单元的任务。本发明能够实现不同图像处理算法的高效运行。

Description

一种支持OpenCV的可重构图像处理器芯片架构及应用
技术领域
本发明涉及图像处理技术领域，特别是涉及一种支持OpenCV的可重构图像处理器芯片架构及应用。
背景技术
OpenCV(Open Source Computer Vision Library)是一个免费开源的计算机视觉库，提供了大量的图像处理功能模块，近年来，它已经成为了计算机视觉领域规模最大、使用范围最广的工具之一。OpenCV提供的功能模块可以大致分为三类：一类是低级的图像处理功能，如滤波、图像变换、图像分割等；第二类是高级图像语义信息处理，如物体识别、匹配、追踪等功能；第三类是其他计算机视觉算法，如机器学习、图像金字塔、三维深度估计等。
随着嵌入式设备日益增长的性能与逐渐降低的价格，许多开发者开始为不同的终端应用程序设计解决方案。嵌入式系统的复杂性会给开发者带来更长的开发周期和更复杂的开发环境，给应用程序的稳定性带来挑战。但是，开发者可以尝试使用软件包，并将软件包移植到嵌入式系统来解决这些问题。其中，OpenCV就是一个在图像处理领域和嵌入式视觉中可以被移植到嵌入式系统的软件包。
目前被广泛应用于加速图像处理算法的处理器是GPU(Graphic Process Unit，图形处理器)，这是由于图像处理任务在计算结构上的高度空间并行性与GPU的并行编程模型的特点相吻合，GPU可以通过增加并行处理单元和存储器控制单元而有效地提高处理能力和存储器带宽，可以大大提升图像处理任务的速度。但是GPU的缺点在于功耗过大，如果是处理较小的图像，真正参与运算的仅仅是GPU运算单元中的一小部分，但是未被使用的单元也会耗费能量。这种高能耗的弊端就成为了GPU被应用到嵌入式系统的一大挑战。
除了GPU之外，FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)也是一个构建兼顾高性能和灵活性的处理器的常用方法。与GPU和CPU不同，一个基于FPGA的加速器往往有一个专门的数据流流水线和内存系统，可以通过恰当设计来最大化性能和内存带宽。使用FPGA的问题在于，FPGA不是一个面向计算的架构，它虽然有大量可重构LUT单元、片上接口和内存块来让用户设计不同的应用程序，但是它依旧存在运行频率低与能量损耗高的问题。
另一个加速图像处理算法的选择是使用ASIC(Application SpecificIntegrated Circuit，专用集成电路)，它专用的流水线和互连网络使它具有与GPU、CPU、FPGA处理器相比的最佳性能。但是，在图像处理算法的多样性与深度学习算法的持续高速更迭下，ASIC的不可定制性成为了它被应用到嵌入式视觉的最大阻碍。
发明内容
本发明所要解决的技术问题是提供一种支持OpenCV的可重构图像处理器芯片架构及应用，能够实现不同图像处理算法的高效运行。
本发明解决其技术问题所采用的技术方案是：提供一种支持OpenCV的可重构图像处理器芯片架构，包括配置管理器和可重构图像处理引擎，所述配置管理器与总线双向互连，所述可重构图像处理引擎的输入端通过第一存储器与所述总线相连，输出端通过第二存储器与所述总线相连；所述配置管理器用于配置数据在所述可重构图像处理引擎中的流动路径以及所述可重构图像处理引擎中每一个单元的任务。
所述配置管理器用于在十纳秒级的时间内完成对所述可重构图像处理引擎的配置。
所述可重构图像处理引擎包括M×N个阵列排列的可重构处理单元，相邻的两个可重构处理单元进行互连形成网格结构；所述可重构处理单元根据所述配置管理器配置的任务执行处理。
所述第一存储器和第二存储器均为静态随机存取存储器。
本发明解决其技术问题所采用的技术方案是：一种上述支持OpenCV的可重构图像处理器芯片架构的算法执行方法，包括以下步骤：
(1)所述配置管理器根据所述算法需求给所述可重构图像处理引擎进行布局布线，并配置数据流图和各个可重构处理单元的功能；
(2)所述可重构图像处理引擎接收数据流，并根据所述配置管理器的配置对数据流进行处理；
(3)判断所述配置管理器是否具有后续计算，如果有，则将所述可重构图像处理引擎的处理结果传输给所述配置管理器，并返回步骤(1)；否则直接输出所述所述可重构图像处理引擎的处理结果。
本发明解决其技术问题所采用的技术方案是：一种上述支持OpenCV的可重构图像处理器芯片架构的Harris角检测算法执行方法，包括以下步骤：
所述配置管理器给所述可重构图像处理引擎动态重构第一数据流图，将所述可重构图像处理引擎中第1列至第4列与第9列至第12列的可重构处理单元配置为计算x方向偏导数，将所述可重构图像处理引擎中第5列至第8列与第13列至第16列的可重构处理单元配置为计算y方向偏导数；所述可重构图像处理引擎根据所述配置管理器的配置同时并行计算2个像素的偏导数；
所述配置管理器给所述可重构图像处理引擎重构第二数据流图，将所述可重构图像处理引擎中第1列至第4列的可重构处理单元配置为乘法运算，将所述可重构图像处理引擎中第5列至第8列的可重构处理单元配置为求和运算；
所述配置管理器给所述可重构图像处理引擎重构第三数据流图，将所述可重构图像处理引擎中第1列第1行和第二列第一行的可重构处理单元配置为计算主对角线和副对角线元素之积；将所述可重构图像处理引擎中第2列第2行的可重构处理单元配置为计算行列式的结果，其中所述可重构图像处理引擎中第2列第2行的可重构处理单元的输入为所述所述可重构图像处理引擎中第1列第1行和第二列第一行的可重构处理单元的输出；将所述可重构图像处理引擎中第3列第1行的可重构处理单元配置为计算迹，将所述可重构图像处理引擎中第3列第2行的可重构处理单元配置为计算迹的平方，将所述可重构图像处理引擎中第3列第3行的可重构处理单元配置为计算乘以常数，其中所述第3列第2行的可重构处理单元的输入为所述可重构图像处理引擎中第3列第1行的可重构处理单元的输出，所述可重构图像处理引擎中第3列第3行的可重构处理单元的输入为所述第3列第2行的可重构处理单元的输出；将所述可重构图像处理引擎中第3列第4行的可重构处理单元配置为做差运算，所述可重构图像处理引擎中第3列第4行的可重构处理单元的输入为所述可重构图像处理引擎中第2列第2行的可重构处理单元和所述可重构图像处理引擎中第3列第3行的可重构处理单元的输出。
在所述配置管理器给所述可重构图像处理引擎重构第二数据流图时，将所述可重构图像处理引擎中第9列至第12列的可重构处理单元配置为乘法运算，将所述可重构图像处理引擎中第13列至第16列的可重构处理单元配置为求和运算。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明配置管理器能够根据需执行的功能将数据传向可重构图像处理引擎，同时在十纳秒级的时间内配置引擎数据流图，动态可重构的特性能够自适应各种算法，运行不同算法时都能保持极高性能。与ASIC相比，可重构图像处理引擎具有相当高的自由度与可定制性，可以根据图像处理算法需求快速配置适合的阵列结构，也能在高速更迭的图像处理算法中保持生命力；与GPU相比，可重构图像处理引擎计算单元利用率高，能效高；与FPGA相比，动态可重构和并行计算可以加速数据处理速度，使算法运行具有高性能和低功耗。
附图说明
图1是本发明实施方式的支持OpenCV的可重构图像处理器芯片架构的示意图；
图2是本发明实施方式的支持OpenCV的可重构图像处理器芯片架构的执行流程图；
图3是Harris角检测算法流程图；
图4是针对Harris角检测算法第三步的可重构图像处理引擎配置示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种支持OpenCV的可重构图像处理器芯片架构，如图1所示，包括配置管理器和可重构图像处理引擎，所述配置管理器与总线双向互连，所述可重构图像处理引擎的输入端通过第一存储器与所述总线相连，输出端通过第二存储器与所述总线相连；所述配置管理器用于配置数据在所述可重构图像处理引擎中的流动路径以及所述可重构图像处理引擎中每一个单元的任务。
本实施方式中的配置管理器能够在十纳秒级的时间内完成对所述可重构图像处理引擎的配置，如此使得处理器能够在不同运算方法(如：向量点乘、矩阵乘法)之间进行灵活切换，从而适应不同的运算。本实施方式中的第一存储器和第二存储器均为静态随机存取存储器。
所述可重构图像处理引擎包括M×N个阵列排列的可重构处理单元，相邻的两个可重构处理单元进行互连形成网格结构；所述可重构处理单元根据所述配置管理器配置的任务执行处理。M×N大小的可重构处理单元阵列非常适合矩阵运算，可以并行处理图像像素级别的计算。
本实施方式的支持OpenCV的可重构图像处理器芯片架构可以通过配置管理器将可重构处理单元阵列配置成不同的数据流图，从而实现向量点乘等基本数学运算，再将不同的数据流图以恰当的方式组合，就可以做到OpenCV中不同算法的硬件实现。比如，基础图像处理：高斯模糊、最近邻插值、图像旋转等；高级语义图像处理：SIFT特征提取、HOG特征提取、目标识别等；其他计算机视觉算法：图像金字塔、三维深度估计、聚类算法等。本实施方式的可重构图像处理器芯片架构具有面积小，但功能齐全的特点，能动态配置不同算法的布局布线，因此处理单元利用率高，功耗低。
如图2所示，本实施方式的可重构图像处理器芯片架构在计算图像处理算法时的基本流程如下：
首先，从外围接口或存储器中读入数据流；
接着，配置管理器根据算法给可重构图像处理引擎进行布局布线，配置数据流图以及各个可重构处理单元的功能；
然后，可重构图像处理引擎根据配置管理器配置的功能对数据流进行处理；
最后，如果计算结果需要进行后续操作，那就将处理结果重新交给配置管理器执行后续步骤，如果不需要后续操作则直接输出处理结果。
本实施方式的可重构图像处理器芯片架构能做到OpenCV中绝大多数算法的硬件实现，包括基本的图像滤波、图像变换；涉及图像高级语义的SIFT、HOG特征提取、目标检测；其他计算机视觉的三维深度估计、图像金字塔、聚类算法等。在运行时，可重构图像处理引擎能以十纳秒级的重构速度在不同算法之间切换。比如一个多过程的人脸识别算法，需要OpenCV三个算法的组合：人脸探测、图像对准、目标识别才能实现。使用本实施方式的可重构图像处理器芯片架构可以在这三个算法之间动态重构，总能以高效率执行不同算法。
以下以图像处理中的Harris角检测算法为例，说明动态重构、并行处理、计算单元高利用率等特点，本实施例中可重构图像处理引擎阵列大小是16×16，其算法流程如图3所示，在OpenCV代码中它只有一行cv2.cornerHarris()：
对于一个输入图像，Harris角检测算法首先计算图像中每个像素的偏导数Ix,Iy；接着，对于图像中除边缘外的每个像素(x，y)，以(x，y)为中心选定一个宽度为a个像素的窗口W，其中a≥3；然后，对于W中的所有像素计算二阶矩矩阵M，定义为：
其中，Ix代表W中的某一像素的x轴方向的偏导数，Iy代表W中的某一像素的y轴方向的偏导数，求和符号是对W中的所有像素求和。
最后，得到二阶矩矩阵M后，计算角响应函数R，定义为
R＝det(M)-α*trace(M)2 (2)
其中，det(M)是矩阵M的行列式，trace(M)是矩阵M的迹，α是范围在0.04到0.06之间的常数。
角响应函数的值代表了窗口中心像素点(x，y)是角点的可能性的大小，值越大代表越可能是角点。最后经过给定阈值的筛选，大于阈值的像素点即被判定为角点，否则就不是角点。
本实施方式的并行计算能力和动态可重构能力可以大大加速以上算法的运行过程。
在第一步“计算图像中每个像素的偏导数”中，假设输入为16位整型灰度图，偏导数算子为2*2大小的Roberts算子，配置管理器首先给可重构图像处理引擎动态重构数据流图，处理单元阵列的1至4列与9至12列计算x方向偏导数，5至8列与13至16列计算y方向偏导数，也即同时可并行计算2个像素的偏导数计算。
在这一步计算完成后，下一步需要计算一个窗口W中像素的二阶矩矩阵M。根据公式1，这一步的主要计算是整型数据的乘法和求和。于是，配置管理器将可重构图像处理引擎动态重构成新的计算数据流图，处理单元阵列的1至4列进行乘法运算，5至8列进行求和运算。此时，处理单元阵列9至16列空闲，可以并行地进行一样的操作，比如9至12列进行乘法运算，13至16列进行求和运算。于是，在一个窗口W中计算二阶矩矩阵就可以在本实施方式中并行地进行运算。
最后一步是计算角响应函数R，根据公式2，这一步的主要计算是浮点数据的乘法与减法、整型数据的乘法与加法。于是，配置管理器将可重构图像处理引擎动态重构成新的计算数据流图，如图4所示。在计算二阶矩阵行列式时，仅需要使用两列处理单元，PE1-1和PE2-1分别计算主对角线和副对角线元素之积，随后PE1-1的输出与PE2-1的输出作为PE2-2的输入，在PE2-2这一单元计算出行列式的结果后输出。此时，可重构图像处理引擎的第三列空闲，可以并行地计算公式2的第二项。具体而言，使用PE3-1计算M的迹，在PE3-2计算迹的平方，在PE3-3计算乘以α后的结果。此时，PE2-2的结果和PE3-3的结果作差就可以得到最终的角响应函数R，于是配置管理器将PE2-2的输出传到PE3-4，将PE3-3的结果也传到PE3-4，在PE3-4单元中进行作差的操作，得到最终结果后输出。
在以上计算中，一个OpenCV的角检测算法可以被抽象为三个可重构图像处理引擎数据流图。在本实施方式中，配置管理器可以根据需求动态重构图像处理引擎，在运行时在三个数据流图中动态切换，总能保证算法的高速运行；同时各处理单元利用率高，从而达到以高性能、低功耗运行OpenCV算法的目的。
其他OpenCV算法如法炮制，将算法拆解为不同数据流图就可以在本发明中通过动态重构可重构图像处理引擎达到加速算法运行的目的。由此可见，本发明与ASIC相比，可重构图像处理引擎具有相当高的自由度与可定制性，可以根据图像处理算法需求快速配置适合的阵列结构，也能在高速更迭的图像处理算法中保持生命力；与GPU相比，可重构图像处理引擎计算单元利用率高，能效高；与FPGA相比，动态可重构和并行计算可以加速数据处理速度，使算法运行具有高性能和低功耗。

Claims (4)

1.一种支持OpenCV的可重构图像处理器芯片架构系统，其特征在于，包括配置管理器和可重构图像处理引擎，所述配置管理器与总线双向互连，所述可重构图像处理引擎的输入端通过第一存储器与所述总线相连，输出端通过第二存储器与所述总线相连；所述可重构图像处理引擎包括M×N个阵列排列的可重构处理单元，相邻的两个可重构处理单元进行互连形成网格结构；所述可重构处理单元根据所述配置管理器配置的任务执行处理；所述配置管理器用于配置数据在所述可重构图像处理引擎中的流动路径以及所述可重构图像处理引擎中每一个单元的任务；所述支持OpenCV的可重构图像处理器芯片架构系统在执行Harris角检测算法时，具体包括以下步骤：
所述配置管理器给所述可重构图像处理引擎动态重构第一数据流图，将所述可重构图像处理引擎中第1列至第4列与第9列至第12列的可重构处理单元配置为计算x方向偏导数，将所述可重构图像处理引擎中第5列至第8列与第13列至第16列的可重构处理单元配置为计算y方向偏导数；所述可重构图像处理引擎根据所述配置管理器的配置同时并行计算2个像素的偏导数；
所述配置管理器给所述可重构图像处理引擎重构第二数据流图，将所述可重构图像处理引擎中第1列至第4列的可重构处理单元配置为乘法运算，将所述可重构图像处理引擎中第5列至第8列的可重构处理单元配置为求和运算；
所述配置管理器给所述可重构图像处理引擎重构第三数据流图，将所述可重构图像处理引擎中第1列第1行和第二列第一行的可重构处理单元配置为计算主对角线和副对角线元素之积；将所述可重构图像处理引擎中第2列第2行的可重构处理单元配置为计算行列式的结果，其中所述可重构图像处理引擎中第2列第2行的可重构处理单元的输入为所述所述可重构图像处理引擎中第1列第1行和第二列第一行的可重构处理单元的输出；将所述可重构图像处理引擎中第3列第1行的可重构处理单元配置为计算迹，将所述可重构图像处理引擎中第3列第2行的可重构处理单元配置为计算迹的平方，将所述可重构图像处理引擎中第3列第3行的可重构处理单元配置为计算乘以常数，其中所述第3列第2行的可重构处理单元的输入为所述可重构图像处理引擎中第3列第1行的可重构处理单元的输出，所述可重构图像处理引擎中第3列第3行的可重构处理单元的输入为所述第3列第2行的可重构处理单元的输出；将所述可重构图像处理引擎中第3列第4行的可重构处理单元配置为做差运算，所述可重构图像处理引擎中第3列第4行的可重构处理单元的输入为所述可重构图像处理引擎中第2列第2行的可重构处理单元和所述可重构图像处理引擎中第3列第3行的可重构处理单元的输出。
2.根据权利要求1所述的支持OpenCV的可重构图像处理器芯片架构系统，其特征在于，所述配置管理器用于在十纳秒级的时间内完成对所述可重构图像处理引擎的配置。
3.根据权利要求1所述的支持OpenCV的可重构图像处理器芯片架构系统，其特征在于，所述第一存储器和第二存储器均为静态随机存取存储器。
4.根据权利要求1所述的支持OpenCV的可重构图像处理器芯片架构系统，其特征在于，在所述配置管理器给所述可重构图像处理引擎重构第二数据流图时，将所述可重构图像处理引擎中第9列至第12列的可重构处理单元配置为乘法运算，将所述可重构图像处理引擎中第13列至第16列的可重构处理单元配置为求和运算。
CN202211508934.7A 2022-11-29 2022-11-29 一种支持OpenCV的可重构图像处理器芯片架构及应用 Active CN115861025B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211508934.7A CN115861025B (zh) 2022-11-29 2022-11-29 一种支持OpenCV的可重构图像处理器芯片架构及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211508934.7A CN115861025B (zh) 2022-11-29 2022-11-29 一种支持OpenCV的可重构图像处理器芯片架构及应用

Publications (2)

Publication Number Publication Date
CN115861025A CN115861025A (zh) 2023-03-28
CN115861025B true CN115861025B (zh) 2024-04-26

Family

ID=85667591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211508934.7A Active CN115861025B (zh) 2022-11-29 2022-11-29 一种支持OpenCV的可重构图像处理器芯片架构及应用

Country Status (1)

Country Link
CN (1) CN115861025B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112053A (zh) * 2014-07-29 2014-10-22 中国航天科工集团第三研究院第八三五七研究所 一种面向图像处理的可重构架构平台设计方法
CN111581148A (zh) * 2020-04-16 2020-08-25 清华大学 基于粗粒度可重构架构的处理器
CN113468099A (zh) * 2021-05-31 2021-10-01 深圳致星科技有限公司 可重构计算装置、处理器及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2009004990A (es) * 2006-11-08 2010-02-08 Cryptometrics Inc Sistema y metodo para el procesamiento de imagen paralela.
US10078620B2 (en) * 2011-05-27 2018-09-18 New York University Runtime reconfigurable dataflow processor with multi-port memory access module
US9449257B2 (en) * 2012-12-04 2016-09-20 Institute Of Semiconductors, Chinese Academy Of Sciences Dynamically reconstructable multistage parallel single instruction multiple data array processing system
IN201811023855A (zh) * 2018-06-26 2018-07-13 Hcl Technologies Ltd

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112053A (zh) * 2014-07-29 2014-10-22 中国航天科工集团第三研究院第八三五七研究所 一种面向图像处理的可重构架构平台设计方法
CN111581148A (zh) * 2020-04-16 2020-08-25 清华大学 基于粗粒度可重构架构的处理器
CN113468099A (zh) * 2021-05-31 2021-10-01 深圳致星科技有限公司 可重构计算装置、处理器及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于GPU的实时亚像素Harris角点检测;朱遵尚;刘肖琳;;计算机工程;20100620(12);213-215 *
基于OpenCV的机器视觉图像处理技术实现;王福斌;李迎燕;刘杰;陈至坤;;机械与电子;20100624(06);56-59 *

Also Published As

Publication number Publication date
CN115861025A (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
JP7565998B2 (ja) コンパクトな演算処理要素を用いたプロセッシング
US20230153621A1 (en) Arithmetic unit for deep learning acceleration
Tanomoto et al. A CGRA-based approach for accelerating convolutional neural networks
Uhr Parallel computer vision
US20230026006A1 (en) Convolution computation engine, artificial intelligence chip, and data processing method
CN107085562B (zh) 一种基于高效复用数据流的神经网络处理器及设计方法
CN111583093B (zh) 一种实时性好的orb特征点提取的硬件实现方法
Torres-Huitzil et al. FPGA-based configurable systolic architecture for window-based image processing
CN110738317A (zh) 基于fpga的可变形卷积网络运算方法、装置和系统
Fisher Scan line array processors for image computation
Viet Huynh FPGA-based acceleration for convolutional neural networks on PYNQ-Z2
Li et al. A novel software-defined convolutional neural networks accelerator
CN115861025B (zh) 一种支持OpenCV的可重构图像处理器芯片架构及应用
Cariow et al. Minimal filtering algorithms for convolutional neural networks
US20230195836A1 (en) One-dimensional computational unit for an integrated circuit
CN114595813B (zh) 异构加速处理器及数据计算方法
Kim et al. A configurable heterogeneous multicore architecture with cellular neural network for real-time object recognition
Kisačanin et al. Algorithmic and software techniques for embedded vision on programmable processors
Gupta et al. Algorithms to Speed up Contour Tracing in Real Time Image Processing Systems
Yun et al. Low-Power Lane Detection Unit With Sliding-Based Parallel Segment Detection Accelerator for FPGA
Messom et al. Stream processing of integral images for real-time object detection
Xie et al. A method of quick edge detection based on Zynq
Lookin Digital image processing systems based on functional-oriented processors with a homogeneous structure
Wu et al. Parallel integral image generation algorithm on multi-core system
Nieto et al. Feature detection and matching on an SIMD/MIMD hybrid embedded processor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant