CN115858999B - 一种基于改进模拟退火算法的组合优化问题处理电路 - Google Patents
一种基于改进模拟退火算法的组合优化问题处理电路 Download PDFInfo
- Publication number
- CN115858999B CN115858999B CN202310069646.4A CN202310069646A CN115858999B CN 115858999 B CN115858999 B CN 115858999B CN 202310069646 A CN202310069646 A CN 202310069646A CN 115858999 B CN115858999 B CN 115858999B
- Authority
- CN
- China
- Prior art keywords
- spin
- input
- unit
- random
- updater
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002922 simulated annealing Methods 0.000 title claims abstract description 24
- 238000005457 optimization Methods 0.000 title claims abstract description 18
- 238000012545 processing Methods 0.000 title claims abstract description 18
- 238000000137 annealing Methods 0.000 claims abstract description 22
- 241001442055 Vipera berus Species 0.000 claims description 15
- 230000003993 interaction Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000007306 turnover Effects 0.000 claims description 4
- 238000003491 array Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- -1 isooctyl Chemical group 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- NHTMVDHEPJAVLT-UHFFFAOYSA-N Isooctane Chemical compound CC(C)CC(C)(C)C NHTMVDHEPJAVLT-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- JVSWJIKNEAIKJW-UHFFFAOYSA-N dimethyl-hexane Natural products CCCCCC(C)C JVSWJIKNEAIKJW-UHFFFAOYSA-N 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000010937 topological data analysis Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Complex Calculations (AREA)
Abstract
本发明公开了一种基于改进模拟退火算法的组合优化问题处理电路，涉及伊辛模型技术领域，针对现有技术中的收敛问题提出本方案。包括：总控制器、自旋存储控制器、系数存储器、访存更新器、交错随机序列生成器和多自旋伪并行更新器。本发明采用专门设计的交错随机序列生成器，通过控制FLIP信号中逻辑“1”的比率来调整自旋的随机翻转的比例，以替代温度带来的随机性，实现退火方案，避免了退火方案在芯片内部或外部存储带来的大量资源消耗。从算法及硬件上进行改进，使得处理全连接伊辛模型收敛速度快、精度高。
Description
技术领域
本发明涉及伊辛模型技术领域，尤其涉及一种基于改进模拟退火算法的组合优化问题处理电路。
背景技术
量子退火处理器虽然能够在解决组合优化问题上展现出极高的精度和速度，但由于其超低温的工作环境、极复杂的连接关系消耗了巨大的能量和面积，难以实际应用。而CMOS 退火处理器虽然可以在室温下对伊辛模型进行有效地求解，并且已经实现了几种基于不同拓扑连接的各种退火处理器架构，如稀疏图、国王图等，但组合优化的关键在于其附加的拓扑分析。不同的拓扑形态下，不同部分的约束关系也不同，因此算法也就要调整。尽管可以使用稀疏连接下的多个自旋来表示全连接伊辛模型中的一个自旋，将全连接伊辛模型映射到稀疏拓扑连接退火处理器中，但会极大地降低硬件实现效率。而目前基于全连接伊辛模型的模拟退火处理器，一方面硬件实现相对复杂，另一方面由于自旋的密集连接，采用传统的模拟退火算法和 Metropolis-Hasting或 Gibbs准则进行处理时收敛速度非常低。在全连接的伊辛模型中，翻转一个自旋的状态会影响与其连接的其它自旋的局部能量，因此同时更新多个自旋可能会导致系统能量无法收敛。
总的来说，对于一种能够解决全连接伊辛模型、硬件实现简单、收敛速度快的退火处理器架构，目前仍没有比较好的解决方案。
发明内容
本发明目的在于提供一种基于改进模拟退火算法的组合优化问题处理电路，以解决上述现有技术存在的问题。
本发明中所述一种基于改进模拟退火算法的组合优化问题处理电路，包括：一个总控制器、一个自旋存储控制器、一个系数存储器、一个访存更新器、一个交错随机序列生成器以及一个多自旋伪并行更新器；
所述总控制器用于产生各部分所需的控制信号；
所述自旋存储控制器用于存储和控制自旋状态，包含N个自旋存储控制单元；其中N为所处理伊辛模型自旋总数；
所述系数存储器用于存储自旋之间相互作用的N2个交互系数；由m个×N的n位SRAM子阵列组成；其中m为伪并行更新自旋数量，n为单个系数的位宽；
所述访存更新器用于在一个时钟周期内从所述自旋存储控制器读取待更新自旋的状态、从所述系数存储器的每个SRAM子阵列中读取相关自旋的N个n位连接系数，再根据多自旋伪并行更新器的结果，依据模拟退火自旋更新准则产生UPDATE信号并发送给自旋存储控制器；
所述交错随机序列生成器用于产生0到K-1的K个非重复随机数，非重复随机数用于对输入种子进行乱序排列以产生输出交错随机序列，用于确定退火操作中随机翻转的自旋比例，其中K为输入有效自旋的数量，K的最大值为N；所述多自旋伪并行更新器用于在一个时钟周期内更新m个自旋。
所述改进模拟退火算法的退火操作在第一次翻转时是随机选择一定数量自旋进行翻转。
所述自旋存储控制单元，用于根据FLIP信号控制本单元自旋的状态随机翻转和根据UPDATE信号分别控制本单元自旋的状态更新；所述FLIP信号来自所述交错随机序列生成器，所述UPDATE信号来自所述访存更新器。
所述交错随机序列生成器使用Turbo码改进的交错编码规则：
；
其中，
i为输入，输入
i的对应输出为；、为超参数；、、为随机数，且和可以被10整除, K为输入有效自旋的数量，K的最大值为N。
所述交错随机序列生成器包括线性反馈移位寄存单元、移位量存储单元、输入种子序列移位单元、Turbo码生成单元、输入输出单元；
所述线性反馈移位寄存单元用于产生Turbo码生成单元所需要的随机数
、 和；
所述移位量存储单元采用一个SRAM阵列存储K个k位的移位值，供输入种子序列移位单元使用，其中，k位移位值的最高位表示移位方向；
所述输入种子序列移位单元通过识别k位的移位值移动输入种子，以调整输入序列中逻辑“1”的比率；
所述Turbo码生成单元基于Turbo码改进的交错编码规则，使输出序列FLIP信号中逻辑“1”的比率等于输入序列中逻辑“1”的比率；
所述输入输出单元用于屏蔽无效的输出序列，输出序列中大于K而小于等于N的部分为无效输出序列。
所述多自旋伪并行更新器具有m线程架构；
每个线程架构中都包含N个等效乘法器、一个加法器树，用于计算自旋与其系数的乘积以及累加结果；所述等效乘法器包含n个二输入端异或门、一个加法器，分别计算自旋状态与其系数中每一位的异或运算结果并求和，等效得到自旋与其系数的乘积。
所述m线程架构之间，具有额外的等效乘法器、加法器和多路选择器；用于计算线程间补偿量，其输入分别为之前线程更新自旋的反状态、对应系数的2倍，由前线程的更新结果控制多路选择器是否将之前线程补偿量加入本线程的哈密顿量中。
本发明中所述一种基于改进模拟退火算法的组合优化问题处理电路，其优点在于，硬件实现简单、硬件资源消耗少：采用专门设计的交错随机序列生成器，通过控制FLIP信号中逻辑“1”的比率来调整自旋的随机翻转的比例，以替代温度带来的随机性，实现退火方案，避免了退火方案在芯片内部或外部存储带来的大量资源消耗；等效加法器利用自旋与其系数的乘积的特点，采用异或门和加法器替代高成本的乘法器，降低了硬件成本；
处理全连接伊辛模型收敛速度快、精度高：算法上，改进模拟退火算法能够结合退火操作与伊辛迭代，使全连接伊辛模型快速收敛、跳出局部最优解后寻找更优解；硬件上，一方面交错随机序列生成器替代退火方案能够减少数据传输带来的延迟，另一方面，多自旋伪并行更新器能够实现多自旋并发更新，进一步提高收敛速度。
附图说明
图1为本发明中实施例一的整体架构示意图。
图2为本发明中实施例一的交错随机序列生成器结构示意图。
图3为本发明中实施例一的多自旋伪并行更新器结构示意图。
图4为本发明中实施例二的整体架构示意图。
图5为本发明中实施例二的多自旋伪并行更新器结构示意图。
实施方式
实施例一，如图1至图3所示，本发明中所述一种基于改进模拟退火算法的组合优化问题处理电路包括一个总控制器、一个自旋存储控制器、一个系数存储器、一个访存更新器、一个交错随机序列生成器、一个多自旋伪并行更新器。
所述改进模拟退火算法主要包含退火操作和伊辛迭代。所述退火操作中，首先随机选择一定数量自旋进行翻转，以替代温度带来的随机性，接着进行一次伊辛迭代，然后降低温度，即减少随机翻转自旋的数量，为下次退火操作做准备。所述伊辛迭代是指在当前温度下，依据模拟退火自旋更新准则，遍历更新所有的自旋状态。
所述总控制器，基于有限状态机进行设计，用于产生各部分所需的控制信号。
所述自旋存储控制器用于存储和控制自旋状态，包含N个自旋存储控制单元，其中，N为所处理伊辛模型自旋总数。所述自旋存储控制单元包含一个寄存器、一个反相器、两个多路选择器，由来自交错随机序列生成器的FLIP信号和访存更新器的UPDATE信号分别控制该自旋的状态随机翻转和状态更新。
所述系数存储器采用二进制补码格式存储自旋之间相互作用的N2个连接系数，由m个×N的n位SRAM子阵列组成其中，m为伪并行更新自旋数量，n为单个系数的位宽。
所述访存更新器包括访存单元和自旋更新逻辑单元。所述访存单元可以在一个时钟周期内从自旋存储控制器读取所更新自旋的状态、从系数存储器的每个SRAM子阵列中读取相关自旋的N个n位连接系数。所述自旋更新逻辑单元可以根据多自旋伪并行更新器的结果，依据模拟退火自旋更新准则产生UPDATE信号并发送给自旋存储控制器。
所述交错随机序列生成器用于产生范围从0到K-1的K个非重复随机数，以确定在退火操作中随机翻转的自旋比例，采用基于Turbo码的改进交错编码规则进行设计，由线性反馈移位寄存单元、输入种子序列移位单元、移位量存储单元、Turbo码生成单元以及输入输出单元组成。所述Turbo码改进交错编码规则即，可以产生0到K-1的非重复交错随机数。其中，
i为输入，
， 为对应输入为
i的输出；、为超参数；
、
、 为随机数且前两者可以被10整除, K为输入有效自旋的数量，K的最大值为N
。所述线性反馈移位寄存单元用于产生Turbo码生成单元所需要的随机数
、 和。所述移位量存储单元采用一个SRAM阵列存储K个k位的移位值，供输入种子序列移位单元使用，其中，k位移位值的最高位表示移位方向，其余位表示真正的移位值。所述输入种子序列移位单元通过识别来自移位量存储单元的k位的移位值，进而移动输入种子，从而相应地减少或增加输入序列中逻辑“1”的比率。所述Turbo码生成单元基于Turbo码的改进交错编码规则，能够使输出序列FLIP信号中逻辑“1”的比率即对应退火操作中随机翻转的自旋比例，等于输入序列中逻辑“1”的比率。所述输入输出单元中，采用多个输出选择器来屏蔽无效的输出序列，以在较小规模自旋的计算过程中进一步优化能效和计算次数。
所述多自旋伪并行更新器基于先行进位加法器思想，具有m线程架构，几乎可以同时计算出m个自旋的哈密顿量，因此能够在一个时钟周期内更新m个自旋。所述每个线程架构中都包含N个等效乘法器、一个加法器树，用于计算自旋与其系数的乘积以及累加结果。所述等效乘法器包含n个二输入端异或门、一个加法器，分别计算自旋状态与其系数中每一位的异或运算结果并求和，等效得到自旋与其系数的乘积。所述m线程架构之间，具有额外的等效乘法器、加法器和多路选择器，其中等效乘法器计算线程补偿量，其输入分别为之前线程更新自旋的反状态、对应系数的2倍，由前线程的更新结果控制多路选择器是否将之前线程补偿量加入本线程的哈密顿量中。
在本实施例中，所处理伊辛模型自旋总数N取值1024、单个系数的位宽n取值4、超参数取值17、超参数取值80、移位值数量K取值 1024及其位宽k取值8。伪并行更新自旋数量为8。
图中Hi表示第i个自旋的哈密顿量，σj表示第j个自旋，Jij表示第i个自旋与第j个自旋间的连接系数。
实施例二，如图4和图5所示，与实施例一主要区别在于伪并行更新自旋数量为4。本发明所述组合优化问题处理电路可以根据不同的技术场景，适应性调整各数量取值，使用灵活。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。
Claims (7)
1.一种基于改进模拟退火算法的组合优化问题处理电路，其特征在于，包括：一个总控制器、一个自旋存储控制器、一个系数存储器、一个访存更新器、一个交错随机序列生成器以及一个多自旋伪并行更新器；
所述总控制器用于产生各部分所需的控制信号；
所述自旋存储控制器用于存储和控制自旋状态，包含N个自旋存储控制单元；其中N为所处理伊辛模型自旋总数；
所述系数存储器用于存储自旋之间相互作用的N2个交互系数；由m个×N的n位SRAM子阵列组成；其中m为伪并行更新自旋数量，n为单个连接系数的位宽；
所述访存更新器用于在一个时钟周期内从所述自旋存储控制器读取待更新自旋的状态、从所述系数存储器的每个SRAM子阵列中读取相关自旋的N个n位交互系数，再根据多自旋伪并行更新器的结果，依据模拟退火自旋更新准则产生UPDATE信号并发送给自旋存储控制器；
所述交错随机序列生成器用于产生0到K-1的K个非重复随机数，非重复随机数用于对输入种子进行乱序排列以产生输出交错随机序列，用于确定退火操作中随机翻转的自旋比例，其中K为输入有效自旋的数量，K的最大值为N；
所述多自旋伪并行更新器用于在一个时钟周期内更新m个自旋。
2.根据权利要求1所述一种基于改进模拟退火算法的组合优化问题处理电路，其特征在于，所述改进模拟退火算法的退火操作在第一次翻转时是随机选择一定数量自旋进行翻转。
3.根据权利要求1所述一种基于改进模拟退火算法的组合优化问题处理电路，其特征在于，所述自旋存储控制单元，用于根据FLIP信号控制本单元自旋的状态随机翻转和根据UPDATE信号分别控制本单元自旋的状态更新；所述FLIP信号来自所述交错随机序列生成器，所述UPDATE信号来自所述访存更新器。
4.根据权利要求1所述一种基于改进模拟退火算法的组合优化问题处理电路，其特征在于，所述交错随机序列生成器使用Turbo码改进的交错编码规则：
；
其中，i为输入，输入i的对应输出为；、为超参数；、、为随机数，且和可以被10整除, K为输入有效自旋的数量，K的最大值为N。
5.根据权利要求4所述一种基于改进模拟退火算法的组合优化问题处理电路，其特征在于，所述交错随机序列生成器包括线性反馈移位寄存单元、移位量存储单元、输入种子序列移位单元、Turbo码生成单元、输入输出单元；
所述线性反馈移位寄存单元用于产生Turbo码生成单元所需要的随机数 、 和；
所述移位量存储单元采用一个SRAM阵列存储K个k位的移位值，供输入种子序列移位单元使用，其中，k位移位值的最高位表示移位方向，输入种子为一个N位序列；
所述输入种子序列移位单元通过识别k位的移位值，向左移动输入种子丢弃最高位及增加最低位，或向右移动输入种子增加最高位及丢弃最低位，以调整输入序列中逻辑“1”的比率；
所述Turbo码生成单元基于Turbo码改进的交错编码规则，使输出序列FLIP信号中逻辑“1”的比率等于输入序列中逻辑“1”的比率；
所述输入输出单元用于屏蔽无效的输出序列，输出序列中大于K而小于等于N的部分为无效输出序列。
6.根据权利要求1所述一种基于改进模拟退火算法的组合优化问题处理电路，其特征在于，所述多自旋伪并行更新器具有m线程架构；
每个线程架构中都包含N个等效乘法器、一个加法器树，用于计算自旋与其系数的乘积以及累加结果；所述等效乘法器包含n个二输入端异或门、一个加法器，分别计算自旋状态与其系数中每一位的异或运算结果并求和，等效得到自旋与其系数的乘积。
7.根据权利要求6所述一种基于改进模拟退火算法的组合优化问题处理电路，其特征在于，所述m线程架构之间，具有额外的等效乘法器、加法器和多路选择器；用于计算线程间补偿量，其输入分别为之前线程更新自旋的反状态、对应系数的2倍，由前线程的更新结果控制多路选择器是否将之前线程补偿量加入本线程的哈密顿量中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310069646.4A CN115858999B (zh) | 2023-02-07 | 2023-02-07 | 一种基于改进模拟退火算法的组合优化问题处理电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310069646.4A CN115858999B (zh) | 2023-02-07 | 2023-02-07 | 一种基于改进模拟退火算法的组合优化问题处理电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115858999A CN115858999A (zh) | 2023-03-28 |
| CN115858999B true CN115858999B (zh) | 2023-04-25 |
Family
ID=85657679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310069646.4A Active CN115858999B (zh) | 2023-02-07 | 2023-02-07 | 一种基于改进模拟退火算法的组合优化问题处理电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115858999B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019185602A (ja) * | 2018-04-16 | 2019-10-24 | 富士通株式会社 | 最適化装置及び最適化装置の制御方法 |
| CN111077768A (zh) * | 2018-10-19 | 2020-04-28 | 富士通株式会社 | 优化装置及优化装置的控制方法 |
| CN113554209A (zh) * | 2020-04-24 | 2021-10-26 | 富士通株式会社 | 优化设备、优化方法和优化程序 |
| CN114065121A (zh) * | 2020-07-29 | 2022-02-18 | 华为技术有限公司 | 一种求解伊辛模型的计算方法及设备 |
| CN114489232A (zh) * | 2022-02-07 | 2022-05-13 | 上海图灵智算量子科技有限公司 | 基于自反馈迭代相干伊辛机的图网络方法 |
| CN114626536A (zh) * | 2022-02-21 | 2022-06-14 | 华南理工大学 | 一种处理组合优化问题的电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7181454B2 (ja) * | 2018-11-12 | 2022-12-01 | 富士通株式会社 | 最適化装置、最適化装置の制御方法および最適化装置の制御プログラム |
| JP7108185B2 (ja) * | 2018-11-22 | 2022-07-28 | 富士通株式会社 | 最適化装置および最適化装置の制御方法 |
| US20220292235A1 (en) * | 2019-09-03 | 2022-09-15 | Nec Corporation | Arithmetic apparatus, arithmetic method, and non-transitory computer readable medium storing program |
-
2023
- 2023-02-07 CN CN202310069646.4A patent/CN115858999B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019185602A (ja) * | 2018-04-16 | 2019-10-24 | 富士通株式会社 | 最適化装置及び最適化装置の制御方法 |
| CN111077768A (zh) * | 2018-10-19 | 2020-04-28 | 富士通株式会社 | 优化装置及优化装置的控制方法 |
| CN113554209A (zh) * | 2020-04-24 | 2021-10-26 | 富士通株式会社 | 优化设备、优化方法和优化程序 |
| CN114065121A (zh) * | 2020-07-29 | 2022-02-18 | 华为技术有限公司 | 一种求解伊辛模型的计算方法及设备 |
| CN114489232A (zh) * | 2022-02-07 | 2022-05-13 | 上海图灵智算量子科技有限公司 | 基于自反馈迭代相干伊辛机的图网络方法 |
| CN114626536A (zh) * | 2022-02-21 | 2022-06-14 | 华南理工大学 | 一种处理组合优化问题的电路 |
Non-Patent Citations (3)
| Title |
|---|
| Takashi Takemoto et.al.A 144Kb Annealing System Composed of 9×16Kb Annealing Processor Chips with Scalable Chip-to-Chip Connections for Large-Scale Combinatorial Optimization Problems.《ISSCC 2021》.2021,64-66. * |
| Yukang Huang et.al.A Fully-Connected and Area-Efficient Ising Model Annealing Accelerator for Combinatorial Optimization Problems.《2022 IEEE International Conference on Integrated Circuits, Technologies and Applications》.2022,7-8. * |
| 王宝楠 等.量子退火理论及其应用综述.《中国科学: 物理学 力学 天文学》.2021,第51卷(第8期),080301-1-080301-13. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115858999A (zh) | 2023-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Asgari et al. | Fafnir: Accelerating sparse gathering by using efficient near-memory intelligent reduction | |
| CN107229967A (zh) | 一种基于fpga实现稀疏化gru神经网络的硬件加速器及方法 | |
| Zidan et al. | Field-programmable crossbar array (FPCA) for reconfigurable computing | |
| WO2020156508A1 (zh) | 基于具有运算阵列的芯片的运算方法、装置及芯片 | |
| CN110163355A (zh) | 一种计算装置及方法 | |
| Alam et al. | Exact stochastic computing multiplication in memristive memory | |
| CN114937470B (zh) | 基于多比特sram单元的定点全精度存内计算电路 | |
| Zhang et al. | Implementation and optimization of the accelerator based on FPGA hardware for LSTM network | |
| Alam et al. | Exact in-memory multiplication based on deterministic stochastic computing | |
| Alam et al. | Stochastic computing in beyond von-neumann era: Processing bit-streams in memristive memory | |
| Guan et al. | Recursive binary neural network training model for efficient usage of on-chip memory | |
| CN115858999B (zh) | 一种基于改进模拟退火算法的组合优化问题处理电路 | |
| Cai et al. | Convolution without multiplication: A general speed up strategy for CNNs | |
| CN115907005B (zh) | 一种基于片上网络的大规模全连接伊辛模型退火处理电路 | |
| CN115879530B (zh) | 一种面向rram存内计算系统阵列结构优化的方法 | |
| He et al. | An agile precision-tunable cnn accelerator based on reram | |
| Yang et al. | GQNA: Generic quantized DNN accelerator with weight-repetition-aware activation aggregating | |
| Niknia et al. | Nanoscale Accelerators for Artificial Neural Networks | |
| Xie et al. | Real: Logic and arithmetic operations embedded in rram for general-purpose computing | |
| Li et al. | Optimization strategies for digital compute-in-memory from comparative analysis with systolic array | |
| CN116543808A (zh) | 一种基于sram单元的全数字域存内近似计算电路 | |
| Jao et al. | Technology-assisted computing-in-memory design for matrix multiplication workloads | |
| CN112508174A (zh) | 面向权重二值型神经网络的预计算逐列卷积计算单元 | |
| Yang et al. | Improving the robustness and efficiency of PIM-based architecture by SW/HW co-design | |
| He et al. | LSAC: A Low-Power Adder Tree for Digital Computing-in-Memory by Sparsity and Approximate Circuits Co-Design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |