CN115842521A - 一种差分谐波混频器电路、芯片及接收机 - Google Patents
一种差分谐波混频器电路、芯片及接收机 Download PDFInfo
- Publication number
- CN115842521A CN115842521A CN202211351622.XA CN202211351622A CN115842521A CN 115842521 A CN115842521 A CN 115842521A CN 202211351622 A CN202211351622 A CN 202211351622A CN 115842521 A CN115842521 A CN 115842521A
- Authority
- CN
- China
- Prior art keywords
- coupled
- differential
- transmission line
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 55
- 230000010355 oscillation Effects 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 6
- 230000001629 suppression Effects 0.000 abstract description 17
- 238000004088 simulation Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005284 excitation Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
本发明实施例提供了一种差分谐波混频器电路、芯片及接收机，该差分谐波混频器电路中，射频信号单端输入至缝隙巴伦后，经缝隙巴伦转换为接近理想的差分信号，当差分信号加载到LO端口后会相互抵消，实现射频信号及其谐波到LO端口的高抑制度；而本振信号LO经MOS差分对管的栅极共模馈入后，本振信号LO及其谐波加载至缝隙巴伦的差分信号的输出端口，由于缝隙巴伦对共模信号具有高抑制度，会阻碍共模信号的传输，即可实现本振信号LO及其谐波到RF端口的高抑制度；而且，由于中频信号由MOS差分对管的漏极差分输出，可消除共模信号对中频信号的干扰，提高共模抑制度。
Description
技术领域
本发明涉及微电子技术领域，特别涉及一种差分谐波混频器电路、芯片及接收机。
背景技术
混频器是无线收发机射频前端中实现频率变换的重要器件，接收机的射频前端将天线接收的射频信号转换为基带信号，发射机的射频前端将基带信号转变为射频信号。因此，射频前端中混频器技术指标的优劣将很大程度地影响整个毫米波系统的整体性能。
谐波混频器由于只需使用本振频率为射频频率的一半乃至更低频率的本振源，即可实现混频器的变频功能，因而谐波混频器对本振频率的要求不高，具有本振源成本低和设计较为简单的优势；但由于谐波混频器是基于本振信号的高次谐波分量进行混频，转换损耗较大且无法很好地抑制基波及谐波分量。
目前，在谐波混频器电路中常采用巴伦或变压器结构将单端本振信号LO转换为差分信号驱动平衡结构的混频器核心电路，以抑制LO偶次谐波信号，或者将中频差分输出转换为单端输出，以抑制二次谐波的泄漏，但巴伦和变压器电路会引入平衡度的限制，限制了中频输出端口和射频端口对本振信号的抑制效果，中频信号单端输出也会不可避免地引入或难以消除共模信号的干扰；而且，在谐波混频器电路中还常采用巴伦或移相结构进行隔离，以抑制射频信号对本振的干扰，但限于巴伦和移相结构的工作原理，针对射频信号的抑制被限制在满足某些特定条件的射频信号。
因此，有必要提出一种对谐波混频器的本振信号及其谐波分量有较好抑制效果，且能够较好地降低射频信号对本振的干扰的解决方案。
发明内容
本申请的第一个方面，提供一种差分谐波混频器电路，不仅能够对本振信号及其谐波分量有较好抑制效果，还能够较好地降低射频信号对本振的干扰。
在本申请的第一方面中，提供的一种差分谐波混频器电路，其包括：
第一MOS管，第二MOS管；
第一谐振电路，第二谐振电路；
第一匹配电路，第二匹配电路；
以及，缝隙巴伦；
其中，所述第一MOS管的栅极与所述第二MOS管的栅极共同耦接于直流偏压输入端，且由本振信号输入端输入的本振信号耦合至所述第一MOS管的栅极与所述第二MOS管的栅极；
所述缝隙巴伦的第一输出端分别耦接于所述第一谐振电路的一端与所述第一匹配电路的一端，所述缝隙巴伦的第二输出端分别耦接于所述第二谐振电路的一端与所述第二匹配电路的一端，且由射频输入端输入的射频信号耦合至所述缝隙巴伦的输入端；
所述第一谐振电路的另一端耦接于所述第一MOS管的漏极，所述第二谐振电路的另一端耦接于所述第二MOS管的漏极；所述第一匹配电路的另一端耦接至第一差分信号输出端，所述第二匹配电路的另一端耦接至第二差分信号输出端。
在一些可能的实施例中，构成所述缝隙巴伦的槽线的顶部和底部分别安装两个终端接地的1/4波长槽线。
在一些可能的实施例中，所述第一谐振电路和所述第二谐振电路被配置为具有相同的谐振电路结构；所述第一匹配电路和所述第二匹配电路被配置为具有相同的匹配电路结构。
在一些可能的实施例中，所述谐振电路结构为LC并联谐振电路。
在一些可能的实施例中，所述匹配电路结构包括：一条传输线、一个电容和一个电阻；其中，所述传输线的一端耦接于所述第一差分信号输出端或第二差分信号输出端，并分别通过所述电容以及所述电阻耦接于地，所述传输线的另一端耦接于所述缝隙巴伦的第一输出端或第二输出端。
在一些可能的实施例中，所述传输线被配置为通过一电容耦接于所述第一差分信号输出端或所述第二差分信号输出端。
在一些可能的实施例中，还包括：第一传输线、第二传输线、第三传输线以及第四传输线；
其中，所述第一传输线的一端耦接于所述第一MOS管的栅极，所述第二传输线的一端耦接于所述第二MOS管的栅极，所述第一传输线和所述第二传输线的另一端共同耦接于所述第三传输线的一端；所述直流偏压输入端通过所述第四传输线耦接于所述第三传输线的另一端，所述本振信号输入端通过一电容耦接于所述第三传输线的另一端。
本申请的第二方面，提供一种芯片，其包括：
衬底；以及，形成于所述衬底上的本申请的第一方面所提供的差分谐波混频器电路。
本申请的第三方面，提供一种接收机，其包括本申请的第一方面所提供的差分谐波混频器电路或本申请的第二方面所提供的芯片。
如此，本申请提供的差分谐波混频器电路中，射频信号单端输入至缝隙巴伦后，经缝隙巴伦转换为接近理想的差分信号，当差分信号加载到LO端口后会相互抵消，实现射频信号及其谐波到LO端口的高抑制度；而本振信号LO经MOS差分对管的栅极共模馈入后，本振信号LO及其谐波加载至缝隙巴伦的差分信号的输出端口，由于缝隙巴伦对共模信号具有高抑制度，会阻碍共模信号的传输，即可实现本振信号LO及其谐波到RF端口的高抑制度；而且，由于中频信号由MOS差分对管的漏极差分输出，可消除共模信号对中频信号的干扰，提高共模抑制度。
附图说明：
图1为本申请实施例中提供的一种差分谐波混频器电路的示意图；
图2为本申请实施例中提供的一种差分谐波混频器电路的示意图；
图3为在缝隙巴伦中单端信号转为差分信号时的电场分布图；
图4为在缝隙巴伦中共模信号从差分端输入时的电场分布图；
图5为本申请实施例中缝隙巴伦的简化模型示意图；
图6为本申请实施例中采用的缝隙巴伦结构在231GHz附近的幅度和相位不平衡度仿真结果图；
图7为图2所示的差分谐波混频器电路变频损耗仿真结果图；
图8为图2所示的差分谐波混频器电路LO和RF端口反射系数仿真结果图；
图9为图2所示的差分谐波混频器电路端口抑制度仿真结果图；
图10为图2所示的差分谐波混频器电路中频输出端口平衡度仿真结果图；
图11为本申请实施例中提供的一种芯片的结构示意图；
图12为本申请实施例中提供的接收机的结构示意图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本发明内容所实现的技术均属于本发明的范围。
在本申请的一个实施例中，提供如图1所示的差分谐波混频器电路，其包括：
第一MOS管M1，第二MOS管M2；
第一谐振电路200a，第二谐振电路200b；
第一匹配电路300a，第二匹配电路300b；
以及，缝隙巴伦100；
其中，所述第一MOS管M1的栅极与所述第二MOS管M2的栅极共同耦接于直流偏压输入端Vgg，且由本振信号输入端LO in输入的本振信号被配置为耦合至所述第一MOS管M1的栅极与所述第二MOS管M2的栅极；
所述缝隙巴伦100的第一输出端分别耦接于所述第一谐振电路200a的一端与所述第一匹配电路300a的一端，所述缝隙巴伦100的第二输出端分别耦接于所述第二谐振电路200b的一端与所述第二匹配电路300b的一端，且由射频输入端RF in输入的射频信号耦合至所述缝隙巴伦100的输入端；
所述第一谐振电路200a的另一端耦接于所述第一MOS管M1的漏极，所述第二谐振电路200b的另一端耦接于所述第二MOS管M2的漏极；所述第一匹配电路300a的另一端耦接至第一差分信号输出端IF+，所述第二匹配电路300b的另一端耦接至第二差分信号输出端IF-。
在本实施例中，由于对于MOS管来说，当漏源电压较低时，其沟道可以近似为一个线性电阻，当超过某一极限值时则会表现出非线性，该极限值依赖于栅极电压的大小；因而，在标准小信号电压下，这个近似的沟道电阻可表现出良好的线性。那么，在图1中所示的差分谐波混频器电路中，本振信号LO激励和直流偏压Vgg偏置共同耦合至MOS差分对管M1、M2的栅极，在共模LO小信号的调制下，其沟道电阻线性变化；射频信号RF经过缝隙巴伦转换为两路差分信号由漏端分别加载到MOS差分对管M1、M2上，实现本振信号与射频信号的相乘，并分别在漏端通过第一匹配电路和第二匹配电路进行高次谐波的滤波，得到差分的中频信号IF+、IF-。而且，在漏端分别接入第一谐振电路和第二谐振电路能够实现对本振信号LO的抑制。
在本申请的一个实施例中，提供如图2所示的差分谐波混频器电路，所述第一谐振电路200a和所述第二谐振电路200b被配置为具有相同的谐振电路结构；所述第一匹配电路300a和所述第二匹配电路300b被配置为具有相同的匹配电路结构。
在本实施例中，所述谐振电路结构为LC并联谐振电路。而且，为了将混频器输出信号匹配至中频输出端口，在第一匹配电路300a中，其包括：一条传输线301a、一个电容和一个电阻；而且，该传输线301a的一端耦接于第一差分信号输出端IF+，并分别通过电容以及电阻耦接于地，该传输线301a的另一端耦接于所述缝隙巴伦100的第一输出端RF+。同理地，在第二匹配电路300b中，其包括：一条传输线301b、一个电容和一个电阻；而且，该传输线301b的一端耦接于第二差分信号输出端IF-，并分别通过电容以及电阻耦接于地，该传输线301b的另一端耦接于所述缝隙巴伦100的第二输出端RF-。
进一步地，由于第一匹配电路300a和第二匹配电路300b的一端分别耦合第一差分信号输出端IF+与第二差分信号输出端IF-；那么，在第一匹配电路300a中，传输线301a被配置为通过一电容耦接于所述第一差分信号输出端IF+，同理地，在第二匹配电路300b，传输线301b被配置为通过一电容耦接于所述第二差分信号输出端IF-。
在本实施例中，还包括：第一传输线401、第二传输线402、第三传输线403以及第四传输线404；其中，所述第一传输线401的一端耦接于所述第一MOS管M1的栅极，所述第二传输线402的一端耦接于所述第二MOS管M2的栅极，所述第一传输线401和所述第二传输线402的另一端共同耦接于所述第三传输线403的一端；所述直流偏压输入端Vgg通过所述第四传输线404耦接于所述第三传输线403的另一端，所述本振信号输入端LO in通过一电容耦接于所述第三传输线403的另一端。
在本实施例中，由于缝隙巴伦在输入线上的激励下，在间隙结构边缘流动的电流在输出线下形成返回电流，即在输出端口上产生差分信号。同时，由于巴伦输出端口的完全对称，只有完全差分的准TEM波才可以输出，该机制使得这种巴伦结构在宽带宽中表现出可忽略的相位和振幅的不平衡。再如图3和4所示，根据缝隙巴伦中单端信号转为差分信号时的电场分布情况以及共模信号从差分端输入时的电场分布情况，那么，在本实施例提供的差分谐波混频器电路工作时，射频信号单端输入至缝隙巴伦后，经缝隙巴伦转换为接近理想的差分信号，当差分信号加载到LO端口后会相互抵消，实现射频信号及其谐波到LO端口的高抑制度；而本振信号LO经MOS差分对管的栅极共模馈入后，本振信号LO及其谐波加载至缝隙巴伦的差分信号的输出端口，由于缝隙巴伦对共模信号具有高抑制度，会阻碍共模信号的传输，即可实现本振信号LO及其谐波到RF端口的高抑制度；而且，由于中频信号由MOS差分对管的漏极差分输出，可消除共模信号对中频信号的干扰，提高共模抑制度。
本实施例中，结合图3和图4所示，工字型的槽线结构构成缝隙巴伦，再如图5所示，在缝隙巴伦中其槽线的顶部和底部分别安装两个终端接地的1/4波长槽线，依靠阻抗转换实现高阻，并进行折叠以减小尺寸。
为进一步验证本实施例提供的差分谐波混频器电路的技术指标，不仅对该差分谐波混频器电路采用的缝隙巴伦结构进行仿真测试，得到如图6所示，该缝隙巴伦结构在231GHz附近的幅度和相位不平衡度仿真结果；还进一步地，对该差分谐波混频器电路分别进行相应的仿真测试，并得到变频损耗仿真结果、LO和RF端口反射系数仿真结果、端口抑制度仿真结果以及中频输出端口平衡度仿真结果。
其中，根据图7所示的变频损耗仿真结果，可知该谐波混频器在106GHz至126GHz工作时其变频损耗均小于21dB，在中心频点附近其变频损耗约为18.5dB；根据图8所示的LO和RF端口反射系数仿真结果，可知在工作频带范围内其反射系数均在-10dB以下；根据图9所示的端口抑制度仿真结果，可知在工作频带范围内，本振LO端口到中频IF端口的隔离度均大于60dB,本振LO端口到射频RF端口的隔离度均大于50dB，射频RF端口到本振LO端口的隔离度均大于52dB；根据图10所示的中频输出端口平衡度仿真结果，可知其在工作频带范围内，其幅度不平衡度在0.12dB以内，即两端口的输出幅度相差0.12dB以内，是几乎可以忽略的不平衡，其相位不平衡度在-179.3到-177度范围内，即两端口为近乎理想的差分信号。
本申请的一个实施例中，提供如图11所示的一种芯片，其包括：
衬底；以及，形成于所述硅衬底上的电路层，该电路层制作为本申请实施例中提供的差分谐波混频器电路，其中，该差分谐波混频器电路采用CMOS工艺制作。
本申请的一个实施例中，还提供如图12所示的一种接收机，包括本申请实施例中提供的差分谐波混频器电路或芯片。
在本实施例中，差分谐波混频器电路或差分谐波混频器芯片的作用为：将输入的单端射频信号RF进行频谱线性搬移，即射频信号RF与本振信号LO相乘，输出为两路差分的中频信号IF+和IF-；如此，在接收机中，该混频器可以保证接收机获得较高的灵敏度、足够的放大量和适当的通频带。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种差分谐波混频器电路，其特征在于，包括：
第一MOS管，第二MOS管；
第一谐振电路，第二谐振电路；
第一匹配电路，第二匹配电路；
以及，缝隙巴伦；
其中，所述第一MOS管的栅极与所述第二MOS管的栅极共同耦接于直流偏压输入端，且由本振信号输入端输入的本振信号耦合至所述第一MOS管的栅极与所述第二MOS管的栅极；
所述缝隙巴伦的第一输出端分别耦接于所述第一谐振电路的一端与所述第一匹配电路的一端，所述缝隙巴伦的第二输出端分别耦接于所述第二谐振电路的一端与所述第二匹配电路的一端，且由射频输入端输入的射频信号耦合至所述缝隙巴伦的输入端；
所述第一谐振电路的另一端耦接于所述第一MOS管的漏极，所述第二谐振电路的另一端耦接于所述第二MOS管的漏极；所述第一匹配电路的另一端耦接至第一差分信号输出端，所述第二匹配电路的另一端耦接至第二差分信号输出端。
2.如权利要求1所述的差分谐波混频器电路，其特征在于，构成所述缝隙巴伦的槽线的顶部和底部分别安装两个终端接地的1/4波长槽线。
3.如权利要求1所述的差分谐波混频器电路，其特征在于，所述第一谐振电路和所述第二谐振电路被配置为具有相同的谐振电路结构；所述第一匹配电路和所述第二匹配电路被配置为具有相同的匹配电路结构。
4.如权利要求3所述的差分谐波混频器电路，其特征在于，所述谐振电路结构为LC并联谐振电路。
5.如权利要求1所述的差分谐波混频器电路，其特征在于，所述匹配电路结构包括：一条传输线、一个电容和一个电阻；其中，所述传输线的一端耦接于所述第一差分信号输出端或第二差分信号输出端，并分别通过所述电容以及所述电阻耦接于地，所述传输线的另一端耦接于所述缝隙巴伦的第一输出端或第二输出端。
6.如权利要求5所述的差分谐波混频器电路，其特征在于，所述传输线被配置为通过一电容耦接于所述第一差分信号输出端或所述第二差分信号输出端。
7.如权利要求1所述的差分谐波混频器电路，其特征在于，还包括：第一传输线、第二传输线、第三传输线以及第四传输线；
其中，所述第一传输线的一端耦接于所述第一MOS管的栅极，所述第二传输线的一端耦接于所述第二MOS管的栅极，所述第一传输线和所述第二传输线的另一端共同耦接于所述第三传输线的一端；所述直流偏压输入端通过所述第四传输线耦接于所述第三传输线的另一端，所述本振信号输入端通过一电容耦接于所述第三传输线的另一端。
8.一种芯片，其特点在于，包括：
衬底；以及，形成于所述衬底上的如权利要求1～7任一项所述的差分谐波混频器电路。
9.一种接收机，其特征在于，包括如权利要求1～7任一项所述的差分谐波混频器电路或如权利要求8所述的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211351622.XA CN115842521B (zh) | 2022-10-31 | 2022-10-31 | 一种差分谐波混频器电路、芯片及接收机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211351622.XA CN115842521B (zh) | 2022-10-31 | 2022-10-31 | 一种差分谐波混频器电路、芯片及接收机 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115842521A true CN115842521A (zh) | 2023-03-24 |
| CN115842521B CN115842521B (zh) | 2024-02-20 |
Family
ID=85576689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211351622.XA Active CN115842521B (zh) | 2022-10-31 | 2022-10-31 | 一种差分谐波混频器电路、芯片及接收机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115842521B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177835A (ja) * | 2007-01-18 | 2008-07-31 | National Institute Of Advanced Industrial & Technology | 超伝導トンネル型ミキサ |
| US20090268849A1 (en) * | 2008-04-23 | 2009-10-29 | Fenghao Mu | Passive Miser and Four-Phase Clocking Method and Apparatus |
| CN102684622A (zh) * | 2012-05-24 | 2012-09-19 | 电子科技大学 | 一种可变增益放大器 |
| US20150137869A1 (en) * | 2013-03-05 | 2015-05-21 | Panasonic Intellectual Property Management Co., Ltd. | Mixing circuit |
| CN106160669A (zh) * | 2015-04-20 | 2016-11-23 | 南京米乐为微电子科技有限公司 | 改进型三平衡混频器 |
| CN107786168A (zh) * | 2017-11-07 | 2018-03-09 | 四川大学 | 一种高增益高隔离毫米波双平衡无源亚谐波混频器 |
| CN114337550A (zh) * | 2021-12-31 | 2022-04-12 | 南京邮电大学 | 高隔离度混频器电路 |
| CN114785286A (zh) * | 2022-04-28 | 2022-07-22 | 电子科技大学 | 一种超宽带的无源下变频混频器 |
| CN114826162A (zh) * | 2022-05-18 | 2022-07-29 | 成都通量科技有限公司 | 一种5g毫米波双频带双模混频器及无线通信终端 |
-
2022
- 2022-10-31 CN CN202211351622.XA patent/CN115842521B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177835A (ja) * | 2007-01-18 | 2008-07-31 | National Institute Of Advanced Industrial & Technology | 超伝導トンネル型ミキサ |
| US20090268849A1 (en) * | 2008-04-23 | 2009-10-29 | Fenghao Mu | Passive Miser and Four-Phase Clocking Method and Apparatus |
| CN102684622A (zh) * | 2012-05-24 | 2012-09-19 | 电子科技大学 | 一种可变增益放大器 |
| US20150137869A1 (en) * | 2013-03-05 | 2015-05-21 | Panasonic Intellectual Property Management Co., Ltd. | Mixing circuit |
| CN106160669A (zh) * | 2015-04-20 | 2016-11-23 | 南京米乐为微电子科技有限公司 | 改进型三平衡混频器 |
| CN107786168A (zh) * | 2017-11-07 | 2018-03-09 | 四川大学 | 一种高增益高隔离毫米波双平衡无源亚谐波混频器 |
| CN114337550A (zh) * | 2021-12-31 | 2022-04-12 | 南京邮电大学 | 高隔离度混频器电路 |
| CN114785286A (zh) * | 2022-04-28 | 2022-07-22 | 电子科技大学 | 一种超宽带的无源下变频混频器 |
| CN114826162A (zh) * | 2022-05-18 | 2022-07-29 | 成都通量科技有限公司 | 一种5g毫米波双频带双模混频器及无线通信终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115842521B (zh) | 2024-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7580693B2 (en) | Passive reflection mixer | |
| US20110248792A1 (en) | Circuit arrangement with improved decoupling | |
| US20050064840A1 (en) | Wideband distributed mixers | |
| CN110784179B (zh) | 一种双平衡fet混频器 | |
| CN112491364B (zh) | 一种毫米波cmos正交混频器电路 | |
| Le et al. | A CMOS 77-GHz receiver front-end for automotive radar | |
| US11808785B2 (en) | Radiofrequency integrated circuit and corresponding test method | |
| CN100505518C (zh) | 一种镜频抑制混频器 | |
| EP2245734B1 (en) | Mixer circuit | |
| CN114826162B (zh) | 一种5g毫米波双频带双模混频器及无线通信终端 | |
| US7383034B2 (en) | Frequency conversion circuit, modulation circuit, polar modulation transmitting circuit, quadrature modulation transmitting circuit, communication instrument, and frequency conversion method | |
| Kibaroglu et al. | A 0.05–6 GHz voltage-mode harmonic rejection mixer with up to 30 dBm in-band IIP3 and 35 dBc HRR in 32 nm SOI CMOS | |
| Kraemer et al. | A dual-gate 60GHz direct up-conversion mixer with active IF balun in 65nm CMOS | |
| US7672658B2 (en) | Frequency-converting circuit and down converter with the same | |
| KR20210006989A (ko) | 밀리미터-파 5g 통신을 위한 광대역 mimo 수신기용 송신/수신(t/r) 스위치 및 수신기 프론트엔드의 광대역 매칭 공동 설계 | |
| CN115842521B (zh) | 一种差分谐波混频器电路、芯片及接收机 | |
| Zhu et al. | A millimeter-wave fundamental and subharmonic hybrid CMOS mixer for dual-band applications | |
| CN110995164B (zh) | 集成了本振泄露补偿网络的毫米波双平衡混频器 | |
| Godara et al. | State of the art for differential circuits in wireless transceivers: A new wideband active balun in SiGe BiCMOS technology | |
| Su et al. | A H-band double balanced passive down-conversion mixer in a 65 nm bulk CMOS | |
| Tang et al. | A 300 GHz SiGe Double-Balanced Passive Third Harmonic Mixer Using PMOS Varactors | |
| He | Research and Design of Millimeter Wave Mixer Based on Hybrid Circuit Model | |
| Jokiniemi | Wideband Active CMOS Mixer Design for a 60-110 GHz Receiver | |
| Malz | Silicon integrated radio front-end design for 100 Gbit/s and beyond | |
| Wang et al. | A 90‐to 115‐GHz superheterodyne receiver front‐end for W‐band imaging system in 28‐nm complementary metal‐oxide‐semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |