CN115840950A - 用于多管芯连接的后量子安全轻量级完整性和重放保护 - Google Patents

用于多管芯连接的后量子安全轻量级完整性和重放保护 Download PDF

Info

Publication number
CN115840950A
CN115840950A CN202210998275.3A CN202210998275A CN115840950A CN 115840950 A CN115840950 A CN 115840950A CN 202210998275 A CN202210998275 A CN 202210998275A CN 115840950 A CN115840950 A CN 115840950A
Authority
CN
China
Prior art keywords
die
tag
mac
authentication code
message data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210998275.3A
Other languages
English (en)
Inventor
S·戈什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN115840950A publication Critical patent/CN115840950A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明题为“用于多管芯连接的后量子安全轻量级完整性和重放保护”。一种设备包括第一集成电路，所述第一集成电路设置在第一管芯上；第二集成电路，所述第二集成电路设置在第二管芯上；互连，所述互连用于提供所述第一管芯和所述第二管芯之间的通信连接。所述第一管芯包括处理电路，所述处理电路用于：使用第一密码密钥和要从所述第一管芯传递到所述第二管芯的第一消息数据来生成第一消息认证码（MAC）标签，以及经由所述互连将所述第一消息数据和所述第一MAC标签传送到所述第二管芯。

Description

用于多管芯连接的后量子安全轻量级完整性和重放保护
背景技术
半导体装置越来越多地以封装的形式来制造，所述封装包括设置在多个管芯上的多个不同集成电路，所述多个管芯通过互连结构而被通信地耦合。对于此类半导体封装装置，互连结构上的信号传输可能呈现安全性风险。
附图说明
为了可以详细理解上面所阐述的特征的方式，可以通过参考实施例做出上面简要概括的更特定描述，所述实施例中的一些实施例在附图中示出。然而，要注意，附图仅示出典型实施例并且因此不要被认为是对其范围的限制，因为本公开可以准许其它同等有效实施例。
图1是根据实施例的半导体装置的示意图示。
图2是根据实施例的半导体装置的示意图示。
图3是根据实施例的完整性和重放保护电路的组件的示意图示。
图4是根据实施例的密码置换的示意图示。
图5是示出根据实施例的用于实现完整性和重放保护的方法中的操作的流程图。
图6是示出根据实施例的用于实现完整性和重放保护的方法中的操作的流程图。
图7A-图7B是根据实施例的密码置换的示意图示。
图8A-图8B是根据实施例的密码置换的示意图示。
图9是示出根据实施例的完整性和重放保护电路的各种设计选项的图表。
图10是根据实施例的可以适于实现完整性和重放保护电路的电子装置的示意图示。
具体实施方式
在以下描述中，阐述了许多特定细节以提供对各种实施例的更透彻理解。然而，本领域技术人员将明白的是，可以在没有这些特定细节中的一个或多个特定细节的情况下实践各种实施例。在其它实例中，没有描述公知特征以免使实施例中的任一实施例难以理解。
对“一个实施例”、“实施例”、“示例实施例”、“各种实施例”等的参考指示如此描述的（一个或多个）实施例可以包括特定特征、结构、或特性，但不是每一个实施例都必然包括所述特定特征、结构、或特性。进一步地，一些实施例可以具有针对其它实施例所描述的特征中的一些特征、所有特征、或者不具有针对其它实施例所描述的特征。
在以下描述和权利要求中，可以使用术语“耦合”连同其派生词。“耦合”用于指示两个或更多个元件彼此协作或交互，但是它们可以或可以不在它们之间具有居间的物理或电气组件。
如权利要求中所使用的，除非另有规定，否则使用序数形容词“第一”、“第二”、“第三”等来描述共同的元件仅指示正参考相同元件的不同实例，并不旨在暗示如此描述的元件必须在时间上、空间上、排位上、或以任何其它方式处于给定的次序。
以下附图中的某些附图详细描述了用于实现以上内容的实施例的示例架构和系统。在一些实施例中，以上描述的一个或多个硬件组件和/或指令如以下详细描述地那样来仿真或被实现为软件模块。
因此，以下详细描述不要在限制性意义上进行，并且实施例的范围仅由适当解释的所附权利要求连同权利要求所赋予权利的等效物的完整范围来定义。在附图中，贯穿若干视图，相同附图标记可以指相同或类似的功能性。如本文所使用的术语“在…之上”、“到”、“在…之间”和“在…上”可以指一个层相对于其它层的相对位置。“在另一层之上”或“在另一层上”或接合“到”另一层的一个层可以直接与所述另一层接触或可以具有一个或多个居间层。在“层之间”的一个层可以直接与所述层接触或可以具有一个或多个居间层。彼此“相邻”的层和/或结构可以或可以不具有在它们之间的居间的结构/层。直接在另一个（或多个）层上/直接在另一个（或多个）结构上/与另一个（多个）层直接接触/与另一个（或多个）结构直接接触的（一个或多个）层/（一个或多个）结构可以不具有在它们之间的居间的（一个或多个）层/（一个或多个）结构。
可以在衬底（诸如封装衬底）上形成或实行本文实施例的各种实现。封装衬底可以包括能够在管芯（诸如集成电路（IC）管芯）和下一级组件（例如，电路板）之间提供电通信的任何适合类型的衬底，IC封装可以被耦合到所述下一级组件。在另一实施例中，衬底可以包括能够在IC管芯和上IC封装之间提供电通信的任何适合类型的衬底，所述上IC封装与下IC/管芯封装耦合，并且在进一步实施例中，衬底可以包括能够在上IC封装和下一级组件之间提供电通信的任何适合类型的衬底，IC封装被耦合到所述下一级组件。
衬底还可以为管芯提供结构支撑。作为示例，在一个实施例中，衬底可以包括围绕核心层（电介质或金属核心）积聚的多层衬底，所述多层衬底包括电介质材料和金属的交替层。在另一实施例中，衬底可以包括无核心多层衬底。其它类型的衬底和衬底材料（例如，陶瓷、蓝宝石、玻璃等）也可以与所公开的实施例一起使用。进一步地，根据一个实施例，衬底可以包括在管芯自身之上积聚的电介质材料和金属的交替层——此工艺有时被称为“无凸块积聚工艺”。在利用此类方法的情况下，可以或可以不需要传导互连（因为在一些情况下，积聚层可以被直接设置在管芯之上）。
图1是根据实施例的半导体装置100的示意图示。参考图1，在一些示例中，半导体封装100可以包括衬底130，其可以经由第一传导结构120而被安装在电路板110上，第一传导结构120提供与电路板110的电连接。衬底130可以包括第二传导结构150，第二传导结构150用于提供与基础逻辑管芯160的电连接。基础逻辑管芯160进而可以包括第三传导结构170，第三传导结构170用于提供与一个或多个管芯180、190的电连接，所述一个或多个管芯180、190包括用于专用功能的集成电路。
传导结构120、150、170可以包括能够在相应组件之间提供电和/或光通信互连的任何类型的结构和材料，传导结构120、150、170被耦合到所述相应组件。因此，传导结构120提供电路板110和衬底130之间的互连。类似地，传导结构150提供衬底130和基础逻辑管芯160之间的互连，并且传导结构170提供基础逻辑管芯和一个或多个管芯170、190之间的互连。
在一些实施例中，传导结构120、150、170中的每个传导结构包括第一组件（例如，电路板110、衬底130、或管芯160、180、190）上的电传导端子（例如，焊盘、凸块、柱形凸块、圆柱、接线柱、或其它适合的结构或结构的组合）和第二组件（例如，电路板110、衬底130、或管芯160、180、190）上的对应电传导端子（例如，焊盘、凸块、柱形凸块、圆柱、接线柱、或其它适合的结构或结构的组合）。焊料（例如，以球或凸块的形式）可以被设置在组件的端子上，并且然后可以使用焊料回流工艺来接合这些端子。当然，应该理解，许多其它类型的互连和材料是可能的（例如，在相应组件之间延伸的导线接合（wirebond））。在进一步实施例中，传导结构120、150、170中的一个或多个传导结构可以包括Foveros或嵌入式多管芯互连桥（EMIB）。
衬底130可以包括延伸通过衬底130的一个或多个电迹线132（例如，通孔），所述一个或多个电迹线132用于提供第一传导结构120和第二传导结构150的元件之间的电连接。类似地，基础逻辑管芯160可以包括一个或多个电迹线162（例如，通孔），所述一个或多个电迹线162用于提供第二传导结构150和第三传导结构170的元件之间的电连接。因此，在封装100的所有层之间能够实现电通信。
基础逻辑管芯160可以包括与在顶部硅片中发现的主计算处理器的完整操作相关的有源电路。例如，基础逻辑管芯160可以包括用于执行安全性操作、调试操作、输入/输出（I/O）操作、和其它功能的电路。管芯180和190可以包括执行计算功能的集成电路、现场可编程门阵列（FPGA）、计算机可读存储器、射频电路等等。
根据本文描述的方面，用于实现数据完整性的处理电路可以被集成在电子集成电路（IC）上。在一些示例中，处理电路还可以实现重放保护。处理电路可以被通信地耦合到互连，所述互连提供半导体封装中的第一管芯和第二管芯之间的通信通道。
图2是根据实施例的半导体装置200的示意图示。参考图2，在一些示例中，第一管芯210包括一个或多个集成电路212，并且第二管芯230包括一个或多个集成电路232。如上面参考图1所描述的，第一管芯经由传导结构220而被通信地耦合到第二管芯230。在图2中描绘的示例中，第一管芯210包括完整性和重放保护电路模块214。类似地，第二管芯230包括完整性和重放保护电路模块234。
图3是根据实施例的完整性和重放保护电路300的组件的示意图示。在一些实施例中，完整性和重放电路300包括数据处理单元310、密码置换320、计数器电路330、密钥寄存器340、和消息认证码（MAC）标签寄存器350。在一些实施例中，MAC标签寄存器350被通信地耦合到微凸块的第一集合360，微凸块的第一集合360提供通信连接以传送MAC标签，并且数据处理单元310被通信地耦合到微凸块的第二集合370，微凸块的第二集合370提供通信连接以传送消息数据。
图4是根据实施例的密码置换400的示意图示。在一些示例中，图4中描绘的密码置换400可以用于实现图3中描绘的密码置换320。参考图4，在一些示例中，密码置换400可以包括Xoodoo模块410。Xoodoo模块410实现一组384位密码置换，所述一组384位密码置换由其轮次计数来参数化。轮次函数对12个32位的字起作用。在图4中描绘的实施例中，Xoodoo模块410包括十二（12）个轮次（在图中由轮次1 420A至轮次12 420B所指示）。
图5是示出根据实施例的用于实现完整性和重放保护的方法中的操作的流程图。在操作510，Xoodoo模块410接收消息数据（例如，来自数据处理单元310）、384位密码密钥k（例如，来自密钥寄存器340，以及可选地接收计数器（例如，来自计数器寄存器330）），并且执行十二个Xoodoo轮次以根据以下公式来生成（操作510）消息认证码（MAC）标签：
EQ 1：Tag = k ^ Xoodoo（k^（counter || data））
在操作520，在操作515中生成的消息数据和MAC标签可以例如经由传导结构120、150、170之一从完整性和重放保护电路300被传送到另一装置。在一些示例中，经由微凸块的第一集合360传送MAC标签，并且经由微凸块的第二集合370传送消息数据。
在一些示例中，完整性和重放保护电路对从远程装置接收的消息数据和相关联的MAC标签执行逆操作，以便认证数据。图6是示出根据实施例的用于实现完整性和重放保护的方法中的操作的流程图。参考图6，在操作610，完整性和重放保护电路300接收由远程装置生成的消息数据和相关联的MAC标签。在一些示例中，经由微凸块的第一集合360接收MAC标签，并且可以经由微凸块的第二集合370接收消息数据。在操作615，完整性和重放保护电路300根据接收到的消息数据和与远程装置相关联的密码密钥来计算MAC码。在操作620，当在操作615中计算的MAC标签匹配在操作610中接收到的MAC标签时，完整性和重放保护电路300使消息数据有效。备选地，当在操作615中计算的MAC标签不匹配在操作610中接收到的MAC标签时，重放保护电路300使消息数据无效。
图7A-图7B是根据实施例的密码置换的示意图示。在图7A-图7B中所描绘的示例中，使用40位单元消息和40位MAC标签。互连提供8位/周期的数据带宽。因此，40位消息需要五（5）个周期来处理40位消息。图7A中所描绘的Xoodoo引擎接收384位并生成384位扩展的密钥。
图7B中所描绘的Xoodoo引擎710接收40位消息和扩展的密钥，并生成384位MAC标签。在一些示例中，MAC标签可以被输入到截取器730，截取器730将标签截取为40位标签。截取器可以截取最高有效位或最低有效位。图7B中所描绘的Xoodoo引擎的所需延迟小于5个周期，并且标签互连的所需带宽是8位/周期。
图8A-图8B是根据实施例的密码置换的示意图示。在图8A-图8B中所描绘的示例中，使用128位单元消息和48位MAC标签。互连提供8位/周期的数据带宽。因此，128位消息需要十六（16）个周期来处理128位消息。图8A中所描绘的Xoodoo引擎810接收128位消息和扩展的密钥，并生成384位MAC标签。在一些示例中，MAC标签可以被输入到截取器830，截取器830将标签截取为48位标签。截取器可以截取最高有效位或最低有效位。
给定8位数据带宽，128位消息需要16个周期来处理。因此，图8B中所描绘的Xoodoo引擎的所需延迟小于十六（16）个周期，并且标签互连的所需带宽是3位/周期。在图9中所描绘的表900中概括了这两个设计选项。
图10是根据实施例的可以适于实现IP独立安全固件负载的电子装置的示意图示。在各种实施例中，计算架构1000可以包括电子装置或被实现为电子装置的一部分。在一些实施例中，计算架构1000可以表示例如实现上面所描述的操作环境的一个或多个组件的计算机系统。在一些实施例中，计算架构1000可以表示实现本文所描述的一种或多种技术的DNN训练系统的一个或多个部分或组件。所述实施例不限于此上下文。
如在本申请中所使用的，术语“系统”和“组件”和“模块”旨在指计算机相关的实体，所述实体是硬件、硬件和软件的组合、软件、或执行中的软件，其示例由示例性计算架构1000提供。例如，组件可以是但不限于是在处理器上运行的进程、处理器、硬盘驱动器、（光和/或磁存储介质的）多个存储驱动器、对象、可执行指令、执行的线程、程序、和/或计算机。作为说明，在服务器上运行的应用和服务器两者都可以是组件。一个或多个组件可以驻留在进程和/或执行的线程内，并且组件可以被定位在一个计算机上和/或被分布在两个或更多个计算机之间。进一步地，可以通过各种类型的通信介质将组件彼此通信地耦合以协调操作。所述协调可以涉及单向或双向信息交换。例如，组件可以以在通信介质上传递的信号的形式来传递信息。所述信息可以被实现为分配到各种信号线的信号。在此类分配中，每个消息是信号。然而，进一步实施例可以备选地采用数据消息。此类数据消息可以跨各种连接而被发送。示例性连接包括并行接口、串行接口、和总线接口。
计算架构1000包括各种普通计算元件，诸如一个或多个处理器、多核处理器、协处理器、存储器单元、芯片集、控制器、外围装置、接口、振荡器、定时装置、视频卡、音频卡、多媒体输入/输出（I/O）组件、功率源等等。然而，实施例不限于通过计算架构1000的实现。
如图10中示出的，计算架构1000包括一个或多个处理器1002和一个或多个图形处理器1008，并且可以是单处理器桌上型系统、多处理器工作站系统、或具有大量处理器1002或处理器核1007的服务器系统。在一个实施例中，系统1000是被结合在供移动式、手持式、或嵌入式装置中使用的片上系统（SoC或SOC）集成电路内的处理平台。
系统1000的实施例可以包括基于服务器的游戏平台、游戏控制台，或者被结合在基于服务器的游戏平台、游戏控制台内，所述游戏控制台包括游戏和媒体控制台、移动游戏控制台、手持式游戏控制台、或在线游戏控制台。在一些实施例中，系统1000是移动电话、智能电话、平板计算装置、或移动互联网装置。数据处理系统1000还可以包括可穿戴装置、与可穿戴装置耦合、或者被集成在可穿戴装置内，所述可穿戴装置是诸如智能手表可穿戴装置、智能眼镜装置、增强现实装置、或虚拟现实装置。在一些实施例中，数据处理系统1000是具有一个或多个处理器1002和由一个或多个图形处理器1008生成的图形界面的电视或机顶盒装置。
在一些实施例中，一个或多个处理器1002各自包括一个或多个处理器核1007，所述一个或多个处理器核1007用于处理指令，所述指令在被执行时执行系统和用户软件的操作。在一些实施例中，一个或多个处理器核1007中的每个处理器核被配置成处理特定指令集1009。在一些实施例中，指令集1009可以促进复杂指令集计算（CISC）、精简指令集计算（RISC）、或经由超长指令字（VLIW）的计算。多个处理器核1007可以各自处理不同指令集1009，不同指令集1009可以包括用于促进其它指令集的仿真的指令。处理器核1007还可以包括其它处理装置，诸如数字信号处理器（DSP）。
在一些实施例中，处理器1002包括高速缓存存储器1004。取决于架构，处理器1002可以具有单个内部高速缓存或多级内部高速缓存。在一些实施例中，高速缓存存储器在处理器1002的各种组件之间被共享。在一些实施例中，处理器1002还使用外部高速缓存（例如，3级（L3）高速缓存或末级高速缓存（LLC））（未示出），所述外部高速缓存可以使用已知高速缓存一致性技术在处理器核1007之间被共享。另外，寄存器堆1006被包括在处理器1002中，处理器1002可以包括用于存储不同类型的数据的不同类型的寄存器（例如，整数寄存器、浮点寄存器、状态寄存器、和指令指针寄存器）。一些寄存器可以是通用寄存器，而其它寄存器可以特定于处理器1002的设计。
在一些实施例中，一个或多个处理器1002与一个或多个接口总线1010耦合以在处理器1002和系统中的其它组件之间传送通信信号，诸如地址、数据、或控制信号。在一个实施例中，接口总线1010可以是处理器总线，诸如某一版本的直接媒体接口（DMI）总线。然而，处理器总线不限于DMI总线，并且可以包括一个或多个外围组件互连总线（例如，PCI、PCIExpress）、存储器总线、或其它类型的接口总线。在一个实施例中，（一个或多个）处理器1002包括集成的存储器控制器1016和平台控制器中枢1030。存储器控制器1016促进存储器装置和系统1000的其它组件之间的通信，而平台控制器中枢（PCH）1030经由本地I/O总线来提供到I/O装置的连接。
存储器装置1020可以是动态随机存取存储器（DRAM）装置、静态随机存取存储器（SRAM）装置、闪速存储器装置、相变存储器装置、或具有适合性能以用作进程存储器的一些其它存储器装置。在一个实施例中，存储器装置1020可以作为系统1000的系统存储器进行操作，以存储数据1022和指令1021以供在一个或多个处理器1002执行应用或进程时使用。存储器控制器1016还与可选的外部图形处理器1012耦合，可选的外部图形处理器1012可以与处理器1002中的一个或多个图形处理器1008通信以执行图形和媒体操作。在一些实施例中，显示装置1011可以连接到（一个或多个）处理器1002。显示装置1011可以是以下项中的一项或多项：内部显示装置（如在移动电子装置或膝上型装置中）、或经由显示接口（例如，DisplayPort等）而被附连的外部显示装置。在一个实施例中，显示装置1011可以是头戴式显示器（HMD），诸如供虚拟现实（VR）应用或增强现实（AR）应用中使用的立体显示装置。
在一些实施例中，平台控制器中枢1030使得外围装置能够经由高速I/O总线而连接到存储器装置1020和处理器1002。I/O外围装置包括但不限于音频控制器1046、网络控制器1034、固件接口1028、无线收发器1026、触摸传感器1025、数据存储装置1024（例如，硬盘驱动器、闪速存储器等）。数据存储装置1024可以经由存储接口（例如，SATA）或经由外围总线（诸如外围组件互连总线（例如，PCI、PCI Express））来连接。触摸传感器1025可以包括触摸屏传感器、压力传感器、或指纹传感器。无线收发器1026可以是Wi-Fi收发器、蓝牙收发器、或移动网络收发器（诸如3G、4G、或长期演进（LTE）收发器）。固件接口1028能够实现与系统固件的通信，并且可以是例如统一可扩展固件接口（UEFI）。网络控制器1034可以能够实现到有线网络的网络连接。在一些实施例中，高性能网络控制器（未示出）与接口总线1010耦合。在一个实施例中，音频控制器1046是多通道高清音频控制器。在一个实施例中，系统1000包括用于将传统（例如，个人系统2（PS/2））装置耦合到系统的可选传统I/O控制器1040。平台控制器中枢1030还可以连接到一个或多个通用串行总线（USB）控制器1042，所述一个或多个通用串行总线（USB）控制器1042连接输入装置，诸如键盘和鼠标1043组合、摄像机1044、或其它USB输入装置。
本申请提供了如下的技术方案：
技术方案1. 一种设备，包括：
第一管芯，所述第一管芯包括第一集成电路；
第二管芯，所述第二管芯包括第二集成电路；
互连，所述互连用于提供所述第一管芯和所述第二管芯之间的通信连接；
所述第一管芯包括处理电路，所述处理电路用于：
使用第一密码密钥和要从所述第一管芯传递到所述第二管芯的第一消息数据来生成第一消息认证码（MAC）标签；以及
经由所述互连将所述第一消息数据和所述第一MAC标签传送到所述第二管芯。
技术方案2. 根据技术方案1所述的设备，其中，所述第一管芯包括基础逻辑集成电路。
技术方案3. 根据技术方案1所述的设备，其中，所述第二管芯包括以下项中的至少一项：
计算模块；
现场可编程门阵列（FPGA）；
计算机可读存储器；或
射频（RF）电路。
技术方案4. 根据技术方案1所述的设备，其中，所述互连包括由电传导材料形成的多个微凸块。
技术方案5. 根据技术方案4所述的设备，其中，所述互连包括：
被通信地耦合到所述处理电路以传送所述第一MAC标签的微凸块的第一集合；以及
被通信地耦合到数据处理单元以传送所述第一消息数据的微凸块的第二集合。
技术方案6. 根据技术方案1所述的设备，其中，所述处理电路实现轻量级密码置换。
技术方案7. 根据技术方案1所述的设备，所述处理电路用于：
使用计数器、所述第一密码密钥、和要从所述第一管芯传递到所述第二管芯的所述第一消息数据来生成消息认证码（MAC）标签。
技术方案8. 根据技术方案1所述的设备，所述处理电路用于：
从所述第二管芯接收第二消息数据和第二消息认证码（MAC）标签；以及
使用所述第二MAC标签来认证所述第二消息数据。
技术方案9. 根据技术方案8所述的设备，所述处理电路用于：
根据所述第二消息数据和与所述第二管芯相关联的第二密码密钥来计算第三消息认证码MAC标签；以及
当所述第三消息认证码MAC标签匹配所述第二消息认证码（MAC）标签时，使所述第二消息数据有效。
技术方案10. 根据技术方案9所述的设备，所述处理电路用于：
根据所述第二消息数据和与所述第二管芯相关联的第二密码密钥来计算第三消息认证码MAC标签；以及
当所述第三消息认证码MAC标签不匹配所述第二消息认证码（MAC）标签时，使所述第二消息数据无效。
技术方案11. 一种半导体封装，包括：
印刷电路板；
衬底，所述衬底被通信地耦合到所述印刷电路板；
第一管芯，所述第一管芯包括设置在所述衬底上的第一集成电路；
第二管芯，所述第二管芯包括第二集成电路；
第二集成电路，所述第二集成电路被设置在第二管芯上；
互连，所述互连用于提供所述第一管芯和所述第二管芯之间的通信连接；
所述第一管芯包括处理电路，所述处理电路用于：
使用第一密码密钥和要从所述第一管芯传递到所述第二管芯的第一消息数据来生成第一消息认证码（MAC）标签；以及
经由所述互连将所述第一消息数据和所述第一MAC标签传送到所述第二管芯。
技术方案12. 根据技术方案11所述的半导体封装，其中，所述第一管芯包括基础逻辑集成电路。
技术方案13. 根据技术方案11所述的半导体封装，其中，所述第二管芯包括以下项中的至少一项：
计算模块；
现场可编程门阵列（FPGA）；
计算机可读存储器；或
射频（RF）电路。
技术方案14. 根据技术方案11所述的半导体封装，其中，所述互连包括由电传导材料形成的多个微凸块。
技术方案15. 根据技术方案14所述的半导体封装，其中，所述互连包括：
被通信地耦合到所述处理电路以传送所述第一MAC标签的微凸块的第一集合；以及
被通信地耦合到数据处理单元以传送所述第一消息数据的微凸块的第二集合。
技术方案16. 根据技术方案11所述的半导体封装，其中，所述处理电路实现轻量级密码置换。
技术方案17. 根据技术方案11所述的半导体封装，所述处理电路用于：
使用计数器、所述第一密码密钥、和要从所述第一管芯传递到所述第二管芯的所述第一消息数据来生成消息认证码（MAC）标签。
技术方案18. 根据技术方案11所述的半导体封装，所述处理电路用于：
从所述第二管芯接收第二消息数据和第二消息认证码（MAC）标签；以及
使用所述第二MAC标签来认证所述第二消息数据。
技术方案19. 根据技术方案18所述的半导体封装，所述处理电路用于：
根据所述第二消息数据和与所述第二管芯相关联的第二密码密钥来计算第三消息认证码MAC标签；以及
当所述第三消息认证码MAC标签匹配所述第二消息认证码（MAC）标签时，使所述第二消息数据有效。
技术方案20. 根据技术方案19所述的半导体封装，所述处理电路用于：
根据所述第二消息数据和与所述第二管芯相关联的第二密码密钥来计算第三消息认证码MAC标签；以及
当所述第三消息认证码MAC标签不匹配所述第二消息认证码（MAC）标签时，使所述第二消息数据无效。
实施例可以例如被提供为计算机程序产品，所述计算机程序产品可以包括在其上存储有机器可执行指令的一个或多个机器可读介质，所述机器可执行指令在由一个或多个机器（诸如计算机、计算机的网络、或其它电子装置）执行时可以引起所述一个或多个机器实行根据本文所描述的实施例的操作。机器可读介质可以包括但不限于软盘、光盘、CD-ROM（紧致盘-只读存储器）、和磁光盘、ROM、RAM、EPROM（可擦除可编程只读存储器）、EEPROM（电可擦除可编程只读存储器）、磁或光卡、闪速存储器、或适合于存储机器可执行指令的其它类型的介质/机器可读介质。
此外，实施例可以作为计算机程序产品而被下载，其中程序可以经由通信链路（例如，调制解调器和/或网络连接）作为体现在由载波或其它传播介质中和/或由载波或其它传播介质所调制的一个或多个数据信号从远程计算机（例如，服务器）传输到请求计算机（例如，客户端）。
贯穿本文献，术语“用户”可以可互换地称为“观看者”、“观察者”、“说话者”、“人”、“个体”、“最终用户”等等。要注意，贯穿本文献，像如“图形域”之类的术语可以与“图形处理单元”、“图形处理器”或简单地与“GPU”可互换地引用，并且类似地，“CPU域”或“主机域”可以与“计算机处理单元”、“应用处理器”或简单地与“CPU”可互换地引用。
要注意，贯穿本文献，可以可互换地使用像如“节点”、“计算节点”、“服务器”、“服务器装置”、“云计算机”、“云服务器”、“云服务器计算机”、“机器”、“主机”、“装置”、“计算装置”、“计算机”、“计算系统”等等的术语。要进一步注意，贯穿本文献，可以可互换地使用像如“应用”、“软件应用”、“程序”、“软件程序”、“包”、“软件包”等等的术语。而且，贯穿本文献，可以可互换地使用像如“作业”、“输入”、“请求”、“消息”等等的术语。
在各种实现中，计算装置可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理（PDA）、超移动PC、移动电话、桌上型计算机、服务器、机顶盒、娱乐控制单元、数字摄像机、便携式音乐播放器、或数字视频记录器。计算装置可以是固定的、便携式的、或可穿戴的。在进一步实现中，计算装置可以是处理数据或记录数据以用于在别处处理的任何其它电子装置。
附图和前面的描述给出了实施例的示例。本领域技术人员将意识到，所描述的元件中的一个或多个元件可以被良好地组合成单个功能元件。备选地，某些元件可以被拆分成多个功能元件。来自一个实施例的元件可以被添加到另一实施例。例如，本文所描述的过程的顺序可以被改变，并且不限于本文所描述的方式。此外，任何流程图的动作不需要以所示出的顺序来实现；也不一定需要执行所有动作。而且，不取决于其它动作的那些动作可以与其它动作并行执行。实施例的范围决不受这些特定示例的限制。无论是否在说明书中显式给出，许多变化（诸如结构、尺寸、和材料使用上的差异）都是可能的。实施例的范围至少与由所附权利要求所给出的范围一样宽。
实施例可以例如被提供为计算机程序产品，所述计算机程序产品可以包括在其上存储有机器可执行指令的一个或多个暂时性或非暂时性机器可读存储介质，所述机器可执行指令在由一个或多个机器（诸如计算机、计算机的网络、或其它电子装置）执行时可以引起所述一个或多个机器实行根据本文所描述的实施例的操作。机器可读介质可以包括但不限于软盘、光盘、CD-ROM（紧致盘-只读存储器）、和磁光盘、ROM、RAM、EPROM（可擦除可编程只读存储器）、EEPROM（电可擦除可编程只读存储器）、磁或光卡、闪速存储器、或适合于存储机器可执行指令的其它类型的介质/机器可读介质。
一些实施例涉及：示例1，所述示例1包括一种设备，包括：第一管芯，所述第一管芯包括第一集成电路；第二管芯，所述第二管芯包括第二集成电路；互连，所述互连用于提供所述第一管芯和所述第二管芯之间的通信连接；所述第一管芯包括处理电路，所述处理电路用于：使用第一密码密钥和要从所述第一管芯传递到所述第二管芯的第一消息数据来生成第一消息认证码（MAC）标签；以及经由所述互连将所述第一消息数据和所述第一MAC标签传送到所述第二管芯。
示例2包括根据示例1所述的主题，其中，所述第一管芯包括基础逻辑集成电路。
示例3包括根据示例1和2所述的主题，其中，所述第二管芯包括以下项中的至少一项：计算模块；现场可编程门阵列（FPGA）；计算机可读存储器；或射频（RF）电路。
示例4包括根据示例1-3所述的主题，其中，所述互连包括由电传导材料形成的多个微凸块。
示例5包括根据示例1-4所述的主题，其中，所述互连包括：被通信地耦合到所述处理电路以传送所述第一MAC标签的微凸块的第一集合；以及被通信地耦合到数据处理单元以传送所述第一消息数据的微凸块的第二集合。
示例6包括根据示例1-5所述的主题，其中，所述处理电路实现轻量级密码置换。
示例7包括根据示例1-6所述的主题，所述处理电路用于：使用计数器、所述第一密码密钥、和要从所述第一管芯传递到所述第二管芯的所述第一消息数据来生成消息认证码（MAC）标签。
示例8包括根据示例1-7所述的主题，所述处理电路用于：从所述第二管芯接收第二消息数据和第二消息认证码（MAC）标签；以及使用所述第二MAC标签来认证所述第二消息数据。
示例9包括根据示例1-8所述的主题，所述处理电路用于：根据所述第二消息数据和与所述第二管芯相关联的第二密码密钥来计算第三消息认证码MAC标签；以及当所述第三消息认证码MAC标签匹配所述第二消息认证码（MAC）标签时，使所述第二消息数据有效。
示例10包括根据示例8和9所述的主题，所述处理电路用于：根据所述第二消息数据和与所述第二管芯相关联的第二密码密钥来计算第三消息认证码MAC标签；以及当所述第三消息认证码MAC标签不匹配所述第二消息认证码（MAC）标签时，使所述第二消息数据无效。
以下实施例涉及：示例11，所述示例11包括一种半导体封装，包括：衬底，所述衬底被通信地耦合到印刷电路板；第一管芯，所述第一管芯包括设置在所述衬底上的第一集成电路；第二管芯，所述第二管芯包括第二集成电路；第二集成电路，所述第二集成电路被设置在第二管芯上；互连，所述互连用于提供所述第一管芯和所述第二管芯之间的通信连接；所述第一管芯包括处理电路，所述处理电路用于：使用第一密码密钥和要从所述第一管芯传递到所述第二管芯的第一消息数据来生成第一消息认证码（MAC）标签；以及经由所述互连将所述第一消息数据和所述第一MAC标签传送到所述第二管芯。
示例12包括根据示例11所述的主题，其中，所述第一管芯包括基础逻辑集成电路。
示例13包括根据示例11-12所述的主题，其中，所述第二管芯包括以下项中的至少一项：计算模块；现场可编程门阵列（FPGA）；计算机可读存储器；或射频（RF）电路。
示例14包括根据示例11-12所述的主题，其中，所述互连包括由电传导材料形成的多个微凸块。
示例15包括根据示例11-14所述的主题，其中，所述互连包括：被通信地耦合到所述处理电路以传送所述第一MAC标签的微凸块的第一集合；以及被通信地耦合到数据处理单元以传送所述第一消息数据的微凸块的第二集合。
示例16包括根据示例11-15所述的主题，其中，所述处理电路实现轻量级密码置换。
示例17包括根据示例11-16所述的主题，所述处理电路用于：使用计数器、所述第一密码密钥、和要从所述第一管芯传递到所述第二管芯的所述第一消息数据来生成消息认证码（MAC）标签。
示例18包括根据示例11-17所述的主题，进一步包括指令，所述指令在由处理器执行时促使所述处理器：从所述第二管芯接收第二消息数据和第二消息认证码（MAC）标签；以及使用所述第二MAC标签来认证所述第二消息数据。
示例19包括根据示例11-18所述的主题，所述处理电路用于：根据所述第二消息数据和与所述第二管芯相关联的第二密码密钥来计算第三消息认证码MAC标签；以及当所述第三消息认证码MAC标签匹配所述第二消息认证码（MAC）标签时，使所述第二消息数据有效。
示例20包括根据示例11-19所述的主题，所述处理电路用于：根据所述第二消息数据和与所述第二管芯相关联的第二密码密钥来计算第三消息认证码MAC标签；以及当所述第三消息认证码MAC标签不匹配所述第二消息认证码（MAC）标签时，使所述第二消息数据无效。
已经参考特定实施例来提供以上细节。然而，本领域技术人员将理解，在不偏离如所附权利要求中所阐述的实施例中的任一实施例的更广精神和范围的情况下，可以对所述特定实施例进行各种修改和改变。因此，前面的描述和附图要被视为是说明性意义而不是限制性意义。

Claims (20)

1.一种设备，包括：
第一管芯，所述第一管芯包括第一集成电路；
第二管芯，所述第二管芯包括第二集成电路；
互连，所述互连用于提供所述第一管芯和所述第二管芯之间的通信连接；
所述第一管芯包括处理电路，所述处理电路用于：
使用第一密码密钥和要从所述第一管芯传递到所述第二管芯的第一消息数据来生成第一消息认证码（MAC）标签；以及
经由所述互连将所述第一消息数据和所述第一MAC标签传送到所述第二管芯。
2.根据权利要求1所述的设备，其中，所述第一管芯包括基础逻辑集成电路。
3.根据权利要求1所述的设备，其中，所述第二管芯包括以下项中的至少一项：
计算模块；
现场可编程门阵列（FPGA）；
计算机可读存储器；或
射频（RF）电路。
4.根据权利要求1所述的设备，其中，所述互连包括由电传导材料形成的多个微凸块。
5. 根据权利要求4所述的设备，其中，所述互连包括：
被通信地耦合到所述处理电路以传送所述第一MAC标签的微凸块的第一集合；以及
被通信地耦合到数据处理单元以传送所述第一消息数据的微凸块的第二集合。
6.根据权利要求1所述的设备，其中，所述处理电路实现轻量级密码置换。
7.根据权利要求1所述的设备，所述处理电路用于：
使用计数器、所述第一密码密钥、和要从所述第一管芯传递到所述第二管芯的所述第一消息数据来生成消息认证码（MAC）标签。
8. 根据权利要求1所述的设备，所述处理电路用于：
从所述第二管芯接收第二消息数据和第二消息认证码（MAC）标签；以及
使用所述第二MAC标签来认证所述第二消息数据。
9. 根据权利要求8所述的设备，所述处理电路用于：
根据所述第二消息数据和与所述第二管芯相关联的第二密码密钥来计算第三消息认证码MAC标签；以及
当所述第三消息认证码MAC标签匹配所述第二消息认证码（MAC）标签时，使所述第二消息数据有效。
10. 根据权利要求9所述的设备，所述处理电路用于：
根据所述第二消息数据和与所述第二管芯相关联的第二密码密钥来计算第三消息认证码MAC标签；以及
当所述第三消息认证码MAC标签不匹配所述第二消息认证码（MAC）标签时，使所述第二消息数据无效。
11.一种半导体封装，包括：
衬底，所述衬底被通信地耦合到印刷电路板；
第一管芯，所述第一管芯包括设置在所述衬底上的第一集成电路；
第二管芯，所述第二管芯包括第二集成电路；
第二集成电路，所述第二集成电路被设置在第二管芯上；
互连，所述互连用于提供所述第一管芯和所述第二管芯之间的通信连接；
所述第一管芯包括处理电路，所述处理电路用于：
使用第一密码密钥和要从所述第一管芯传递到所述第二管芯的第一消息数据来生成第一消息认证码（MAC）标签；以及
经由所述互连将所述第一消息数据和所述第一MAC标签传送到所述第二管芯。
12.根据权利要求11所述的半导体封装，其中，所述第一管芯包括基础逻辑集成电路。
13.根据权利要求11所述的半导体封装，其中，所述第二管芯包括以下项中的至少一项：
计算模块；
现场可编程门阵列（FPGA）；
计算机可读存储器；或
射频（RF）电路。
14.根据权利要求11所述的半导体封装，其中，所述互连包括由电传导材料形成的多个微凸块。
15. 根据权利要求14所述的半导体封装，其中，所述互连包括：
被通信地耦合到所述处理电路以传送所述第一MAC标签的微凸块的第一集合；以及
被通信地耦合到数据处理单元以传送所述第一消息数据的微凸块的第二集合。
16.根据权利要求11所述的半导体封装，其中，所述处理电路实现轻量级密码置换。
17.根据权利要求11所述的半导体封装，所述处理电路用于：
使用计数器、所述第一密码密钥、和要从所述第一管芯传递到所述第二管芯的所述第一消息数据来生成消息认证码（MAC）标签。
18. 根据权利要求11所述的半导体封装，所述处理电路用于：
从所述第二管芯接收第二消息数据和第二消息认证码（MAC）标签；以及
使用所述第二MAC标签来认证所述第二消息数据。
19. 根据权利要求18所述的半导体封装，所述处理电路用于：
根据所述第二消息数据和与所述第二管芯相关联的第二密码密钥来计算第三消息认证码MAC标签；以及
当所述第三消息认证码MAC标签匹配所述第二消息认证码（MAC）标签时，使所述第二消息数据有效。
20. 根据权利要求19所述的半导体封装，所述处理电路用于：
根据所述第二消息数据和与所述第二管芯相关联的第二密码密钥来计算第三消息认证码MAC标签；以及
当所述第三消息认证码MAC标签不匹配所述第二消息认证码（MAC）标签时，使所述第二消息数据无效。
CN202210998275.3A 2021-09-21 2022-08-19 用于多管芯连接的后量子安全轻量级完整性和重放保护 Pending CN115840950A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/480536 2021-09-21
US17/480,536 US20220006645A1 (en) 2021-09-21 2021-09-21 Post-quantum secure lighteight integrity and replay protection for multi-die connections

Publications (1)

Publication Number Publication Date
CN115840950A true CN115840950A (zh) 2023-03-24

Family

ID=79167118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210998275.3A Pending CN115840950A (zh) 2021-09-21 2022-08-19 用于多管芯连接的后量子安全轻量级完整性和重放保护

Country Status (3)

Country Link
US (1) US20220006645A1 (zh)
EP (1) EP4152299A1 (zh)
CN (1) CN115840950A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130051116A1 (en) * 2011-08-24 2013-02-28 Advanced Micro Devices, Inc. Integrated circuit with face-to-face bonded passive variable resistance memory and method for making the same
US9607948B2 (en) * 2015-03-31 2017-03-28 Xilinx, Inc. Method and circuits for communication in multi-die packages
JP6332194B2 (ja) * 2015-08-07 2018-05-30 株式会社デンソー 通信装置、通信方法、及び通信プログラム
US10445278B2 (en) * 2016-12-28 2019-10-15 Intel Corporation Interface bridge between integrated circuit die
EP3682471B1 (en) * 2017-09-15 2023-11-08 Cryptography Research, Inc. Packaging techniques for backside mesh connectivity
CN109510818B (zh) * 2018-10-29 2021-08-17 梁伟 区块链的数据传输系统、方法、装置、设备及存储介质
GB2582900A (en) * 2019-03-18 2020-10-14 Pqshield Ltd Cryptography using a cryptographic state
US11163896B2 (en) * 2019-03-25 2021-11-02 Micron Technology, Inc. Secure communications amongst connected dice
US11496314B2 (en) * 2019-12-18 2022-11-08 Intel Corporation Integrity protected command buffer execution
US20210117246A1 (en) * 2020-09-25 2021-04-22 Intel Corporation Disaggregated computing for distributed confidential computing environment

Also Published As

Publication number Publication date
US20220006645A1 (en) 2022-01-06
EP4152299A1 (en) 2023-03-22

Similar Documents

Publication Publication Date Title
CN109388595B (zh) 高带宽存储器系统以及逻辑管芯
US11056173B2 (en) Semiconductor memory device and memory module including the same
US20190108146A1 (en) Multi-processor system including memory shared by multi-processor and method thereof
US8924740B2 (en) Encryption key transmission with power analysis attack resistance
TW202301141A (zh) 受信賴記憶體共享機制
US20150372707A1 (en) Millimeter wave wireless communication between computing system and docking station
CN115130090A (zh) 基于容器的环境中的安全密钥供应和硬件辅助的安全密钥存储和安全密码学功能操作
US11494523B2 (en) Direct memory access mechanism
CN113886019B (zh) 虚拟机创建方法、装置、系统、介质和设备
US8539131B2 (en) Root hub virtual transaction translator
US20230198759A1 (en) Electronic device and memory protection method using same
US20220006645A1 (en) Post-quantum secure lighteight integrity and replay protection for multi-die connections
US20210319138A1 (en) Utilizing logic and serial number to provide persistent unique platform secret for generation of soc root keys
GB2498359A (en) Application engine module with modem component.
US11429289B2 (en) Memory map protection mechanism
CN117083612A (zh) 处置未对齐事务以用于内联加密
US20200226047A1 (en) Platform measurement collection mechanism
US20220103557A1 (en) Mechanism for managing services to network endpoint devices
US20220103358A1 (en) Cloud key access mechanism
US20230318825A1 (en) Separately storing encryption keys and encrypted data in a hybrid memory
US20230350720A1 (en) Chaining Services in an Accelerator Device
US11861009B2 (en) Mechanism to update attested firmware on a platform
US20240143363A1 (en) Virtual machine tunneling mechanism
EP4242893A2 (en) Confidential computing extensions for highly scalable accelerators
US11429496B2 (en) Platform data resiliency mechanism

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication