CN115836320A - 用于数据内容完整性检查的方法和装置 - Google Patents

Abstract

本公开涉及用于数据处理的方法和装置，例如显示处理单元(DPU)。该装置可以接收包括多个数据比特的数据，该数据与至少一个数据源相关联。该装置还可以确定数据的至少一部分是否对应于优先级数据，优先级数据在感兴趣区域(ROI)内。当数据的至少一部分对应于优先级数据时，该装置还可以检测所接收数据的调整量，该数据基于所检测调整量被显示或存储。

Description

用于数据内容完整性检查的方法和装置

相关申请的交叉引用

本申请要求于2020年7月14日提交的题为“METHODS AND APPARATUS FOR DATACONTENT INTEGRITY”的美国临时申请第63/051,663号和于2020年11月6日提交的题为“METHODS AND APPARATUS FOR DATA CONTENT INTEGRITY”的美国专利申请第17/092,165号的权益，它们的全部内容通过引用明确地并入本文。

技术领域

本公开总体上涉及处理系统，并且更具体地，涉及一种或多种用于数据或显示处理的技术。

背景技术

计算设备通常利用图形处理单元(GPU)来加速对用于显示的图形数据的渲染。这样的计算设备可以包括例如计算机工作站、诸如所谓的智能电话的移动电话、嵌入式系统、个人计算机、平板计算机和视频游戏机。GPU执行图形处理管线，图形处理管线包括一起操作以执行图形处理命令以及输出帧的一个或多个处理阶段。中央处理单元(CPU)可以通过向GPU发布一个或多个图形处理命令来控制GPU的操作。现代的CPU典型地能够并发地执行多个应用，该多个应用中的每个应用可能需要在执行期间利用GPU。提供内容以供在显示器上进行视觉呈现的设备通常包括GPU。

通常，设备的GPU被配置为在图形处理管线中执行过程。然而，随着无线通信和更小的手持设备的出现，对所改进图形处理的需求已经不断增加。

发明内容

下文给出一个或多个方面的简要概述，以便提供对这样的方面的基本理解。该概述不是对全部预期方面的广泛综述，以及旨在既不标识全部方面的关键要素，也不描绘任何或全部方面的范围。其唯一目的是以简化形式呈现一个或多个方面的一些概念，作为稍后呈现的更加详细的描述的序言。

在本公开的一方面中，提供了一种方法、一种计算机可读介质和一种装置。该装置可以是显示处理器、显示处理单元(DPU)、GPU、CPU、显示器、合成器和/或帧处理器。该装置可以接收包括多个数据比特的数据，该数据与至少一个数据源相关联。该装置还可以确定数据的至少一部分是否对应于优先级数据，优先级数据在感兴趣区域(ROI)内。当数据的至少一部分对应于优先级数据时，该装置还可以检测所接收数据的调整量，该数据基于所检测调整量被显示或存储。另外，该装置可以基于所接收数据的调整量来生成用于所接收数据的数据签名。该装置还可以确定调整量是否小于或等于数据调整阈值。该装置还可以基于所检测调整量来通信数据。

在附图和下文的描述中阐述了本公开内容的一个或多个示例的细节。根据说明书和附图以及根据权利要求书，本公开的其它特征、目的和优势将是显而易见的。

附图说明

图1是示出根据本公开的一种或多种技术的示例内容生成系统的框图。

图2示出根据本公开的一种或多种技术的示例GPU。

图3示出根据本公开的一种或多种技术的数据处理的示例图。

图4示出根据本公开的一种或多种技术的数据处理的示例图。

图5示出根据本公开的一种或多种技术的数据处理的示例图。

图6示出根据本公开的一种或多种技术的数据处理的示例图。

图7示出根据本公开的一种或多种技术的数据处理的示例图。

图8示出根据本公开的一种或多种技术的数据处理的示例图。

图9示出根据本公开的一种或多种技术的数据处理的示例图。

图10示出根据本公开的一种或多种技术的图像的示例图。

图11示出根据本公开的一种或多种技术的数据处理的示例图。

图12示出根据本公开的一种或多种技术的数据处理的示例通信流程图。

图13示出根据本公开的一种或多种技术的示例方法的示例流程图。

具体实施方式

显示子系统用于安全应用中，其中显示器上的图像数据可以用于若干驾驶员辅助功能和/或用于仪表组。未能显示正确或准确的数据可能导致违反针对汽车应用(例如，后视相机系统、前碰撞警告系统、交通标志识别、停车辅助系统和提供标志信息的仪表组显示器)的所定义安全目标。例如，在后视相机应用或自动驾驶功能期间冻结的显示器可能导致危及生命的伤害。另外，可以针对感兴趣区域(ROI)实现多输入签名寄存器(MISR)，作为显示子系统内的关键汽车安全机制。确保图像数据的数据内容完整性的能力是一个重要特性。MISR在安全应用的背景下没有得到很好的研究，而循环冗余校验(CRC)在包括航空在内的许多行业的安全应用中具有丰富的使用历史。支持CRC而不是MISR可以允许更高的设计覆盖。在一些情况下，CRC多项式选择可以是高度专用的域。此外，适当多项式的选择可以利用应用和多项式特性的知识。可编程CRC可以提供影响力以通过移除显著的迁移障碍来去除现有的竞争者解决方案。本公开的各方面可以包括能够同时处理用于不同应用(例如，汽车应用)的安全和非安全显示图像内容的显示子系统。本公开涉及显示子系统在功能安全汽车应用中的使用。具体地，本公开涉及在包含使用显示子系统的安全汽车应用中的ADAS和仪表组。本公开还涉及确保显示器(例如，仪表组、后视相机应用、环视系统和自动驾驶应用)的数据内容完整性的系统方法。此外，本公开包括用于对显示图像内的用户可配置的所选感兴趣区域执行并发在线CRC计算的系统方法。软件可配置的CRC多项式可以是每客户静态的，或者在逐帧或用例的基础上改变。

下文参考附图更加充分地描述系统、装置、计算机程序产品和方法的各个方面。然而，本公开可以以许多不同的形式来体现，并且不应当被解释为限于遍及本公开所呈现的任何特定的结构或功能。确切而言，提供这些方面以使得本公开将是全面和完整的，以及将向本领域技术人员充分地传达本公开的范围。基于本文的教导，本领域技术人员应当认识到的是，本公开的范围旨在涵盖本文所公开的系统、装置、计算机程序产品和方法的任何方面，无论该方面是独立于本公开的其它方面实现的还是与本公开的其它方面结合地实现的。例如，使用本文所阐述的任何数量的方面，可以实现装置或者可以实践方法。此外，本公开的范围旨在涵盖使用除了本文所阐述的本公开的各个方面以外或不同于本文所阐述的本公开的各个方面的其它结构、功能或者结构和功能来实践的这样的装置或方法。本文所公开的任何方面可以通过权利要求的一个或多个元素来体现。

尽管本文描述了各个方面，但是这些方面的许多变型和置换落在本公开的范围之内。尽管提到本公开的各方面的一些潜在益处和优势，但是本公开的范围并非旨在限于特定益处、用途或目标。确切而言，本公开的各方面旨在广泛地适用于不同的无线技术、系统配置、网络和传输协议，其中的一些是通过示例的方式在附图中和在下文的描述中进行说明的。具体实施方式和附图仅是对本公开的说明而不是限制，本公开的范围是通过所附的权利要求以及其等效物来限定的。

参考各种装置和方法给出了若干方面。通过各种框、组件、电路、过程、算法等(统称为“元素”)在下文的具体实施方式中描述以及在附图中示出这些装置和方法。这些元素可以是使用电子硬件、计算机软件或其任何组合来实现的。这样的元素是实现为硬件还是软件，取决于特定的应用和对整个系统所施加的设计约束。

举例而言，元素、或元素的任何部分、或元素的任何组合可以实现为“处理系统”，“处理系统”包括一个或多个处理器(其还可以称为处理单元)。处理器的示例包括：微处理器、微控制器、图形处理单元(GPU)、通用GPU(GPGPU)、中央处理单元(CPU)、应用处理器、数字信号处理器(DSP)、精简指令集计算(RISC)处理器、片上系统(SOC)、基带处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、门控逻辑、分立硬件电路、以及被配置为执行遍及本公开描述的各种功能的其它合适的硬件。处理系统中的一个或多个处理器可以执行软件。无论被称为软件、固件、中间件、微代码、硬件描述语言还是其它，软件可以广泛地解释为意指指令、指令集、代码、代码段、程序代码、程序、子程序、软件组件、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行的线程、过程、函数等。术语应用可以指的是软件。如本文所描述的，一种或多种技术可以指的是被配置为执行一种或多种功能的应用(即，软件)。在这样的示例中，应用可以被存储在存储器上，例如，处理器的片上存储器、系统存储器或任何其它存储器。本文所描述的硬件(诸如处理器)可以被配置为执行应用。例如，应用可以被描述为包括当由硬件执行时使得硬件执行本文所描述的一种或多种技术的代码。作为示例，硬件可以从存储器存取代码以及执行从存储器存取的代码以执行本文所描述的一种或多种技术。在一些示例中，在本公开中标识了组件。在这样的示例中，组件可以是硬件、软件或其组合。组件可以是单独的组件或单个组件的子组件。

相应地，在本文所描述的一个或多个示例中，所描述的功能可以是以硬件、软件或其任何组合来实现的。如果以软件来实现，则功能可以作为一个或多个指令或代码被存储在计算机可读介质上或编码为计算机可读介质上的一个或多个指令或代码。计算机可读介质包括计算机存储介质。存储介质可以是能够由计算机存取的任何可用介质。通过举例而非限制的方式，这样的计算机可读介质可以包括随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、光盘存储、磁盘存储、其它磁存储设备、上述类型的计算机可读介质的组合、或者可以用于以指令或数据结构的形式存储能够由计算机存取的计算机可执行代码的任何其它介质。

概括而言，本公开描述了用于如下的技术：在单个设备或多个设备中具有图形处理管线，改善对图形内容的渲染，和/或减少处理单元(即，被配置为执行本文所描述的一种或多种技术的任何处理单元，诸如GPU)的负载。例如，本公开描述了用于在利用图形处理的任何设备中的图形处理的技术。贯穿本公开描述了其它示例益处。

如本文所使用的，术语“内容”的实例可以指的是“图形内容”、“图像”，反之亦然。不管术语被用作为形容词、名词还是其它词性，都是如此。在一些示例中，如本文所使用的，术语“图形内容”可以指的是由图形处理管线的一个或多个过程产生的内容。在一些示例中，如本文所使用的，术语“图形内容”可以指的是由被配置为执行图形处理的处理单元产生的内容。在一些示例中，如本文所使用的，术语“图形内容”可以指的是由图形处理单元产生的内容。

在一些示例中，如本文所使用的，术语“显示内容”可以指的是由被配置为执行显示处理的处理单元生成的内容。在一些示例中，如本文所使用的，术语“显示内容”可以指的是由显示处理单元生成的内容。图形内容可以被处理以成为显示内容。例如，图形处理单元可以将诸如帧的图形内容输出给缓冲器(其可以被称为帧缓冲器)。显示处理单元可以从缓冲器读取图形内容(诸如一个或多个帧)，以及对其执行一种或多种显示处理技术以生成显示内容。例如，显示处理单元可以被配置为对一个或多个渲染层执行合成以生成帧。作为另一示例，显示处理单元可以被配置为将两个或更多个层合成、混合或者以其它方式组合在一起成为单个帧。显示处理单元可以被配置为对帧执行缩放(例如，放大或缩小)。在一些示例中，帧可以指的是层。在其它示例中，帧可以指的是已经被混合在一起以形成帧的两个或更多个层，即帧包括两个或更多个层，以及包括两个或更多个层的帧随后可以被混合。

图1是示出被配置为实现本公开的一种或多种技术的示例内容生成系统100的框图。内容生成系统100包括设备104。设备104可以包括用于执行本文所描述的各种功能的一个或多个组件或电路。在一些示例中，设备104的一个或多个组件可以是SOC的组件。设备104可以包括被配置为执行本公开的一种或多种技术的一个或多个组件。在所示的示例中，设备104可以包括处理单元120，和系统存储器124。在一些方面中，设备104可以包括多个可选组件，例如，通信接口126、收发器132、接收机128、发送器130、显示处理器127和一个或多个显示器131。对显示器131的引用可以指的是一个或多个显示器131。例如，显示器131可以包括单个显示器或多个显示器。显示器131可以包括第一显示器和第二显示器。第一显示器可以是左眼显示器，而第二显示器可以是右眼显示器。在一些示例中，第一显示器和第二显示器可以接收用于在其上呈现的不同的帧。在其它示例中，第一显示器和第二显示器可以接收用于在其上呈现的相同的帧。在进一步的示例中，图形处理的结果可以不被显示在设备上，例如，第一显示器和第二显示器可以不接收用于在其上呈现的任何帧。相反地，帧或图形处理结果可以被传输给另一设备。在一些方面中，这可以被称为分割渲染。

处理单元120可以包括内部存储器121。处理单元120可以被配置为执行图形处理，诸如在图形处理管线107中。在一些示例中，设备104可以包括显示处理器(诸如显示处理器127)以在由一个或多个显示器131进行的呈现之前对由处理单元120生成的一个或多个帧执行一种或多种显示处理技术。显示处理器127可以被配置为执行显示处理。例如，显示处理器127可以被配置为对由处理单元120生成的一个或多个帧执行一种或多种显示处理技术。一个或多个显示器131可以被配置为显示或以其它方式呈现由显示处理器127处理的帧。在一些示例中，一个或多个显示器131可以包括以下各项中的一项或多项：液晶显示器(LCD)、等离子体显示器、有机发光二极管(OLED)显示器、投影显示设备、增强现实显示设备、虚拟现实显示设备、头戴式显示器、或任何其它类型的显示设备。

在处理单元120外部的存储器(诸如系统存储器124)可以是对于处理单元120可存取的。例如，处理单元120可以被配置为从外部存储器(诸如系统存储器124)进行读取和/或写入该外部存储器。处理单元120可以通过总线通信地耦接到系统存储器124。在一些示例中，处理单元120可以通过总线或不同的连接彼此通信地耦接。

内部存储器121或系统存储器124可以包括一个或多个易失性或非易失性存储器或存储设备。在一些示例中，内部存储器121或系统存储器124可以包括RAM、SRAM、DRAM、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、磁性数据介质或光学存储介质、或任何其它类型的存储器。

根据一些示例，内部存储器121或系统存储器124可以是非暂时性存储介质。术语“非暂时性”可以指示存储介质没有体现在载波或传播的信号中。然而，术语“非暂时性”不应当被解释为意指内部存储器121或系统存储器124是不可移动的或者其内容是静态的。作为一个示例，系统存储器124可以被从设备104移除以及移动到另一设备。作为另一示例，系统存储器124可以是不可从设备104移除的。

处理单元120可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)、或可以被配置为执行图形处理的任何其它处理单元。在一些示例中，处理单元120可以被集成到设备104的主板中。在一些示例中，处理单元120可以存在于在设备104的主板中的端口中安装的图形卡上，或者可以以其它方式并入被配置为与设备104进行互操作的外围设备内。处理单元120可以包括一个或多个处理器，诸如一个或多个微处理器、GPU、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、算术逻辑单元(ALU)、数字信号处理器(DSP)、分立逻辑、软件、硬件、固件、其它等效的集成或分立逻辑电路、或其任何组合。如果技术是部分地以软件来实现的，则处理单元120可以将用于软件的指令存储在合适的非暂时性计算机可读存储介质(例如，内部存储器121)中，以及可以使用一个或多个处理器在硬件中执行指令，以执行本公开的技术。包括硬件、软件、硬件和软件的组合等的前述内容中的任何内容可以被认为是一个或多个处理器。

在一些方面中，内容生成系统100可以包括可选的通信接口126。通信接口126可以包括接收器128和发送器130。接收器128可以被配置为执行本文中关于设备104描述的任何接收功能。另外，接收器128可以被配置为从另一设备接收信息(例如，眼睛或头部位置信息、渲染命令或位置信息)。发送器130可以被配置为执行本文中关于设备104描述的任何发送功能。例如，发送器130可以被配置为向另一设备发送信息(其可以包括针对内容的请求)。接收器128和发送器130可以被组合成收发器132。在这样的示例中，收发器132可以被配置为执行本文关于设备104描述的任何接收功能和/或发送功能。

再次参考图1，在某些方面中，图形处理管线107可以包括被配置为接收包括多个数据比特的数据的确定组件198，所述数据与至少一个数据源相关联。确定组件198还可以被配置为确定数据的至少一部分是否对应于优先级数据，优先级数据在感兴趣区域(ROI)内。确定组件198还可以被配置为当数据的至少一部分对应于优先级数据时检测所接收数据的调整量，该数据基于所检测调整量被显示或存储。确定组件198还可以被配置为基于所接收数据的调整量来生成所接收数据的数据签名。确定组件198还可以被配置为确定调整量是否小于或等于数据调整阈值。确定组件198还可以被配置为基于所检测调整量来通信数据。

如本文所描述的，诸如设备104的设备可以指的是被配置为执行本文所描述的一种或多种技术的任何设备、装置或系统。例如，设备可以是服务器、基站、用户设备、客户端设备、站、接入点、计算机(例如，个人计算机、台式计算机、膝上型计算机、平板计算机、计算机工作站、或大型计算机)、最终产品、装置、电话、智能电话、服务器、视频游戏平台或控制台、手持设备(例如，便携式视频游戏设备或个人数字助理(PDA))、可穿戴计算设备(例如，智能手表、增强现实设备或虚拟现实设备)、非可穿戴设备、显示器或显示设备、电视机、电视机顶盒、中间网络设备、数字媒体播放器、视频流设备、内容流设备、车载计算机、任何移动设备、被配置为生成图形内容的任何设备、或者被配置为执行本文所描述的一种或多种技术的任何设备。本文中的过程可以描述为由特定组件(例如，GPU)来执行，但是在进一步的实施例中，可以是使用与所公开的实施例一致的其它组件(例如，CPU)来执行的。

GPU可以在GPU管线中处理多种类型的数据或数据分组。例如，在一些方面中，GPU可以处理两种类型的数据或数据分组，例如，上下文寄存器分组和绘制调用数据。上下文寄存器分组可以是可以管理将如何处理图形上下文的全局状态信息集合，例如，关于全局寄存器、着色程序或常量数据的信息。例如，上下文寄存器分组可以包括关于颜色格式的信息。在上下文寄存器分组的一些方面中，可以存在指示哪个工作负载属于上下文寄存器的比特。此外，可以存在同时和/或并行地运行的多个功能或程序。例如，功能或程序可以描述特定操作，例如，颜色模式或颜色格式。因此，上下文寄存器可以定义GPU的多个状态。

上下文状态可以用于确定单个处理单元(例如，顶点提取器(VFD)、顶点着色器(VS)、着色器处理器或几何体处理器)如何运转、和/或处理单元以哪种模式运转。为此，GPU可以使用上下文寄存器和编程数据。在一些方面中，GPU可以在管线中基于模式或状态的上下文寄存器定义来生成工作负载，例如，顶点或像素工作负载。某些处理单元(例如，VFD)可以使用这些状态来确定某些功能，例如，如何组装顶点。由于这些模式或状态可能改变，因此GPU可能改变对应的上下文。此外，与模式或状态相对应的工作负载可以遵循不断改变的模式或状态。

图2示出根据本公开的一种或多种技术的示例GPU 200。如图2中所示，GPU 200包括命令处理器(CP)210、绘制调用分组212、VFD 220、VS 222、顶点高速缓存(VPC)224、三角形设置引擎(TSE)226、光栅化器(RAS)228、Z过程引擎(ZPE)230、像素内插器(PI)232、片段着色器(FS)234、渲染后端(RB)236、L2高速缓存(UCHE)238和系统存储器240。尽管图2显示了GPU 200包括处理单元220-238，但是GPU 200可以包括多个额外的处理单元。此外，处理单元220-238仅是示例，并且根据本公开，GPU可以使用处理单元的任何组合或顺序。GPU200还包括命令缓冲器250、上下文寄存器分组260和上下文状态261。

如图2中所示，GPU可以利用CP(例如，CP 210)或硬件加速器来将命令缓冲器解析为上下文寄存器分组(例如，上下文寄存器分组260)和/或绘制调用数据分组(例如，绘制调用分组212)。然后，CP 210可以通过单独的路径将上下文寄存器分组260或绘制调用数据分组212发送给GPU中的处理单元或块。此外，命令缓冲器250可以交替上下文寄存器和绘制调用的不同状态。例如，命令缓冲器可以以如下方式来构造：上下文N的上下文寄存器、上下文N的绘制调用、上下文N+1的上下文寄存器和上下文N+1的绘制调用。

移动设备或智能电话的各方面可以利用缓冲器机制来在设备的应用渲染侧(例如，GPU或CPU)与设备的显示或合成侧(例如，显示引擎)之间分布或协调缓冲器。例如，一些移动设备可以利用缓冲器队列机制来在应用渲染侧与显示或合成侧之间分布或协调缓冲器，该显示或合成侧可以包括缓冲器合成器或硬件合成器(HWC)。在一些方面中，应用渲染侧可以被称为生产者，而显示或合成侧可以被称为消费者。另外，可以使用同步划分器或栅栏来同步应用渲染侧与显示或合成侧之间的内容。因此，栅栏可以被称为同步划分器，反之亦然。

一些系统(诸如高级驾驶员辅助系统(ADAS))可能需要满足针对车辆的功能安全规范(例如，如国际标准化组织(ISO)26262所指示的)和功能安全标准。ISO 26262对整个汽车供应链提出了挑战。每一方(例如，半导体供应商、第1层和原始设备制造商(OEM))可以一起工作以实现合规性。关键的功能安全规范可以是确保被发送到显示器的图像数据的选定部分的数据内容完整性。

在一些方面中，显示子系统可以用于汽车应用中。对于这些系统，显示器上的图像数据可以用于若干驾驶员辅助功能和/或用于仪表组。未能显示正确或准确的数据可能导致违反针对汽车应用(例如，后视相机系统、前碰撞警告系统、交通标志识别、停车辅助系统和提供标志信息的仪表组显示器)的所定义安全目标。例如，在后视相机应用或自动驾驶功能期间冻结的显示器可能导致危及生命的伤害。

另外，可以针对显示器中的感兴趣区域(ROI)来实现多输入签名寄存器(MISR)，作为显示子系统内的关键汽车安全机制。如本文所述，确保图像数据的数据内容完整性的能力是重要的特性。MISR在安全应用的背景下没有得到很好的研究，而循环冗余校验(CRC)在包括航空在内的许多行业的安全应用中具有丰富的使用历史。支持CRC而不是MISR可以允许在ISO 26262分析中要求更高的设计覆盖范围，从而有助于汽车安全完整性级别(ASIL)认证。

在一些情况下，CRC多项式选择可以是高度专用的域。此外，适当多项式的选择可能需要应用和多项式特性的知识。多项式选择过程中的不良选择可能导致CRC应用中未检测到错误的意外高比率。可编程CRC可以将多项式选择的负担转移到OEM。可以假设特定多项式来构建现有的安全应用。可编程CRC可以提供影响力以通过移除显著的迁移障碍来去除现有的竞争者解决方案。这可以为OEM提供将不同的安全应用与不同的多项式混合的能力。这也可以提供市场优势。

图3示出数据处理的图300。更具体地，图300是显示处理单元(DPU)区域分解。如图3所示，图300包括控制单元302、总线接口310、视频图形(VIG)部件311-314、直接存储器访问(DMA)部件316-319、交叉开关320、层混合器(LM)部件321-326、目的地表面处理器管道(DSPP)部件331-334、缩放/锐化部件340、ROI MISR/CRC 350、面板压缩部件360、交叉开关370、显示串行接口(DSI)部件381-386和写回(WB)部件391。图3显示感兴趣区域(ROI)多输入签名寄存器(MISR)以及CRC(例如，ROI MISR/CRC 350)在用于汽车应用的显示子系统中的使用。如图3所描绘的，DPU设计的大百分比可以在CRC 350的上游，使得它可以接收保护。

与其他解决方案(诸如错误校验和校正(ECC)码)相比，某些数据处理设计(例如，图300)可以提供具有低区域成本的高设计覆盖。然而，显示子系统能够同时处理用于不同应用(例如，汽车应用)的安全和非安全显示图像内容可能是有益的。

本公开的各方面可以包括能够同时处理用于不同应用(例如，汽车应用)的安全和非安全显示图像内容的显示子系统。本公开的各方面涉及显示子系统在功能性汽车应用中的使用。具体地，本公开的各方面涉及在包含使用显示子系统的汽车应用中的ADAS和仪表组。本公开的各方面还涉及确保显示器(例如，仪表组、后视相机应用、环视系统和自动驾驶应用)的数据内容完整性的系统方法。此外，本公开的各方面包括用于对显示图像内的用户可配置的所选感兴趣区域(ROI)执行并发在线CRC计算的系统方法。本公开的各方面还涉及软件可配置的CRC多项式，其可以是每客户静态的，或者在逐帧或用例的基础上改变。另外，本公开的各方面允许为显示图像内的不同感兴趣区域选择不同的多项式。

本公开的各方面涉及一种用于对用户可配置的所选感兴趣区域(ROI)执行并发离线数据完整性安全分析的系统方法，该ROI可以包含安全重要显示图像。本公开的各方面还涉及一种用于执行ROI内的像素的用户可配置选择的系统方法，该ROI可以包含安全重要显示图像。另外，本公开的各方面涉及一种用于对ROI内的像素的用户可配置选择执行并发在线CRC计算的系统方法，该ROI可以包含安全重要显示图像。因此，本公开的各方面可以包括多个不同的ROI形状。例如，ROI可以是矩形形状、圆形形状以及完全任意的形状。此外，本公开的各方面涉及以其整体或对来自被认为适用于离线安全分析的安全重要显示图像的像素子集具有选择性地、软件可配置的ROI，其可以在逐帧的基础上改变。

本公开的各方面包括通用的可配置硬件块(即，并行CRC块)，其可以处理每时钟周期输入的多个数据比特，例如，N比特数据。该块可以包括N比特数据输入和用于CRC值的M比特触发器存储。对于每个CRC触发器比特，可以存在相关联的异或(XOR)结构，在该结构中输入数据的N个比特和当前CRC状态的M个比特中的每一个可以如由单独的使能控制的那样起作用。此外，本公开的各方面可以是高度可管线化的，使得最大时钟频率(FMAX)是多项式次数的函数而不是基于每时钟周期处理的比特数。一些部署可以支持某些大小的CRC，例如，32比特CRC。在一些方面中，一旦硬件支持最大大小的CRC(例如，32比特CRC)，则硬件还可以支持高达该大小的任何大小的CRC，例如，16比特CRC或24比特CRC。

图4示出根据本公开的一种或多种技术的数据处理的图400。更具体地，图400示出具有能够每时钟周期处理1比特数据的M比特多项式的传统CRC电路。如图4所示，图400包括CRC 410、CRC 411、CRC(M-1)、P 420、P 421、P(N-1)和串行输入。图400可以是每操作1比特算法。此外，图400可以是由各个使能比特(例如，Pn)控制的多项式。

在一些实例中，本公开的各方面可以包括并行CRC电路，该并行CRC电路可以被一般化以允许在每个时钟周期中处理M比特。将CRC用于高数据速率信号(诸如显示像素数据)可以利用在每个时钟周期期间处理许多比特数据的能力。每个CRC和数据比特可以有助于每个更新的CRC比特。此外，可以存在从属多项式，以及由各个使能比特控制的多项式，例如EN_CRC(j,i)和EN_D(k,i)。如本文所指示的，分解过程可以帮助生成这些单独的使能比特。

图5示出根据本公开的一种或多种技术的数据处理的图500。如图5所示，图500包括CRC 511、CRC(i)、D(k)、EN_CRC(j,i)和EN_D(j,k)。图500显示了每时钟周期能够处理60比特的32比特CRC。如图5中所指示，在一些实例中，CRC实施方案可以每时钟周期处理两个30比特像素。这可能需要一定数量的配置比特来控制，例如(60+32)*32＝2944比特。

图6示出根据本公开的一种或多种技术的数据处理的图600。图600包括CRC 611、CRC(i)、D(k)、EN_CRC(j,i)和EN_D(j,k)。如图6所示，计算的数据分量可以被管线化，以便减少组合项的数量。此外，可以根据需要增加计算的数据分量的管线。此外，最大操作频率可以独立于每时钟周期处理的数据比特的数量。

本公开的各方面还可以包括并行CRC块，其可以由N个感兴趣区域(ROI)共享。在仪表组应用中，可以在显示器的不同部分中收集独立的CRC签名。可以假设多个不同的组，例如四(4)个单独的组。此外，由OEM利用的ROI的数量可能正在增加，这会在不使用硬件共享的情况下增加CRC硬件的硬件成本。

图7示出根据本公开的一种或多种技术的数据处理的图700。图700包括CRC 711、CRC 712、CRC(i)、D(k)和EN_D(j,k)。如图7所示，本公开的各方面还可以包括在ROI之间共享硬件。在一些方面中，利用仪表组图标可能不物理重叠的事实，一次可以更新一个CRC签名。这可以导致每个ROI具有其自己的CRC签名存储，同时签名计算电路可以被共享，这可以导致大的面积节省。

本公开的各方面还可以包括许多多项式实现方式变型。例如，可以在每个ROI之间共享公共多项式的多项式分解。如上所述，分解过程可以帮助生成单独的使能比特。通过这样做，本公开的各方面可以最大化面积节省。或者，可以分解和存储多个多项式。例如，可以存在主动使用两个唯一多项式的16个ROI。可以基于正在处理的特定ROI，将正确的一组使能多路复用(多路复用)到共享CRC硬件中。

在本公开的一些方面中，可能存在许多可用的CRC上下文切换选项。例如，本文中的图示出用于在多个ROI之间进行选择的多路复用器。将该多路复用扩展到大量ROI可能产生定时路径。这可以通过将CRC预加载到本地CRC保持寄存器中来避免。此外，多组寄存器可以保持当前CRC上下文，例如CRC-A和CRC-B。这可以避免使N个ROI直接连接到XOR结构。当在一个CRC(例如，CRC-A)中工作时，本公开的各方面可以为下一个ROI预加载另一个CRC(例如，CRC-B)(反之亦然)。这可以是避免影响FMAX的成本有效的实现方式。

图8示出根据本公开的一种或多种技术的数据处理的图800。图800包括CRC 811、CRC(i)、D(k)、EN_CRC(j,i)、EN_D(j,k)、CRC 820、CRC 821、CRC(m-1)、P 830、P 831、P(n-1)和串行输入。如图8中所示出的，本公开的各方面还可以包括经由并行CRC块重配置的多项式分解。如图8所描绘的，可以通过将长度为(N+M)的脉冲馈送到配置有期望多项式的串行CRC并在每个步骤记录M比特CRC值来计算多项式使能项。所得到的比特集(例如，M*(N+M)比特)可以形成用于并行CRC硬件块的多项式使能。例如，脉冲可以是:“1”后跟(N+M-1)个“0”。并行CRC块还可以用于执行其自己的分解，以避免直接管理各个使能项的软件负担，或者避免具有专用的分解硬件。这可以通过将使能配置为使用单个数据比特并将使能设置为匹配串行CRC多项式来实现。

本公开的各方面还可以包括前述块的串行配置。例如，硬件可以对并行CRC块进行编程，就好像它是用于分解过程的串行CRC块一样。

本公开的各方面还可以包括经由硬件块重新配置的MISR分解。在一些情况下，具有适当设置的启用项的并行CRC块可以用于计算MISR签名。此外，可以一次N比特地计算MISR签名。例如，在DPU中，可以在30比特像素上计算MISR，但是数据路径可以更宽，例如，每时钟处理两个像素。可以通过将长度为(N+M)的脉冲馈送到基本MISR实现方式(即，30比特实现方式)来计算多项式项。例如，脉冲可以是:‘1’后跟(N+M-1)个‘0’项。并行CRC块可用于执行其自己的MISR分解。可以不使用额外的硬件。这可以通过将使能配置为使用单个数据比特并将使能设置为匹配基本MISR实现方式来实现。可以通过允许软件具有直接编程使能比特的能力或在硬件中提供类似的分解策略来支持其他XOR算法。

本公开的各方面还可以包括能够每时钟周期处理少于N比特的并行CRC硬件。并行CRC块可以被配置为每时钟周期处理N比特。例如，它可以被配置为每时钟周期处理两个30比特像素。相同的硬件也可以用于处理较少的数据。例如，ROI可以含有奇数个像素，这可能导致在一些情况下处理若干个比特(例如，30比特)，而通常处理另一数量的比特(例如，60比特)。在这些情况下，使能是较大情况的子集。可以通过屏蔽掉不需要的使能项而不利用多项式的新分解来实现期望的计算。这对于处理每时钟周期的可变数量的像素或具有可变处理字长的规范的其他应用是有用的。

另外，本公开的各方面可以包括实时可配置性。硬件的灵活性可以允许其被重新配置以满足客户的规范，诸如支持高达M的任何大小的多项式次数，其中M是在硬件中提供的最大大小。此外，硬件可以允许支持任何任意多项式，支持CRC、MISR或其他基于XOR的签名算法，以及支持像素内的比特的任何顺序，例如，混合红/绿/蓝(RGB)的位置以及像素是首先被处理最低有效比特(LSB)还是最高有效比特(MSB)。

可以实时重新配置并行CRC块，这可以利用一定数量的时钟周期(例如，N+M个时钟周期)来完成分解。例如，为了支持每时钟周期60比特的32比特CRC处理，可以利用多个时钟周期(例如，92个时钟周期)进行配置。这可以允许多个重新配置选项。本公开的各方面还可以包括两个独立的安全应用，其中在组合仪表上使用独特的多项式。一个选项可以是分解和存储两个多项式的使能。例如，多个ROI(例如ROI A、ROI B和/或ROI C)可以属于一个安全应用，而另一个ROI(例如ROI D)可以属于单独的后视相机安全应用。

假设快速分解，多项式可以由硬件在运行中分解。以这种方式，每个ROI可以使用唯一的多项式而不增加使能存储。实际上，这可能导致必须多次分解多项式，同时光栅扫描像素，导致显著的复杂性。许多简化可以是可能的，例如，如果仪表板配置使得后视相机应用在屏幕的底部，而指示器图标在屏幕的顶部，则可以利用多项式的单次切换。

本公开的各方面还可以在不同的帧时间上对单个多项式进行时间循环。例如，在一个帧时间期间，本公开可以使用多项式P0来收集ROI的CRC签名，并且在下一帧时间期间，本公开可以使用多项式P1来收集ROI的CRC签名。方法选择可以取决于容错时间间隔(FTTI)。在实践中，该方法对于大多数应用可能是足够的。

另外，本公开可以包括在显示子系统存储器上没有ECC的情况下确保的数据内容完整性。这可以在正常系统操作期间被执行而无需进入专用测试模式。本公开的各方面还可以提供支持具有不同多项式规范的不同安全应用的灵活性。此外，本公开的各方面能够经由硬件资源共享产生对片上系统(SoC)的最小裸片面积影响。本公开的各方面还可以包括在现场高速运行测试(即并发在线测试)的能力。本公开的各方面还可以包括检测显示子系统逻辑和存储器中的永久性故障和间歇性故障的能力。

本公开的各方面可以包括许多优点，诸如以成本有效的方式增加显示器的所要求保护的设计覆盖范围。这可以提高客户在安全应用中(诸如在高级驾驶员辅助系统(ADAS)空间和组合仪表空间中)的信心。在一些情况下，将没有这种机制的显示子系统用于安全应用可能是具有挑战性的。这还可以为OEM在SoC上集成不同的安全应用方面提供更多的灵活性。而且，这可以允许多项式提供选择的灵活性。此外，这可以有助于满足如在ISO 26262功能安全标准中规定的显示器子系统的功能安全规范。另外，这可以有助于满足客户特定的ASIL符合性，例如，如ISO 26262功能安全标准中所规定的。此外，本公开的各方面可以通过目标设计改变来增强用于安全ADAS应用的现有显示子系统MISR特征。

在一些方面中，由定制的离线解决方案执行的、确保安全显示图像的数据内容完整性的能力可能是重要的。本公开的各方面可以利用投入较长时间段的程序，以便从安全分析的角度对其解决方案进行净化，以便推动影响力。如果过程利用CRC机制来确保数据完整性，则这可以最小化客户数据库的重建。本公开的各方面还可以利用CRC机制的替代方法来确保数据完整性，诸如从安全分析的观点来看可能减少误报。本公开的各方面还可以实现更多的离线安全机制，以确保安全内容与比特精确数据完整性验证相比在视觉上不受损害，这可以最小化可能在视觉上不是危险的误报。另外，当与非安全材料组合时，本公开的各方面可以利用安全材料的可见性检查。本公开的各方面还可以使工业设计者能够具有更广泛的视觉上吸引人的内容物，以使安全元件与非安全元件组合。

本公开的一些方面还可以最小化总系统带宽(BW)和处理器利用率，这进而可以使KPI达到遵守容错时间间隔(FTTI)的水平。这可以消除硬件和软件被认证(例如，ASIL认证)的负担，这可以最小化工程成本并加速上市时间。本公开的各方面还可以为客户带来更大的灵活性和可重用性。在一些情况下，本公开的各方面可以允许客户在可以收集CRC值以用于安全诊断的像素的几何形状方面具有宽范围的灵活性。对于指定更高ASIL能力的客户，本公开的各方面可以为安全重要内容提供独立且冗余的诊断路径。例如，本公开的各方面可以实现ASIL分解，诸如可以利用独立性和冗余性来实现功能安全规范的策略。

本公开的各方面可以包括多个组件图，例如，包括当利用CRC时的数据处理的组件的图。例如，本公开的各图可以包括数据捕获组件、软件、硬件、存储器、显示处理单元(DPU)和显示器。这些组件中的每一个可以在数据处理期间(诸如当利用CRC时)彼此通信。

图9示出根据本公开的一种或多种技术的数据处理的图900。如图9所示，图900包括用于数据处理的多个组件。更具体地，图900包括用于配置特定ROI的多个硬件块。如图9所示，块902包括提取和分离静态随机存取存储器(SRAM)。块902可以连接到包括源管道处理块的块904。块904可以连接到包括层混合处理块的块906。块906可以连接到包括写回引擎的块908。块908可以连接到包括用户ROI配置的块910以及包括用户每像素配置的块912。最后，块908可以连接到块914，在块914处，本公开的各方面生成ROI显示输出。

如图9所示，本公开的各方面可以包括可配置硬件块，其允许用户配置在存储器写回中的特定感兴趣区域(ROI)以及是离线安全分析机制特定感兴趣的的所选像素。此外，本公开的各方面可以包括允许用户配置可配置ROI内的像素集的可配置硬件块。如果ROI小于或等于完整图像或屏幕，则这可以有效地降低像素吞吐量。

图10示出根据本公开的一种或多种技术的图像的图1000。如图10所示，图1000包括图像1010，图像1010包括感兴趣区域(ROI)1020。图像1010包括图像宽度和图像高度。同样，ROI 1020包括ROI宽度和ROI高度。尽管ROI 1020被示出在图像1010的底部角落中，但是ROI 1020可以位于图像1010内的任何地方。在一些情况下，ROI 1020可以被存储在存储器或缓冲器中。

图11示出根据本公开的一种或多种技术的数据处理的图1100。如图11所示，图1100包括针对本公开的数据处理的多个步骤或过程。在1102处，可以从混合器输入多个合成像素。在1104处，本公开的各方面可以执行ROI旁路。在1106处，本公开的各方面可以执行全平面处理，例如，色调映射、颜色管理和/或锐化处理。在1108处，本公开的各方面可以确定像素是否在ROI内。在1110处，本公开的各方面可确定具有MISR或CRC的ROI。在1112处，本公开的各方面可以输出到显示器。图1100也是可以与任意形状的ROI一起使用的旁路机制。例如，由1108控制的多路复用可以选择面板处理的像素，除非该像素在矩形ROI内并且该ROI内的像素被标记为安全像素。这可以允许ROI具有非矩形形状。

如图11所描绘的，像素可以在被馈送到层混合器中的最上层上。这些像素可以与阿尔法信息相关联，其中，前景阿尔法被设置为某个值，例如1.0，并且背景阿尔法被设置为某个值，例如0。此外，这些像素可以是完全不透明的上层像素。例如，本公开的各方面可以定义具有1.0的前景阿尔法和0.0的背景阿尔法的完全不透明管道。对于任意形状的安全图标可能是这种情况。此外，本公开的各方面可以将安全内容与背景混合。虽然本公开可以在完全不透明的像素上运行CRC，但是本公开可以允许在边缘周围与背景材料进行软混合，以获得视觉上吸引人的结果，同时仍然保持安全性。在一些方面中，可以使用不同的管道(例如，VIG/DMA管道)来获取不同的安全层图标，只要这些区域中的每一个被显示在面板位置处的显示器的最顶层上。在一些方面中，来自混合器的像素输出可以绕过任何像素处理，以确保可以不存在对数据完整性的篡改。旁路数据路径可以配置有与配置给写回引擎的ROI一样大或更大的ROI。这也可以与在线CRC计算被一起使用。

另外，每像素阿尔法信息可以被传播到写回引擎，以及与在线CRC计算被一起使用。例如，具有像素值1.0的任何阿尔法可以被写出到存储器而不篡改，而所有其他像素可以被写为黑色。所引入的这种机制可以允许在非矩形、任意大小的安全内容上收集CRC签名。可以从签名生成中排除具有非不透明阿尔法值的任何像素。这可以允许OEM平滑地将安全图标与背景显示画布材料混合，同时还具有确定性的安全签名，例如，地图上的指示等。

在一些方面中，如果ROI还包含指定安全实施的像素，则安全显示图像写回可以起作用。安全实施的一些方面可能禁止写回存储器可由非特权处理器访问，这可能损害安全用例，因为这可能指定通用处理器访问以通过软件算法进行安全分析。在一些实例中，如果管线被配置为安全的，则安全保护比特可以传播到写回引擎。此外，写回引擎可以观察每个像素，诸如它是否是安全重要的、安全的或两者，并且然后如果存储器写回不是受保护的存储器，则决定写回原始像素或使像素变黑。例如，如果像素被认为是安全重要和安全的，则写回引擎可以写回安全像素，因为从安全鲁棒性的角度来看，它是不透明的，不会丢失机密性。本公开的各方面还可以包括在标准存储器之外(例如，而不是在安全存储器之外)运行安全应用的能力。因此，本公开的各方面可以包括黑掉安全内容的能力，即，包括移动回放的能力。

另外，本公开的各方面可以包括写回ROI、写回安全像素或写回整个ROI像素的实时可配置性。ROI内的安全像素映射也可以是实时可配置的，因为其可以是该特定像素的阿尔法通道的函数，以及处于最顶部的该特定安全图像的z顺序的函数。在一些情况下，这些配置可以是双缓冲的和/或在每帧基础上可编程的。本公开的各方面还可以经由改进的设计覆盖来实现某些硬件架构度量，例如，根据ISO 26262功能安全标准，诸如单点故障度量(SPFM)和潜在点故障度量(LPFM)。本公开的各方面还可以允许客户利用离线安全机制，以便确保视觉安全，以及当其在视觉上不是危险时最小化误报。本公开的各方面还可以允许客户在视觉上具有更宽的阵列，这可以吸引安全元件的内容与非安全元件组合。

图12示出根据本公开的一种或多种技术的数据处理的通信流程图1200。如图12所示，图1200包括数据捕获部件1202、DPU 1204、存储器1206和显示器1208。

在1210处，DPU 1204可以接收包括多个数据比特的数据，例如数据1212，该数据与至少一个数据源相关联。如图12所示，数据捕获组件1202可以向DPU 1204发送数据1212。在一些方面中，至少一个数据源可以对应于感兴趣区域(ROI)，例如ROI 1020。

在1220处，DPU 1204可以确定数据的至少一部分是否对应于优先级数据，优先级数据在感兴趣区域(ROI)(例如，ROI 1020)内。

在一些方面中，优先级数据可以是安全性数据。安全数据可以被显示在显示器(例如，显示器1208)的上层，其中，安全数据可以被显示为一个或多个安全像素，其中，ROI(例如，ROI 1020)可以是显示器(例如，显示器1208)的一部分。一个或多个安全像素可以对应于一个或多个不透明像素。此外，一个或多个安全像素中的每一个可以与阿尔法信息相关联，阿尔法信息包括前景阿尔法值或背景阿尔法值中的至少一个。

在1230处，当数据的至少一部分对应于优先级数据时，DPU 1204可以检测所接收数据(例如，数据1212)的调整量，其中，可以基于所检测调整量来显示或存储数据。在一些情况下，可以基于至少一种检测算法来检测调整量，该至少一种检测算法对应于至少一个循环冗余校验(CRC)(例如，在图11中的步骤1110处的CRC)。此外，至少一个CRC可以包括至少一个多项式，至少一个多项式是可编程的或可配置的。可以基于至少一种检测算法来检测调整量。也可以由显示处理单元(DPU)(例如，DPU 1204)检测调整量。此外，可以基于至少一种检测算法来检测调整量，至少一种检测算法对应于至少一个多输入签名寄存器(MISR)(例如，在图11中的步骤1110处的MISR)或至少一个异或(XOR)算法。

在1240处，DPU 1204可以基于所接收数据的调整量来生成用于所接收数据(例如，数据1212)的数据签名。可以将所接收数据的数据签名与所处理数据的数据签名进行比较。此外，所接收数据的数据签名可以是循环冗余校验(CRC)签名。

在1250处，DPU 1204可以确定调整量是否小于或等于数据调整阈值。在一些方面中，当调整量小于或等于数据调整阈值时，数据(例如，数据1212)可以被显示，其中，数据可以被显示在显示器(例如，显示器1208)处。此外，当调整量大于数据调整阈值时，数据(例如，数据1212)可以被存储，其中数据可以被存储在存储器或缓冲器(例如，存储器1206)中的至少一个中。

在1260处，DPU 1204可以基于所检测调整量来通信数据，例如数据1262。例如，数据(例如，数据1262)可以被通信，以便被存储(例如，存储在存储器1206处)或被显示(例如，显示在显示器1208处)。

图13示出根据本发明的一种或多种技术的实例方法的示例流程图1000。该方法可以由装置(例如，DPU、GPU、CPU、合成器、帧处理器、显示处理器、数据处理器或用于数据处理的装置)执行。

在1302处，该装置可以接收包括多个数据比特的数据，该数据与至少一个数据源相关联，如结合图3-图12中的示例所描述的。在一些方面中，至少一个数据源可以对应于感兴趣区域(ROI)，如结合图3-图12中的示例所描述的。

在1304处，该装置可以确定数据的至少一部分是否对应于优先级数据，优先级数据在感兴趣区域(ROI)内，如结合图3-图12中的示例所描述的。

在一些方面中，优先级数据可以是安全数据，如结合图3-图12中的示例所描述的。安全数据可以被显示在显示器的上层，其中，安全数据可以被显示为一个或多个安全像素，其中，ROI可以是显示器的一部分，如结合图3-图12中的示例所描述的。一个或多个安全像素可以对应于一个或多个不透明像素，如结合图3-图12中的示例所描述的。此外，一个或多个安全像素中的每一个可以与阿尔法信息相关联，阿尔法信息包括前景阿尔法值或背景阿尔法值中的至少一个，如结合图3-图12中的示例所描述的。

在1306处，当数据的至少一部分对应于优先级数据时，装置可以检测所接收数据的调整量，基于所检测调整量来显示或存储数据，如结合图3-图12中的示例所描述的。在一些情况下，可以基于至少一种检测算法来检测调整量，至少一种检测算法对应于至少一个循环冗余校验(CRC)，如结合图3-图12中的示例所描述的。此外，至少一个CRC可以包括至少一个多项式，至少一个多项式是可编程的或可配置的，如结合图3-图12中的示例所描述的。可以基于至少一种检测算法来检测调整量，如结合图3-图12中的示例所描述的。也可以由显示处理单元(DPU)检测调整量，如结合图3-图12中的示例所描述的。此外，可以基于至少一种检测算法来检测调整量，至少一种检测算法对应于至少一个多输入签名寄存器(MISR)或至少一个异或(XOR)算法，如结合图3-图12中的示例所描述的。

在1308处，该装置可以基于所接收数据的调整量来生成所接收数据的数据签名，如结合图3-图12中的示例所描述的。可以将所接收数据的数据签名与所处理数据的数据签名进行比较，如结合图3-图12中的示例所描述的。此外，所接收数据的数据签名可以是循环冗余校验(CRC)签名，如结合图3-图12中的示例所描述的。

在1310处，该装置可以确定调整量是否小于或等于数据调整阈值，如结合图3-图12中的示例所描述的。在一些方面中，当调整量小于或等于数据调整阈值时，数据可以被显示，数据被显示在显示器处，如结合图3-图12中的示例所描述的。此外，当调整量大于数据调整阈值时，数据可以被存储，数据被存储在存储器或缓冲器中的至少一个中，如结合图3-图12中的示例所描述的。

在1312处，该装置可以基于所检测调整量来通信数据。例如，数据可以被通信以便被存储或显示，如结合图3-图12中的示例所描述的。

在一种配置中，提供了一种用于图形处理的方法或装置。该装置可以是DPU、GPU、CPU、合成器、帧合成器、帧处理器、显示处理器、数据处理器或用于数据处理的装置。在一个方面中，该装置可以是在设备104内的处理单元120，或者可以是在设备104或另一设备内的某种其它硬件。该装置可以包括：用于接收包括多个数据比特的数据的部件，该数据与至少一个数据源相关联。该装置还可以包括：用于确定数据的至少一部分是否对应于优先级数据的部件，优先级数据在感兴趣区域(ROI)内。该装置还可以包括：用于当数据的至少一部分对应于优先级数据时检测所接收数据的调整量的部件，数据基于所检测调整量被显示或存储。该装置还可以包括：用于确定调整量是否小于或等于数据调整门限的部件。该装置还可以包括：用于基于所检测调整量来通信数据的部件。该装置还可以包括：用于基于所接收数据的调整量来生成所接收数据的数据签名的部件。

可以实现本文描述的主题以实现一个或多个益处或优点。例如，所描述的显示处理技术可以由DPU、GPU、CPU、合成器、帧合成器、帧处理器、显示处理器或其他数据处理器使用，以实现上述方法和过程。与其它数据和帧处理技术相比，这还可以以低成本来实现。此外，本文中的数据处理技术可以改进或加速数据处理或执行。此外，本文的数据处理技术可以提高DPU或GPU的数据利用率和/或资源效率。另外，本文的数据处理技术可以包括可以改进数据传输的可靠性和/或数据内容完整性的方法。

根据本公开，在上下文没有另外规定的情况下，术语“或”可以被解释为“和/或”。另外，虽然诸如“一个或多个”或“至少一个”等的短语可能已经用于本文所公开的一些特征，而没有用于其它特征，但是没有使用这样的语言的特征可以被解释为在上下文没有另外规定的情况下具有这样的暗示的含义。

在一个或多个示例中，本文所描述的功能可以用硬件、软件、固件或其任何组合来实现。例如，尽管已经遍及本公开使用了术语“处理单元”，但是这样的处理单元可以用硬件、软件、固件或其任何组合来实现。如果任何功能、处理单元、本文所描述的技术或其它模块是用软件实现的，则功能、处理单元、本文所描述的技术或其它模块可以作为一个或多个指令或代码被存储在计算机可读介质上或者通过计算机可读介质进行发送。计算机可读介质可以包括计算机数据存储介质或通信介质，所述通信介质包括促进将计算机程序从一个地方通信到另一个地方的任何介质。以此方式，计算机可读介质通常可以对应于：(1)有形计算机可读存储介质，其是非暂时性的；或者(2)诸如信号或载波的通信介质。数据存储介质可以是可以由一个或多个计算机或者一个或多个处理器存取以取回用于实现在本公开中描述的技术的指令、代码和/或数据结构的任何可用的介质。通过举例而非限制性的方式，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备。如本文所使用的，磁盘和光盘包括压缩光盘(CD)、激光光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常磁性地复制数据，而光盘利用激光来光学地复制数据。上述各项的组合还应当被包括在计算机可读介质的范围之内。计算机程序产品可以包括计算机可读介质。

代码可以由一个或多个处理器(诸如一个或多个数字信号处理器(DSP)、通用微处理器、专用集成电路(ASIC)、算术逻辑单元(ALU)、现场可编程逻辑阵列(FPGA)、或其它等效的集成的或分立的逻辑电路)来执行。因此，如本文所使用的术语“处理器”可以指的是前述结构中的任何一者或者适合于实现本文所描述的技术的任何其它结构。此外，所述技术可以是在一个或多个电路或逻辑元件中充分地实现的。

本公开的技术可以是在各种各样的设备或装置(包括无线手机、集成电路(IC)或一组IC(例如，芯片集))中实现的。在本公开中描述了各种组件、模块或单元，以强调被配置为执行所公开的技术的设备的功能方面，但是不一定需要通过不同的硬件单元来实现。确切而言，如上文所描述的，各个单元可以被组合在任何硬件单元中，或者由一批可互操作的硬件单元(包括如上文所描述的一个或多个处理器)结合合适的软件和/或固件来提供。

已经描述了各个示例。这些示例和其它示例在所附权利要求的范围内。以下方面仅是说明性的，并且可以与本文描述的其他方面或教导组合，而不限于此。

方面1是一种数据处理方法。该方法包括：接收包括多个数据比特的数据，该数据与至少一个数据源相关联。该方法还包括：确定数据的至少一部分是否对应于优先级数据，优先级数据在感兴趣区域(ROI)内。该方法还包括：当数据的至少一部分对应于优先级数据时检测所接收数据的调整量，该数据基于所检测调整量被显示或存储。

方面2是如方面1所述的方法，其中，优先级数据是安全性数据。

方面3是如方面1和2中任一项所述的方法，其中，安全数据被显示在显示器的上层，安全数据被显示为一个或多个安全像素，ROI是显示器的一部分。

方面4是如方面1至3中任一项所述的方法，其中，一个或多个安全像素对应于一个或多个不透明像素。

方面5是如方面1至4中任一项所述的方法，其中，一个或多个安全像素中的每一个与阿尔法信息相关联，阿尔法信息包括前景阿尔法值或背景阿尔法值中的至少一个。

方面6是如方面1至5中任一项所述的方法，其中，基于至少一种检测算法来检测调整量，至少一种检测算法对应于至少一个循环冗余校验(CRC)。

方面7是如方面1至6中任一项所述的方法，其中，至少一个CRC包括至少一个多项式，至少一个多项式是可编程的或可配置的。

方面8是如方面1至7中任一项所述的方法，还包括：确定调整量是否小于或等于数据调整阈值。

方面9是如方面1至8中任一项所述的方法，其中，当调整量小于或等于数据调整阈值时，数据被显示，数据被显示在显示器处。

方面10是如方面1至9中任一项所述的方法，其中，当调整量大于数据调整阈值时，数据被存储，数据被存储在存储器或缓冲器中的至少一个中。

方面11是如方面1至10中任一项所述的方法，其中，基于至少一种检测算法来检测调整量。

方面12是如方面1至11中任一项所述的方法，还包括：基于所检测调整量来通信数据。

方面13是如方面1至12中任一项所述的方法，还包括：基于所接收数据的调整量生成所接收数据的数据签名。

方面14是如方面1至13中任一项所述的方法，其中，将所接收数据的数据签名与所处理数据的数据签名进行比较。

方面15是如方面1至14中任一项所述的方法，其中，所接收数据的数据签名是循环冗余校验(CRC)签名。

方面16是如方面1至15中任一项所述的方法，其中，至少一个数据源对应于ROI。

方面17是如方面1至16中任一项所述的方法，其中，由显示处理单元(DPU)检测调整量。

方面18是如方面1至17中任一项所述的方法，其中，基于至少一种检测算法来检测调整量，至少一种检测算法对应于至少一个多输入签名寄存器(MISR)或至少一个异或(XOR)算法。

方面19是一种用于数据处理的装置，包括用于实现如方面1至18中任一项所述的方法的部件。

方面20是一种用于数据处理的装置，包括耦接到存储器并且被配置为实现如方面1至18中任一项所述的方法的至少一个处理器。

方面21是一种存储计算机可执行代码的计算机可读介质，其中，该代码在由处理器执行时使处理器实现如方面1至18中任一项所述的方法。

Claims (41)

1.一种数据处理方法，包括：

接收包括多个数据比特的数据，所述数据与至少一个数据源相关联；

确定所述数据的至少一部分是否对应于优先级数据，所述优先级数据在感兴趣区域(ROI)内；以及

当所述数据的至少一部分对应于优先级数据时，检测所接收数据的调整量，所述数据基于所检测的调整量被显示或存储。

2.如权利要求1所述的方法，其中，所述优先级数据是安全数据。

3.如权利要求2所述的方法，其中，所述安全数据被显示在显示器的上层，所述安全数据被显示为一个或多个安全像素，所述ROI是所述显示器的一部分。

4.如权利要求3所述的方法，其中，所述一个或多个安全像素对应于一个或多个不透明像素。

5.如权利要求3所述的方法，其中，所述一个或多个安全像素中的每一个与阿尔法信息相关联，所述阿尔法信息包括前景阿尔法值或背景阿尔法值中的至少一个。

6.如权利要求1所述的方法，其中，基于至少一种检测算法来检测所述调整量，所述至少一种检测算法对应于至少一个循环冗余校验(CRC)。

7.如权利要求6所述的方法，其中，所述至少一个CRC包括至少一个多项式，所述至少一个多项式是可编程的或可配置的。

8.如权利要求1所述的方法，还包括：

确定所述调整量是否小于或等于数据调整阈值。

9.如权利要求8所述的方法，其中，当所述调整量小于或等于所述数据调整阈值时，所述数据被显示，所述数据被显示在显示器处。

10.如权利要求8所述的方法，其中，当所述调整量大于所述数据调整阈值时，所述数据被存储，所述数据被存储在存储器或缓冲器中的至少一个中。

11.如权利要求1所述的方法，其中，基于至少一种检测算法来检测所述调整量。

12.如权利要求1所述的方法，还包括：

基于所检测的调整量通信所述数据。

13.如权利要求1所述的方法，还包括：

基于所接收数据的所述调整量生成所述所接收数据的数据签名。

14.如权利要求13所述的方法，其中，将所述所接收数据的数据签名与所处理数据的数据签名进行比较。

15.如权利要求13所述的方法，其中，所述所接收数据的所述数据签名是循环冗余校验(CRC)签名。

16.如权利要求1所述的方法，其中，所述至少一个数据源对应于所述ROI。

17.如权利要求1所述的方法，其中，由显示处理单元(DPU)检测所述调整量。

18.如权利要求1所述的方法，其中，基于至少一种检测算法来检测所述调整量，所述至少一种检测算法对应于至少一个多输入签名寄存器(MISR)或至少一个异或(XOR)算法。

19.一种用于数据处理的装置，包括：

存储器；以及

至少一个处理器，其耦接到所述存储器并且被配置为：

接收包括多个数据比特的数据，所述数据与至少一个数据源相关联；

确定所述数据的至少一部分是否对应于优先级数据，所述优先级数据在感兴趣区域(ROI)内；以及

当所述数据的至少一部分对应于优先级数据时，检测所接收数据的调整量，所述数据基于所检测的调整量被显示或存储。

20.如权利要求19所述的装置，其中，所述优先级数据是安全数据。

21.如权利要求20所述的设备，其中，所述安全数据被显示在显示器的上层，所述安全数据被显示为一个或多个安全像素，所述ROI是所述显示器的一部分。

22.如权利要求21所述的设备，其中，所述一个或多个安全像素对应于一个或多个不透明像素。

23.如权利要求21所述的设备，其中，所述一个或多个安全像素中的每一个与阿尔法信息相关联，所述阿尔法信息包含前景阿尔法值或背景阿尔法值中的至少一个。

24.如权利要求19所述的装置，其中，基于至少一种检测算法来检测所述调整量，所述至少一种检测算法对应于至少一个循环冗余校验(CRC)。

25.如权利要求24所述的装置，其中，所述至少一个CRC包括至少一个多项式，所述至少一个多项式是可编程的或可配置的。

26.如权利要求19所述的装置，其中，所述至少一个处理器还被配置为：

确定所述调整量是否小于或等于数据调整阈值。

27.如权利要求26所述的装置，其中，当所述调整量小于或等于所述数据调整阈值时，所述数据被显示，所述数据被显示在显示器处。

28.如权利要求26所述的装置，其中，当所述调整量大于所述数据调整阈值时，所述数据被存储，所述数据被存储在存储器或缓冲器中的至少一个中。

29.如权利要求19所述的装置，其中，基于至少一种检测算法来检测所述调整量。

30.如权利要求19所述的装置，其中，所述至少一个处理器还被配置为：

基于所检测的调整量来通信所述数据。

31.如权利要求19所述的装置，其中，所述至少一个处理器还被配置为：

基于所接收数据的所述调整量生成所述所接收数据的数据签名。

32.如权利要求31所述的装置，其中，将所接收数据的所述数据签名与所处理数据的数据签名进行比较。

33.如权利要求31所述的装置，其中，所述所接收数据的所述数据签名是循环冗余校验(CRC)签名。

34.如权利要求19所述的装置，其中，所述至少一个数据源对应于所述ROI。

35.如权利要求19所述的装置，其中，所述调整量由显示处理单元(DPU)检测。

36.如权利要求19所述的装置，其中，基于至少一种检测算法来检测所述调整量，所述至少一种检测算法对应于至少一个多输入签名寄存器(MISR)或至少一个异或(XOR)算法。

37.一种用于数据处理的装置，包括：

用于接收包括多个数据比特的数据的部件，所述数据与至少一个数据源相关联；

用于确定所述数据的至少一部分是否对应于优先级数据的部件，所述优先级数据在感兴趣区域(ROI)内；以及

用于当所述数据的至少一部分对应于优先级数据时，检测所接收数据的调整量的部件，所述数据基于所检测的调整量被显示或存储。

38.如权利要求37所述的装置，还包括：

用于确定所述调整量是否小于或等于数据调整阈值的部件。

39.如权利要求37所述的装置，还包括：

用于基于所检测的调整量来通信所述数据的部件。

40.如权利要求37所述的装置，还包括：

用于基于所接收数据的所述调整量生成所述所接收数据的数据签名的部件。

41.一种存储用于数据处理的计算机可执行代码的计算机可读介质，所述代码在由处理器执行时使所述处理器：

接收包括多个数据比特的数据，所述数据与至少一个数据源相关联；

确定所述数据的至少一部分是否对应于优先级数据，所述优先级数据在感兴趣区域(ROI)内；以及

当所述数据的至少一部分对应于优先级数据时，检测所接收数据的调整量，所述数据基于所检测的调整量被显示或存储。

Images