CN115832652A - 一种带通滤波器 - Google Patents

Abstract

本发明公开了一种带通滤波器，涉及微波技术领域，所述带通滤波器，包括：由上到下依次层叠设置、且采用低温共烧陶瓷工艺制成的第一屏蔽层、谐振耦合层和第二屏蔽层；谐振耦合层，包括：第一耦合线、第二耦合线、四个由左向右依次排布的谐振器和三个耦合器；每相邻两个谐振器之间布设一个耦合器；第一耦合线位于最左端和最右端的谐振器的上方；第二耦合线位于中间两个谐振器的下方；谐振器和耦合器均与接地端口连接；最左端的谐振器与输入端口连接；最右端的谐振器与输出端口连接；第一屏蔽层和第二屏蔽层均与接地端口连接。本发明能使得通带相对带宽小于10％，并且提升通带性能和阻带抑制性能。

Description

一种带通滤波器

技术领域

本发明涉及微波技术领域，特别是涉及一种带通滤波器。

背景技术

随着通信技术的不断发展，空间中的无线信号越来越复杂，人们对硬件的频率选择性的要求也越来越高。窄带带通滤波器可以为射频系统提供优越的窄带信号，其设计类型多样且适用范围广泛。

LTCC即低温共烧陶瓷，是一种高稳定性、高品质因数和高集成度的厚膜工艺。陶瓷材料相比于其他材料，稳定性高，介电常数变化范围大，适用于微波器件的制造。

常用的窄带滤波器的设计方式有四种：第一种是集总元件耦合谐振器带通滤波器，它是由低通原型推导而来，辅助设计工具多，电路简单，三维仿真难度较大；第二种是微带线型带通滤波器，它是由1/2波长谐振器或者1/4波长谐振器通过电容耦合或电感耦合实现滤波功能；第三种是波导型带通滤波器，包括并联电感波导耦合带通滤波器、小孔膜片耦合波导谐振器带通滤波器和基片集成波导滤波器等；第四种是带状线型带通滤波器，包括十字形电容耦合带状线滤波器和梳状线带通滤波器等。

目前，梳状线带通滤波器存在的相对带宽范围为15％左右，通带性能和阻带抑制性能都有待提升。

发明内容

基于此，本发明实施例提供一种带通滤波器，使得通带相对带宽小于10％，并且提升通带性能和阻带抑制性能。

为实现上述目的，本发明提供了如下方案：

一种带通滤波器，包括：由上到下依次层叠设置的第一屏蔽层、谐振耦合层和第二屏蔽层；所述第一屏蔽层、所述谐振耦合层和所述第二屏蔽层均为采用低温共烧陶瓷工艺制成的印刷电路；

所述谐振耦合层，包括：第一耦合线、第二耦合线、四个谐振器和三个耦合器；四个所述谐振器由左向右依次排布；每相邻两个所述谐振器之间布设一个所述耦合器；所述第一耦合线位于最左端的谐振器和最右端的谐振器的上方；所述第二耦合线位于中间两个谐振器的下方；四个所述谐振器和三个所述耦合器均与接地端口连接；最左端的谐振器与输入端口连接；最右端的谐振器与输出端口连接；所述第一屏蔽层和所述第二屏蔽层均与所述接地端口连接；

所述第一耦合线用于使最左端的谐振器和最右端的谐振器耦合连接；所述第二耦合线用于使中间的两个谐振器耦合连接；所述耦合器用于使相邻两个所述谐振器耦合连接。

可选地，所述带通滤波器，还包括：输入层、输出层和接地层；所述输入层、所述输出层和所述接地层均为采用低温共烧陶瓷工艺制成的印刷电路；所述输入层与所述输出层左右对称设置；

所述输入层，包括：两个上下对称设置且相互连接的输入线框；其中一个所述输入线框位于所述第一屏蔽层的上方，另一个所述输入线框位于所述第二屏蔽层的下方；所述输入线框上设有输入端口；

所述输出层，包括：两个上下对称设置且相互连接的输出线框；其中一个所述输出线框位于所述第一屏蔽层的上方，另一个所述输出线框位于所述第二屏蔽层的下方；所述输出线框上设有输出端口；

所述接地层，包括：前后对称设置的第一接地层和第二接地层；

所述第一接地层，包括：两个上下对称设置且相互连接的第一接地框；其中一个所述第一接地框位于所述第一屏蔽层的上方，另一个所述第一接地框位于所述第二屏蔽层的下方；所述第一接地框分别与所述输入线框、所述输出线框交错排布；所述第一接地框上设有第一接地端口；

所述第二接地层，包括：两个上下对称设置且相互连接的第二接地框；其中一个所述第二接地框位于所述第一屏蔽层的上方，另一个所述第二接地框位于所述第二屏蔽层的下方；所述第二接地框分别与所述输入线框、所述输出线框交错排布；所述第二接地框上设有第二接地端口；所述接地端口包括所述第一接地端口和所述第二接地端口。

可选地，四个所述谐振器均包括由上到下依次层叠设置的第二谐振框、第一谐振框和第三谐振框；所述第一谐振框均与所述第二谐振框、所述第三谐振框交错排布；

三个所述耦合器均包括由上到下依次层叠设置的第二耦合框、第一耦合框和第三耦合框；所述第一耦合框均与所述第二耦合框、所述第三耦合框交错排布；所述耦合器的第二耦合框位于相邻的两个谐振器的第二谐振框之间；所述耦合器的第一耦合框位于相邻的两个谐振器的第一谐振框之间；所述耦合器的第三耦合框位于相邻的两个谐振器的第三谐振框之间；

所述第一耦合线包括第一耦合部和与所述第一耦合部连接的第二耦合部；所述第一耦合部位于最左端的谐振器的第二耦合框的上方，所述第二耦合部位于最右端的谐振器的第二耦合框的上方；

所述第二耦合线包括第三耦合部和与所述第三耦合部连接的第四耦合部；所述第三耦合部位于中间的一个谐振器的第三耦合框的下方，所述第四耦合部位于中间的另一个谐振器的第三耦合框的下方。

可选地，所述带通滤波器，包括：输入连接线和输出连接线；

最左端的谐振器通过所述输入连接线与各所述输入线框上的输入端口连接；最右端的谐振器通过所述输出连接线与各所述输出线框上的输出端口连接。

可选地，所述带通滤波器，还包括：输入抽头和输出抽头；

最左端的谐振器通过所述输入抽头与所述输入连接线连接；最右端的谐振器通过所述输出抽头与所述输出连接线连接。

可选地，所述第一屏蔽层和所述第二屏蔽层均为缺陷地结构。

可选地，所述输入端口、所述输出端口、所述第一接地端口和所述第二接地端口均为50欧姆阻抗端口。

可选地，各所述谐振器的第一谐振框和第三谐振框的线宽均为120μm；各所述谐振器的第二谐振框的线宽为100μm；相邻两个所述谐振器的间距为620μm。

可选地，各所述耦合器的线宽为100μm；所述耦合器与相邻所述谐振器的线间距为310μm；

所述第一耦合线的第一耦合部与最左端的谐振器的第二耦合框的层间距为200μm；所述第一耦合线的第二耦合部与最右端的谐振器的第二耦合框的层间距为200μm；

所述第二耦合线的第三耦合部与中间的一个谐振器的第三耦合框的层间距为250μm；所述第二耦合线的第四耦合部与中间的另一个谐振器的第三耦合框的层间距为250μm。

可选地，所述带通滤波器的尺寸为3.2mm×1.6mm×0.94mm。

与现有技术相比，本发明的有益效果是：

本发明实施例提出了一种带通滤波器，包括：由上到下依次层叠设置、且采用低温共烧陶瓷工艺制成的第一屏蔽层、谐振耦合层和第二屏蔽层；谐振耦合层，包括：第一耦合线、第二耦合线、四个由左向右依次排布的谐振器和三个耦合器；每相邻两个谐振器之间布设一个耦合器；第一耦合线位于最左端和最右端的谐振器的上方；第二耦合线位于中间两个谐振器的下方。本发明通过合理设置谐振器与耦合器、第一耦合线、第二耦合线的耦合结构，使得通带相对带宽小于10％，并且提升通带性能和阻带抑制性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的带通滤波器的正视图；

图2为本发明实施例提供的带通滤波器的侧视图；

图3为本发明实施例提供的带通滤波器的内视图；

图4为本发明实施例提供的带通滤波器的测试曲线示意图。

符号说明：

输入端口-P1，第一接地端口-P2，输出端口-P3，第二接地端口-P4，第一输入连接线-Lin1，第二输入连接线-Lin2，第三输入连接线-Lin3，输入抽头-T1，第一输出连接线-Lout1，第二输出连接线-Lout2，第三输出连接线-Lout3，输出抽头-T2，第一谐振器-R1，第二谐振器-R2，第三谐振器-R3，第四谐振器-R4，第一耦合器-K1，第二耦合器-K2，第三耦合器-K3，第一屏蔽层-SD1，第二屏蔽层-SD2，第一耦合线-Z1，第二耦合线-U1，第一谐振器的第一谐振框-R11，第一谐振器的第二谐振框-R12，第一谐振器的第三谐振框-R13，第二谐振器的第一谐振框-R21，第二谐振器的第二谐振框-R22，第二谐振器的第三谐振框-R23，第三谐振器的第一谐振框-R31，第三谐振器的第二谐振框-R32，第三谐振器的第三谐振框-R33，第四谐振器的第一谐振框-R41，第四谐振器的第二谐振框-R42，第四谐振器的第三谐振框-R43，第一耦合器的第一耦合框K11，第一耦合器的第二耦合框K12，第一耦合器的第三耦合框K13，第二耦合器的第一耦合框K21，第二耦合器的第二耦合框K22，第二耦合器的第三耦合框K23，第三耦合器的第一耦合框K31，第三耦合器的第二耦合框K32，第三耦合器的第三耦合框K33。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

实施例1

本发明实施例提供的带通滤波器为梳状线带通滤波器，请参见图1和图2，所述带通滤波器，包括：由上到下依次层叠设置的第一屏蔽层SD1、谐振耦合层和第二屏蔽层SD2；所述第一屏蔽层SD1、所述谐振耦合层和所述第二屏蔽层SD2均为采用低温共烧陶瓷工艺(LTCC)制成的印刷电路。

所述谐振耦合层，包括：第一耦合线Z1、第二耦合线U1、四个谐振器和三个耦合器。四个所述谐振器分别为第一谐振器R1、第二谐振器R2、第三谐振器R3和第四谐振器R4。三个所述耦合器分别为第一耦合器K1、第二耦合器K2和第三耦合器K3。四个所述谐振器由左向右依次排布；每相邻两个所述谐振器之间布设一个所述耦合器。所述第一耦合线Z1位于最左端的谐振器(即第一谐振器R1)和最右端的谐振器(即第四谐振器R4)的上方；所述第二耦合线U1位于中间两个谐振器(即第二谐振器R2和第三谐振器R3)的下方；四个所述谐振器和三个所述耦合器均与接地端口连接；最左端的谐振器(即第一谐振器R1)与输入端口P1连接；最右端的谐振器(即第四谐振器R4)与输出端口P3连接；所述第一屏蔽层SD1和所述第二屏蔽层SD2均与所述接地端口连接。

所述第一耦合线Z1又称Z字型耦合线，用于使最左端的谐振器(即第一谐振器R1)和最右端的谐振器(即第四谐振器R4)耦合连接，该耦合方式为电耦合，可称之为Z字型耦合。

所述第二耦合线U1又称U字型耦合线，用于使中间的两个谐振器(即第二谐振器R2和第三谐振器R3)耦合连接，该耦合方式为电耦合，可称之为U字型耦合。

所述耦合器用于使相邻两个所述谐振器耦合连接，该耦合方式为磁耦合，可称之为短路枝节耦合。具体的，第一耦合器K1可调节第一谐振器R1和第二谐振器R2之间的磁耦合；第二耦合器K2可调节第二谐振器R2和第三谐振器R3之间的磁耦合；第三耦合器K3可调节第三谐振器R3和第四谐振器R4之间的磁耦合。

在一个示例中，仍请参见图1和图2，所述带通滤波器，还包括：输入层、输出层和接地层；所述输入层、所述输出层和所述接地层均为采用低温共烧陶瓷工艺制成的印刷电路；所述输入层与所述输出层左右对称设置。

所述输入层，包括：两个上下对称设置且相互连接的输入线框；其中一个所述输入线框位于所述第一屏蔽层SD1的上方，另一个所述输入线框位于所述第二屏蔽层SD2的下方；所述输入线框上设有输入端口P1。

所述输出层，包括：两个上下对称设置且相互连接的输出线框；其中一个所述输出线框位于所述第一屏蔽层SD1的上方，另一个所述输出线框位于所述第二屏蔽层SD2的下方；所述输出线框上设有输出端口P3。

所述接地层，包括：前后对称设置的第一接地层和第二接地层。

所述第一接地层，包括：两个上下对称设置且相互连接的第一接地框；其中一个所述第一接地框位于所述第一屏蔽层SD1的上方，另一个所述第一接地框位于所述第二屏蔽层SD2的下方；所述第一接地框分别与所述输入线框、所述输出线框交错排布；所述第一接地框上设有第一接地端口P2。

所述第二接地层，包括：两个上下对称设置且相互连接的第二接地框；其中一个所述第二接地框位于所述第一屏蔽层SD1的上方，另一个所述第二接地框位于所述第二屏蔽层SD2的下方；所述第二接地框分别与所述输入线框、所述输出线框交错排布；所述第二接地框上设有第二接地端口P4；所述接地端口包括所述第一接地端口P2和所述第二接地端口P4。

作为一种可选的实现方式，输入端口P1、第一接地端口P2、输出端口P3和第二接地端口P4分别呈对称结构；第一耦合线Z1位于第一谐振器R1和第四谐振器R4上侧；第二耦合线U1位于第二谐振器R2和第三谐振器R3下侧；第一耦合器K1位于第一谐振器R1和第二谐振器R2的中心位置，第二耦合器K2位于第二谐振器R2和第三谐振器R3的中心位置，第三耦合器K3位于第三谐振器R3和第四谐振器R4的中心位置，且与第一耦合器K1对称，最终组成层叠结构。

在另一个示例中，所述带通滤波器，包括：输入连接线和输出连接线。最左端的谐振器(即第一谐振器R1)通过所述输入连接线与各所述输入线框上的输入端口P1连接；最右端的谐振器(即第四谐振器R4)通过所述输出连接线与各所述输出线框上的输出端口P3连接。

其中，输入连接线包括：第一输入连接线Lin1、第二输入连接线Lin2和第三输入连接线Lin3。输出连接线包括：第一输出连接线Lout1、第二输出连接线Lout2和第三输出连接线Lout3。第一输入连接线Lin1和第二输入连接线Lin2、第三输入连接线Lin3形成输入信号屏蔽；第一输出连接线Lout1和第二输出连接线Lout2、第三输出连接线Lout3形成输出信号屏蔽。

作为一种可选的实现方式，所述带通滤波器，还包括：输入抽头T1和输出抽头T2。最左端的谐振器(即第一谐振器R1)通过所述输入抽头T1与所述输入连接线连接；最右端的谐振器(即第四谐振器R4)通过所述输出抽头T2与所述输出连接线连接。

在又一个示例中，所述第一屏蔽层SD1和所述第二屏蔽层SD2印刷于带通滤波器内部，且均为缺陷地结构。

所述输入端口P1、所述输出端口P3、所述第一接地端口P2和所述第二接地端口P4均为50欧姆阻抗端口。所述输入端口P1、所述输出端口P3、所述第一接地端口P2和所述第二接地端口P4均为外电极引脚。

本实施例的带通滤波器，针对梳状线带通滤波器存在的相对带宽范围为15％左右问题，通过改进谐振器件的耦合结构，使得通带相对带宽小于10％，并且优化通带性能和阻带抑制性能。

实施例2

本实施例重点介绍谐振器、耦合器、第一耦合线Z1和第二耦合线U1的结构。

四个所述谐振器均包括由上到下依次层叠设置的第二谐振框、第一谐振框和第三谐振框；所述第一谐振框均与所述第二谐振框、所述第三谐振框交错排布。

三个所述耦合器均包括由上到下依次层叠设置的第二耦合框、第一耦合框和第三耦合框；所述第一耦合框均与所述第二耦合框、所述第三耦合框交错排布；所述耦合器的第二耦合框位于相邻的两个谐振器的第二谐振框之间；所述耦合器的第一耦合框位于相邻的两个谐振器的第一谐振框之间；所述耦合器的第三耦合框位于相邻的两个谐振器的第三谐振框之间。

所述第一耦合线Z1包括第一耦合部和与所述第一耦合部连接的第二耦合部；所述第一耦合部位于最左端的谐振器(即第一谐振器R1)的第二耦合框的上方，所述第二耦合部位于最右端的谐振器(即第四谐振器R4)的第二耦合框的上方。

所述第二耦合线U1包括第三耦合部和与所述第三耦合部连接的第四耦合部；所述第三耦合部位于中间的一个谐振器的第三耦合框的下方，所述第四耦合部位于中间的另一个谐振器的第三耦合框的下方。

具体的，请参见图3，第一谐振器R1共三层，第一层中的第二谐振框R12和第三层中的第三谐振框R13与第二接地端口P4连接，第二层中的第一谐振框R11与第一接地端口P2连接；第二层中的第一谐振框R11与输入抽头T1连接，第一层中的第二谐振框R12和第三层中的第三谐振框R13与第二层中的第一谐振框R11通过耦合连接。

第二谐振器R2共三层，第一层中的第二谐振框R22和第三层中的第三谐振框R23与第二接地端口P4连接，第二层中的第一谐振框R21与第一接地端口P2连接；第一层中的第二谐振框R22和第三层中的第三谐振框R23与第二层中的第一谐振框R21通过耦合连接。

第三谐振器R3共三层，第一层中的第二谐振框R32和第三层中的第三谐振框R33与第二接地端口P4连接，第二层中的第一谐振框R31与第一接地端口P2连接；第一层中的第二谐振框R32和第三层中的第三谐振框R33与第二层中的第一谐振框R31通过耦合连接。

第四谐振器R4共三层，第一层中的第二谐振框R42和第三层中的第三谐振框R43与第二接地端口P4连接，第二层中的第一谐振框R41与第一接地端口P2连接；第二层中的第一谐振框R41与输出抽头T2连接，第一层中的第二谐振框R42和第三层中的第三谐振框R43与第二层中的第一谐振框R41通过耦合连接。

第一耦合器K1共三层，第一层中的第二耦合框K12和第三层中的第三耦合框K13与第二接地端口P4连接，第二层中的第一耦合框K11与第一接地端口P2连接。第二耦合器K2共三层，第一层中的第二耦合框K22和第三层中的第三耦合框K23与第二接地端口P4连接，第二层中的第一耦合框K21与第一接地端口P2连接。第三耦合器K3共三层，第一层中的第二耦合框K32和第三层中的第三耦合框K33与第二接地端口P4连接，第二层中的第一耦合框K31与第一接地端口P2连接。

本实施例的带通滤波器，具有7层印刷电路层，分别为谐振器和耦合器构成的三层印刷电路层、第一耦合线构成的一层印刷电路层、第二耦合线构成的一层印刷电路层以及第一屏蔽层和第二屏蔽层构成的两层印刷电路层。该带通滤波器，输入端口P1分别与第一输入连接线Lin1、第二输入连接线Lin2、第三输入连接线Lin3连接；第一接地端口P2分别与第一谐振器R1、第二谐振器R2、第三谐振器R3、第四谐振器R4、第一耦合器K1、第二耦合器K2、第三耦合器K3的第一层、第三层连接；输出端口P3分别与第一输出连接线Lout1、第二输出连接线Lout2、第三输出连接线Lout3连接；第二接地端口P4分别与第一谐振器R1、第二谐振器R2、第三谐振器R3、第四谐振器R4、第一耦合器K1、第二耦合器K2、第三耦合器K3的第二层连接；第一屏蔽层SD1和第二屏蔽层SD2分别与第一接地端口P2、第二接地端口P4连接。

第一耦合线Z1通过电耦合连接第一谐振器R1和第四谐振器R4，第二耦合线U1通过电耦合连接第二谐振器R2和第三谐振器R3。

本实施例的带通滤波器，包括四组八分之一波长谐振器，三组调频枝节，两个耦合枝节和两个金属屏蔽层。谐振器由三层短路枝节组成，馈电端采用带状线连接谐振器开路端口。该带通滤波器通过调频枝节的位置和尺寸，控制通带的带宽和抑制高次谐波，同时在源负载之间引入弱电耦合，在通带附近产生传输零点，实现更好的频率选择性。采用LTCC工艺技术实现，具有元件体积小、元件耐高温、加工成本低、工作稳定性好、材料一致性好、环保性好等优点，可以广泛应用于微波波段的基站和物联网等领域。

实施例3

本实施例重点介绍带通滤波器中各部分的尺寸。

在一个示例中，内导体(即器件内部所有的导体线条)线宽和线间距均不小于50μm，各所述谐振器的第一谐振框和第三谐振框的线宽优选为120μm；各所述谐振器的第二谐振框的线宽优选为100μm；相邻两个所述谐振器的间距优选为620μm。各所述耦合器的线宽优选为100μm；所述耦合器与相邻所述谐振器的线间距优选为310μm。

在另一个示例中，内导体(即器件内部所有的导体线条)层间距不小于15μm，谐振器与耦合器的层间距优选40μm(即谐振器的三层之间的层间距为40μm，耦合器的三层之间的层间距也为40μm)，所述第一耦合线的第一耦合部与最左端的谐振器(即第一谐振器)的第二耦合框的层间距优选为200μm；所述第一耦合线的第二耦合部与最右端的谐振器(即第四谐振器)的第二耦合框的层间距优选为200μm。所述第二耦合线的第三耦合部与中间的一个谐振器的第三耦合框的层间距优选为250μm；所述第二耦合线的第四耦合部与中间的另一个谐振器的第三耦合框的层间距优选为250μm。

在又一个示例中，所述带通滤波器采用基于LTCC工艺的7层印刷电路结构，尺寸可以为3.2mm×1.6mm×0.94mm。

图4示出了带通滤波器的测试曲线，横坐标为频率，纵坐标为损耗。从测试曲线可以看出，带通滤波器的工作频段为7.1GHz～7.5GHz，相对带宽为5.5％，插入损耗优于-1.65dB，输入端口的回波损耗优于-19dB，上阻带范围DC～12GHz的衰减小于-30dB，下阻带范围8.2GHz～17.5GHz的衰减小于-30dB。因此，本实施例的带通滤波器，能够使得通带相对带宽小于10％，并且提升通带性能和阻带抑制性能。

此外，本实施例的带通滤波器，采用梳状线结构进行设计；该带通滤波器可进行多种组合，以实现更多的优选方案；该带通滤波器创新性地引入短路枝节(四个谐振器和三个耦合器)对谐振器间磁性耦合进行调谐，有效得拓宽了梳妆线滤波器的适用范围。

本实施例的带通滤波器，采用对称设计，电路结构简单对称，便于设计开发；利用LTCC工艺制造的微波器件耐高温特性好，可承载较大的电流，LTCC工艺可制作几十层基板，将无源器件内埋，即减小其他组装元件干扰，又提高集成度；在实现窄带频率选择性得前提下，实现元件的体积小、结构简单、稳定性好、可靠性高、耐高温、材料一致性好的特点；采用缺陷地结构的屏蔽层，抑制信号的高次谐波；电路结构简洁，通过调节谐振器和耦合器的组合，可实现多种窄带频率和阻带要求的带通滤波器。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种带通滤波器，其特征在于，包括：由上到下依次层叠设置的第一屏蔽层、谐振耦合层和第二屏蔽层；所述第一屏蔽层、所述谐振耦合层和所述第二屏蔽层均为采用低温共烧陶瓷工艺制成的印刷电路；

所述谐振耦合层，包括：第一耦合线、第二耦合线、四个谐振器和三个耦合器；四个所述谐振器由左向右依次排布；每相邻两个所述谐振器之间布设一个所述耦合器；所述第一耦合线位于最左端的谐振器和最右端的谐振器的上方；所述第二耦合线位于中间两个谐振器的下方；四个所述谐振器和三个所述耦合器均与接地端口连接；最左端的谐振器与输入端口连接；最右端的谐振器与输出端口连接；所述第一屏蔽层和所述第二屏蔽层均与所述接地端口连接；

所述第一耦合线用于使最左端的谐振器和最右端的谐振器耦合连接；所述第二耦合线用于使中间的两个谐振器耦合连接；所述耦合器用于使相邻两个所述谐振器耦合连接。

2.根据权利要求1所述的一种带通滤波器，其特征在于，还包括：输入层、输出层和接地层；所述输入层、所述输出层和所述接地层均为采用低温共烧陶瓷工艺制成的印刷电路；所述输入层与所述输出层左右对称设置；

所述输入层，包括：两个上下对称设置且相互连接的输入线框；其中一个所述输入线框位于所述第一屏蔽层的上方，另一个所述输入线框位于所述第二屏蔽层的下方；所述输入线框上设有输入端口；

所述输出层，包括：两个上下对称设置且相互连接的输出线框；其中一个所述输出线框位于所述第一屏蔽层的上方，另一个所述输出线框位于所述第二屏蔽层的下方；所述输出线框上设有输出端口；

所述接地层，包括：前后对称设置的第一接地层和第二接地层；

所述第一接地层，包括：两个上下对称设置且相互连接的第一接地框；其中一个所述第一接地框位于所述第一屏蔽层的上方，另一个所述第一接地框位于所述第二屏蔽层的下方；所述第一接地框分别与所述输入线框、所述输出线框交错排布；所述第一接地框上设有第一接地端口；

所述第二接地层，包括：两个上下对称设置且相互连接的第二接地框；其中一个所述第二接地框位于所述第一屏蔽层的上方，另一个所述第二接地框位于所述第二屏蔽层的下方；所述第二接地框分别与所述输入线框、所述输出线框交错排布；所述第二接地框上设有第二接地端口；所述接地端口包括所述第一接地端口和所述第二接地端口。

3.根据权利要求1所述的一种带通滤波器，其特征在于，四个所述谐振器均包括由上到下依次层叠设置的第二谐振框、第一谐振框和第三谐振框；所述第一谐振框均与所述第二谐振框、所述第三谐振框交错排布；

三个所述耦合器均包括由上到下依次层叠设置的第二耦合框、第一耦合框和第三耦合框；所述第一耦合框均与所述第二耦合框、所述第三耦合框交错排布；所述耦合器的第二耦合框位于相邻的两个谐振器的第二谐振框之间；所述耦合器的第一耦合框位于相邻的两个谐振器的第一谐振框之间；所述耦合器的第三耦合框位于相邻的两个谐振器的第三谐振框之间；

所述第一耦合线包括第一耦合部和与所述第一耦合部连接的第二耦合部；所述第一耦合部位于最左端的谐振器的第二耦合框的上方，所述第二耦合部位于最右端的谐振器的第二耦合框的上方；

所述第二耦合线包括第三耦合部和与所述第三耦合部连接的第四耦合部；所述第三耦合部位于中间的一个谐振器的第三耦合框的下方，所述第四耦合部位于中间的另一个谐振器的第三耦合框的下方。

4.根据权利要求2所述的一种带通滤波器，其特征在于，包括：输入连接线和输出连接线；

最左端的谐振器通过所述输入连接线与各所述输入线框上的输入端口连接；最右端的谐振器通过所述输出连接线与各所述输出线框上的输出端口连接。

5.根据权利要求4所述的一种带通滤波器，其特征在于，还包括：输入抽头和输出抽头；

最左端的谐振器通过所述输入抽头与所述输入连接线连接；最右端的谐振器通过所述输出抽头与所述输出连接线连接。

6.根据权利要求1所述的一种带通滤波器，其特征在于，所述第一屏蔽层和所述第二屏蔽层均为缺陷地结构。

7.根据权利要求2所述的一种带通滤波器，其特征在于，所述输入端口、所述输出端口、所述第一接地端口和所述第二接地端口均为50欧姆阻抗端口。

8.根据权利要求3所述的一种带通滤波器，其特征在于，各所述谐振器的第一谐振框和第三谐振框的线宽均为120μm；各所述谐振器的第二谐振框的线宽为100μm；相邻两个所述谐振器的间距为620μm。

9.根据权利要求8所述的一种带通滤波器，其特征在于，各所述耦合器的线宽为100μm；所述耦合器与相邻所述谐振器的线间距为310μm；

所述第一耦合线的第一耦合部与最左端的谐振器的第二耦合框的层间距为200μm；所述第一耦合线的第二耦合部与最右端的谐振器的第二耦合框的层间距为200μm；

所述第二耦合线的第三耦合部与中间的一个谐振器的第三耦合框的层间距为250μm；所述第二耦合线的第四耦合部与中间的另一个谐振器的第三耦合框的层间距为250μm。

10.根据权利要求9所述的一种带通滤波器，其特征在于，所述带通滤波器的尺寸为3.2mm×1.6mm×0.94mm。

Images