CN115827518A - 外接设备管理方法、装置、设备及存储介质 - Google Patents
外接设备管理方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN115827518A CN115827518A CN202211477275.5A CN202211477275A CN115827518A CN 115827518 A CN115827518 A CN 115827518A CN 202211477275 A CN202211477275 A CN 202211477275A CN 115827518 A CN115827518 A CN 115827518A
- Authority
- CN
- China
- Prior art keywords
- port
- pcie switch
- serial number
- constructing
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007726 management method Methods 0.000 title claims description 60
- 238000013507 mapping Methods 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000011144 upstream manufacturing Methods 0.000 claims description 34
- 230000009977 dual effect Effects 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 15
- 238000004590 computer program Methods 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000013473 artificial intelligence Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003862 health status Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Information Transfer Systems (AREA)
Abstract
本发明提供了一种外接设备管理方法、装置、设备及存储介质，涉及设备管理领域，包括：确定PCIe Switch的拓扑模式，以根据PCIe Switch的拓扑模式确定通用输入输出GPIO的电平状态；在电平状态为高电平的情况下，根据第一映射表中PCIe Switch的下行端口号与外接设备序号的映射关系，绑定PCIe Switch的下行端口所连接外接设备的序号；在电平状态为低电平的情况下，根据第二映射表中PCIe Switch的下行端口号与外接设备序号的映射关系，绑定PCIe Switch的下行端口所连接外接设备的序号。本发明能灵活调用映射表，实现外接设备序号的动态对齐，无需人为干预或更换硬件板卡。
Description
技术领域
本发明涉及设备管理领域，尤其涉及一种外接设备管理方法、装置、设备及存储介质。
背景技术
高速串行计算机扩展总线标准的总线交换芯片(Peripheral ComponentInterconnect express Switch，PCIe Switch)的带宽，需要根据不同需求而改变，但是在不同PCIe Switch上行带宽模式下，PCIe Switch上行和下行端口的映射关系会发生改变，进而导致设备资产管理中外接设备与物理插槽标识号(Physical Slot Number，PSN)的对应关系产生混乱，无法保证设备资产管理中外接设备的序号与操作系统应用下外接设备的序号相一致。
发明内容
本发明提供一种外接设备管理方法、装置、设备及存储介质，用以解决在现有技术中，为保证设备资产管理中外接设备的序号与操作系统应用下外接设备的序号相一致，需采取人为干预或更换硬件板卡的方式，进而导致成本增加，组装容易出错等技术问题，采用了一种根据通用输入输出(General Purpose Input Output，GPIO)，动态地解决不同拓扑模式下带外资产管理外接设备序号和带内系统软件外接设备序号管理保持一致的问题。
第一方面，本发明提供了一种外接设备管理方法，包括：
获取通用输入输出GPIO的电平状态；
在所述电平状态为高电平的情况下，根据第一映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；
在所述电平状态为低电平的情况下，根据第二映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；
所述PCIe Switch的拓扑模式包括双上行模式以及单上行模式；
所述通用输入输出GPIO的电平状态是总线交换芯片PCIe Switch根据总线交换芯片PCIe Switch的拓扑模式确定的。
根据本发明提供的外接设备管理方法，所述PCIe Switch包括第一PCIe Switch、第二PCIe Switch、第三PCIe Switch以及第四PCIe Switch；
所述外接设备的序号至少包括第一序号、第二序号、第三序号、第四序号、第五序号、第六序号、第七序号、第八序号；
在所述第一映射表中，第二PCIe Switch的第二下行端口对应所述第三序号，所述第二PCIe Switch的第一下行端口对应所述第四序号，所述第三PCIe Switch的第二下行端口对应所述第五序号，所述第三PCIe Switch的第一下行端口对应所述第六序号；
在所述第二映射表中，第二PCIe Switch的第二下行端口对应所述第四序号，所述第二PCIe Switch的第一下行端口对应所述第三序号，所述第三PCIe Switch的第二下行端口对应所述第六序号，所述第三PCIe Switch的第一下行端口对应所述第五序号。
根据本发明提供的外接设备管理方法，所述获取通用输入输出GPIO的电平状态，包括：
所述总线交换芯片PCIe Switch检测所有总线交换芯片PCIe Switch中上行端口的连接状态，在PCIe Switch的两个上行端口中，均与中央处理单元CPU存在连接关系的情况下，确定PCIe Switch的拓扑模式为双上行模式；在PCIe Switch的两个上行端口中，存在一个端口与中央处理单元CPU连接的情况下，确定PCIe Switch的拓扑模式为单上行模式；
在所述双上行模式下，确定通用输入输出GPIO的电平状态为高电平；
在所述单上行模式下，确定通用输入输出GPIO的电平状态为低电平。
根据本发明提供的外接设备管理方法，在获取通用输入输出GPIO的电平状态之前，构建每一PCIe Switch中各端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系，生成双上行模式下的所述第一映射表；
所述构建每一PCIe Switch中各端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系，具体包括：
在第一PCIe Switch中，构建第一上行端口与第一CPU中第一下行端口的连接关系，构建第二上行端口与第一CPU中第二下行端口的连接关系，构建第一下行端口与第一序号外接设备的连接关系，构建第二下行端口与第二序号外接设备的连接关系；
在第二PCIe Switch中，构建第二上行端口与第一CPU中第三下行端口的连接关系，构建第一上行端口与第一CPU中第四下行端口的连接关系，构建第二下行端口与第三序号外接设备的连接关系，构建第一下行端口与第四序号外接设备的连接关系；
在第三PCIe Switch中，构建第一上行端口与第二CPU中第一下行端口的连接关系，构建第二上行端口与第二CPU中第二下行端口的连接关系，构建第二下行端口与第五序号外接设备的连接关系，构建第一下行端口与第六序号外接设备的连接关系；
在第四PCIe Switch中，构建第二上行端口与第二CPU中第三下行端口的连接关系，构建第一上行端口与第二CPU中第四下行端口的连接关系，构建第一下行端口与第七序号外接设备的连接关系，构建第二下行端口与第八序号外接设备的连接关系；
所述第一CPU通过快速通道互联UPI连接所述第二CPU。
根据本发明提供的外接设备管理方法，在生成双上行模式下的所述第一映射表之后，还包括：
在第一PCIe Switch中断开第二上行端口与第一CPU中第二下行端口的连接关系，在第二PCIe Switch中断开第一上行端口与第一CPU中第四下行端口的连接关系，在第三PCIe Switch中断开第二上行端口与第二CPU中第二下行端口的连接关系，在第四PCIeSwitch中断开第一上行端口与第二CPU中第四下行端口的连接关系，以切换PCIe Switch的拓扑模式至单上行模式；
构建每一PCIe Switch中第一上行端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系，生成单上行模式下的所述第二映射表。
根据本发明提供的外接设备管理方法，所述构建每一PCIe Switch中第一上行端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系，包括：
在第一PCIe Switch中，构建第一上行端口与第一CPU中第一下行端口的连接关系，构建第一下行端口与第一序号外接设备的连接关系，构建第二下行端口与第二序号外接设备的连接关系；
在第二PCIe Switch中，构建第二上行端口与第一CPU中第三下行端口的连接关系，构建第二下行端口与第四序号外接设备的连接关系，构建第一下行端口与第三序号外接设备的连接关系；
在第三PCIe Switch中，构建第一上行端口与第二CPU中第一下行端口的连接关系，构建第二下行端口与第六序号外接设备的连接关系，构建第一下行端口与第五序号外接设备的连接关系；
在第四PCIe Switch中，构建第二上行端口与第二CPU中第三下行端口的连接关系，构建第一下行端口与第七序号外接设备的连接关系，构建第二下行端口与第八序号外接设备的连接关系。
根据本发明提供的外接设备管理方法，在构建每一PCIe Switch中各端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系之后，构建每一PCIeSwitch中各端口与物理插槽标识号PSN的对应关系，所述物理插槽标识号PSN包括从小至大顺序编号的第一标识号、第二标识号、第三标识号、第四标识号、第五标识号、第六标识号、第七标识号以及第八标识号；
所述构建每一PCIe Switch中各端口与物理插槽标识号PSN的对应关系，具体包括：
在第一PCIe Switch中，构建第一下行端口与第一标识号的对应关系，构建第二下行端口与第二标识号的连接关系；
在第二PCIe Switch中，构建第二下行端口与第三标识号的连接关系，构建第一下行端口与第四标识号的连接关系；
在第三PCIe Switch中，构建第二下行端口与第五标识号的连接关系，构建第一下行端口与第六标识号的连接关系；
在第四PCIe Switch中，构建第一下行端口与第七标识号的连接关系，构建第二下行端口与第八标识号的连接关系。
根据本发明提供的外接设备管理方法，所述外接设备包括高速串行计算机扩展总线标准PCIe设备、风扇、电源以及硬盘中的至少一种，所述PCIe设备包括图像处理器GPU。
第二方面，本发明还提供了一种外接设备管理装置，包括：
获取单元：用于获取通用输入输出GPIO的电平状态；
第一绑定单元：用于在所述电平状态为高电平的情况下，根据第一映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；
第二绑定单元：用于在所述电平状态为低电平的情况下，根据第二映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；
所述PCIe Switch的拓扑模式包括双上行模式以及单上行模式；
所述通用输入输出GPIO的电平状态是总线交换芯片PCIe Switch根据总线交换芯片PCIe Switch的拓扑模式确定的。
第三方面，还提供了一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现所述外接设备管理方法。
第四方面，还提供了一种非暂态计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现所述外接设备管理方法。
本发明提供了一种外接设备管理方法、装置、设备及存储介质，根据所述PCIeSwitch的拓扑模式确定通用输入输出GPIO的电平状态，根据高电平以及低电平的不同，分别调用不同的映射表对每一外接设备的序号进行绑定，从而实现带外资产管理外接设备的序号和带内系统软件外接设备的序号保持一致，从而避免申请多个不同PCIe Switch固件的板卡，从而降低生产和仓储、组装的成本，本发明能够灵活调用不同的映射表，解决不同拓扑模式下使用多种PCIe Switch固件的问题，实现外接设备序号的动态对齐，无需人为干预或更换硬件板卡。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的外接设备管理方法的流程示意图之一；
图2是本发明提供的外接设备管理方法的流程示意图之二；
图3是本发明提供的外接设备管理方法的流程示意图之三；
图4是本发明提供的外接设备管理方法的流程示意图之四；
图5是本发明提供的外接设备管理方法的流程示意图之五；
图6是本发明提供的外接设备管理方法的连接示意图；
图7是本发明提供的外接设备管理方法的流程示意图之六；
图8是本发明提供的外接设备管理装置的结构示意图；
图9是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明提供的外接设备管理方法的流程示意图之一，在服务器领域中，服务器通常有很多外接设备，所述外接设备包括高速串行计算机扩展总线标准PCIe设备、风扇、电源以及硬盘中的至少一种，所述PCIe设备包括图像处理器GPU，并且每种类型的外接设备数量通常会大于1个，因此需要对这些外接设备进行编号并在总线主控制器(Bus MasterController，BMC)中对其进行监控和管理，比如显示设备的数量、健康状态、设备信息、维护记录等，这个过程叫做资产管理。
资产管理的实现中比较重要的一环是设备编号的统一，需要保证机箱上设备编号丝印、硬件编号、BMC资产管理列表编号一致，以使得外接设备出现异常时，维护人员才能快速准确的识别到目标设备并进行维护更换。
在人工智能(Artificial Intelligence，AI)服务器中，所述PCIe设备包括图像处理器GPU，本发明将以GPU作为具体实施例对本申请的具体实施方案做详细描述，根据不同的应用需求，配备GPU的数量有4个、8个、16个等，即通常按照GPU0、GPU1、GPU2的方式进行编号管理，为了能扩展出足够数量的GPU或网卡，AI服务器通常使用PCIe Switch进行PCIe的扩展。
虽然在AI服务器中运算工作主要在GPU中完成，但CPU仍然也承担部分计算工作，例如GPU虚拟化技术，在这种应用环境下，对CPU和下行设备的通信速率的要求也大大增加，因此必须要增大PCIe Switch的上行带宽，PCIe Switch通常使用合成模式Syntheticmode，在这种模式下，PCIe Switch的上行带宽可以配置为X16+X16的双上行模式。
为了更好的对本申请的技术方案进行阐述，本发明以设置有8个GPU的AI服务器为例，此时需要配备4个PCIe Switch，因此共占用8个CPU端口，对于平台服务器2S EagleSteam而言，每个CPU只剩余1个端口，这样的配置，对CPU直连非易失性内存主机控制器接口规范NVMe SSD、网卡OCP或智能网卡的需求就无法满足，因此需要减少PCIe Switch的上行带宽，释放更多的CPU端口用于直连非易失性内存主机控制器接口规范NVMe SSD、网卡OCP或智能网卡。
为了实现AI服务器在不同PCIe Switch上行带宽模式下灵活资产管理，以解决不同拓扑下使用多种PCIe Switch固件的问题，本发明提供了一种外接设备管理方法，执行主体为通用输入输出接到寻呼信道PCH，包括：
获取通用输入输出GPIO的电平状态；
在所述电平状态为高电平的情况下，根据第一映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；
在所述电平状态为低电平的情况下，根据第二映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；
所述PCIe Switch的拓扑模式包括双上行模式以及单上行模式；
所述通用输入输出GPIO的电平状态是总线交换芯片PCIe Switch根据总线交换芯片PCIe Switch的拓扑模式确定的。
在步骤101中，获取通用输入输出GPIO的电平状态，本领域技术人员理解，如下表所示：
| GPIO状态 | PCIe Switch拓扑模式 |
| High | 双上行 |
| Low | 单上行 |
PCIe Switch在初始化过程中，会通过读取端口的链路状态Link status，寄存器对所有端口链路状态进行检测，当检测到上行端口为双上行，则输出GPIO为高电平，当检测到上行端口为单上行，则输出GPIO为低电平。
在一个可选地实施例中，所述获取通用输入输出GPIO的电平状态，包括：
所述总线交换芯片PCIe Switch检测所有总线交换芯片PCIe Switch中上行端口的连接状态，在PCIe Switch的两个上行端口中，均与中央处理单元CPU存在连接关系的情况下，确定PCIe Switch的拓扑模式为双上行模式；在PCIe Switch的两个上行端口中，存在一个端口与中央处理单元CPU连接的情况下，确定PCIe Switch的拓扑模式为单上行模式；
在所述双上行模式下，确定通用输入输出GPIO的电平状态为高电平；
在所述单上行模式下，确定通用输入输出GPIO的电平状态为低电平。
具体地，检测所有总线交换芯片PCIe Switch中上行端口的连接状态，在PCIeSwitch的两个上行端口中，均与中央处理单元CPU存在连接关系的情况下，即PCIe Switch存在两个上行端口，且每个上行端口均与CPU相连接，则确定PCIe Switch的拓扑模式为双上行模式。
在PCIe Switch的两个上行端口中，存在一个端口与中央处理单元CPU连接的情况下，若只存在一个端口与中央处理单元CPU相连接，则确定PCIe Switch的拓扑模式为单上行模式。
在所述双上行模式下，确定通用输入输出GPIO的电平状态为高电平，以使得在后述实施例中将按照高电平所对应的映射表绑定外界设备，即GPU的序号，在所述单上行模式下，确定通用输入输出GPIO的电平状态为低电平，以使得在后述实施例中将按照低电平所对应的映射表绑定外界设备，即GPU的序号。
在步骤102中，在所述电平状态为高电平的情况下，根据第一映射表中每一PCIeSwitch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号，所述PCIe Switch的拓扑模式包括双上行模式以及单上行模式，在不同的拓扑模式下，所调用的映射表存在不同。
所述PCIe Switch包括第一PCIe Switch、第二PCIe Switch、第三PCIe Switch以及第四PCIe Switch；
所述外接设备的序号至少包括第一序号、第二序号、第三序号、第四序号、第五序号、第六序号、第七序号、第八序号；
在所述第一映射表中，第二PCIe Switch的第二下行端口对应所述第三序号，所述第二PCIe Switch的第一下行端口对应所述第四序号，所述第三PCIe Switch的第二下行端口对应所述第五序号，所述第三PCIe Switch的第一下行端口对应所述第六序号；
在所述第二映射表中，第二PCIe Switch的第二下行端口对应所述第四序号，所述第二PCIe Switch的第一下行端口对应所述第三序号，所述第三PCIe Switch的第二下行端口对应所述第六序号，所述第三PCIe Switch的第一下行端口对应所述第五序号。
在一个可选地实施例中，PCIe Switch包括第一PCIe Switch、第二PCIe Switch、第三PCIe Switch以及第四PCIe Switch，而在其他的实施例中，也可以包括更多PCIeSwitch，本发明以四个PCIe Switch为例，此时，所述外接设备的序号至少包括第一序号、第二序号、第三序号、第四序号、第五序号、第六序号、第七序号、第八序号，所述外接设备的序号将根据不同的拓扑模式进行绑定、更换绑定，以动态地满足不同拓扑模式下对于GPU序号的管理。
在所述第一映射表中，第一PCIe Switch的第一下行端口对应所述第一序号，所述第一PCIe Switch的第二下行端口对应所述第二序号，所述第四PCIe Switch的第一下行端口对应所述第七序号，所述第四PCIe Switch的第二下行端口对应所述第八序号。
而对于第二PCIe Switch以及所述第三PCIe Switch而言，会根据不同的拓扑模式调整映射表中PCIe Switch的下行端口与序号的对应关系，具体地，在第一映射表中，第二PCIe Switch的第二下行端口对应所述第三序号，所述第二PCIe Switch的第一下行端口对应所述第四序号，所述第三PCIe Switch的第二下行端口对应所述第五序号，所述第三PCIeSwitch的第一下行端口对应所述第六序号。
在步骤103中，如下表所示：
| PCIe Switch端口 | 物理插槽标识号 | 第一映射表 | 第二映射表 |
| 第一PCIe Switch S1 | 100 | GPU0 | GPU0 |
| 第一PCIe Switch S2 | 101 | GPU1 | GPU1 |
| 第二PCIe Switch S2 | 102 | GPU2 | GPU3 |
| 第二PCIe Switch S1 | 103 | GPU3 | GPU2 |
| 第三PCIe Switch S5 | 104 | GPU4 | GPU5 |
| 第三PCIe Switch S0 | 105 | GPU5 | GPU4 |
| 第四PCIe Switch S0 | 106 | GPU6 | GPU6 |
| 第四PCIe Switch S5 | 107 | GPU7 | GPU7 |
其中，第一PCIe Switch S1即为第一PCIe Switch的第一下行端口，第一PCIeSwitch S2为第一PCIe Switch的第二下行端口，第二PCIe Switch S2为第二PCIe Switch的第二下行端口，第二PCIe Switch S1为第二PCIe Switch的第一下行端口，第三PCIeSwitch S5为第三PCIe Switch的第二下行端口，第三PCIe Switch S0为第三PCIe Switch的第一下行端口，第四PCIe Switch S0为第四PCIe Switch的第一下行端口，第四PCIeSwitch S5为第四PCIe Switch的第二下行端口。
其中，所述GPU0对应于第一序号，所述GPU1对应于第二序号，所述GPU2对应于第三序号，所述GPU3对应于第四序号，所述GPU4对应于第五序号，所述GPU5对应于第六序号，所述GPU6对应于第七序号，所述GPU7对应于第八序号。
在所述第二映射表中，第一PCIe Switch的第一下行端口对应所述第一序号，所述第一PCIe Switch的第二下行端口对应所述第二序号，所述第四PCIe Switch的第一下行端口对应所述第七序号，所述第四PCIe Switch的第二下行端口对应所述第八序号，但对于第二PCIe Switch以及所述第三PCIe Switch而言，会根据不同的拓扑模式调整映射表中PCIeSwitch的下行端口与序号的对应关系，具体地，第二PCIe Switch的第二下行端口对应所述第四序号，所述第二PCIe Switch的第一下行端口对应所述第三序号，所述第三PCIeSwitch的第二下行端口对应所述第六序号，所述第三PCIe Switch的第一下行端口对应所述第五序号。
本发明提供了一种外接设备管理方法、装置、设备及存储介质，根据所述PCIeSwitch的拓扑模式确定通用输入输出GPIO的电平状态，根据高电平以及低电平的不同，分别调用不同的映射表对每一外接设备的序号进行绑定，从而实现带外资产管理外接设备的序号和带内系统软件外接设备的序号保持一致，从而避免申请多个不同PCIe Switch固件的板卡，从而降低生产和仓储、组装的成本，本发明能够灵活调用不同的映射表，解决不同拓扑模式下使用多种PCIe Switch固件的问题，实现外接设备序号的动态对齐，无需人为干预或更换硬件板卡。
图2是本发明提供的外接设备管理方法的流程示意图之二，在获取通用输入输出GPIO的电平状态之前，构建每一PCIe Switch中各端口与CPU的连接关系，构建每一PCIeSwitch中各端口与外接设备的连接关系，生成双上行模式下的所述第一映射表，图2示出了所述第一映射表的创建生成过程，具体地，在双上行模式下生成所述第一映射表，所述构建每一PCIe Switch中各端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系，具体包括：
在第一PCIe Switch中，构建第一上行端口与第一CPU中第一下行端口的连接关系，构建第二上行端口与第一CPU中第二下行端口的连接关系，构建第一下行端口与第一序号外接设备的连接关系，构建第二下行端口与第二序号外接设备的连接关系；
在第二PCIe Switch中，构建第二上行端口与第一CPU中第三下行端口的连接关系，构建第一上行端口与第一CPU中第四下行端口的连接关系，构建第二下行端口与第三序号外接设备的连接关系，构建第一下行端口与第四序号外接设备的连接关系；
在第三PCIe Switch中，构建第一上行端口与第二CPU中第一下行端口的连接关系，构建第二上行端口与第二CPU中第二下行端口的连接关系，构建第二下行端口与第五序号外接设备的连接关系，构建第一下行端口与第六序号外接设备的连接关系；
在第四PCIe Switch中，构建第二上行端口与第二CPU中第三下行端口的连接关系，构建第一上行端口与第二CPU中第四下行端口的连接关系，构建第一下行端口与第七序号外接设备的连接关系，构建第二下行端口与第八序号外接设备的连接关系；
所述第一CPU通过快速通道互联UPI连接所述第二CPU。
在步骤201中，主要描述了在第一PCIe Switch中各端口与上行CPU以及下行外接设备之间的连接关系，具体地，在双上行模式中，存在两个上行端口，连接第一上行端口与第一CPU中第一下行端口，连接第二上行端口与第一CPU中第二下行端口，连接第一下行端口与第一序号外接设备，并连接第二下行端口与第二序号外接设备。
在步骤202中，在第二PCIe Switch中，连接第二上行端口与第一CPU中第三下行端口，连接第一上行端口与第一CPU中第四下行端口，连接第二下行端口与第三序号外接设备，并连接第一下行端口与第四序号外接设备。
在步骤203中，在第三PCIe Switch中，连接第一上行端口与第二CPU中第一下行端口，连接第二上行端口与第二CPU中第二下行端口，连接第二下行端口与第五序号外接设备，连接第一下行端口与第六序号外接设备。
在步骤204中，在第四PCIe Switch中，连接第二上行端口与第二CPU中第三下行端口，连接第一上行端口与第二CPU中第四下行端口，连接第一下行端口与第七序号外接设备，连接第二下行端口与第八序号外接设备。
所述第一CPU通过快速通道互联UPI连接所述第二CPU，组成2S服务器，其中，每一CPU均存在4个下行端口，进而根据上述连接关系，生成所述第一映射表。
图3是本发明提供的外接设备管理方法的流程示意图之三，在生成双上行模式下的所述第一映射表之后，还包括：
在第一PCIe Switch中断开第二上行端口与第一CPU中第二下行端口的连接关系，在第二PCIe Switch中断开第一上行端口与第一CPU中第四下行端口的连接关系，在第三PCIe Switch中断开第二上行端口与第二CPU中第二下行端口的连接关系，在第四PCIeSwitch中断开第一上行端口与第二CPU中第四下行端口的连接关系，以切换PCIe Switch的拓扑模式至单上行模式；
构建每一PCIe Switch中第一上行端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系，生成单上行模式下的所述第二映射表。
在步骤301中，本发明在从双上行模式调整为单上行模式的情况下，由于在资产管理时，基本输入输出系统BIOS的物理插槽标识号和GPU设备的标识序号的绑定关系与双上行模式下的标识序号不再一致，故需要根据第二映射表对上述标识序号的绑定进行修正，如果不经过修正，资产管理将会发生混乱。
在单上行模式下，每一PCIe Switch仅有一个上行端口与任一CPU连接，此时，则需要断开其中一个上行端口与CPU的连接，故在第一PCIe Switch中断开第二上行端口与第一CPU中第二下行端口的连接关系，在第二PCIe Switch中断开第一上行端口与第一CPU中第四下行端口的连接关系，在第三PCIe Switch中断开第二上行端口与第二CPU中第二下行端口的连接关系，在第四PCIe Switch中断开第一上行端口与第二CPU中第四下行端口的连接关系，在断开所有PCIe Switch中的其中一个上行端口与相应CPU之间的连接后，即切换PCIe Switch的拓扑模式至单上行模式。
在步骤302中，构建每一PCIe Switch中第一上行端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系，生成单上行模式下的所述第二映射表，本发明旨在保证带外资产管理中GPU的序号和OS应用下GPU的序号一直保持一致，无需人为干预或更换硬件板卡，而为了获取在单上行模式下的所述第二映射表，本发明模拟在保证GPU的序号一致的情况下的每一PCIe Switch中第一上行端口与CPU的连接关系，每一PCIeSwitch中各端口与外接设备的连接关系，进而根据上述连接关系，提取出所述第二映射表。
图4是本发明提供的外接设备管理方法的流程示意图之四，所述构建每一PCIeSwitch中第一上行端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系，包括：
在第一PCIe Switch中，构建第一上行端口与第一CPU中第一下行端口的连接关系，构建第一下行端口与第一序号外接设备的连接关系，构建第二下行端口与第二序号外接设备的连接关系；
在第二PCIe Switch中，构建第二上行端口与第一CPU中第三下行端口的连接关系，构建第二下行端口与第四序号外接设备的连接关系，构建第一下行端口与第三序号外接设备的连接关系；
在第三PCIe Switch中，构建第一上行端口与第二CPU中第一下行端口的连接关系，构建第二下行端口与第六序号外接设备的连接关系，构建第一下行端口与第五序号外接设备的连接关系；
在第四PCIe Switch中，构建第二上行端口与第二CPU中第三下行端口的连接关系，构建第一下行端口与第七序号外接设备的连接关系，构建第二下行端口与第八序号外接设备的连接关系。
在步骤3021中，在第一PCIe Switch中，连接第一PCIe Switch中第一上行端口与第一CPU中第一下行端口，连接第一PCIe Switch中第一下行端口与第一序号外接设备，连接第一PCIe Switch中第二下行端口与第二序号外接设备。
在步骤3022中，在第二PCIe Switch中，连接第二PCIe Switch中第二上行端口与第一CPU中第三下行端口，连接第二PCIe Switch中第二下行端口与第四序号外接设备，连接第二PCIe Switch中第一下行端口与第三序号外接设备。
在步骤3023中，在第三PCIe Switch中，连接第三PCIe Switch第一上行端口与第二CPU中第一下行端口，连接第三PCIe Switch第二下行端口与第六序号外接设备，连接第三PCIe Switch第一下行端口与第五序号外接设备。
在步骤3024中，在第四PCIe Switch中，连接第四PCIe Switch中第二上行端口与第二CPU中第三下行端口，连接第四PCIe Switch中第一下行端口与第七序号外接设备，连接第四PCIe Switch中第二下行端口与第八序号外接设备。
图5是本发明提供的外接设备管理方法的流程示意图之五，在构建每一PCIeSwitch中各端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系之后，构建每一PCIe Switch中各端口与物理插槽标识号PSN的对应关系，所述物理插槽标识号PSN包括从小至大顺序编号的第一标识号、第二标识号、第三标识号、第四标识号、第五标识号、第六标识号、第七标识号以及第八标识号；
所述构建每一PCIe Switch中各端口与物理插槽标识号PSN的对应关系，具体包括：
在第一PCIe Switch中，构建第一下行端口与第一标识号的对应关系，构建第二下行端口与第二标识号的连接关系；
在第二PCIe Switch中，构建第二下行端口与第三标识号的连接关系，构建第一下行端口与第四标识号的连接关系；
在第三PCIe Switch中，构建第二下行端口与第五标识号的连接关系，构建第一下行端口与第六标识号的连接关系；
在第四PCIe Switch中，构建第一下行端口与第七标识号的连接关系，构建第二下行端口与第八标识号的连接关系。
在步骤401中，所述物理插槽标识号(Physical Slot Number，PSN)是在PCIe配置空间标准寄存器Slot Capability Register中由开发人员进行自定义而确定的，BIOS和BMC对GPU类设备的资产管理是通过物理插槽标识号进行定位，若PCIe设备挂在PCIeSwitch的数字信号处理DSP下，则由PCIe Switch的固件设定，无论接何种设备，所述物理插槽标识号都是恒定不变的，在服务器资产管理操作中，BIOS将下游设备的物理插槽标识号、外接设备的序号和其它状态信息发送给BMC，并在BMC的网页下进行显示，而通常BMC下显示的GPU序号信息和系统下应用，如NVIDIA的跨平台工具Nvidia-smi或程序NVqual所获取到的GPU序号要保持一致，这样才能保证不混淆。
在第一PCIe Switch中，保证第一下行端口与第一标识号相对应，保证第二下行端口与第二标识号相对应，无论是双上行模式还是单上行模式，第一下行端口与第一标识号的对应关系，第二下行端口与第二标识号的对应关系均不会发生改变，而改变的只是PCIeSwitch下行端口连接下的GPU的序号。
在步骤402中，在第二PCIe Switch中，保证第二下行端口与第三标识号的连接关系不发生变化，保证第一下行端口与第四标识号的连接关系不发生变化。
在步骤403中，在第三PCIe Switch中，保证第二下行端口与第五标识号的连接关系不发生变化，保证第一下行端口与第六标识号的连接关系不发生变化。
在步骤404中，在第四PCIe Switch中，保证第一下行端口与第七标识号的连接关系不发生变化，保证第二下行端口与第八标识号的连接关系不发生变化。
图6是本发明提供的外接设备管理方法的连接示意图，如图6所示，中央处理单元0为第一CPU，中央处理单元1为第二CPU，中央处理单元0和中央处理单元1通过快速通道互联UPI互联，组成2S服务器。其中，在本实施例中，中央处理单元0和中央处理单元1各自有4个PCIE端口，分别设为P0，P2，P3，P4。在双上行拓扑模式中，中央处理单元0和中央处理单元1的总共8个端口全部连接接至4个PCIe Switch的8个上行端口上，其中，每个PCIe Switch有2个上行端口；而在单上行拓扑中，端口P2以及端口P4在图6中以虚线标注，不连接到PCIeSwitch的上行端口。
如图6所示，总线交换芯片A、总线交换芯片B、总线交换芯片C以及总线交换芯片D分别为PCIe Switch。为方便描述，简化拓扑，只展示其中用到的端口Station，每个端口Station为X16带宽，PCIe Switch的上行通过两个或一个端口Station连接到CPU，PCIeSwitch的下行连接到GPU，在本发明中，总共支持8个GPU。
PCIe Switch配置为合成模式Synthetic Mode，因此每个PCIe Switch的上行有两组X16带宽连接到CPU。以总线交换芯片A为例，S6，S7是其上行端口，分别连到中央处理单元0的P0和P2。总线交换芯片A的下行端口是S1和S2，分别接到图像处理器0和图像处理器1。
总线交换芯片A的S6和S1存在映射关系，S7和S2存在映射关系。映射关系通过PCIeSwitch的固件进行配置，在开机PCIe的训练过程中，基本输入输出系统BIOS会按照CPU端口的从小到大的顺序进行深度优先扫描，为下游的PCIe设备分配总线/设备/功能Bus/Dev/Fun及内存资源，由于图像处理器0对应中央处理单元0的端口P0，图像处理器1对应中央处理单元0的端口P2，因此图像处理器0的Bus/Dev/Fun最小，依此类推至图像处理器7。系统下应用软件，如NVIDIA的跨平台工具Nvidia-smi或程序NVqual对图像处理器序号的标注，也是按照Bus/Dev/Fun的从小到大的顺序进行处理，因此图6中的图像处理器的序号是按照图像处理器的端口号，即Bus/Dev/Fun的从小到大的顺序进行的命名，分别为图像处理器0、图像处理器1、图像处理器2、图像处理器3、图像处理器4、图像处理器5、图像处理器6以及图像处理器7，分别对应于所述外接设备的序号的第一序号、第二序号、第三序号、第四序号、第五序号、第六序号、第七序号、第八序号。
然而，如果改变PCIe Switch的上行带宽，即每个PCIe Switch只连接一个X16到CPU，即此时的拓扑模式更改为单上行带宽模式。在这样的实施例中，以总线交换芯片A为例，总线交换芯片A的端口S6连接中央处理单元0的端口P0，而总线交换芯片A的端口S1以及端口S2，其下行端口连接图像处理器0和图像处理器1。在PCIe的训练过程中，会对PCIeSwitch按端口号，即图6中的S0，S1，S2，S5，S6，S7的从小到大顺序进行Bus/Dev/Fun的列举Enumeration。即端口S1对应的Bus/Dev/Fun较小，而端口S2对应的Bus/Dev/Fun较大。总线交换芯片A是不受影响的。但对于总线交换芯片B和总线交换芯片C，其下行所连接的图像处理器的Bus/Dev/Fun就会出现变化。
具体地，总线交换芯片B的端口S1的Bus/Dev/Fun的列举Enumeration后比端口S2小，因此系统下应用如NVIDIA的Nvidia-smi或nvqual会把总线交换芯片B的端口S1下所连接的图像处理器排序为图像处理器2，而端口S2下所连接的图像处理器排序为图像处理器3。这种情况下，在面临资产管理时，基本输入输出系统BIOS的物理插槽标识号和GPU设备的标识符的绑定关系跟双上行时就不再一致，所述GPU设备的标识符类似图像处理器0，图像处理器1这类的代表设备名称的标识符，如果不经过修正，对图像处理器2、图像处理器3、图像处理器4以及图像处理器5的资产管理将会发生混乱。
为了克服上述在资产管理时会发生混乱的技术问题，PCIe Switch的数字信号处理DSP的物理插槽标识号按步骤103中表格所示进行分配，每个物理插槽标识号对应一个GPU序号，本发明构建了两个物理插槽标识号和图像处理器的序号存在对应关系的映射表，如图6所示，每个PCIe Switch存在一个通用输入输出接到寻呼信道PCH。如步骤101中表格所示，PCIe Switch在初始化过程中，会通过读取端口的链路状态Link Status寄存器对所有端口链路状态进行检测，当检测到上行端口为双上行的情况下，则输出GPIO为高电平，BIOS按第一映射表绑定GPU序号；当检测到上行端口为单上行的情况下，则输出GPIO为低电平，BIOS按第二映射表绑定GPU序号。因此，寻呼信道PCH根据GPIO状态调用不同的物理插槽标识号和图像处理器设备的标识符映射关系表，实现动态对齐，从而保证带外资产管理中图像处理器的序号和操作系统应用下图像处理器的序号一直保持一致，无需人为干预或更换硬件板卡。
图7是本发明提供的外接设备管理方法的流程示意图之六，具体地，PCIe Switch通过读取端口的链路状态Link Status寄存器，读取上行状态，在双上行模式下，则确定PCIe Switch输出GPIO为高电平，第一映射表绑定GPU序号；当检测到上行端口为单上行的情况下，则输出GPIO为低电平，BIOS按第二映射表绑定GPU序号，在绑定GPU序号后，BIOS向BMC发送资产信息，以实现操作系统下应用对GPU的管理。
本发明提供了一种外接设备管理方法、装置、设备及存储介质，根据所述PCIeSwitch的拓扑模式确定通用输入输出GPIO的电平状态，根据高电平以及低电平的不同，分别调用不同的映射表对每一外接设备的序号进行绑定，从而实现带外资产管理外接设备的序号和带内系统软件外接设备的序号保持一致，从而避免申请多个不同PCIe Switch固件的板卡，从而降低生产和仓储、组装的成本，本发明能够灵活调用不同的映射表，解决不同拓扑模式下使用多种PCIe Switch固件的问题，实现外接设备序号的动态对齐，无需人为干预或更换硬件板卡。
图8是本发明提供的外接设备管理装置的结构示意图，本发明提供了一种外接设备管理装置，包括获取单元1：用于获取通用输入输出GPIO的电平状态，所述获取单元1的工作原理可以参考前述步骤101，在此不予赘述。
所述外接设备管理装置还包括第一绑定单元2：用于在所述电平状态为高电平的情况下，根据第一映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号，所述第一绑定单元2的工作原理可以参考前述步骤102，在此不予赘述。
所述外接设备管理装置还包括第二绑定单元3：用于在所述电平状态为低电平的情况下，根据第二映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号，所述第二绑定单元3的工作原理可以参考前述步骤103，在此不予赘述。
所述PCIe Switch的拓扑模式包括双上行模式以及单上行模式；
所述通用输入输出GPIO的电平状态是总线交换芯片PCIe Switch根据总线交换芯片PCIe Switch的拓扑模式确定的。
本发明提供了一种外接设备管理方法、装置、设备及存储介质，根据所述PCIeSwitch的拓扑模式确定通用输入输出GPIO的电平状态，根据高电平以及低电平的不同，分别调用不同的映射表对每一外接设备的序号进行绑定，从而实现带外资产管理外接设备的序号和带内系统软件外接设备的序号保持一致，从而避免申请多个不同PCIe Switch固件的板卡，从而降低生产和仓储、组装的成本，本发明能够灵活调用不同的映射表，解决不同拓扑模式下使用多种PCIe Switch固件的问题，实现外接设备序号的动态对齐，无需人为干预或更换硬件板卡。
图9是本发明提供的电子设备的结构示意图。如图9所示，该电子设备可以包括：处理器(processor)910、通信接口(Communications Interface)920、存储器(memory)930和通信总线940，其中，处理器910，通信接口920，存储器930通过通信总线940完成相互间的通信。处理器910可以调用存储器930中的逻辑指令，以执行外接设备管理方法，该方法包括：获取通用输入输出GPIO的电平状态；在所述电平状态为高电平的情况下，根据第一映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；在所述电平状态为低电平的情况下，根据第二映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；所述PCIe Switch的拓扑模式包括双上行模式以及单上行模式；所述通用输入输出GPIO的电平状态是总线交换芯片PCIe Switch根据总线交换芯片PCIeSwitch的拓扑模式确定的。
此外，上述的存储器930中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的一种外接设备管理方法，该方法包括：获取通用输入输出GPIO的电平状态；在所述电平状态为高电平的情况下，根据第一映射表中每一PCIeSwitch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；在所述电平状态为低电平的情况下，根据第二映射表中每一PCIeSwitch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；所述PCIe Switch的拓扑模式包括双上行模式以及单上行模式；所述通用输入输出GPIO的电平状态是总线交换芯片PCIe Switch根据总线交换芯片PCIe Switch的拓扑模式确定的。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的外接设备管理方法，该方法包括：获取通用输入输出GPIO的电平状态；在所述电平状态为高电平的情况下，根据第一映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIeSwitch的下行端口所连接外接设备的序号；在所述电平状态为低电平的情况下，根据第二映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIeSwitch的下行端口所连接外接设备的序号；所述PCIe Switch的拓扑模式包括双上行模式以及单上行模式；所述通用输入输出GPIO的电平状态是总线交换芯片PCIe Switch根据总线交换芯片PCIe Switch的拓扑模式确定的。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (11)
1.一种外接设备管理方法，其特征在于，包括：
获取通用输入输出GPIO的电平状态；
在所述电平状态为高电平的情况下，根据第一映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；
在所述电平状态为低电平的情况下，根据第二映射表中每一PCIe Switch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；
所述PCIe Switch的拓扑模式包括双上行模式以及单上行模式；
所述通用输入输出GPIO的电平状态是总线交换芯片PCIe Switch根据总线交换芯片PCIe Switch的拓扑模式确定的。
2.根据权利要求1所述的外接设备管理方法，其特征在于，所述PCIe Switch包括第一PCIe Switch、第二PCIe Switch、第三PCIe Switch以及第四PCIe Switch；
所述外接设备的序号至少包括第一序号、第二序号、第三序号、第四序号、第五序号、第六序号、第七序号、第八序号；
在所述第一映射表中，第二PCIe Switch的第二下行端口对应所述第三序号，所述第二PCIe Switch的第一下行端口对应所述第四序号，所述第三PCIe Switch的第二下行端口对应所述第五序号，所述第三PCIe Switch的第一下行端口对应所述第六序号；
在所述第二映射表中，第二PCIe Switch的第二下行端口对应所述第四序号，所述第二PCIe Switch的第一下行端口对应所述第三序号，所述第三PCIe Switch的第二下行端口对应所述第六序号，所述第三PCIe Switch的第一下行端口对应所述第五序号。
3.根据权利要求1所述的外接设备管理方法，其特征在于，所述获取通用输入输出GPIO的电平状态，包括：
所述总线交换芯片PCIe Switch检测所有总线交换芯片PCIe Switch中上行端口的连接状态，在PCIe Switch的两个上行端口中，均与中央处理单元CPU存在连接关系的情况下，确定PCIe Switch的拓扑模式为双上行模式；在PCIe Switch的两个上行端口中，存在一个端口与中央处理单元CPU连接的情况下，确定PCIe Switch的拓扑模式为单上行模式；
在所述双上行模式下，确定通用输入输出GPIO的电平状态为高电平；
在所述单上行模式下，确定通用输入输出GPIO的电平状态为低电平。
4.根据权利要求2所述的外接设备管理方法，其特征在于，在获取通用输入输出GPIO的电平状态之前，构建每一PCIe Switch中各端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系，生成双上行模式下的所述第一映射表；
所述构建每一PCIe Switch中各端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系，具体包括：
在第一PCIe Switch中，构建第一上行端口与第一CPU中第一下行端口的连接关系，构建第二上行端口与第一CPU中第二下行端口的连接关系，构建第一下行端口与第一序号外接设备的连接关系，构建第二下行端口与第二序号外接设备的连接关系；
在第二PCIe Switch中，构建第二上行端口与第一CPU中第三下行端口的连接关系，构建第一上行端口与第一CPU中第四下行端口的连接关系，构建第二下行端口与第三序号外接设备的连接关系，构建第一下行端口与第四序号外接设备的连接关系；
在第三PCIe Switch中，构建第一上行端口与第二CPU中第一下行端口的连接关系，构建第二上行端口与第二CPU中第二下行端口的连接关系，构建第二下行端口与第五序号外接设备的连接关系，构建第一下行端口与第六序号外接设备的连接关系；
在第四PCIe Switch中，构建第二上行端口与第二CPU中第三下行端口的连接关系，构建第一上行端口与第二CPU中第四下行端口的连接关系，构建第一下行端口与第七序号外接设备的连接关系，构建第二下行端口与第八序号外接设备的连接关系；
所述第一CPU通过快速通道互联UPI连接所述第二CPU。
5.根据权利要求4所述的外接设备管理方法，其特征在于，在生成双上行模式下的所述第一映射表之后，还包括：
在第一PCIe Switch中断开第二上行端口与第一CPU中第二下行端口的连接关系，在第二PCIe Switch中断开第一上行端口与第一CPU中第四下行端口的连接关系，在第三PCIeSwitch中断开第二上行端口与第二CPU中第二下行端口的连接关系，在第四PCIe Switch中断开第一上行端口与第二CPU中第四下行端口的连接关系，以切换PCIe Switch的拓扑模式至单上行模式；
构建每一PCIe Switch中第一上行端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系，生成单上行模式下的所述第二映射表。
6.根据权利要求5所述的外接设备管理方法，其特征在于，所述构建每一PCIe Switch中第一上行端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系，包括：
在第一PCIe Switch中，构建第一上行端口与第一CPU中第一下行端口的连接关系，构建第一下行端口与第一序号外接设备的连接关系，构建第二下行端口与第二序号外接设备的连接关系；
在第二PCIe Switch中，构建第二上行端口与第一CPU中第三下行端口的连接关系，构建第二下行端口与第四序号外接设备的连接关系，构建第一下行端口与第三序号外接设备的连接关系；
在第三PCIe Switch中，构建第一上行端口与第二CPU中第一下行端口的连接关系，构建第二下行端口与第六序号外接设备的连接关系，构建第一下行端口与第五序号外接设备的连接关系；
在第四PCIe Switch中，构建第二上行端口与第二CPU中第三下行端口的连接关系，构建第一下行端口与第七序号外接设备的连接关系，构建第二下行端口与第八序号外接设备的连接关系。
7.根据权利要求4所述的外接设备管理方法，其特征在于，在构建每一PCIe Switch中各端口与CPU的连接关系，构建每一PCIe Switch中各端口与外接设备的连接关系之后，构建每一PCIe Switch中各端口与物理插槽标识号PSN的对应关系，所述物理插槽标识号PSN包括从小至大顺序编号的第一标识号、第二标识号、第三标识号、第四标识号、第五标识号、第六标识号、第七标识号以及第八标识号；
所述构建每一PCIe Switch中各端口与物理插槽标识号PSN的对应关系，具体包括：
在第一PCIe Switch中，构建第一下行端口与第一标识号的对应关系，构建第二下行端口与第二标识号的连接关系；
在第二PCIe Switch中，构建第二下行端口与第三标识号的连接关系，构建第一下行端口与第四标识号的连接关系；
在第三PCIe Switch中，构建第二下行端口与第五标识号的连接关系，构建第一下行端口与第六标识号的连接关系；
在第四PCIe Switch中，构建第一下行端口与第七标识号的连接关系，构建第二下行端口与第八标识号的连接关系。
8.根据权利要求1所述的外接设备管理方法，其特征在于，所述外接设备包括高速串行计算机扩展总线标准PCIe设备、风扇、电源以及硬盘中的至少一种，所述PCIe设备包括图像处理器GPU。
9.一种外接设备管理装置，其特征在于，包括：
获取单元：用于获取通用输入输出GPIO的电平状态；
第一绑定单元：用于在所述电平状态为高电平的情况下，根据第一映射表中每一PCIeSwitch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；
第二绑定单元：用于在所述电平状态为低电平的情况下，根据第二映射表中每一PCIeSwitch的下行端口号与外接设备序号的映射关系，绑定每一PCIe Switch的下行端口所连接外接设备的序号；
所述PCIe Switch的拓扑模式包括双上行模式以及单上行模式；
所述通用输入输出GPIO的电平状态是总线交换芯片PCIe Switch根据总线交换芯片PCIe Switch的拓扑模式确定的。
10.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至8中任一项所述的外接设备管理方法。
11.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至8中任一项所述的外接设备管理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211477275.5A CN115827518A (zh) | 2022-11-23 | 2022-11-23 | 外接设备管理方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211477275.5A CN115827518A (zh) | 2022-11-23 | 2022-11-23 | 外接设备管理方法、装置、设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115827518A true CN115827518A (zh) | 2023-03-21 |
Family
ID=85530847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211477275.5A Pending CN115827518A (zh) | 2022-11-23 | 2022-11-23 | 外接设备管理方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115827518A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115994107A (zh) * | 2023-03-22 | 2023-04-21 | 苏州浪潮智能科技有限公司 | 存储设备的存取加速系统 |
| CN117290272A (zh) * | 2023-11-23 | 2023-12-26 | 井芯微电子技术(天津)有限公司 | PCIe Switch及其配置通路的实现方法 |
-
2022
- 2022-11-23 CN CN202211477275.5A patent/CN115827518A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115994107A (zh) * | 2023-03-22 | 2023-04-21 | 苏州浪潮智能科技有限公司 | 存储设备的存取加速系统 |
| CN115994107B (zh) * | 2023-03-22 | 2023-07-14 | 苏州浪潮智能科技有限公司 | 存储设备的存取加速系统 |
| CN117290272A (zh) * | 2023-11-23 | 2023-12-26 | 井芯微电子技术(天津)有限公司 | PCIe Switch及其配置通路的实现方法 |
| CN117290272B (zh) * | 2023-11-23 | 2024-02-23 | 井芯微电子技术(天津)有限公司 | PCIe Switch及其配置通路的实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115827518A (zh) | 外接设备管理方法、装置、设备及存储介质 | |
| CN110489365B (zh) | 交换设备、外围部件互连高速系统及其初始化方法 | |
| CN104503932B (zh) | 多主板服务器主基板管理控制器仲裁方法及系统 | |
| CN105874442B (zh) | 计算机系统和计算机系统中端点设备访问的方法 | |
| CN101141659A (zh) | 动态确定多构建块服务器系统中系统拓扑的方法和系统 | |
| CN111258667A (zh) | 一种服务器的自适应配置方法、装置、设备及存储介质 | |
| CN109977061A (zh) | 一种中断处理方法及中断处理装置 | |
| CN113872796B (zh) | 服务器及其节点设备信息获取方法、装置、设备、介质 | |
| CN112162706A (zh) | 一种硬盘管理方法、装置、设备及机器可读存储介质 | |
| CN104636186A (zh) | 虚拟机内存管理方法、物理主机、pcie设备及其配置方法以及迁移管理设备 | |
| CN103873489A (zh) | 具有PCIe接口的装置共享系统及方法 | |
| CN103176913B (zh) | 硬盘动态映射方法与应用其的服务器 | |
| CN115562738B (zh) | 一种端口配置方法、组件及硬盘扩展装置 | |
| CN104424145A (zh) | 一种电子设备及数据传输方法 | |
| KR20210000648A (ko) | 복수의 칩 사이의 통신 지원 방법, 장치, 전자 기기 및 컴퓨터 저장 매체 | |
| CN103412838A (zh) | 一种扩展系统、通信方法、地址配置方法、设备及装置 | |
| CN107967223B (zh) | 一种多产品线通用代码架构系统 | |
| CN116166855A (zh) | 硬盘序号识别方法及装置 | |
| CN111258763B (zh) | 一种服务器系统及服务器系统的控制方法和装置 | |
| CN105183533A (zh) | 一种总线虚拟化的方法、装置及系统 | |
| CN110096412A (zh) | 一种服务器监控方法、装置、设备及介质 | |
| US20240104047A1 (en) | Universal serial bus (usb) backplane | |
| CN102508738A (zh) | 一种多核处理器业务信息的备份方法、内核和备份内核 | |
| CN108804218B (zh) | 硬盘的分配方法及系统 | |
| CN102375794B (zh) | 调整连接速度的方法及其电脑系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |