CN115827320A - 一种基于fpga的双余度飞控计算机控制装置及方法 - Google Patents

Abstract

本发明属于计算机余度管理技术领域，公开了一种基于FPGA的双余度飞控计算机控制装置及方法，包括主通道计算机和备通道计算机；主通道计算机或者备通道计算机包括一片现场可编程门阵列FPGA芯片，两片互为监控的主从CPU中央处理器芯片，以及传感器电路和驱动电路；FPGA芯片中包括：电源监控模块、异常监控模块、串口发送模块、串口接收模块以及数据备份模块；主从CPU中央处理器芯片中包括：传感器数据运算模块、数据比对模块、故障上报模块、指令下传模块；传感器电路，用于采集陀螺、加速度传感器、舵机传感器的信息；驱动电路，用于将主通道计算机和备通道计算机之间需要通过串口互传的数据，根据指令进行互传。以提高计算机系统的任务可靠性。

Description

一种基于FPGA的双余度飞控计算机控制装置及方法

技术领域

本发明属于计算机余度管理技术领域，尤其涉及一种基于FPG A的双余度飞控计算机控制装置及方法。

背景技术

随着科学技术的发展及军事战略思想的转变，无人机在军事、民用等领域获得了极大的应用。作为无人机的核心，飞控计算机系统用于控制飞机的飞行功能，是电传飞控系统的核心，其行为与操作直接关系到飞机的存亡，因此，飞控计算机系统的可靠性问题变得日益突出，对其容错研究成为当今热点。鉴于无人机对飞控计算机体积及重量的限制，通常采用双余度技术设计其飞控计算机，其实质是通过增加一个余度资源，判断故障部件，通过隔离、重启及信息重构恢复故障部件或者彻底切除不可恢复的故障部件，从而增加整个系统的可靠性。在余度计算机中，每一个余度称为一个通道，每个通道均具有输出控制能力。根据控制策略的不同，需要设计余度计算机输出控制策略来确定接口的控制权，该部分通常由独立于处理器的单元完成，这部分逻辑称为通道故障逻辑，通道故障逻辑又称计算机的故障容错逻辑。

现有的双余度飞控计算机通道控制权切换及数据交互的实现方法通常为：飞控计算机系统两通道同时获得传感器信号，同时按照控制律解算出结果。正常工作时，监控通道仅计算结果并不输出，而是与工作通道计算的结果进行数据交互和比较，即仅对工作通道进行监控，一旦发现故障，两通道分别进行故障诊断和故障定位，从而确定故障计算机。当监控通道出现故障时，其会自动进行复位重启状态，并通过信息重构方式恢复其工作状态；当工作通道出现故障时，通过通道控制权切换，监控通道获取接口的控制权，同时，工作通道放弃接口控制权并且通过自动复位重启及信息重构恢复其工作状态，此时，监控通道作为有效通道对接口进行控制。然而，当某个通道出现故障后出现重启后，该通道无法判断其是否已经发生过重启，只能通过另一个通道发送指令令其重启通道并进行信息重构，但是这会大大降低重启通道的信息重构速度，进而影响整个系统恢复正常的速度。

同时，传统的计算机通道控制权切换方法，一般使用主备通道双余度的工作方式，当上电自检正常后一般由主通道进行接口的控制，监控通道通过监控主通道工作状态进入“待命”状态，随时准备接管接口控制权，然而，如果监控出现异常，即如果监控通道在主通道掌握控制权时出现错误的判断会出现“抢权”现象，此时，由于两个通道同时竞争总线控制权，有可能导致总线数据异常，从而导致计算机系统故障逐级向下蔓延的后果，同样影响计算机系统的可靠性。。

发明内容

本发明的目的：提供一种基于FPG A的双余度飞控计算机控制装置及方法，以提高计算机系统的任务可靠性。

本发明的技术方案：为了实现上述发明目的，采用如下技术方案予以实现。

技术方案一：

一种基于FPG A的双余度飞控计算机控制装置，所述双余度飞控计算机包括具有相同架构的主通道计算机和备通道计算机；

主通道计算机或者备通道计算机包括一片现场可编程门阵列FPG A芯片，两片互为监控的主从CPU中央处理器芯片，以及传感器电路和驱动电路；

所述FPG A芯片中包括：电源监控模块、异常监控模块、串口发送模块、串口接收模块以及数据备份模块；

所述主从CPU中央处理器芯片中包括：传感器数据运算模块、数据比对模块、故障上报模块、指令下传模块；

所述传感器电路，用于采集陀螺、加速度传感器、舵机传感器的信息；

所述驱动电路，用于将主通道计算机和备通道计算机之间需要通过串口互传的数据，根据指令进行互传。

技术方案二：

一种基于FPG A的双余度飞控计算机控制方法，所述控制方法基于技术方案一所述的控制装置实现，且主通道计算机或者备通道计算机具有相同的控制方法，所述方法包括：

S1，上电后，主通道计算机的FPG A芯片初始化本通道控制权信号为无效状态，并将所述本通道控制权信号发送给备通道计算机；

S2，主通道计算机进行上电自检，并完成总线控制权的占有或者放弃；

S3，若主通道计算机进行上电自检正常，则开始正常的任务周期；

S4，若主通道计算机在任务周期中掉电，则再次上电后从备通道计算机获取掉电时的数据，并进行数据重构。

本发明技术方案一的特点和进一步的改进为：

(1)S2中，

若自检正常，则置本通道控制权信号为有效状态；并查看备通道发送的通道控制权信号是否有效；

若自检正常且备通道发送的通道控制权信号无效，则主通道计算机控制总线控制权；若自检正常且备通道发送的通道控制权信号有效，则主通道计算机放弃总线控制权。

(2)主通道计算机进行上电自检包括：

电源监控有效自检、看门狗自检、CPU硬件自检；

所述看门狗自检为通过该计算机上的FPG A中看门狗逻辑完成两片互为主从的CPU看门狗自检；

所述CPU硬件自检包括为该计算机上的两片互为主从的CPU分别进行的硬件自检，其中包括软件加载正确自检；

当其中任一自检项无效则上电自检失效。

(3)S3中，在正常的任务周期中：

S31，FPG A芯片周期性监控来自备通道计算机的电源有效信号PSV＿OTHER；

S32，当监控到备通道计算机的电源有效信号PSV_O THER无效时，主通道计算机置备通道计算机的电源有效信号PSV_O THER为无效状态，并记录备通道计算机的掉电过程。

(4)S32中，监控到备通道计算机的电源有效信号PSV_O THER无效，具体为：主通道计算机利用FPG A芯片采集备通道计算机的电源有效信号PSV_O THER，当备通道计算机的电源有效信号PSV_O THER出现下降沿时，则备通道计算机的电源有效信号PSV_O THER无效，锁存该信号，并回传给备通道计算机的FPG A芯片。

(5)S4，若主通道计算机在任务周期中掉电，则再次上电后从备通道计算机获取掉电时的数据，并进行数据重构，具体为：

S41，主通道计算机再次上电后会接收到备通道计算机发送的主通道计算机的电源有效信号PSV_O THER无效，从而主通道计算机向备通道计算机发送数据重构请求；

S42，备通道计算机从自身特定存储区域获取主通道计算机掉电时的信号，并发送给主通道计算机；

S43，主通道计算机根据备通道计算机发送的信号，将主通道计算机恢复至掉电前的工作状态。

(6)S42，备通道计算机从自身特定存储区域获取主通道计算机掉电时的信号中，

所述特定存储区域为预先设定的用于存储掉电数据的存储区域；

所述获取主通道计算机掉电时的信号，具体为主通道计算机掉电时，备通道计算机接收到的陀螺、加速度计、舵机的状态信息。

附图说明

图1为一种基于FPG A的双余度飞控计算机控制装置中单个计算机的结构示意图；

图2为FPG A芯片内部可编程逻辑实现的主要功能示意图；

图3为一种基于FPG A的双余度飞控计算机控制权切换的方法详细的控制逻辑示意图；

图4为数据重构的方法流程示例图；

图5为一种基于FPG A的双余度飞控计算机控制方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了解决现有计算机通道间判断故障时效性及准确性的问题，提出一种计算机内部互监控的架构用于快速确定计算机故障的方法；同时为了解决现有计算机通道控制权切换方法中，通道抢夺控制权可能造成的故障蔓延问题，本发明提供一种双余度计算机的通道控制权切换方法和装置；同时提出一种方法用来解决计算机快速判断自身故障并且完成数据重构的方法。

下面首先对本发明实施例提供的一种计算机内部互监控的架构用于快速确定计算机故障的方法进行介绍。

本发明实施例提供了一种基于FPG A的双余度飞控计算机架构，所述双余度计算机包括：可互相更换位置的主通道计算机及备通道计算机；

所述的计算机包括：一片现场可编程门阵列FPG A芯片，两片互为监控的主从CPU(Central Processing Unit中央处理器)芯片以及对应的传感器及驱动电路；

所述FPGA芯片中包括：通道故障逻辑、串行外设接口发送控制器、串行外设接口接收控制器、与两片CPU之间的接口控制逻辑、传感器数据采集模块以及数据储存模块；

所述CPU芯片中包括：传感器数据运算模块、数据比对模块、故障上报模块、指令下传模块；

所述传感器电路，用于进行关心的传感器数据进行采集，比如陀螺、加计、舵机传感器等信息的采集；

所述驱动电路，用于进行两个计算机之间的关键信号的离散量传输及串口数据交互，即将主备计算机之间需要通过串口互传的数据，根据计算机的指令进行互传。

本发明实施例提供一种基于FPG A的双余度飞控计算机控制权切换的方法，所述方法包括：

上电后，FPG A中加载的逻辑初始化本通道控制权信号为无效状态，并且将控制权信号通过驱动器在两个计算机间进行互传，两个通道计算机分别进行上电自检，自检正常后查看另一个通道是否占用总线控制权，若没有占有控制权，则查看本通道自检数据，若自检正常，则控制总线控制权；

所述上电自检包括：电源监控有效自检、看门狗自检、CPU硬件自检，其中所述的自检项有一项无效后置上电自检失效；

所述看门狗自检包括：通过该计算机上的FPG A中看门狗逻辑完成两片互为主从的CPU看门狗自检；

所述的CPU硬件自检包括：该计算机上的两片互为主从的CPU分别进行的硬件自检，其中包括软件加载正确自检；

所述软件加载正确自检包括：从FLA SH加载软件校验和正确，若FLA SH加载正确，则判断该CPU硬件自检正确，CPU通过与FPG A的接口将FPG A中相应的寄存器置有效；

若所述上电自检都正常，则置该通道有效，此时，查看总线控制权是否被另一个通道占用，若无，则置本通道上线并且控制总线控制权。

本发明实施例中提供一种数据监控方法，保证单台计算机掉电重启后安全可靠获得自己的工作状态并且完成数据重构的方法，所述方法包括：

双余度计算机利用驱动器互传电源有效信号至对方计算机中的FPG A芯片，FPG A芯片正常工作后开始监控来自对方计算机的电源有效信号，同时将监控对方计算机的电源有效信号(PSV_O THER)结果通过驱动器反馈给原计算机中的FPG A，当某一个余度的计算机掉电后，另一个余度的计算机可以记录掉电过程，并且将监控对方计算机的电源有效信号(PSV_O THER)置无效，当掉电后的计算机重新上电后可以查看该信号，若发现无效则说明该计算机自身发生过掉电，从而可以主备计算机之间的串口请求恢复数据，同时将储存在对方计算机内的信息进行传输，从而恢复掉电前的数据，并且最快的恢复之前的工作状态；

所述监控来自对方计算机的电源有效信号包括：利用FPG A内部的逻辑单元，使用采集来自对方计算机的电源有效信号信号下降沿的方式，当采集到对方计算机的电源有效信号出现下降沿时，认为对方计算机的电源有效信号出现问题；

所述监控对方计算机的电源有效信号(PSV_O THER)结果通过驱动器反馈给原计算机中的FPG A包括：若采集到对方计算机的电源有效信号出现下降沿时，锁存该信号，并且通过驱动器传输回对方计算机的FPG A中；

所述掉电后的计算机重新上电后可以查看该信号包括：掉电的计算机重新上电后查看从另个计算机传输至本计算机的监控本计算机是否掉电信号，如果发现该信息为本计算机发生过掉电，则表明该计算机需要进行数据重构；

所述主备计算机之间的串口请求恢复数据包括：掉电的计算机根据约定的协议通过串口向另一个计算机请求数据；

所述恢复掉电前的数据包括：计算机通过串口周期的传输当前的关键信息，并且将其存放在对方计算机的特定位置；

所述的关键信号包括：传感器信息、运算获得的位置、速度等信息；

所述的恢复之前的工作状态包括：计算机通过获得上述关键信息，将软件运行至下电前一刻的状态，从而以最快的速度恢复之前的工作状态。

如图1所示，图1为本发明实施例提供的一种基于FPG A的双余度飞控计算机控制方法中单个计算机的结构示意图，单个计算机中由一个FPG A、两个用于互相监控的可以访问该FPG A的CPU、一个用于采集传感器数据的AD、一个用于进行外界作动器控制的DA以及两台计算机之间数据交互用的驱动器组成。

FPG A芯片属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵。本发明中使用的FPG A芯片内部可编程逻辑实现的主要功能如图2所示，FPG A芯片中的功能包括：与计算机中第一片CPU的接口功能、与计算机中第二片CPU的接口功能、外界传感器数据采集AD控制功能、外界作动器DA控制功能、用于储存另一个计算机数据的双口RAM功能、用于进行监控两个CPU是否正常工作的看门狗功能、用于和另外一个计算机进行数据交互的串口发送功能、串口接收功能及用于控制对外接口控制权的接口控制功能。

所述飞控计算机上电自检完毕后开始工作，其中FPG A芯片内部根据外部连接的AD器件，对陀螺、加计、舵机位置等与飞行器相关的传感器数据进行采集，两个CPU分别对采集的各个数据进行运算和比对，同时FPG A周期性的自动通过串口发送模块将运算正确的结果发送给另一个计算机并储存在规定的RAM功能中供另一个计算机的CPU进行查看及对关键数据进行储存，如果出现这台计算机中的两个CPU在正常任务运算结果不相同或者运算结果超过设置的阈值后会认为该计算机出现故障，上报故障，并且断电进行重启以恢复其正常功能。

本发明实例中，上电后主备计算机中的两个CPU首先从FLA SH中将软件加载到对应的CPU中，检查软件是否加载正确，若加载正确则在规定的寄存器中填写CPU软件加载正确信息表明CPU硬件检测正确，并且开始进行正常的任务；

此后，在正常的任务周期内，必须按照规定的周期对FPG A芯片内的看门狗模块进行“喂狗”操作，若该操作满足看门狗模块的“喂狗”要求，则看门狗模块输出看门狗正常；

示例性的，看门狗逻辑必须在每个设定的时间周期内进行“喂狗”操作。该设置值可以使1ms，或者2ms，或者10ms等，完全依赖于设计的CPU运行周期和故障申报机制。如果看门狗逻辑只是在1个或者2个连续周期内没有查询到“喂狗”操作，可以将其看为偶发性故障，此时判断看门狗正常工作；否则，如果连续三个周期内没有查询到“喂狗”操作，则置看门狗故障。

同时，FPG A芯片对外界的电源信号进行监控，所有需要监控的电源信号均正常，则置电源监控信号有效；

示例性的，针对计算机的28伏电源信号设置的阈值范围是25伏～31伏，如果检测到计算机的电源电压小于25伏，或者大于31伏，则判定计算机的28伏电源出现故障；否则，判断计算机的28伏电源正常。类似的，针对计算机的15伏电源信号设置的阈值范围为13伏～17伏，如果检测到计算机的电源电压小于13伏，或者大于17伏，则判定计算机的15伏电源出现故障；否则，判断计算机的15伏电源正常。类似的，针对计算机的3.3伏电源信号设置的阈值范围为2.9伏～3.7伏，如果检测到计算机的电源电压小于2.9伏，或者大于3.3伏，则判定计算机的3.3伏电源出现故障；否则，判断计算机的3.3伏电源正常。如果上述电源监控全部有效，则置外界的电源监控信号有效。

如果上述所有的监控均有效，即电源监控有效自检、看门狗自检、CPU硬件自检均有效，则FPG A内的逻辑判断计算机上电自检正确。

本发明实施例提供了一种基于FPG A的双余度飞控计算机控制权切换的方法详细的控制逻辑示意图如图3所示，上电后置本通道总线控制权无效，同时开始判断本通道的电源监控信号有效信号、看门狗1自检有效信号、看门狗2自检有效信号、CPU1自检有效信号、CPU2自检有效信号，若其中有一个信号无效则置本通道放弃总线控制权；若上述所有的自检信号均有效则查看来自另一个通道的总线控制权信号，若无效，则本通道总线控制权信号置有效，并接管飞控计算机的总线控制权信号。

示例性的，在本发明实施例阐述的一种基于FPG A的双余度飞控计算机控制系统开始工作时，上电后主备计算机均置本通道总线控制信号无效，同时分别进行上电自检工作，与本通道有关的自检信号有效均为1。此时，对于本通道而言，本通道的电源监控信号有效信号、看门狗1自检有效信号、看门狗2自检有效信号、CPU1自检有效信号、CPU2自检有效信号，若其中有一个信号无效则置本通道放弃总线控制权只要有一个无效即为0，此时本通道计算机总线控制信号为0；同理，若上述本通道的电源监控信号有效信号、看门狗1自检有效信号、看门狗2自检有效信号、CPU1自检有效信号、CPU2自检有效信号均有效，则需要检测来自另一个计算机的总线控制信号，若来自另一个计算机的总线控制信号为0，则本通道计算机总线控制信号置1，表明此时本通道计算机控制整个飞控计算机的总线控制权。

本发明实施例提供的一种基于FPG A的双余度飞控计算机控制权切换方法的控制逻辑中采用弃权逻辑，即上电后两个计算机都放弃总线的控制权，经过对本通道的各种自检工作保证自身工作正常后再查看总线控制权，保证没有竞争关系的前提下才去进行控制权的获取，与传统的抢权逻辑不通，主通道与备通道不会因为自身正常而去进行总线控制权的竞争，即宁可整个计算机不进行数据传输也不能出现抢权后造成的总线数据错误，进而引起的计算机故障蔓延，进而提高计算机系统的可靠性。

本发明还提供一种数据监控方法，保证单台计算机掉电重启后安全可靠获得自己的工作状态并且完成数据重构的方法。本实施例中数据重构的方法流程示例图如图4所示，单台计算机上电自检后开始对对方的电源进行监控并且互传结果，同时判断对方传递过来的电源监控结果信息，如果本通道没有发生过掉电故障，则周期性的向对方传输本地信息同时储存来自对方发送的信息；若本通道发生过掉电故障，则向对方计算机请求数据重构，对方计算机根据请求将本计算机储存在对方计算机中的信息通过串口发送给本计算机完成数据重构。

下面将结合图5具体说明本发明实施例中如何实现数据的监控及如何完成单台计算机掉电后安全可靠获得自己的工作状态并且完成数据重构的方案。如图5所示，有主备两个计算机，他们中的数据监控及数据重构模块完全相同，这样可以保证他们互为备份，从而保证了设计的一致性；如图5所示，主通道计算机将自己的电源有效信号传输给备通道计算机，同时，备通道计算机将自己的电源有效信号传输给主通道计算机；备通道计算机中使用电源监控模块用来监控主通道计算机电源有效信号，并将监控结果传送给主通道计算机，当主通道计算机电源有效信号发生异常，即主通道计算机掉电重启后，备通道中的电源监控模块会采集到主通道计算机电源有效信号的下降沿，此时通过锁存器可以锁定该故障瞬间，同时备通道计算机将该问题传输给主通道计算机，主通道计算机上电重启后查看从备通道计算机传输过来的主通道计算机电源异常信号，如果发现该信号异常，则主通道计算机向备通道计算机发起主通道计算机重构请求；相似的备通道计算机用类似的方法向主通道计算机发起备通道计算机重构请求。上电工作后，若没有发现主通道计算机电源异常信号，也没有发现备通道计算机重构请求信号，则主通道计算机通过串口模块将主通道计算机自身需要储存的陀螺、加计、舵机等信息周期性的发送至备通道计算机，备通道计算机也在检查无备通道计算机电源异常信号及主通道计算机重构请求后，将需要储存的备通道计算机信息自身需要储存的陀螺、加计、舵机等信息周期性的发送至主通道计算机。若主通道计算机发生掉电重启后，通过异常监控模块可以查询到主通道计算机电源异常信号，从而确认自己发生掉电故障，此时主通道计算机通过主通道计算机重构请求信号向备通道计算机发送重构请求，备通道计算机检测到主通道计算机重构请求后，通过串口发送模块将主通道掉电之前存放的陀螺、加计、舵机等信息通过串口发送给主通道计算机，主通道计算机根据接收到的陀螺、加计、舵机等信息，结合当前状态即可恢复掉电之前的工作状态，避免因掉电造成的信息丢失问题，保证了信息以最快的速度完成数据的重构；类似的，备通道计算机也可以使用相似的方法完成自身数据的重构工作。

Claims (8)

1.一种基于FPGA的双余度飞控计算机控制装置，其特征在于，所述双余度飞控计算机包括具有相同架构的主通道计算机和备通道计算机；

主通道计算机或者备通道计算机包括一片现场可编程门阵列FPGA芯片，两片互为监控的主从CPU中央处理器芯片，以及传感器电路和驱动电路；

所述FPGA芯片中包括：电源监控模块、异常监控模块、串口发送模块、串口接收模块以及数据备份模块；

所述主从CPU中央处理器芯片中包括：传感器数据运算模块、数据比对模块、故障上报模块、指令下传模块；

所述传感器电路，用于采集陀螺、加速度传感器、舵机传感器的信息；

所述驱动电路，用于将主通道计算机和备通道计算机之间需要通过串口互传的数据，根据指令进行互传。

2.一种基于FPGA的双余度飞控计算机控制方法，其特征在于，所述控制方法基于如权利要求1所述的控制装置实现，且主通道计算机或者备通道计算机具有相同的控制方法，所述方法包括：

S1，上电后，主通道计算机的FPGA芯片初始化本通道控制权信号为无效状态，并将所述本通道控制权信号发送给备通道计算机；

S2，主通道计算机进行上电自检，并完成总线控制权的占有或者放弃；

S3，若主通道计算机进行上电自检正常，则开始正常的任务周期；

S4，若主通道计算机在任务周期中掉电，则再次上电后从备通道计算机获取掉电时的数据，并进行数据重构。

3.根据权利要求2所述的一种基于FPGA的双余度飞控计算机控制方法，其特征在于，S2中，

若自检正常，则置本通道控制权信号为有效状态；并查看备通道发送的通道控制权信号是否有效；

若自检正常且备通道发送的通道控制权信号无效，则主通道计算机控制总线控制权；若自检正常且备通道发送的通道控制权信号有效，则主通道计算机放弃总线控制权。

4.根据权利要求3所述的一种基于FPGA的双余度飞控计算机控制方法，其特征在于，主通道计算机进行上电自检包括：

电源监控有效自检、看门狗自检、CPU硬件自检；

所述看门狗自检为通过该计算机上的FPGA中看门狗逻辑完成两片互为主从的CPU看门狗自检；

所述CPU硬件自检包括为该计算机上的两片互为主从的CPU分别进行的硬件自检，其中包括软件加载正确自检；

当其中任一自检项无效则上电自检失效。

5.根据权利要求2所述的一种基于FPGA的双余度飞控计算机控制方法，其特征在于，S3中，在正常的任务周期中：

S31，FPGA芯片周期性监控来自备通道计算机的电源有效信号PSV＿OTHER；

S32，当监控到备通道计算机的电源有效信号PSV＿OTHER无效时，主通道计算机置备通道计算机的电源有效信号PSV＿OTHER为无效状态，并记录备通道计算机的掉电过程。

6.根据权利要求5所述的一种基于FPGA的双余度飞控计算机控制方法，其特征在于，S32中，监控到备通道计算机的电源有效信号PSV＿OTHER无效，具体为：主通道计算机利用FPGA芯片采集备通道计算机的电源有效信号PSV＿OTHER，当备通道计算机的电源有效信号PSV＿OTHER出现下降沿时，则备通道计算机的电源有效信号PSV＿OTHER无效，锁存该信号，并回传给备通道计算机的FPGA芯片。

7.根据权利要求2所述的一种基于FPGA的双余度飞控计算机控制方法，其特征在于，S4，若主通道计算机在任务周期中掉电，则再次上电后从备通道计算机获取掉电时的数据，并进行数据重构，具体为：

S41，主通道计算机再次上电后会接收到备通道计算机发送的主通道计算机的电源有效信号PSV＿OTHER无效，从而主通道计算机向备通道计算机发送数据重构请求；

S42，备通道计算机从自身特定存储区域获取主通道计算机掉电时的信号，并发送给主通道计算机；

S43，主通道计算机根据备通道计算机发送的信号，将主通道计算机恢复至掉电前的工作状态。

8.根据权利要求7所述的一种基于FPGA的双余度飞控计算机控制方法，其特征在于，S42，备通道计算机从自身特定存储区域获取主通道计算机掉电时的信号中，

所述特定存储区域为预先设定的用于存储掉电数据的存储区域；

所述获取主通道计算机掉电时的信号，具体为主通道计算机掉电时，备通道计算机接收到的陀螺、加速度计、舵机的状态信息。

Images