CN115827251A - 基于异构平台的高性能Linpack基准测试程序优化方法和设备 - Google Patents

基于异构平台的高性能Linpack基准测试程序优化方法和设备 Download PDF

Info

Publication number
CN115827251A
CN115827251A CN202211725671.5A CN202211725671A CN115827251A CN 115827251 A CN115827251 A CN 115827251A CN 202211725671 A CN202211725671 A CN 202211725671A CN 115827251 A CN115827251 A CN 115827251A
Authority
CN
China
Prior art keywords
matrix
gpu
data
performance
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211725671.5A
Other languages
English (en)
Inventor
陆璐
周彬彬
冼允廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202211725671.5A priority Critical patent/CN115827251A/zh
Publication of CN115827251A publication Critical patent/CN115827251A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

本发明面向高性能计算领域，为基于异构平台的高性能Linpack基准测试程序优化方法和设备。该方法包括：根据配置文件初始化HPL的运行参数，使用随机数生成算法生成设定规模的矩阵；以OpenMP多线程并行化的方式在CPU上执行面板分解过程；使用基于GPU‑Aware的Ring广播算法将分解完成的面板数据以及矩阵行交换信息广播至位于同一行的其余列进程；调用自定义内核对存放在显存中的矩阵完成行交换操作；GPU使用接收到的面板矩阵数据更新剩余的矩阵数据，更新上三角矩阵和尾随矩阵；调用定时函数计算矩阵完成分解的总时间，同时对结果进行验算。本发明可以充分发挥了CPU端的多核性能，保证CPU以及GPU在程序运行过程中都处于满载的状态，减少CPU和GPU的空闲时间，加快计算效率。

Description

基于异构平台的高性能Linpack基准测试程序优化方法和 设备
技术领域
本发明涉及高性能计算领域，特别涉及基于异构平台的高性能Linpack基准测试程序优化方法和设备。
背景技术
近些年来，以超算为工具的计算科学已经渗透到了科学研究和工程设计的各个层面，比如百万兆级运算、人工智能等。单台计算机不能满足高性能计算(HighPerformanceComputing,HPC)应用的计算需求。因此，研究者们开始应用异构体系结构，该结构已经成为许多实际问题并行化的有效方法，并被认为是未来计算平台的主流体系结构。特别是随着图形处理器(GraphicsProcessingUnit,GPU)的出现，异构计算已经进入了并行计算的时代，其目的是利用不同类型计算资源的计算潜力来处理各种工作负载。由于异构性逐渐成为主流，许多软件开发人员和硬件制造商开始优化程序，以最大限度地利用以及开发这些平台的计算能力。先前的大部分工作是以CPU为中心的设计模式，即在主机存储器中存储原始数据，并通过PCIExpress(PCI-E)总线将矩阵运算所需的数据传输到GPU存储器中。然而，并行任务所需的数据量太大，传输如此大规模的数据总是使PCI-E带宽成为性能瓶颈，这导致运行开销增加和程序效率低。
在异构系统中，一旦将更多的GPU卡插入到每个节点中，CPU和GPU之间的性能差距将会迅速扩大，如何合理地分配CPU和GPU之间的工作负载是HPL在异构系统中的一个重点问题，现有的异构计算平台下的HPL基准测试在算法、通信等等很多方面都存在着瓶颈，无法体现系统的最优性能，优化其在异构平台下的性能则显得非常必要。
发明内容
为解决现有技术所存在的技术问题，本发明提供基于异构平台的高性能Linpack基准测试程序优化方法和设备，基于OpenMP的多线程运行方法，可以充分发挥了CPU端的多核性能，使用GPU编程模型中的流(Stream)对HPL中的面板分解以及尾随矩阵更新做了流水线化的处理，保证CPU以及GPU在程序运行过程中都处于满载的状态，减少CPU和GPU的空闲时间，加快计算效率。
本发明的第一个目的在于提供基于异构平台的高性能Linpack基准测试程序优化方法。
本发明的第二个目的在于提供一种计算机设备。
本发明的第一个目的可以通过采取如下技术方案达到：
基于异构平台的高性能Linpack基准测试程序优化方法，所述方法包括：
S1、根据配置文件初始化HPL的运行参数，使用随机数生成算法生成设定规模的矩阵，矩阵所占用的内存空间完全覆盖参与计算的GPU显存大小；
S2、以OpenMP多线程并行化的方式在CPU上执行面板分解过程，使CPU所有核心的使用率达到100％；
S3、使用基于GPU-Aware的Ring广播算法将分解完成的面板数据以及矩阵行交换信息广播至位于同一行的其余列进程；
S4、GPU接收到矩阵的行交换信息后，根据GPU的合并访存原理以及高速缓存的特点，调用自定义内核对存放在显存中的矩阵完成行交换操作；
S5、在GPU里完成行交换操作后，GPU使用接收到的面板矩阵数据更新剩余的矩阵数据，调用DTRSM()函数更新上三角矩阵和优化过的GEMM函数更新尾随矩阵；
S6、递归执行步骤S2至S5，直至整个矩阵分解完成，调用定时函数计算矩阵完成分解的总时间，同时对结果进行验算，得到异构平台的浮点运算性能。
优选的技术方案中，所述步骤S1包括：在运行HPL前将HPL的运行参数写入配置文件中，所述运行参数包括生成矩阵的大小N、分块后的矩阵大小NB、总的行进程数量P、总的列进程数量Q、广播算法；根据矩阵的大小N分配N*(N+1)大小的矩阵分布到各个节点中的GPU显存中，再调用GPU的随机数生成算法对矩阵的数据进行初始化。
具体地，所述步骤S5具体包括：在HPL中使用深度为1的lookahead算法，在CPU上对矩阵的一个面板panel0进行预分解，对面板之外的矩阵数据进行二次切分，切分成面板panel1和矩阵M1；
面板panel1根据已经分解完成的panel0进行上三角矩阵以及尾随矩阵的更新；
通过GPU编程模型中的流(Stream)对矩阵M1的更新以及面板panel1在CPU上的分解并行化计算。
本发明的第二个目的可以通过采取如下技术方案达到：
一种计算机设备，包括处理器以及用于存储处理器可执行程序的存储器，所述处理器执行存储器存储的程序时，实现上述的基于异构平台的高性能Linpack基准测试程序优化方法。
本发明与现有技术相比，具有如下优点和有益效果：
1、本发明提供基于异构平台的高性能Linpack基准测试程序优化方法和设备，通过合理地分配CPU和GPU之间的工作负载解决了在多GPU多节点的异构系统中，将更多GPU插入到每个节点中时造成的CPU和GPU之间的性能差距过大的问题。
2、本发明使用了基于OpenMP的多线程运行方法，充分发挥了CPU端的多核性能。
3、本发明充分利用GPU的访问特点，在GPU上高效并行地进行行交换等访问操作。
4、本发明流水线化CPU和GPU上的计算任务，降低由于CPU和GPU算力差距大造成的空闲等待时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是本发明实施例中的基于异构平台的高性能Linpack基准测试程序优化方法的流程图；
图2是本发明实施例中的基于异构平台的高性能Linpack基准测试程序优化方法的数据流程图。
具体实施方式
下面将结合附图和实施例，对本发明技术方案做进一步详细描述，显然所描述的实施例是本发明一部分实施例，而不是全部的实施例，本发明的实施方式并不限于此。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
高性能Linpack(High Performance Linpack,HPL)基准测试程序，其通过求解一个稠密非线性方程组Ax＝b，从而得出一个计算系统的浮点计算性能，作为TOP500排名的重要参考标准之一。HPL主要通过基于部分旋转的高斯消元计算一个n阶线性方程组，这个过程需要2/3n3+2n2+O(n)次双精度浮点加法和乘法。由于矩阵乘法在HPL基准测试中占用了大量的运行时间，而异构系统中的图形处理器GPU擅长处理大量的并行任务，比如矩阵乘法。
消息传递接口(Message Passing Interface,MPI)是一个标准化的便携式消息传递接口，用于在各种并行计算架构上运行。它定义了一系列高级接口，使得软件开发过程更加简单，并且隐藏了过程之间通信的复杂性。
通过支持图形处理器计算的开源软件堆栈ROCm，本发明采用异构/计算机可移植接口(Heterogeneous compute Interface for Portability,HIP)来加速大量的并行计算任务如矩阵乘法以及矩阵行交换等操作。HIP是AMD制作的编程模型，提供了一系列工具包来开发运行在GPU上的代码。该过程通常需要多个设备端执行流(Stream)才能达到峰值利用率，流的运行遵循GPU操作时的先进先出(FIFO)原则。
实施例1：
本发明针对异构平台下HPL中CPU和GPU通信延时高、任务调度不合理、访存内核效率较低等问题进行了优化，优化后的HPL首先进行并行化的面板分解，将分解的后的面板进行广播后，调用针对GPU访存特点优化的行交换内核函数以及矩阵乘法(GEMM)完成对尾随矩阵的更新,最终对上述过程进行递归以完成整体的计算。此外，本发明还针对HPL中CPU以及GPU通信时延高的特点，使用GPU编程模型中的流(Stream)对HPL中的面板分解以及尾随矩阵更新做了流水线化的处理，保证CPU以及GPU在程序运行过程中都处于满载的状态，减少CPU和GPU的空闲时间，进一步加快计算效率。
如图1所示，基于异构平台的高性能Linpack基准测试程序优化方法的流程图，基于异构平台的高性能Linpack基准测试程序优化方法，包括以下步骤：
步骤一：根据配置文件初始化HPL的运行参数，使用随机数生成算法生成特定规模的矩阵，矩阵所占用的内存空间完全覆盖参与计算的GPU显存大小；
具体地，所述配置文件包含了HPL运行时所需的全部运行参数，在运行HPL前将HPL运行时所需的全部运行参数写入配置文件中，所述运行参数包括生成矩阵的大小N、分块后的矩阵大小NB、总的行进程数量P、总的列进程数量Q、广播算法；指定N后即可分配N*(N+1)大小的矩阵并分布到各个节点中的GPU显存中。完成显存空间的分配后再调用GPU的随机数生成算法对矩阵的数据进行初始化，生成随机数的步骤包括：使用rocrand_create_generator()函数初始化随机数生成器，再调用rocrand_set_seed()设置固定的随机种子，最后调用rocrand_generate_uniform_double()在显存中生成符合均匀分布的双精度浮点随机数。
步骤二、以OpenMP多线程并行化的方式在CPU上执行面板分解过程，使CPU所有核心的使用率达到100％；
具体地，以OpenMP多线程并行化的方式在CPU上执行面板分解过程包括，调用OpenMP多线程库将该面板的分解并行化计算，令OpenMP的线程数等于core/P0，其中core等于一个节点中CPU的核心数，P0为当前节点的行进程数量，因此节点中的所有CPU核的使用率可达到100％，实现计算CPU端计算效率的最大化。
步骤三、使用基于GPU-Aware的Ring广播算法将分解完成的面板数据以及矩阵行交换信息广播至位于同一行的其余列进程；
具体地，完成面板的分解后，将面板数据广播到处于同一行进程的列进程中，广播面板数据的过程具体包括：将拥有面板数据的进程设置为根进程，由根进程向相邻的单个列进程发送面板数据；相邻的单个列进程收到数据后，再进一步转发给另外的相邻进程，最终以一种“环形”的方式将面板数据广播出去。该广播方式可以有效减少根进程的数据通信量。
优选地，优化后的广播算法是基于GPU-Aware MPI实现的，由于每个进程绑定一个GPU，因此能够实现点对点的GPU到其它GPU的数据传输而不必要经过CPU进行中转传输，使用基于GPU-Aware的Ring广播算法将分解完成的面板数据以及矩阵行交换信息广播至位于同一行的其余列进程步骤，具体包括：
在一端的GPU使用MPI_Send()发送数据，另一端的GPU使用MPI_Recv()和MPI_Iprobe()接收数据，MPI_Send()以及MPI_Recv()中的数据缓冲区均使用GPU中的显存地址。
步骤四：GPU接收到矩阵的行交换信息后，根据GPU的合并访存原理以及高速缓存的特点，调用自定义内核对存放在显存中的矩阵完成行交换操作；
具体地，当GPU收到广播的行交换信息，将行数据存入可编程高速缓存LDS(LocalData Share)中，当矩阵的一行数据全部读入LDS后，对所有GPU线程进行同步，将相邻存储空间的数据写入GPU的显存里，完成行交换操作。
本实施中，当GPU收到广播的行交换信息，可以利用GPU硬件结构中的可编程高速缓存LDS来实现高效的行交换操作。LDS是GPU中的一块高速缓存，提供了比全局内存更大的读写带宽。由于LDS由GPU中同一个线程块中的不同线程共享，它为线程提供了一种协作机制，为不同线程提供同步操作。GPU还拥有合并访存的特点，即相邻线程往相邻的全局内存空间写入数据时，可以减少访问所花费的时钟周期。因此，在HPL的行交换过程中，将矩阵的单行数据存入LDS中，待该行数据全部读入LDS后，对同一线程块中的所有GPU线程调用__synchtreads()语句进行同步，然后再次利用GPU的合并访存特性将相邻存储空间的数据由LDS写入GPU的显存里，从而高效地完成行交换操作。
步骤五：在GPU里完成行交换操作后，GPU使用接收到的面板矩阵数据更新剩余的矩阵数据，包括调用DTRSM()函数更新上三角矩阵和优化过的GEMM(通用矩阵乘法，General Purpose Matrix Multiplication)函数更新尾随矩阵；
具体地，在HPL中使用深度为1的look ahead算法，即在CPU上对矩阵的一个面板panel0根据步骤二进行预分解，同时对面板之外的矩阵数据进行二次切分，切分成面板panel1和矩阵M1。
在look ahead算法中，面板panel1根据已经分解完成的panel0调用DTRSM()函数进行上三角矩阵的更新以及调用GEMM()函数进行尾随矩阵的更新。
完成面板panel1的更新后，可通过GPU编程模型中的流(Stream)对矩阵M1的更新以及面板panel1在CPU上的分解并行化计算，此时CPU与GPU以异步的方式并行计算，计算效率达到最大化。
如图2所示，基于异构平台的高性能Linpack基准测试程序优化方法的数据流程图，描述了上述步骤的数据处理流程。假设已完成部分一部分数据的LU分解，对由
Figure BDA0004029727160000061
和
Figure BDA0004029727160000062
组成的面板执行面板分解对应了步骤二的数据处理过程。行交换对应步骤四的数据处理过程，完成面板分解以及行交换后，对
Figure BDA0004029727160000063
调用DTRSM()函数以及对A″i执行GEMM()对应步骤五中的数据处理过程。
步骤六：递归执行步骤二至步骤五，直至整个矩阵分解完成，调用定时函数计算矩阵完成分解的总时间，同时对结果进行验算，即得到异构平台的浮点运算性能。
具体地，当递归完成步骤二至步骤五的计算后，原有的在显存中的矩阵已经被分解为下三角矩阵L以及上三角矩阵U，并覆盖原有矩阵的数据，完成分解后执行HPL_pdtrsv()对方程组求解求解得到方程组的结果，从步骤二至求解出方程组的时间即HPL评估一套系统浮点性能的指标。对方程组的结果进行验算，即得到异构平台的浮点运算性能。
综上所述，本发明可以为基于CPU+GPU的异构系统提供高效的HPL运行方案，通过使用OpenMP多线程执行面板分解的优化方式，以完全发挥CPU的计算能力；使用基于GPU-Aware的Ring广播算法对分解完成的面板进行广播，减少了数据在主机内存上进行中转的开销；充分利用GPU的访问特点，在GPU上高效并行地进行行交换操作；流水线化CPU和GPU上的计算任务，降低由于CPU和GPU算力差距大造成的空闲等待时间。优化后的异构计算平台下的HPL基准测试能在一定程序上解决算法、通信等等很多方面的瓶颈，更准确地体现了异构系统的最优性能。
实施例2：
本实施例提供了一种计算机设备，该计算机设备可以是服务器、计算机等，其包括通过系统总线连接的处理器、存储器、输入装置、显示器和网络接口，该处理器用于提供计算和控制能力，该存储器包括非易失性存储介质和内存储器，该非易失性存储介质存储有操作系统、计算机程序和数据库，该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境，处理器执行存储器存储的计算机程序时，实现上述实施例1的基于异构平台的高性能Linpack基准测试程序优化方法，如下：
S1、根据配置文件初始化HPL的运行参数，使用随机数生成算法生成设定规模的矩阵，矩阵所占用的内存空间完全覆盖参与计算的GPU显存大小；
S2、以OpenMP多线程并行化的方式在CPU上执行面板分解过程，使CPU所有核心的使用率达到100％；
S3、使用基于GPU-Aware的Ring广播算法将分解完成的面板数据以及矩阵行交换信息广播至位于同一行的其余列进程；
S4、GPU接收到矩阵的行交换信息后，根据GPU的合并访存原理以及高速缓存的特点，调用自定义内核对存放在显存中的矩阵完成行交换操作；
S5、在GPU里完成行交换操作后，GPU使用接收到的面板矩阵数据更新剩余的矩阵数据，调用DTRSM()函数更新上三角矩阵和优化过的GEMM函数更新尾随矩阵；
S6、递归执行步骤S2至S5，直至整个矩阵分解完成，调用定时函数计算矩阵完成分解的总时间，同时对结果进行验算，得到异构平台的浮点运算性能。
具体地，步骤S1包括：在运行HPL前将HPL的运行参数写入配置文件中，所述运行参数包括生成矩阵的大小N、分块后的矩阵大小NB、总的行进程数量P、总的列进程数量Q、广播算法；根据矩阵的大小N分配N*(N+1)大小的矩阵分布到各个节点中的GPU显存中，再调用GPU的随机数生成算法对矩阵的数据进行初始化。
所述步骤S5具体包括：在HPL中使用深度为1的lookahead算法，在CPU上对矩阵的一个面板panel0进行预分解，对面板之外的矩阵数据进行二次切分，切分成面板panel1和矩阵M1；
面板panel1根据已经分解完成的panel0进行上三角矩阵以及尾随矩阵的更新；
通过GPU编程模型中的流(Stream)对矩阵M1的更新以及面板panel1在CPU上的分解并行化计算。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (8)

1.基于异构平台的高性能Linpack基准测试程序优化方法，其特征在于，包括以下步骤：
S1、根据配置文件初始化HPL的运行参数，使用随机数生成算法生成设定规模的矩阵，矩阵所占用的内存空间完全覆盖参与计算的GPU显存大小；
S2、以OpenMP多线程并行化的方式在CPU上执行面板分解过程，使CPU所有核心的使用率达到100％；
S3、使用基于GPU-Aware的Ring广播算法将分解完成的面板数据以及矩阵行交换信息广播至位于同一行的其余列进程；
S4、GPU接收到矩阵的行交换信息后，根据GPU的合并访存原理以及高速缓存的特点，调用自定义内核对存放在显存中的矩阵完成行交换操作；
S5、在GPU里完成行交换操作后，GPU使用接收到的面板矩阵数据更新剩余的矩阵数据，调用DTRSM()函数更新上三角矩阵和优化过的GEMM函数更新尾随矩阵；
S6、递归执行步骤S2至S5，直至整个矩阵分解完成，调用定时函数计算矩阵完成分解的总时间，同时对结果进行验算，得到异构平台的浮点运算性能。
2.根据权利要求1所述基于异构平台的高性能Linpack基准测试程序优化方法，其特征在于，所述步骤S1包括：在运行HPL前将HPL的运行参数写入配置文件中，所述运行参数包括生成矩阵的大小N、分块后的矩阵大小NB、总的行进程数量P、总的列进程数量Q、广播算法；根据矩阵的大小N分配N*(N+1)大小的矩阵分布到各个节点中的GPU显存中，再调用GPU的随机数生成算法对矩阵的数据进行初始化。
3.根据权利要求1所述基于异构平台的高性能Linpack基准测试程序优化方法，其特征在于，所述步骤S2包括：调用OpenMP多线程库将该面板的分解并行化计算，令OpenMP的线程数等于core/P0，其中core等于单个节点中CPU的核心数，P0为当前节点的行进程数量。
4.根据权利要求1所述基于异构平台的高性能Linpack基准测试程序优化方法，其特征在于，所述所述步骤S3包括：在一端的GPU使用MPI_Send()发送数据，另一端的GPU使用MPI_Recv()和MPI_Iprobe()接收数据，MPI_Send()以及MPI_Recv()中的数据缓冲区均使用GPU中的显存地址。
5.根据权利要求1所述基于异构平台的高性能Linpack基准测试程序优化方法，其特征在于，所述步骤S4具体包括：当GPU收到广播的行交换信息，将行数据存入可编程高速缓存LDS中，当矩阵的一行数据全部读入LDS后，对所有GPU线程进行同步，将相邻存储空间的数据写入GPU的显存里，完成行交换操作。
6.根据权利要求1所述基于异构平台的高性能Linpack基准测试程序优化方法，其特征在于，所述步骤S5具体包括：在HPL中使用深度为1的look ahead算法，在CPU上对矩阵的一个面板panel0进行预分解，对面板之外的矩阵数据进行二次切分，切分成面板panel1和矩阵M1；
面板panel1根据已经分解完成的panel0进行上三角矩阵以及尾随矩阵的更新；
通过GPU编程模型中的流(Stream)对矩阵M1的更新以及面板panel1在CPU上的分解并行化计算。
7.根据权利要求6所述基于异构平台的高性能Linpack基准测试程序优化方法，所述步骤S6具体包括：
当递归完成步骤二至步骤五的计算后，原有的在显存中的矩阵已经被分解为下三角矩阵L以及上三角矩阵U，并覆盖原有矩阵的数据，完成分解后执行HPL_pdtrsv()对方程组求解得到方程组的结果；对方程组的结果进行验算，根据求解得到方程组的结果的时间，得到异构平台的浮点运算性能。
8.一种计算机设备，包括处理器以及用于存储处理器可执行程序的存储器，其特征在于，所述处理器执行存储器存储的程序时，实现权利要求1-7任一项所述的基于异构平台的高性能Linpack基准测试程序优化方法。
CN202211725671.5A 2022-12-30 2022-12-30 基于异构平台的高性能Linpack基准测试程序优化方法和设备 Pending CN115827251A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211725671.5A CN115827251A (zh) 2022-12-30 2022-12-30 基于异构平台的高性能Linpack基准测试程序优化方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211725671.5A CN115827251A (zh) 2022-12-30 2022-12-30 基于异构平台的高性能Linpack基准测试程序优化方法和设备

Publications (1)

Publication Number Publication Date
CN115827251A true CN115827251A (zh) 2023-03-21

Family

ID=85519663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211725671.5A Pending CN115827251A (zh) 2022-12-30 2022-12-30 基于异构平台的高性能Linpack基准测试程序优化方法和设备

Country Status (1)

Country Link
CN (1) CN115827251A (zh)

Similar Documents

Publication Publication Date Title
US10067768B2 (en) Execution of divergent threads using a convergence barrier
US10866806B2 (en) Uniform register file for improved resource utilization
US8099584B2 (en) Methods for scalably exploiting parallelism in a parallel processing system
US9507638B2 (en) Compute work distribution reference counters
Kunz et al. Multi-level parallelism for time-and cost-efficient parallel discrete event simulation on gpus
Awatramani et al. Increasing GPU throughput using kernel interleaved thread block scheduling
Kim et al. Towards an optimized distributed deep learning framework for a heterogeneous multi-GPU cluster
US10776012B2 (en) Lock-free datapath design for efficient parallel processing storage array implementation
WO2016024508A1 (ja) マルチプロセッサ装置
CN111008042B (zh) 基于异构流水线的高效通用处理器执行方法及系统
Daiß et al. From task-based gpu work aggregation to stellar mergers: Turning fine-grained cpu tasks into portable gpu kernels
CN115827251A (zh) 基于异构平台的高性能Linpack基准测试程序优化方法和设备
Liu et al. BSPCloud: A hybrid distributed-memory and shared-memory programming model
CN114003359A (zh) 基于弹性持久的线程块的任务调度方法、系统及gpu
DE102022105958A1 (de) Techniken zum ausgleichen von arbeitslasten beim parallelisieren von multiplizier-akkumulier-berechnungen
KR20220142059A (ko) 이미지 기반 딥 러닝 학습의 배칭 연산 가속을 위한 인 메모리 소프트웨어 디코딩 캐시 구조 및 관리 기법
Zhang et al. An incremental iterative acceleration architecture in distributed heterogeneous environments with GPUs for deep learning
US11966999B2 (en) Real-time simulation using material point method on graphics processing units
Wang et al. Observer-controller stabilization of a class of manipulators with a single flexible link
US9658823B2 (en) Source-to-source compiler and run-time library to transparently accelerate stack or queue-based irregular applications on many-core architectures
CN115309555B (zh) 一种用于卫星的并行计算方法及系统、存储介质、设备
Wenjie et al. HSK: A Hierarchical Parallel Simulation Kernel for Multicore Platform
US20230289242A1 (en) Hardware accelerated synchronization with asynchronous transaction support
US20240168639A1 (en) Efficient reduce-scatter via near-memory computation
Li Optimizing Collective Communication for Scalable Scientific Computing and Deep Learning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination