CN115810009A - 基于硬件信号同步的电芯极片对齐和宽度检测系统及方法 - Google Patents

Abstract

本发明公开了一种基于硬件信号同步的电芯极片对齐和宽度检测系统及方法，系统包括至少两个线阵相机、至少两个FPGA模块以及主计算单元；其中一个FPGA模块生成同步信号并发送至其他FPGA模块，所述同步信号用于控制线阵相机采集电芯极片的图像数据，将所述图像数据发送至线阵相机对应的FPGA模块，FPGA模块对接收的图像数据进行逐行计数，同时根据同步信号进行计数更新和按照设定的测宽复位延迟量进行延迟，并对每N行图像数据进行处理获得一个电芯极片涂布区域的边沿测量值，将所述边沿测量值以及对应的行结果数据生成测宽包发送至所述主计算单元进行宽度计算和对齐度检测，该系统能够实现不同纵向的宽度检测节点间的计算结果的严格配准。

Description

基于硬件信号同步的电芯极片对齐和宽度检测系统及方法

技术领域

本发明涉及锂电池检测技术领域，尤其涉及一种基于硬件信号同步的电芯极片对齐和宽度检测系统及方法。

背景技术

通常检查电芯极片涂布对齐度检查和宽度测量的方法，是在同一条生产线的不同检测工位，包括极片的正反面进行边沿识别定位，再将需要比较的测量点的数据根据测量点间的纵向位置进行延时匹配后进行计算。由于不同工位的相机的图像没有严格的同步信号，同时测量点位的计算结果经常是一段纵向长度后产生，不同测量点计算过程也可能没有同步，导致测量点位的测量计算位置即使延时后也不能做到位置的完全匹配。没有配准的对齐度结果可靠性将大大降低。

专利文献CN109636717A公开了一种锂电池涂布检测分析方法，该方法包括步骤：分别将第一相机和第二相机进行相机标定；将标定后的第一相机和第二相机进行联合标定，确定第一相机的参考位置和第二相机的参考位置；联合标定后的第一相机和第二相机分别采集锂电池的极片图像，并对各自采集到的极片图像进行拼接处理，得到正面目标图像和反面目标图像；对正面目标图像和反面目标图像进行对齐分析；对正面目标图像和反面目标图像进行测量分析；对正面目标图像和反面目标图像进行缺陷检测。文中拼接的方法需要在获取图像的完整数据后，在沿着边沿进行对齐，然后再分析对齐度，因此耗时比较久；此外，为了观察边沿对齐度而需要获得整个极片的图像，占用很多内存空间，尤其在极片很大很长的情况下，弊端尤为明显。

发明内容

本发明提供了一种基于硬件信号同步的电芯极片对齐和宽度检测系统及方法，能够有效提高电芯极片对齐和宽度的检测，并且能够有效节约计算机空间。

一种基于硬件信号同步的电芯极片对齐和宽度检测系统，包括设置在电芯极片涂布生产线上不同位置的至少两个线阵相机、分别与至少两个线阵相机连接的至少两个FPGA模块以及主计算单元；

其中一个FPGA模块生成同步信号并发送至其他FPGA模块，所述同步信号用于控制线阵相机采集电芯极片的图像数据，将所述图像数据发送至线阵相机对应的FPGA模块，FPGA模块对接收的图像数据进行逐行计数，同时根据所述同步信号进行计数更新和按照设定的测宽复位延迟量进行延迟，并对每N行图像数据进行处理获得一个电芯极片涂布区域的边沿测量值，将所述边沿测量值以及对应的行结果数据生成测宽包发送至所述主计算单元进行宽度计算和对齐度检测。

进一步地，所述至少两个线阵相机中，部分线阵相机用于对电芯极片的其中一面的图像数据进行采集，部分线阵相机用于对电芯极片的另一面的图像数据进行采集。

进一步地，所述同步信号包括曝光同步信号，所述曝光同步信号用于控制各个线阵相机同时采集电芯极片的图像数据。

进一步地，所述同步信号还包括计数清零同步信号，所述FPGA模块根据所述计数清零同步信号进行逐行计数清零、更新行结果数据以及按照设定的测宽复位延迟量进行定时。

进一步地，所述至少两个线阵相机中，以最靠近收卷位置的线阵相机为第0号线阵相机，所述第0号线阵相机对应的FPGA模块接收到所述计数清零同步信号时将逐行计数清零并重新进行计数，并对每N行图像数据进行处理获得一个边沿测量值，将所述边沿测量值和对应的行数据结果发送至主计算单元，其他FPGA模块根据所述计数清零同步信号将逐行计数清零并开始重新进行计数，按照设定的测宽复位延迟量进行延迟，将延迟之后的每N行图像数据进行处理获得一个边沿测量值，将所述边沿测量值和对应的行数据结果发送至主计算单元。

进一步地，所述测宽复位延迟量根据以下公式进行计算：

；

其中，N表示每获得一个边沿测量值的图像数据的行数，D_i表示第i号线阵相机与第0号线阵相机之间的物理距离，用第i号线阵相机与第0号线阵相机在极片上相差的行数表示，

表示向下取整符号，K_i表示第i号线阵相机的测宽复位延迟量，i=1,2,3,……M-1，M为线阵相机的数量。

进一步地，对电芯极片的局部位置进行标记，所述主计算单元生成复位信号发送至所有FPGA模块，各个FPGA模块进行逐行计数清零并开始重新计数，各个线阵相机将标记区域所在的局部横向位置图像数据发送至所述主计算单元，同时各个FPGA模块将对应的行计数发送至所述主计算单元，主计算单元计算带标记的局部横向位置图像数据之间相差的行数获得第i号线阵相机与第0号线阵相机在极片上相差的行数D_i。

进一步地，所述主计算单元接收到所述边沿测量值以及对应的行结果数据之后，将除所述第0号线阵相机以外的其他线阵相机对应的FPGA模块发送的行结果数据加上对应的线阵相机与第0号线阵相机在极片上相差的行数D_i，并存入缓存队列。

进一步地，所述主计算单元从所述缓存队列中读取行数相同的边沿测量值计算宽度和对齐度。

一种采用上述系统的基于硬件信号同步的电芯极片对齐和宽度检测方法，包括：

其中一个FPGA模块生成同步信号并发送至其他FPGA模块;

根据所述同步信号控制线阵相机采集电芯极片的图像数据，将所述图像数据发送至线阵相机对应的FPGA模块;

FPGA模块对接收的图像数据进行逐行计数，同时根据所述同步信号进行计数更新和按照设定的测宽复位延迟量进行延迟，并对每N行图像数据进行处理获得一个电芯极片涂布区域的边沿测量值，将所述边沿测量值以及对应的行结果数据生成测宽包发送至所述主计算单元进行宽度计算和对齐度检测。

本发明提供的基于硬件信号同步的电芯极片对齐和宽度检测系统及方法，至少包括如下有益效果：

（1）采用硬件信号同步技术，根据同步信号控制各个线阵相机采集电芯极片的图像数据，能够保证图像数据采集的同步和一致性，通过设定的测宽复位延迟量解决测量点位的测量计算位置延后的问题，保证图像数据和测量位置的一致性，可以实现不同纵向的宽度检测节点间的计算结果的严格配准，从而得到精确结果而非估计结果；

（2）只需要给边沿检测结果增加一个行计数值，就可以将同一物理位置上的所有边沿结果一一对应出来，节省了内存空间；

（3） FPGA模块计算出边沿检测结果后实时传给主计算单元，主计算单元经过行数变换后实时传给缓存队列，然后便可以实时对同一位置的结果进行对齐度和宽度计算，效率高，尤其在数据量很大的时候可以大大缩短计算时间。

（4）系统中涉及到的时间、距离，都用图像数据的行数来表示，避免了不同单位之间的转换，计算简单且准确。

附图说明

图1为本发明提供的基于硬件信号同步的电芯极片对齐和宽度检测系统一种实施例的结构示意图。

图2为本发明提供的基于硬件信号同步的电芯极片对齐和宽度检测系统中线阵相机一种实施例的布局图。

图3为本发明提供的基于硬件信号同步的电芯极片对齐和宽度检测系统一种实施例的逻辑控制图。

图4为本发明提供的基于硬件信号同步的电芯极片对齐和宽度检测系统中测宽复位延迟量一种实施例的示意图。

图5为本发明提供的基于硬件信号同步的电芯极片对齐和宽度检测系统中极片上同一物理位置的边沿测量值一种实施例的示意图。

图6为本发明提供的基于硬件信号同步的电芯极片对齐和宽度检测系统中线阵相机采集图像的示意图。

图7为本发明提供的基于硬件信号同步的电芯极片对齐和宽度检测系统中线阵相机采集的一行图像数据的示意图。

图8为本发明提供的基于硬件信号同步的电芯极片对齐和宽度检测系统一种应用场景下线阵相机的布局图。

图9为本发明提供的基于硬件信号同步的电芯极片对齐和宽度检测系统一种应用场景下边沿测量值在时序上的示意图。

图10为本发明提供的基于硬件信号同步的电芯极片对齐和宽度检测方法一种实施例的流程图。

实施方式

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案做详细的说明。

参考图1，在一些实施例中，提供一种基于硬件信号同步的电芯极片对齐和宽度检测系统，包括设置在电芯极片涂布生产线上不同位置的至少两个线阵相机101、分别与至少两个线阵相机101连接的至少两个FPGA模块102以及主计算单元103；

其中一个FPGA模块102生成同步信号并发送至其他FPGA模块102，所述同步信号用于控制线阵相机101采集电芯极片的图像数据，将所述图像数据发送至线阵相机101对应的FPGA模块102，FPGA模块102对接收的图像数据进行逐行计数，同时根据所述同步信号进行计数更新和按照设定的测宽复位延迟量进行延迟，并对每N行图像数据进行处理获得一个电芯极片涂布区域的边沿测量值，将所述边沿测量值以及对应的行结果数据生成测宽包发送至主计算单元103进行宽度计算和对齐度检测。

具体地，各个FPGA模块102根据同步信号控制各个线阵相机101采集电芯极片的图像数据，能够保证图像数据采集的同步和一致性，通过设定的测宽复位延迟量解决测量点位的测量计算位置延后的问题，保证图像数据和测量位置的一致性。

在一些实施例中，参考图2，所述至少两个线阵相机101中，部分线阵相机101用于对电芯极片的其中一面的图像数据进行采集，部分线阵相机101用于对电芯极片的另一面的图像数据进行采集。

更进一步地，可以对线阵相机101进行编号，以最靠近收卷位置的线阵相机作为0号线阵相机，以此类推，其他线阵相机分别为第1号线阵相机、第2号线阵相机……第i号线阵相机。

作为一种优选的实施方式，第0号线阵相机对应的FPGA模块102生成所述同步信号。

进一步地，参考图3，其中一个FPGA模块102生成的同步信号包括曝光同步信号，曝光同步信号同时发送给其他所有的FPGA模块102，各个FPGA模块102根据该曝光同步信号控制各个线阵相机101同时采集电芯极片的图像数据，以保证图像数据采集的同步。

进一步地，FPGA模块102生成的同步信号还包括计数清零同步信号，各个FPGA模块102根据所述计数清零同步信号进行逐行计数清零、更新行结果数据以及按照设定的测宽复位延迟量进行定时。

在一些实施例中，FPGA模块102生成的计数清零同步信号同时发送给其他所有的FPGA模块102，各个FPGA模块102接收到该计数清零同步信号之后将之前的逐行计数清零，并重新进行计数，每接收到一行图像数据，将逐行计数加一。

更进一步，以最靠近收卷位置的线阵相机为第0号线阵相机，第0号线阵相机对应的FPGA模块根据生成的所述计数清零同步信号时将逐行计数清零并重新进行计数，并直接将接收的图像数据进行边沿测量值的计算，每N行图像数据进行处理获得一个边沿测量值。

更进一步，参考图4，除第0号线阵相机以外的其他线阵相机，其对应的FPGA模块102接收到计数清零同步信号之后，根据所述计数清零同步信号将逐行计数清零并开始重新进行计数，按照设定的测宽复位延迟量进行延迟，延迟相应的行数之后，每N行图像数据进行处理获得一个边沿测量值，将该边沿测量值和对应的行数据结果发送至主计算单元103。

进一步地，所述测宽复位延迟量根据以下公式进行计算：

；

其中，N表示每获得一个边沿测量值的图像数据的行数，D_i表示第i号线阵相机与第0号线阵相机之间的物理距离，用第i号线阵相机与第0号线阵相机在极片上相差的行数表示，

表示向下取整符号，K_i表示第i号线阵相机的测宽复位延迟量，i=1,2,3,……M-1，M为线阵相机的数量。

其中，第i号线阵相机与第0号线阵相机在极片上相差的行数可以用标定法进行计算，具体方法为：对电芯极片的局部位置进行标记，主计算单元103生成复位信号发送至所有FPGA模块102，各个FPGA模块102进行逐行计数清零并开始重新计数，各个线阵相机101将标记区域所在的局部横向位置图像数据发送至主计算单元103，同时各个FPGA模块102将对应的行计数发送至所述主计算单元103，主计算单元103计算带标记的局部横向位置图像数据之间相差的行数计算第i号线阵相机与第0号线阵相机在极片上相差的行数D_i。

系统中涉及到的时间、距离，都用图像数据的行数来表示，避免了不同单位之间的转换，计算简单且准确。

例如，各个FPGA模块在接收到计数清零同步信号之后，第0号线阵相机对应的FPGA模块将之前的逐行计数清零之后开始重新计数，接收到N行图像数据之后进行处理获得一个边沿测量值，测得的第一个边沿测量值为W0_1，这个值对应的逐行计数为第N行，行数据结果为1，所以将W0_1—N发送到主计算单元，第二个边沿测量值为W0_2，这个值对应的行数据结果为第2N行，所以将W0_2—2N发送到计算机，以此类推。第1号线阵相机对应的FPGA模块，将之前的逐行计数清零之后开始重新计数，并延迟K₁行之后，每N行图像数据进行处理获得一个边沿测量值，测得的第一个边沿测量值为W1_1，这个值对应的逐行计数为第K₁+N行，行数据结果为1，所以将W1_1—K₁+N发送到主计算单元，第二个边沿测量值为W1_2，这个值对应的行数据结果为第K₁+2N行，所以将W1_2—K₁+2N发送到计算机，以此类推。

计数清零同步信号的周期T= Q*N+1, 其中N为产生一个边沿位置需要的图像行数。Q为复位的周期次数，Q根据系统间行计数累计误差概率进行设置。开始工作时输出一次计数清零同步信号，此后每经过T时间重复输出。+1是为了在测宽复位延时输出复位信号到来时，确保测宽模块刚好经完成一轮测宽结果输出，并准备新的一轮计算的时刻。

进一步地，主计算单元103根据接收到的各个FPGA模块102发送的测宽包之后，将除所述第0号线阵相机以外的其他线阵相机对应的FPGA模块102发送的行结果数据加上该线阵相机与第0号线阵相机在极片上相差的行数D_i，并存入缓存队列。

例如，第1号线阵相机与第0号线阵相机在极片上相差的行数为M行，第1号线阵相机对应的FPGA模块，测得的第一个边沿测量值为W1_1，这个值对应的逐行计数为第N行，行数据结果为1，所以将W1_1—K₁+N发送到主计算单元，主计算单元103将N加上M存入缓存队列。第二个边沿测量值为W1_2，这个值对应的行数据结果为第2N行，所以将W1_2—K₁+2N发送到主计算单元103，主计算单元103将2N加上M之后存入缓存队列，以此类推。

参考图5，主计算单元103从所述缓存队列中读取行数相同的边沿测量值，即可得到极片上同一物理位置的边沿测量值，基于该同一位置的边沿测量值，即可计算宽度和对齐度。

参考图6和图7，FPGA模块102每接收N行相机图像产生一组边沿位置数据，既包括电芯极片的左右边界，又包括电芯极片内部的边沿。每组边沿数据是精确到亚像素位置，再通过此线阵相机所在工位标定后的实际位置换算到公制毫米数表示的边沿位置，就是边沿测量值。

得到边沿测量值之后，即可计算某一行图像两个边沿之间的宽度，宽度值只需要根据一个FPGA得到的边沿测量值即可计算。

比如对于边沿测量值为258.00（mm），474.15（mm），1156.02（mm），1440.18（mm），2166.18（mm），2359.28（mm）的某一行，每两个边沿之间的宽度分别为：

474.15-258.00=216.15（mm）

1156.02-474.15=681.87（mm）

1440.18-1156.02=284.16（mm）

2166.18-1440.18=726.00（mm）

2359.28-2166.18=193.10（mm）

对齐度指的是电芯极片内部各个边沿在上涂层与下涂层（即正面与反面）之间是否对齐，需要根据位于电芯极片正反面的FPGA模块得到的边沿测量值来计算。比如第0号线阵相机与第1号线阵相机分别在电芯极片的正反面，假设如果对于同一纵向位置图像，0号FPGA模块得到的正面边沿测量值分别是258.00（mm），474.15（mm），1156.02（mm），1440.18（mm），2166.18（mm），2359.28（mm），而1号FPGA模块得到的反面边沿测量值分别是239.10（mm），458.36（mm），1137.93（mm），1429.27（mm），2150.86（mm），2342.28（mm），其中，两组测量值的第1个值都是电芯极片左边界的相对位置，以该位置为基准，该行图像的边沿对齐度偏差计算公式如下：

边沿2：(474.15-258.00) - (458.36- 239.10) = 216.15-209.26 = 6.89（mm）；

边沿3：(1156.02-258.00) - (1137.93-239.10) = 898.02-898.83 = -0.81（mm）；

边沿4：(1440.18-258.00) - (1429.27-239.10) = 1182.18-1190.17 = -7.99（mm）；

边沿5：(2166.18-258.00) - (2150.86-239.10) = 1908.18-1910.76 = -2.58（mm）。

以下以具体的应用场景对本实施例提供的系统做进一步说明。

假设一个电芯极片涂布检测系统如图8所示，一共由3个线阵相机和3个FPGA模块组成：第0号线阵相机与FPGA模块0，第1号线阵相机与FPGA模块1，第2号线阵相机与FPGA模块2。该系统每隔10行得到一个边沿测量值，使用标定法测得第1号线阵相机与第0号线阵相机相距38行，第2号线阵相机与第0号线阵相机0号相距64行。

此时FPGA模块1和FPGA模块2的测宽复位延迟量K1和K2分别为：

K1 = 10-(38-(38/10)_向下取整×10) = 2行

K2 = 10-(64-(64/10)_向下取整×10) = 6行

当接收到第0号线阵相机对应的FPGA模块发送的计数清零同步信号时，所有FPGA模块的逐行计数复位为0，并开始重新逐行计数（第1行、第2行...）。

同时，FPGA模块0立即启动边沿测量值的计算，计数到第10行时，开始计算从第1行到第10行的边沿测量值W0_1，记为W0_1—10，传给主计算单元；FPGA节点0计数到第20行时，开始计算从第11行到第20行的边沿测量值W0_2，记为W0_2—20，传给主计算单元，以此类推。

同时，FPGA模块1计数到第2行开始启动边沿测量值的计算，计数到第12行开始计算从第3行到第12行的边沿测量值W1_1，记为W1_1—12，传给主计算单元，在计算机把测宽包放入缓存队列之前，会给行数12加上38，所以进入缓存队列的是W1_1—50；FPGA模块1计数到第22行时，开始计算从第13行到第22行的边沿测量值W1_2，记为W1_2—20，传给主计算单元，进入缓存队列的是W1_1—60。

同时，FPGA模块2计数到第6行开始启动边沿测量值的计算，计数到第16行开始计算从第7行到第16行的边沿测量值，记为W2_1—16，进入缓存队列的是W2_1—80；FPGA模块2计数到第22行时，开始计算从第13行到第22行的边沿测量值，记为W2_2—26，进入缓存队列的是W2_2—90......

下一个计数清零信号在上一个的15×10+1=151行之后产生，此时FPGA模块0提供了15个边沿测量值，FPGA模块1提供了14个，FPGA模块2提供了14个。

最后，缓存队列要对同一位置的边沿结果计算对齐度和宽度，根据缓存队列中每个结果对应的行数，同一位置的边沿结果对应关系如表1所示：

表1不同节点计算的同一位置的边沿结果对应关系

表1

这些检测结果在时间轴上的对应关系如图9所示。

参考图10，在一些实施例中，提供一种采用上述系统的基于硬件信号同步的电芯极片对齐和宽度检测方法，包括;

S1、其中一个FPGA模块生成同步信号并发送至其他FPGA模块;

S2、根据所述同步信号控制线阵相机采集电芯极片的图像数据，将所述图像数据发送至线阵相机对应的FPGA模块;

S3、FPGA模块对接收的图像数据进行逐行计数，同时根据所述同步信号进行计数更新和按照设定的测宽复位延迟量进行延迟，并对每N行图像数据进行处理获得一个电芯极片涂布区域的边沿测量值，将所述边沿测量值以及对应的行结果数据生成测宽包发送至所述主计算单元进行宽度计算和对齐度检测。

具体地，步骤S1中，所述同步信号包括曝光同步信号，所述曝光同步信号用于控制各个线阵相机同时采集电芯极片的图像数据。

进一步地，同步信号还包括计数清零同步信号，所述FPGA模块根据所述计数清零同步信号进行逐行计数清零、更新行结果数据以及按照设定的测宽复位延迟量进行定时。

步骤S3中，所述至少两个线阵相机中，以最靠近收卷位置的线阵相机为第0号线阵相机，第0号线阵相机对应的FPGA模块生成所述同步信号并发送至其他FPGA模块，所述第0号线阵相机对应的FPGA模块生成所述计数清零同步信号时将逐行计数清零并重新进行计数，并对每N行图像数据进行处理获得一个边沿测量值，将所述边沿测量值和对应的行数据结果发送至主计算单元，其他FPGA模块根据所述计数清零同步信号将逐行计数清零并开始重新进行计数，按照设定的测宽复位延迟量进行延迟，将延迟之后的每N行图像数据进行处理获得一个边沿测量值，将所述边沿测量值和对应的行数据结果发送至主计算单元。

测宽复位延迟量的计算请参考上述实施例，在此不再赘述。

进一步地，步骤S3中，所述主计算单元接收到所述边沿测量值以及对应的行结果数据之后，将除所述第0号线阵相机以外的其他线阵相机对应的FPGA模块发送的行结果数据加上与第0号线阵相机在极片上相差的行数D_i，并存入缓存队列，所述主计算单元从所述缓存队列中读取行数相同的边沿测量值计算宽度和对齐度。

上述实施例提供的基于硬件信号同步的电芯极片对齐和宽度检测系统及方法，至少包括如下有益效果：

（1）采用硬件信号同步技术，根据同步信号控制各个线阵相机采集电芯极片的图像数据，能够保证图像数据采集的同步和一致性，通过设定的测宽复位延迟量解决测量点位的测量计算位置延后的问题，保证图像数据和测量位置的一致性，可以实现不同纵向的宽度检测节点间的计算结果的严格配准，从而得到精确结果而非估计结果；

（2）只需要给边沿检测结果增加一个行计数值，就可以将同一物理位置上的所有边沿结果一一对应出来，节省了内存空间；

（3） FPGA模块计算出边沿检测结果后实时传给主计算单元，主计算单元经过行数变换后实时传给缓存队列，然后便可以实时对同一位置的结果进行对齐度和宽度计算，效率高，尤其在数据量很大的时候可以大大缩短计算时间。

（4）系统中涉及到的时间、距离，都用图像数据的行数来表示，避免了不同单位之间的转换，计算简单且准确。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种基于硬件信号同步的电芯极片对齐和宽度检测系统，其特征在于，包括设置在电芯极片涂布生产线上不同位置的至少两个线阵相机、分别与至少两个线阵相机连接的至少两个FPGA模块以及主计算单元；

其中一个FPGA模块生成同步信号并发送至其他FPGA模块，所述同步信号用于控制线阵相机采集电芯极片的图像数据，将所述图像数据发送至线阵相机对应的FPGA模块，FPGA模块对接收的图像数据进行逐行计数，同时根据所述同步信号进行计数更新和按照设定的测宽复位延迟量进行延迟，并对每N行图像数据进行处理获得一个电芯极片涂布区域的边沿测量值，将所述边沿测量值以及对应的行结果数据生成测宽包发送至所述主计算单元进行宽度计算和对齐度检测。

2.根据权利要求1所述的系统，其特征在于，所述至少两个线阵相机中，部分线阵相机用于对电芯极片的其中一面的图像数据进行采集，部分线阵相机用于对电芯极片的另一面的图像数据进行采集。

3.根据权利要求1所述的系统，其特征在于，所述同步信号包括曝光同步信号，所述曝光同步信号用于控制各个线阵相机同时采集电芯极片的图像数据。

4.根据权利要求1所述的系统，其特征在于，所述同步信号还包括计数清零同步信号，所述FPGA模块根据所述计数清零同步信号进行逐行计数清零、更新行结果数据以及按照设定的测宽复位延迟量进行定时。

5.根据权利要求4所述的系统，其特征在于，所述至少两个线阵相机中，以最靠近收卷位置的线阵相机为第0号线阵相机，所述第0号线阵相机对应的FPGA模块接收到所述计数清零同步信号时将逐行计数清零并重新进行计数，并对每N行图像数据进行处理获得一个边沿测量值，将所述边沿测量值和对应的行数据结果发送至主计算单元，其他FPGA模块根据所述计数清零同步信号将逐行计数清零并开始重新进行计数，按照设定的测宽复位延迟量进行延迟，将延迟之后的每N行图像数据进行处理获得一个边沿测量值，将所述边沿测量值和对应的行数据结果发送至主计算单元。

6.根据权利要求5所述的系统，其特征在于，所述测宽复位延迟量根据以下公式进行计算：

；

其中，N表示每获得一个边沿测量值的图像数据的行数，D_i表示第i号线阵相机与第0号线阵相机之间的物理距离，用第i号线阵相机与第0号线阵相机在极片上相差的行数表示，

表示向下取整符号，K_i表示第i号线阵相机的测宽复位延迟量，i=1,2,3,……M-1，M为线阵相机的数量。

7.根据权利要求6所述的系统，其特征在于，对电芯极片的局部位置进行标记，所述主计算单元生成复位信号发送至所有FPGA模块，各个FPGA模块进行逐行计数清零并开始重新计数，各个线阵相机将标记区域所在的局部横向位置图像数据发送至所述主计算单元，同时各个FPGA模块将对应的行计数发送至所述主计算单元，主计算单元计算带标记的局部横向位置图像数据之间相差的行数获得第i号线阵相机与第0号线阵相机在极片上相差的行数D_i。

8.根据权利要求6所述的系统，其特征在于，所述主计算单元接收到所述边沿测量值以及对应的行结果数据之后，将除所述第0号线阵相机以外的其他线阵相机对应的FPGA模块发送的行结果数据加上对应的线阵相机与第0号线阵相机在极片上相差的行数D_i，并存入缓存队列。

9.根据权利要求1或8所述的系统，其特征在于，所述主计算单元从所述缓存队列中读取行数相同的边沿测量值计算宽度和对齐度。

10.一种采用如权利要求1-9任一所述系统的基于硬件信号同步的电芯极片对齐和宽度检测方法，其特征在于，包括：

其中一个FPGA模块生成同步信号并发送至其他FPGA模块;

根据所述同步信号控制线阵相机采集电芯极片的图像数据，将所述图像数据发送至线阵相机对应的FPGA模块;

FPGA模块对接收的图像数据进行逐行计数，同时根据所述同步信号进行计数更新和按照设定的测宽复位延迟量进行延迟，并对每N行图像数据进行处理获得一个电芯极片涂布区域的边沿测量值，将所述边沿测量值以及对应的行结果数据生成测宽包发送至所述主计算单元进行宽度计算和对齐度检测。

Images