CN1157671C - 用来降低内部时钟信号的时钟频率的集成电路和方法 - Google Patents

用来降低内部时钟信号的时钟频率的集成电路和方法 Download PDF

Info

Publication number
CN1157671C
CN1157671C CNB951930494A CN95193049A CN1157671C CN 1157671 C CN1157671 C CN 1157671C CN B951930494 A CNB951930494 A CN B951930494A CN 95193049 A CN95193049 A CN 95193049A CN 1157671 C CN1157671 C CN 1157671C
Authority
CN
China
Prior art keywords
clock signal
semiconductor device
integrated circuit
frequency
clock frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB951930494A
Other languages
English (en)
Other versions
CN1148435A (zh
Inventor
J・R・尼尔
J·R·尼尔
布朗
P·F·布朗
阿加斯藤
L·W·阿加斯藤
�芈
J·古特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1148435A publication Critical patent/CN1148435A/zh
Application granted granted Critical
Publication of CN1157671C publication Critical patent/CN1157671C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种用来降低半导体器件的内部时钟频率(62、63)的电路(24)和方法，这种降低是在收到第一信号(55)和/或第二信号(56)的基础上进行的。第一信号(55)表示半导体器件上风扇元件的性能已达到不可接受的程度，第二信号表示半导体器件的工作温度高于规定的临界温度。

Description

用来降低内部时钟信号的时钟频率的集成电路和方法
本发明涉及半导体器件的热控制领域，更具体地说，本发明涉及一种降低半导体器件的时钟频率的电路和方法，这里，降低半导体器件的时钟频率是在收到表示风扇故障的第一信号和/或表示热过载的第二信号的基础上进行的。
众所周知，大多数半导体器件如图1所示，包括集成电路，例如芯片2，它封闭在封装件4如格栅式配置插脚(PGA)封装件的凹槽3内。这种封装件4通常由陶瓷制成，并具有多种功能，这些功能包括：防止集成电路受损、在工作时散发集成电路的热量、以及在该半导体器件和其它半导体器件之间提供电连接，但不仅仅限于这些功能。为了与系统内的其它半导体器件实现电连接，一组引线5与芯片2联接，并与一组连接脚6对应联接。这些连接脚6与印刷电路板7(例如外围设备板、母板、等等)内的一组汇流线电连接和机械连接，印刷电路板7通常用于计算机系统内。
在工作期间，芯片2以一定的速率消耗能量，并产生热量作为副产品，消耗能量的速率与其内部时钟频率有关。通常，热量从导热芯片2上散出，导热芯片2粘附在封装件4上，因而由封装件4将热量散发到周围大气8内。对于小功率的半导体器件，只要封装件4就足以散发其热量。
许多半导体器件，尤其是微处理机，为了使半导体器件1能够以其最高的频率运行，同时，为了使半导体器件1和印刷电路板7之间的数据交换以较低的系统总线时钟频率进行，所以以其内部时钟频率基本上高于计算机系统的系统总线时钟频率工作。动态反馈回路包括锁相环(PLL)，但不局限于锁相环，它使系统总线时钟能多重导出(multiplederivatives)。虽然内部时钟频率较高使芯片能够较好地工作，但这也提高了散热要求，从而，仅靠封装件4通常不能把热量全部散发出去，至少需要一种传统的热传递装置来散热，例如散热器9a，它带有任意一种导热件(heat slug)9b，并且导热件9b插入封装件4的底部4a，贴靠芯片2，如图2所示。
根据这种情况，某些现代的和大多数下一代的半导体器件将比原来的任何半导体器件消耗更多的功率，以致于散热片9a和/或导热件9b不能将热量全部散发出去。这样，在散热器9a上通常另设一种热传送装置(例如风扇)10，以便作强迫风冷，如图3所示。然而，用风扇来冷却半导体器件具有许多缺点。
一个主要缺点是，半导体器件的可靠性现在也取决于风扇的可靠性，这是因为如果风扇不工作(即风扇出现故障)，则半导体器件也不能工作。这就具有一个问题，具体地说，当风扇本身的可靠性低于半导体器件的可靠性时，就降低了半导体器件的可靠性。
另一个缺点是，使用风扇，而没有任何监测机构，则半导体器件就有芯片温度过高(热过载)的潜在危险。这种热过载就如同风扇不能工作或者性能下降一定程度一样。
因此，需要提供一种电路和方法，它能在检测到风扇故障和/或热过载时，改进半导体器件的运行速度，该运行速度直接与功率消耗有关。虽然这种工作速度的改进会暂时降低半导体器件的性能，但在半导体器件有危险时，它能防止丧失总功能。
鉴于上述缺点，显然存在一种对上述电路和相应方法的需求。因此，本发明的目的是提供一种电路和方法，它在检测到一定程度的风扇故障和/或高温状态时，降低半导体器件的时钟频率。
本发明的另一个目的是，监测与半导体器件结合的风扇元件，并且在检测到风扇的性能降低到一定的程度时，降低半导体器件的时钟频率。
本发明的又一个目的是，在半导体器件内设置热传感器，以检测半导体器件的工作温度是否高于规定的临界温度，并据此相应降低时钟频率。
根据本发明的一个方面，提供一种用来降低内部时钟信号的时钟频率的集成电路，用于其上设有风扇元件的半导体装置内，所述的内部时钟信号由半导体装置内的中心电路使用，所述的集成电路包括：
多路复用装置，用来将多个输入时钟信号中的一个时钟信号传送到所述的中心电路中作为所述的内部时钟信号，所述的多个输入时钟信号至少包括一个具有第一时钟频率的第一输入时钟信号和一个具有第二时钟频率的第二输入时钟信号，其中，所述的第一时钟频率大于所述的第二时钟频率；以及
逻辑装置，用来选择所述的内部时钟信号，所述的逻辑装置通过一选择线与所述的多路复用装置连接，其中，当所述的选择线未被激活时，所述的逻辑装置选择所述的第一输入时钟信号作为所述的内部时钟信号，而当所述的选择线被激活时，所述的第二输入时钟信号作为所述的内部时钟信号。
本发明还提供了一种用来降低内部时钟信号的时钟频率的集成电路，所述内部时钟信号由半导体装置内的中心电路使用，所述半导体装置包括一个位于其上、用来散发该半导体装置热量的风扇元件，所述集成电路包括：
多路复用器，用来传送多个输入时钟信号中的一个时钟信号作为所述的内部时钟信号，所述的多个输入时钟信号至少包括一个具有第一时钟频率的第一输入时钟信号和一个具有第二时钟频率的第二输入时钟信号，其中，所述的第一时钟频率大于所述的第二时钟频率；以及
至少一个逻辑门，用于选择所述内部时钟信号，所述逻辑门通过一选择线与所述的多路复用器连接，其中如果所述风扇元件的性能下降预定的百分比，则所述逻辑门就起动所述选择线，选择所述的第一输入时钟信号作为所述的内部时钟信号，如果所述风扇元件的性能没有下降预定的百分比，则所述逻辑门就起动所述选择线，选择所述的第二输入时钟信号作为所述的内部时钟信号。
本发明还提供了一种计算机系统，包括：
用于存储信息的装置；
用于处理所述信息的处理装置，所述处理装置包括：
(i)用于处理所述信息的中心电路，以及
(ii)用来降低内部时钟信号的时钟频率的集成电路，所述内部时钟信号用于所述处理装置内的所述中心电路，所述的集成电路包括：
(a)多路复用装置，用来传送多个输入时钟信号中的一个时钟信号作为所述的内部时钟信号，所述的多个输入时钟信号至少包括一个具有第一时钟频率的第一输入时钟信号和一个具有第二时钟频率的第二输入时钟信号，其中，所述的第一时钟频率高于所述的第二时钟频率，以及
(b)逻辑装置，用来选择所述的内部时钟信号，所述的逻辑装置通过一选择线与所述的多路复用装置连接，其中，当所述的选择线未被激活时，所述的逻辑装置选择所述的第一输入时钟信号作为所述的内部时钟信号，而当所述的选择线被激活时，所述的第二输入时钟信号作为所述的内部时钟信号；以及
(iii)总线装置，与所述的存储装置和所述的处理装置连接，以实现所述存储装置和所述处理装置之间的通讯。
本发明还提供了一种计算机系统，包括：
第一半导体装置；以及
第二半导体装置；所述第二半导体装置上设置有风扇元件，该第二半导体装置包括：
(i)用于处理信息的中心电路，以及
(ii)用来降低由所述第二半导体装置内部使用的内部时钟信号的时钟频率的集成电路，所述集成电路包括：
多路复用器，用来传送多个输入时钟信号中的一个时钟信号作为所述的内部时钟信号，所述的多个输入时钟信号至少包括一个具有第一时钟频率的第一输入时钟信号和一个具有第二时钟频率的第二输入时钟信号，其中，所述的第一时钟频率高于所述的第二时钟频率，以及
至少一个逻辑门，用于选择所述内部时钟信号，所述逻辑门通过一选择线与所述的多路复用器连接，其中如果所述风扇元件的性能从正常状态下降预定的百分比，则所述逻辑门就起动所述选择线，选择所述的第一输入时钟信号作为所述的内部时钟信号，如果所述风扇元件的性能从正常状态没有下降预定的百分比，则所述逻辑门就起动所述选择线，选择所述的第二输入时钟信号作为所述的内部时钟信号；以及
与所述第一半导体装置和所述第二半导体装置连接的总线，用于在所述第一和第二半导体装置之间进行通信。
本发明还提供了一种检测和降低半导体装置的内部时钟频率的方法，所述半导体装置上设置有风扇元件，所述方法包括下列步骤：
检测第一状态是否存在，所述第一状态是，所述风扇元件的性能相对于其正常性能水平下降预定的百分比；
检测第二状态是否存在，所述第二状态是，半导体装置的工作温度高于规定的临界温度；以及
如果上述第一和第二状态中至少存在一种状态，则降低所述半导体装置的所述内部时钟频率，当所述第一和第二状态不存在时，保持所述内部时钟频率。
本发明还提供了一种检测并通知用户故障状态的方法，所述故障状态与设置在计算机系统内的半导体装置上用来给半导体装置周围提供气流的风扇元件有关，以及或者与所述半导体装置的工作温度高于规定的临界温度有关，所述的方法包括下列步骤：
请求能够存取寄存器的驱动程序，以便对所述寄存器的风扇故障位进行存取；
利用所述的驱动程序检索所述风扇故障位的值；以及
根据所述风扇故障位的所述值，通知所述计算机系统的用户有关所述的问题。
本发明还提供了一种检测并通知用户故障状态的方法，所述故障状态与设置在所述半导体装置上用于给半导体装置周围提供气流的风扇元件有关，以及或者与所述半导体装置的工作温度高于规定的临界温度有关，所述半导体装置位于计算机系统内并且以内部时钟频率工作，所述的方法包括下列步骤：
执行嵌套在程序循环内的多个程序指令；
计算执行所述多个程序指令的半导体装置的执行速度；
将所述执行速度与所述半导体装置的最少阈值执行速度相比较，其中，如果所述的执行速度低于所述的最小阈值执行速度，则通知所述用户，所述半导体装置的时钟频率低于所述的内部时钟频率，如果所述的执行速度不低于所述的最小阈值执行速度，则不通知所述用户，所述半导体装置以低于所述的内部时钟频率的时钟频率工作。
本发明还提供了一种设备，包括：
一风扇元件，它安装在半导体装置上，用于产生气流来冷却所述的半导体装置；以及
所述的半导体装置，它包括集成电路，该集成电路根据检测出所述风扇元件的故障状态来降低所述半导体装置的功率消耗，否则保持所述半导体装置的功率消耗。
本发明的上述目的和其它目的通过半导体器件内的电路来实现，其中，该电路器件与散热器配合使用风扇元件，所述电路在收到控制信号时，降低半导体器件的内部时钟频率，所述控制信号表示风扇元件不能工作或半导体器件芯片的工作温度高于规定的临界温度。这种时钟频率降低本身减少了半导体器件的功能消耗，从而减少了需要散发的热量。这种电路包括一个多输入逻辑门，其中，第一输入信号线与逻辑门的第一输入端相连，当风扇性能下降到低于预定的水平时，就指示风扇故障，第二输入信号线与逻辑门的第二输入端相连，该输入端用来指示半导体器件的芯片工作在温度高于规定的临界温度。
当由一个输入信号线或两个输入信号线起动(activation)时，逻辑门的输出信号将被起动。这个输出信号起着芯片上多路复用器选择线的作用，所述多路复用器具有多个各种时钟频率的时钟输入，其中一个时钟输入被选择作为半导体器件的内部时钟频率。所述多个输入包括至少一个系统总线时钟信号，当风扇性能低于预定水平和/或热传感器测出芯片温度高于规定的临界温度，特别是100°-150°时，则由所述电路选择所述的系统总线时钟信号。另外，作为一种缺省，则选择较高频率的时钟信号。
下面结合附图详细说明本发明，由此，本发明的目的、特征和优点将变得更加清楚，附图中：
图1是截面图，表示传统的具有格栅式配置插脚(PGA)封装件的低功率半导体器件；
图2是截面图，表示传统的具有散热器的半导体器件，散热器设置在格栅式配置插脚(PGA)封装件的底面上，从而能散发多余的热量；
图3是截面图，表示传统的半导体器件，其中用风扇/散热器组合进行热控制。
图4表示与本发明结合的计算机系统的实施例；
图5是立体图，表示利用本发明的半导体器件；
图6是截面图，表示利用本发明的半导体器件；
图7是本发明的实施例的电路图；
图8是方框图，表示位于半导体器件内的热传感器的实施例，所述半导体器件利用了本发明；
图9是热传感器内带隙参考电路的实施例的具体电路图；
图10是具体的电路图，表示与图8所示带隙参考电路结合的恒流源的实施例；
图11是可编程Vbe电路的实施例的具体电路图；
图12是本发明的工作过程的状态图。
降低时钟频率的电路和方法用于特殊的半导体器件，其中风扇元件与散热器结合散热，万一风扇元件发生故障或其性能降低到不可接受的程度，或者热传感器(最好在半导体器件内)检测出半导体器件的工作温度高于规定的临界温度，则降低该半导体器件的时钟频率。在下面的说明中，为了解释，进行了特别详细的说明，以便全面彻底地理解本发明。然而，对于电路设计领域的普通技术人员来说，很明显，本发明可用于任何半导体器件，特别是处理器，而不必作特别详细地说明。另外，公知的工作过程、功能和装置未示出，以避免使本发明含糊不清。
参照图4，利用本发明的计算机系统20的实施例如图所示。计算机系统20通常具有系统总线21，它包括地址、数据和控制总线，它们与系统总线时钟(CLK)信号配合工作，该系统总线时钟信号具有预定的时钟频率，一般为33MHz。系统总线21连接一组中介(agents)，它们包括存储子系统22、输入/输出(I/O)子系统23和用于交换和分配信息的处理器24。
存储子系统22包括存储控制器25，它与系统总线21结合，以便提供一个控制存取的接口给至少一个存储元件26，例如动态随机存取存储器(DRAM)，只读存储器(ROM)，视频随机存取存储器(VRAM)以及类似的存储器。存储元件26存储信息和处理器24的指令。
输入/输出子系统23包括输入/输出控制器27和传统输入/输出总线28，控制器27与系统总线21连接。输入/输出控制器27是输入/输出总线28和系统总线21之间的接口，它为与系统总线21连接的装置提供了一个联络通道(即入口)，以便存取信息或将信息传送到与输入/输出总线28连接的装置上，反之亦然。输入/输出总线28在计算机系统20内的至少一个外围设备之间传递信息，这些外围设备包括(但不局限于)：用来显示图象的显示装置29(例如阴极射线管，液晶显示器等)、用来给处理器24传送信息和指令选择的字母数字输入装置30(例如字母数字键盘等)、用来控制光标移动的光标控制装置31(例如鼠标，跟踪球、触摸盘等)、用来存储信息和指令的大容量存储装置32(例如磁带、硬磁盘驱动、软磁盘驱动等)、以及用来有形、直观显示信息的硬拷贝装置33(例如绘图器、打印机、传真机等)。注意，图4所示的计算机系统可以使用这些部件中的某些部件或所有部件，或者使用与图中所示不同的部件。
处理器24最好用商标为Intel的体系结构处理器(IntelArchitecture Processor)，它进一步与系统总线21连接，以便能通向存储子系统22和输入/输出(I/O)子系统23，并且获得必要的时钟信号。为了提高其性能，处理器24通常包括锁相环(PLL)34，它接收时钟信号(CLK)作为输入信号，并产生一个内部时钟(ICLK)信号。内部时钟信号是时钟信号的函数，并具有恒定的占空因素，其时钟频率大于时钟信号。内部时钟信号被送到处理器24的中心电路(corecircuitry)，该中心电路通常称为处理器中心(processor core)35，它处理必要的指令集。
参照图5，处理器24包括“风扇/散热器”46，后者包括散热器元件47和风扇元件48，散热器元件47位于封装件42的底面42a上，风扇元件48位于散热器元件47上，如图所示。三个电连接盘50、51和52位于封装件42的底面42a上。第一和第二电连接盘50和51与封装插脚44a和44b配合，给风扇元件48，特别是主风扇壳53内的装置提供电源(Vcc)和地(GND)信号，使扇叶49旋转(见图6)。第三电连接盘52与特别的引线连接，以便使风扇元件48能够输出一个“风扇故障”信号给芯片40。“风扇故障”信号表示风扇元件48的工作状态达到无法接受的程度(例如，扇叶的旋转速度降低到正常旋转速度的一定百分数)。
参照图6，展示了处理器24的截面。处理器24包括一个芯片40形式的集成电路，芯片40封装在格栅式配置插脚(PGA)封装件42(如图所示)或其它任何传统组件的凹槽41内，最好采用密封的方法，所述传统组件例如是球栅排列(BGA)封装件、盘栅排列(LGA)封装件及其类似组件。一组引线43至少与芯片40和一组连接插脚44连接，连接插脚44从封装件42上伸出。通常用焊料将这些连接插脚44焊接到印刷电路板45上的布线上。在芯片40工作时(即在处理器24工作时)，风扇/散热器46通过扇叶49旋转运动来提供气流，从而提高散热器元件47的散热能力。
如图7所示，降低时钟频率的一个实施例包括一个电路，该电路包括两条输入信号线55和56，它们分别将两个不同的信号源外接到处理器24上。第一输入信号线55的第一信号源57是风扇元件48，当检测到风扇元件48的性能下降到不能接受的程度时，则通过第一输入信号线55发送“风扇故障”的信号。例如，当风扇元件48测出其气流量减少一定的百分比时，则发出“风扇故障”信号。
设想有许多用风扇元件检测气流量减少的方法可供选择。例如，用来冷却半导体器件的风扇通常使用一块芯片，以给定的频率产生电机脉冲来驱动风扇的电机。改变电机脉冲的频率，使风扇元件的驱动速度变化，由此增大或减小其气流量。使用另一块控制芯片，它产生具有一定固定频率的控制脉冲，如果用该脉冲提供气流将不能充分散热，将电机脉冲的频率与控制脉冲的频率进行比较，风扇元件48只需检测何时电机脉冲的频率低于控制脉冲的频率。在低于的情况下，风扇元件48发出“风扇故障”的信号。
第二输入信号线56的第二信号源58是热传感器58，它是贴近芯片或者最好贴附在芯片40上的集成电路，以监测其温度。当检测出处理器24的工作温度高于规定的临界温度时，则热传感器58通过第二输入信号线56发送“热过载”信号。
为了检测处理器的工作温度是否高于预定的临界温度，热传感器58监测随温度变化的电压。为了便于说明，选择一种热传感器来详细叙述，设想任何传统的热传感器均可用于本发明。如图8所示，热传感器58(100)含有传统的带隙参考电路110、可编程基极-发射极电压(Vbe)电路120、恒流源130和读出放大器140。基极-发射极电压(Vbe)由可编程Vbe电路120通过第一输入线77供给，电压Vbe是随温度变化的电压，带隙参考电路110通过第二输入线78供给参考电压(Vout)，如果基极-发射极电压(Vbe)高于参考电压(Vout)，则传感放大器140沿第二输入信号线56发送活动(active)信号。设置参考电压(Vout)使其电压值在规定的临界温度时等于Vbe。
通常，在热传感器58中，三极管的Vbe随温度变化(即温度变化会引起Vbe变化)。由带隙参考电路110产生的电压Vout不随温度变化，将Vbe与Vout进行比较。如果Vbe＞Vout，则发出“热过载”信号；反之，“热过载”信号保持待发状态。
参照图8，带隙参考电路110提供一个不随温度变化的稳定电压给双端输入读出放大器140的第一输入端，并且将恒流源130作偏置电流。
带隙参考电路110不仅要在Vcc和温度变化时保持稳定，而且要在处理过程变化时也保持稳定。这样，只要利用电阻率(resistorratios)，并且带隙参考电路110内的所有三极管以相同的方向取向，以致于它们相互跟踪(track)。一对三极管111和112以及电阻116和115形成一个电流镜，它们工作的电流密度不同。这在第一电阻113上产生了一个随温度变化的电压。第三三极管114通过电阻115检测Vout，由此控制带隙参考电路110的Vout。因此，第三三极管114输出电压Vout，它等于第三三极管114的基极-发射极电压(Vbe)与电阻115上的电压降之和。当Vout接近公知的硅带隙电压(大约1.12伏)时，电阻115上的电压降将补偿Vbe的温度系数，从而使Vout不随温度变化。
如图9所示，需要恒流源130，使热传感器58在Vcc范围内保持稳定，这是因为固定的基极电流(ib)是恒定的。这样，仅仅Vbe随温度变化而变化。利用由带隙参考电路110产生的恒定电压来获得恒流源130。这种与带隙参考电路110结合的电流源130如图10所示。
第一源三极管131的基极电压保持为Vout，使得通过第三电阻132的电流保持恒流。这个恒定的电流流过第二源晶体管133，并且反射通过第三源三极管134和第四源三极管135。然后，电流源130通过第三三极管114和第五源三极管136把电功率供给带隙参考电路110。应当注意，不用第三三极管114输出Vout，而将其连接到第五源三极管136的基极，增加的三极管136作为一个放大级。第五源三极管135为可编程Vbe电路120提供一个恒流源。
由于带隙参考电压(Vout)控制了电流源130，而电流源130又反过来控制带隙参考电路110，因此会出现某些问题。第一个问题是，当首先供给电源时，确保热传感器58立即工作。为了保证这种立即工作，附加了三极管137a-137c。当Vcc由0伏开始增加时，通过三极管137a将电流供给带隙参考电路110。当电流开始流过三极管137a时，它反射流过三极管137c，从而，三极管137c开始截止。由于第五源三极管136的电压增益，因而，电流持续流入带隙参考电路110，直到第三三极管114开始控制第五源三极管136。可以增加一个三极管138来降低功率或者使热传感器58不能测试。
为了使热传感器58能工作，不仅需要Vout稳定，而且需要电压随温度变化。这个随温度变化的电压由可编程的Vbe电路120产生，该电路120具有一个Vbe乘法器电路121，如图11所示。乘法器电路121由第一乘法器三极管122、第一乘法器电阻123和第二乘法器电阻124组成，电阻123和124与一组电阻(电阻串125)串联连接。电阻串125和第一乘法器电阻123分别连接到第一乘法器三极管122的基极122b和发射极122e上，因而，沿信号线129传送Vbe输出电压。典型地，Vbe输出电压等于第一乘法器三极管122的Vbe加上第一乘法器电阻123上的电压降。流过第一乘法器电阻123的电流取决于电阻串125的电阻值，而电阻串125的电阻值取决于选择的三极管126-128是否导通(即电阻125是否被短路)，从而可改变第一乘法器电阻123中流过的电流。
再参照图7，这些信号线引入到芯片上逻辑门59中(例如：与门，或门，异或门等)，其中至少有一根“风扇故障”信号线60，它作为片上多路复用器61的选择线。注意，需要多少线取决于输入到芯片上多路复用器61的输入信号数。
多路复用器61包括多个各种频率的时钟输入62和63，其中，第一时钟输入是高时钟信号，其时钟频率等于处理器24的最大时钟频率，第二时钟输入是低时钟信号，其时钟频率低于高时钟信号。例如，低时钟信号可以是工作频率为33MHz的时钟(CLK)信号，而高时钟信号的工作频率至少是时钟信号的两倍(例如在80-100MHz之间)。然而，应该注意，不同频率的时钟信号的变化会引入到多路复用器61中，倘若至少第二时钟信号的频率足够低，那么，即使风扇元件不工作，风扇/散热器也能将处理器产生的热量完全散发出去。如果“故障”信号线60发出信号，则多路复用器61输出低时钟信号给中心处理器。还需注意，多路复用器61的输入多于两个，以便逐步降低性能，因而要求“故障”信号如上所述，由多根选择线组成。
如图12所示，本发明的工作结构状态图说明了本发明所要求的特性。本发明具有两种状态，即“正常”状态111和“故障”状态112。每一种状态都有一种状态转换，分别用箭头113和114表示，每一种从各自状态111或112开始的状态转换都是下一个时钟周期的唯一可能的转换。
当计算机系统接通电源时，本发明通常处于“正常”状态111。在“正常”状态111时，内部时钟(ICLK)信号的频率等于最大时钟频率。一旦“故障”信号发出并且与时钟(CLK)信号同步，则本发明进入“故障”状态112。在“故障”状态112时，内部时钟(ICLK)信号的频率等于时钟(CLK)信号的频率，或者等于时钟(CLK)信号频率的其它任意预定的倍数，倘若内部时钟(ICLK)的这个预定的倍数足够低，那么，就由不工作的风扇/散热器来完成散热。
在进入“故障”状态112以后，本发明不能转换到“正常”状态111，除非发送“复位”信号并使“故障”信号处于待用状态。其原因是，在间歇产生“故障”信号的脉冲时，不希望处理器在两种状态之间来回摆动。“复位”信号表示计算机系统(这样是处理器)中止运行，通常的方法是关闭计算机，使风扇复位并使处理器冷却。
可以采用各种各样的方法来检测风扇故障，并通知最终用户风扇处于故障状态。这些方法包括下述几种方法，这几种方法仅仅是为了便于说明本发明，因而不能局限于这几种方法。一种方法是在软件控制下对机器核查类(MCT)寄存器内的风扇故障位进行检测。为了实现这种方法，对于使用带风扇/散热器的半导体器件的计算机系统的具体操作系统(例如：DOS，Windows，OS/2，UNIX，等等)，必须写入驱动程序对机器核查类(MCT)寄存器进行存取。其后，进行操作，功能性调用驱动程序以对风扇故障位进行存取并返回其值。根据返回值，通过在显示装置上显示信息(例如，“打印屏幕”指令)或者类似方式，通知最终用户。这种操作可以由用户进行或者持续进行，监测风扇故障位。
另一种方法是编制一个软件程序来估算半导体器件的速度，它执行几个指令，并且将其执行速度与以最高速度正常运行时的预定执行速度进行比较。如果其执行速度比预定的执行速度低一定的百分数，则软件程序通知最终用户，由于热故障，其性能大概已经降低。
对本领域的普通技术人员来说，很明显，本发明还可以有许多不同的实施例，而不会超出本发明的精神和范围。例如，尽管叙述的是具体的、示范性的时钟频率，但本发明可用于不同频率的系统中。因此，本发明的范围将由后面的权利要求书来确定。

Claims (30)

1.一种用来降低内部时钟信号的时钟频率的集成电路，用于其上设有风扇元件的半导体装置内，所述的内部时钟信号由半导体装置内的中心电路使用，所述的集成电路包括：
多路复用装置，用来将多个输入时钟信号中的一个时钟信号传送到所述的中心电路中作为所述的内部时钟信号，所述的多个输入时钟信号至少包括一个具有第一时钟频率的第一输入时钟信号和一个具有第二时钟频率的第二输入时钟信号，其中，所述的第一时钟频率大于所述的第二时钟频率；以及
逻辑装置，用来选择所述的内部时钟信号，所述的逻辑装置通过一选择线与所述的多路复用装置连接，其中，当所述的选择线未被激活时，所述的逻辑装置选择所述的第一输入时钟信号作为所述的内部时钟信号，而当所述的选择线被激活时，所述的第二输入时钟信号作为所述的内部时钟信号。
2.根据权利要求1所述的集成电路，其特征在于，所述的逻辑装置根据所述风扇元件的故障状态起动所述的选择线。
3.根据权利要求2所述的集成电路，其中所述风扇元件的所述故障状态包括所述风扇元件的性能下降预定的百分比。
4.根据权利要求2所述的集成电路，其特征在于，如果与所述中心电路连接的热传感器测出所述集成电路的工作温度高于规定的临界温度，则所述的逻辑装置就起动所述的选择线。
5.根据权利要求4所述的集成电路，其特征在于，所述的第一时钟频率至少是所述第二时钟频率的两倍。
6.根据权利要求5所述的集成电路，其特征在于，所述的第一时钟频率为83.3MHz。
7.根据权利要求6所述的集成电路，其特征在于，所述的半导体装置是处理器。
8.一种用来降低内部时钟信号的时钟频率的集成电路，所述内部时钟信号由半导体装置内的中心电路使用，所述半导体装置包括一个位于其上、用来散发该半导体装置热量的风扇元件，所述集成电路包括：
多路复用器，用来传送多个输入时钟信号中的一个时钟信号作为所述的内部时钟信号，所述的多个输入时钟信号至少包括一个具有第一时钟频率的第一输入时钟信号和一个具有第二时钟频率的第二输入时钟信号，其中，所述的第一时钟频率大于所述的第二时钟频率；以及
至少一个逻辑门，用于选择所述内部时钟信号，所述逻辑门通过一选择线与所述的多路复用器连接，其中如果所述风扇元件的性能下降预定的百分比，则所述逻辑门就起动所述选择线，选择所述的第一输入时钟信号作为所述的内部时钟信号，如果所述风扇元件的性能没有下降预定的百分比，则所述逻辑门就起动所述选择线，选择所述的第二输入时钟信号作为所述的内部时钟信号。
9.根据权利要求8所述的集成电路，其特征在于，如果与所述中心电路连接的热传感器测出所述集成电路的工作温度高于规定的临界温度，则所述的逻辑装置就起动所述的选择线。
10.根据权利要求9所述的集成电路，其特征在于，所述的第一时钟频率至少等于第二时钟频率的两倍。
11.一种计算机系统，包括：
用于存储信息的装置；
用于处理所述信息的处理装置，所述处理装置包括：
(i)用于处理所述信息的中心电路，以及
(ii)用来降低内部时钟信号的时钟频率的集成电路，所述内部时钟信号用于所述处理装置内的所述中心电路，所述的集成电路包括：
(a)多路复用装置，用来传送多个输入时钟信号中的一个时钟信号作为所述的内部时钟信号，所述的多个输入时钟信号至少包括一个具有第一时钟频率的第一输入时钟信号和一个具有第二时钟频率的第二输入时钟信号，其中，所述的第一时钟频率高于所述的第二时钟频率，以及
(b)逻辑装置，用来选择所述的内部时钟信号，所述的逻辑装置通过一选择线与所述的多路复用装置连接，其中，当所述的选择线未被激活时，所述的逻辑装置选择所述的第一输入时钟信号作为所述的内部时钟信号，而当所述的选择线被激活时，所述的第二输入时钟信号作为所述的内部时钟信号；以及
(iii)总线装置，与所述的存储装置和所述的处理装置连接，以实现所述存储装置和所述处理装置之间的通讯。
12.根据权利要求11所述的集成电路，其特征在于，所述的逻辑装置根据所述风扇元件的故障状态起动所述的选择线。
13.根据权利要求12所述的集成电路，其中所述风扇元件的所述故障状态包括所述风扇元件的性能下降预定的百分比。
14.根据权利要求12所述的集成电路，其特征在于，如果与所述中心电路连接的热传感器测出所述集成电路的工作温度高于规定的临界温度，则所述的逻辑装置就起动所述的选择线。
15根据权利要求14所述的集成电路，其特征在于，所述的第一时钟频率至少等于第二时钟频率的两倍。
16.一种计算机系统，包括：
第一半导体装置；以及
第二半导体装置；所述第二半导体装置上设置有风扇元件，该第二半导体装置包括：
(i)用于处理信息的中心电路，以及
(ii)用来降低由所述第二半导体装置内部使用的内部时钟信号的时钟频率的集成电路，所述集成电路包括：
多路复用器，用来传送多个输入时钟信号中的一个时钟信号作为所述的内部时钟信号，所述的多个输入时钟信号至少包括一个具有第一时钟频率的第一输入时钟信号和一个具有第二时钟频率的第二输入时钟信号，其中，所述的第一时钟频率高于所述的第二时钟频率，以及
至少一个逻辑门，用于选择所述内部时钟信号，所述逻辑门通过一选择线与所述的多路复用器连接，其中如果所述风扇元件的性能从正常状态下降预定的百分比，则所述逻辑门就起动所述选择线，选择所述的第一输入时钟信号作为所述的内部时钟信号，如果所述风扇元件的性能从正常状态没有下降预定的百分比，则所述逻辑门就起动所述选择线，选择所述的第二输入时钟信号作为所述的内部时钟信号；以及
与所述第一半导体装置和所述第二半导体装置连接的总线，用于在所述第一和第二半导体装置之间进行通信。
17.根据权利要求16所述的计算机系统，其中，所述的第二半导体装置是处理器，它包括由所述内部时钟信号计时的中心电路。
18.根据权利要求17所述的计算机系统，其中，如果与所述中心电路连接的热传感器测出所述集成电路的工作温度高于规定的临界温度，则所述的逻辑门就起动所述的选择线。
19.根据权利要求18所述的计算机系统，其中，所述的第一时钟频率至少等于所述第二时钟频率的两倍。
20.一种检测和降低半导体装置的内部时钟频率的方法，所述半导体装置上设置有风扇元件，所述方法包括下列步骤：
检测第一状态是否存在，所述第一状态是，所述风扇元件的性能相对于其正常性能水平下降预定的百分比；
检测第二状态是否存在，所述第二状态是，半导体装置的工作温度高于规定的临界温度；以及
如果上述第一和第二状态中至少存在一种状态，则降低所述半导体装置的所述内部时钟频率，当所述第一和第二状态不存在时，保持所述内部时钟频率。
21.一种检测并通知用户故障状态的方法，所述故障状态与设置在计算机系统内的半导体装置上用来给半导体装置周围提供气流的风扇元件有关，以及或者与所述半导体装置的工作温度高于规定的临界温度有关，所述的方法包括下列步骤：
请求能够存取寄存器的驱动程序，以便对所述寄存器的风扇故障位进行存取；
利用所述的驱动程序检索所述风扇故障位的值；以及
根据所述风扇故障位的所述值，通知所述计算机系统的用户有关所述的问题。
22.根据权利要求21所述的方法，其中所述寄存器包括机器核查类(MCT)寄存器。
23.一种检测并通知用户故障状态的方法，所述故障状态与设置在所述半导体装置上用于给半导体装置周围提供气流的风扇元件有关，以及或者与所述半导体装置的工作温度高于规定的临界温度有关，所述半导体装置位于计算机系统内并且以内部时钟频率工作，所述的方法包括下列步骤：
执行嵌套在程序循环内的多个程序指令；
计算执行所述多个程序指令的半导体装置的执行速度；
将所述执行速度与所述半导体装置的最少阈值执行速度相比较，其中，如果所述的执行速度低于所述的最小阈值执行速度，则通知所述用户，所述半导体装置的时钟频率低于所述的内部时钟频率，如果所述的执行速度不低于所述的最小阈值执行速度，则不通知所述用户，所述半导体装置以低于所述的内部时钟频率的时钟频率工作。
24.根据权利要求23所述的方法，其特征在于，所述的半导体装置适合用于具有预定操作系统的计算机系统。
25.根据权利要求24所述的方法，其特征在于，还包括下述步骤：
倘若半导体装置的执行速度低于最小阈值执行速度，则通知计算机系统的用户，半导体装置的工作频率低于所述的内部时钟频率。
26.根据权利要求24所述的方法，其特征在于，还包括下述步骤：
如果为计算机系统的预定操作系统编码的软件驱动程序查出预定寄存器的认定风扇故障位，则通知计算机系统的用户，至少所述的第一状态存在。
27.一种设备，包括：
一风扇元件，它安装在半导体装置上，用于产生气流来冷却所述的半导体装置；以及
所述的半导体装置，它包括集成电路，该集成电路根据检测出所述风扇元件的故障状态来降低所述半导体装置的功率消耗，否则保持所述半导体装置的功率消耗。
28.根据权利要求27所述的设备，其中所述故障状态包括所述风扇元件的性能下降预定的百分比。
29.根据权利要求27所述的设备，其中检测出所述故障状态包括监测所述风扇元件的运行。
30.根据权利要求27所述的设备，其中检测出所述故障状态包括检测出所述半导体装置的温度上升。
CNB951930494A 1994-05-12 1995-05-09 用来降低内部时钟信号的时钟频率的集成电路和方法 Expired - Lifetime CN1157671C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/241,777 1994-05-12
US08/241,777 US5483102A (en) 1994-05-12 1994-05-12 Employing on die temperature sensors and fan-heatsink failure signals to control power dissipation

Publications (2)

Publication Number Publication Date
CN1148435A CN1148435A (zh) 1997-04-23
CN1157671C true CN1157671C (zh) 2004-07-14

Family

ID=22912137

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB951930494A Expired - Lifetime CN1157671C (zh) 1994-05-12 1995-05-09 用来降低内部时钟信号的时钟频率的集成电路和方法

Country Status (6)

Country Link
US (1) US5483102A (zh)
EP (1) EP0760139B1 (zh)
CN (1) CN1157671C (zh)
AU (1) AU2512195A (zh)
DE (1) DE69533329T2 (zh)
WO (1) WO1995031785A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216064B1 (en) 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
US5752011A (en) 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
US7167993B1 (en) 1994-06-20 2007-01-23 Thomas C Douglass Thermal and power management for computer systems
US6311287B1 (en) * 1994-10-11 2001-10-30 Compaq Computer Corporation Variable frequency clock control for microprocessor-based computer systems
US5631852A (en) * 1995-05-22 1997-05-20 Eteq Microsystems, Inc. Smart cooling security system
JP3075957B2 (ja) * 1995-05-30 2000-08-14 株式会社東芝 コンピュータシステム
US5848082A (en) * 1995-08-11 1998-12-08 Sdl, Inc. Low stress heatsink and optical system
US6029119A (en) * 1996-01-16 2000-02-22 Compaq Computer Corporation Thermal management of computers
US5940785A (en) * 1996-04-29 1999-08-17 International Business Machines Corporation Performance-temperature optimization by cooperatively varying the voltage and frequency of a circuit
US5831333A (en) * 1996-05-14 1998-11-03 Sun Microsystems, Inc. Integrated junction temperature sensor/package design and method of implementing same
US5835786A (en) * 1996-05-24 1998-11-10 Micronics Computers Inc. Computer apparatus with monitoring circuit for displaying fan working condition
US5737614A (en) * 1996-06-27 1998-04-07 International Business Machines Corporation Dynamic control of power consumption in self-timed circuits
US5719441A (en) * 1996-07-11 1998-02-17 Larimer; William R. Transistor package with integral heatsink
US5737171A (en) * 1996-07-15 1998-04-07 International Business Machines Corporation Switched management of thermal impedence to reduce temperature excursions
US5870267A (en) * 1996-07-25 1999-02-09 Konami Co., Ltd. Semiconductor integrated circuit device with overheating protector and method of protecting semiconductor integrated circuit against overheating
US5810608A (en) * 1996-10-15 1998-09-22 Intel Corporation Contact pad extender for integrated circuit packages
US5940786A (en) * 1996-11-22 1999-08-17 Eaton Corporation Temperature regulated clock rate for microprocessors
US6137688A (en) 1996-12-31 2000-10-24 Intel Corporation Apparatus for retrofit mounting a VLSI chip to a computer chassis for current supply
US6029251A (en) * 1996-12-31 2000-02-22 Opti Inc. Method and apparatus for temperature sensing
US5978228A (en) * 1996-12-31 1999-11-02 Intel Corporation Apparatus for mounting a very large scale integration (VLSI) chip to a computer chassis for cooling
US6018465A (en) * 1996-12-31 2000-01-25 Intel Corporation Apparatus for mounting a chip package to a chassis of a computer
US5969944A (en) * 1996-12-31 1999-10-19 Intel Corporation Method and apparatus for mounting a very large scale integration (VLSI) chip package to a computer chasis for cooling
JP3168255B2 (ja) * 1997-02-06 2001-05-21 ファナック株式会社 機械やロボットを駆動制御するプロセッサを備えた制御装置の運転方法
US5972734A (en) * 1997-09-17 1999-10-26 Lsi Logic Corporation Interposer for ball grid array (BGA) package
US6351034B1 (en) * 1998-06-01 2002-02-26 Micron Technology, Inc. Clip chip carrier
WO2000005748A2 (en) * 1998-07-22 2000-02-03 Digirad Corporation Blind pin placement on circuit boards
US6092926A (en) * 1998-09-17 2000-07-25 International Business Machines Corporation Thermal monitoring system for semiconductor devices
US6055149A (en) * 1998-12-02 2000-04-25 Intersil Corporation Current limited, thermally protected, power device
US6363490B1 (en) * 1999-03-30 2002-03-26 Intel Corporation Method and apparatus for monitoring the temperature of a processor
US6393374B1 (en) 1999-03-30 2002-05-21 Intel Corporation Programmable thermal management of an integrated circuit die
US6319418B1 (en) 1999-12-20 2001-11-20 St. Assembly Test Services Pte Ltd. Zig-zagged plating bus lines
US6587340B2 (en) 2001-04-10 2003-07-01 Sun Microsystems, Inc. Maintaining cooling efficiency during air mover failure
US6909922B2 (en) * 2001-09-10 2005-06-21 Intel Corporation Apparatus, method and computer system for reducing power consumption of a processor or processors upon occurrence of a failure condition affecting the processor or processors
US20050047093A1 (en) * 2003-08-29 2005-03-03 Hewlett-Packard Company Direct plugging CPU cooling fan
DE102005013762C5 (de) * 2005-03-22 2012-12-20 Sew-Eurodrive Gmbh & Co. Kg Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters
US20060271804A1 (en) * 2005-05-31 2006-11-30 Alperin Joshua N Power consumption control for information handling system
US7460932B2 (en) * 2005-11-29 2008-12-02 International Business Machines Corporation Support of deep power savings mode and partial good in a thermal management system
US7441949B2 (en) * 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
US8044697B2 (en) 2006-06-29 2011-10-25 Intel Corporation Per die temperature programming for thermally efficient integrated circuit (IC) operation
CN100455096C (zh) * 2006-09-20 2009-01-21 北京北方烽火科技有限公司 射频信号扫频仪动态时钟控制装置及方法
US8296121B2 (en) * 2007-04-25 2012-10-23 Cadence Design Systems, Inc. Method and apparatus for controlling power in an emulation system
US8057094B2 (en) * 2007-11-16 2011-11-15 Infineon Technologies Ag Power semiconductor module with temperature measurement
US7856341B2 (en) * 2008-02-19 2010-12-21 International Business Machines Corporation Heat sink
CN105259491B (zh) * 2015-11-18 2018-07-20 上海兆芯集成电路有限公司 具有自适应功率调整的测试装置与测试方法
US11867746B2 (en) 2021-09-14 2024-01-09 Hamilton Sundstrand Corporation Failure detection system for integrated circuit components

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3516989A1 (de) * 1985-05-10 1986-11-13 Siemens AG, 1000 Berlin und 8000 München Steuerwerk mit einer einrichtung zum abfuehren von entstehender verlustwaerme
JPH0362611A (ja) * 1989-07-31 1991-03-18 Nec Corp クロック発生回路
US5349823A (en) * 1992-02-14 1994-09-27 Intel Corporation Integrated refrigerated computer module
US5254888A (en) * 1992-03-27 1993-10-19 Picopower Technology Inc. Switchable clock circuit for microprocessors to thereby save power
JPH05324111A (ja) * 1992-05-19 1993-12-07 Hudson Soft Co Ltd 広温度範囲動作システム用電源装置
US5287292A (en) * 1992-10-16 1994-02-15 Picopower Technology, Inc. Heat regulator for integrated circuits

Also Published As

Publication number Publication date
EP0760139A1 (en) 1997-03-05
AU2512195A (en) 1995-12-05
CN1148435A (zh) 1997-04-23
DE69533329T2 (de) 2005-09-15
WO1995031785A1 (en) 1995-11-23
EP0760139B1 (en) 2004-08-04
US5483102A (en) 1996-01-09
EP0760139A4 (en) 1997-08-20
DE69533329D1 (de) 2004-09-09

Similar Documents

Publication Publication Date Title
CN1157671C (zh) 用来降低内部时钟信号的时钟频率的集成电路和方法
EP0820098A2 (en) Switched management of thermal impedance to reduce temperature excursions
CN100413391C (zh) 电子装置的风扇控制系统、风扇控制方法及其散热系统
CN1232161C (zh) 风扇速度控制系统
US7375486B2 (en) Method and circuit for controlling motor speed
US7791301B2 (en) Apparatus and method for fan auto-detection
CN101546202B (zh) 信息处理装置和控制冷却风扇的方法
JP2986384B2 (ja) 半導体チップ・モジュールを能動的に冷却する装置及び方法
US6255786B1 (en) Light emitting diode lighting device
CN1853111A (zh) 温度控制装置和温度控制方法
CN1581019A (zh) 电脑装置的冷却系统
CN103228122B (zh) 多级分区散热系统
CN1279787A (zh) 少引线数总线上的存储器事务处理
CN1412646A (zh) 计算机温控装置及方法
US7550936B2 (en) Fan motor drive control apparatus
US6980016B2 (en) Integrated circuit burn-in systems
US7789130B2 (en) System air fans in integrated control apparatus
CN101155494A (zh) 散热装置
US7237130B2 (en) Blade server performance management method and system
CN209731870U (zh) 一种机柜散热装置
CN1797008A (zh) 利用脉宽调制控制器的工作周期信号检测负载电流的方法
CN208027288U (zh) 基于热电制冷的笔记本电脑散热系统
CN1078682C (zh) 风扇控制方法与装置
CN102236397B (zh) 具有除尘功能的双风扇式散热装置及其控制电路与鳍片组
CN86107091A (zh) 空气调节方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20150509

Granted publication date: 20040714