CN115765907A - 一种芯片系统授时方法、装置、电子设备及存储介质 - Google Patents
一种芯片系统授时方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN115765907A CN115765907A CN202211314040.4A CN202211314040A CN115765907A CN 115765907 A CN115765907 A CN 115765907A CN 202211314040 A CN202211314040 A CN 202211314040A CN 115765907 A CN115765907 A CN 115765907A
- Authority
- CN
- China
- Prior art keywords
- time
- time information
- channel
- chip
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 230000000630 rising effect Effects 0.000 claims abstract description 77
- 238000006243 chemical reaction Methods 0.000 claims description 37
- 238000012423 maintenance Methods 0.000 claims description 23
- 230000006870 function Effects 0.000 claims description 19
- 238000004590 computer program Methods 0.000 claims description 15
- 230000003247 decreasing effect Effects 0.000 claims description 13
- 230000008569 process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 5
- 238000012795 verification Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 101000869719 Homo sapiens Sodium-dependent phosphate transporter 2 Proteins 0.000 description 2
- 102100032419 Sodium-dependent phosphate transporter 2 Human genes 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Landscapes
- Electric Clocks (AREA)
Abstract
本公开涉及一种芯片系统授时方法，应用于芯片系统中的芯片，芯片的定时器第一通道用于生成第一时间信息，上述方法包括：将第一时间信息同步至芯片系统；获取时间报文及时钟同步信号，基于时钟同步信号确定时钟同步信号中相邻上升沿或下降沿的时间间隔；对时间报文进行解析操作，得到第二时间信息，第二时间信息的时间精度小于第一时间信息；在时间间隔满足预设间隔要求且时间报文校验正确的情况下，将第二时间信息同步至芯片系统，并清零芯片系统的第一时间信息。本公开可以通过记录时钟同步信号的时间间隔，并在时间间隔满足预设间隔要求且时间报文校验正确的情况下进行授时，有效保障了时间信息的稳定性及授时的准确性。
Description
技术领域
本发明涉及自动驾驶技术领域，特别涉及一种芯片系统授时方法、装置、电子设备及存储介质。
背景技术
在自动驾驶领域，会用到各种传感器进行数据采集，如：激光雷达、相机、毫米波雷达等，如果各类传感器传输数据的时间不统一，会对目标物体的数据融合、控制决策造成一定的误差，进而影响自动驾驶的控制结果，甚至造成不可预想的事故。因此，时间同步在自动驾驶中具有重要地位，其中，统一的时钟源对于时间同步十分重要。相关技术中，对芯片授时的方式过于复杂，且授时的准确度难以保证，如何简便且准确的对芯片进行授时，成为亟待解决的技术问题。
发明内容
为了解决上述提出的至少一个技术问题，本公开提出了一种芯片系统授时方法、装置、电子设备及存储介质。
一方面，本公开提供了一种芯片系统授时方法，应用于自动驾驶系统的芯片系统，芯片系统配置有定时器，定时器的第一通道用于生成第一时间信息，上述方法包括：
将第一时间信息同步至芯片系统；
获取时间报文及时钟同步信号，并确定时钟同步信号中相邻信号间的时间间隔；
对时间报文进行解析操作，得到第二时间信息，第二时间信息的时间精度小于第一时间信息；
在时间间隔满足预设间隔要求且时间报文校验正确的情况下，将第二时间信息同步至芯片系统，并清零芯片系统的第一时间信息。
在一个可选的实施例中，上述方法还包括：
在时间间隔不满足预设间隔要求、时间报文校验失败或者预设时间内未获取到时间报文的情况下，控制芯片进行自维护时间操作，得到第三时间信息，第三时间信息的时间精度小于第一时间信息；
将第三时间信息同步至芯片系统，并清零芯片系统的第一时间信息。
在一个可选的实施例中，控制芯片进行自维护时间操作，得到第三时间信息，包括：
确定定时器的第二通道的时间循环周期；
当第二通道的每一次时间循环结束时，通过第二通道访问定时器的中断回调函数，将中断回调函数指示的时间增加一个第二通道的时间循环周期，得到第三时间信息。
在一个可选的实施例中，在时间间隔为时钟同步信号中相邻两个上升沿的时间间隔的情况下，上述方法还包括：
确定定时器的第三通道的时间循环周期，第三通道的时间循环周期大于预设间隔要求；
基于第三通道的时间循环周期，检测上升沿；
在检测到第一上升沿的情况下，记录第三通道的第一时刻值，第一上升沿为时钟同步信号中除最后一个上升沿之外的任一上升沿；
在检测到第二上升沿的情况下，记录第三通道的第二时刻值，第二上升沿为第一上升沿的下一个上升沿；
计算第二时刻值与第一时刻值的差值，根据差值确定时间间隔。
在一个可选的实施中，将第一时间信息同步至芯片系统之前，上述方法还包括：
确定定时器的第一通道的时间循环周期；
根据第一通道的时间循环周期，得到与第一通道的时间循环周期对应的第一时间信息换算值；
获取第一通道的目标时间计数值，目标时间计数值随时间递减，且目标时间计数值的最大值等于第一通道的时间循环周期；
根据第一通道的时间循环周期、目标时间计数值及第一时间信息换算值，得到第一时间信息。
在一个可选的实施例中，芯片还配置有异步收发传输器及串行接口，获取时间报文及时钟同步信号，包括：
通过异步收发传输器，以中断的方式接收时间报文；
通过串行接口，以中断的方式读取时钟同步信号。
第二方面，本发明还提供了一种芯片系统授时装置，应用于自动驾驶系统，芯片系统包括配置有定时器的芯片，定时器的第一通道用于生成第一时间信息，装置包括：
第一时间信息同步模块，用于将第一时间信息同步至芯片系统；
获取模块，用于获取时间报文及时钟同步信号，并确定时钟同步信号中相邻信号间的时间间隔；
解析模块，用于对时间报文进行解析操作，得到第二时间信息，第二时间信息的时间精度小于第一时间信息；
第二时间信息同步模块，用于在时间间隔满足预设间隔要求且时间报文校验正确的情况下，将第二时间信息同步至芯片系统，并清零芯片系统的第一时间信息。
第三方面，本发明还提供了一种电子设备，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，处理器用于执行指令，以实现上述芯片系统授时方法。
第四方面，本发明还提供了一种存储介质，当存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行上述芯片系统授时方法。
第五方面，本发明还提供了一种计算机程序产品，计算机程序产品包括计算机程序，计算机程序存储在可读存储介质中，计算机设备的至少一个处理器从可读存储介质读取并执行计算机程序，使得设备执行上述芯片系统授时方法。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。
实施本公开，具有以下有益效果：
将第一时间信息同步至芯片系统，芯片系统包括配置有定时器的芯片，定时器的第一通道用于生成第一时间信息；获取时间报文及时钟同步信号，记录时钟同步信号的时间间隔；对时间报文进行解析操作，得到第二时间信息，第二时间信息的时间精度小于第一时间信息；在时间间隔满足预设间隔要求且时间报文校验正确的情况下，将第二时间信息同步至芯片系统，并清零芯片系统的第一时间信息。
本申请通过将比第二时间信息的时间精度更高的第一时间信息同步至芯片系统，实现了对芯片系统更加精准的时间同步；通过记录时钟同步信号的时间间隔，能够对时钟同步信号的稳定性作出判断，保障时间信息的稳定性；通过在时间间隔满足预设间隔要求且时间报文校验正确的情况下，将第二时间信息同步至芯片系统，提高了时间信息的准确度，有效保障了授时的准确性。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理，并不构成对本公开的不当限定。
图1是根据一示例性实施例示出的实施环境示意图；
图2是根据一示例性实施例示出的一种芯片系统授时方法的流程图；
图3是根据一示例性实施例示出的一种获取时间报文及时钟同步信号的流程图；
图4是根据一示例性实施例示出的一种记录时间间隔的流程图；
图5是根据一示例性实施例示出的一种芯片自维护状态授时的流程图；
图6是根据一示例性实施例示出的一种得到第三时间信息的流程图；
图7是根据一示例性实施例示出的一种定时器的第一通道生成第一时间信息的流程图；
图8是根据一示例性实施例示出的一种芯片系统授时装置框图；
图9是根据一示例性实施例示出的一种用于芯片系统授时的电子设备的框图。
具体实施方式
下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或服务器不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
相关技术中，授时方法大多通过SOC芯片或FPGA芯片实现，这类芯片价格高昂，实现成本过高。现有技术方案中，大多芯片授时方法需要对采集到的报文进行较为复杂的处理，且大多芯片授时方法中缺少对时间信息的验证，难以保证授时的准确度。
为了实现对芯片系统的准确授时，保障时间信息的准确性，并提高时间的精准度，本公开实施例提供一种芯片系统授时方法。
请参阅图1，图1是根据一示例性实施例示出的一种应用环境的示意图，如图1所示，该应用环境可以包括服务器01和终端02。
在一个可选的实施例中，服务器01可以用于芯片系统授时方法进行计算处理。具体的，服务器01可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云服务、云数据库、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、内容分发网络(Content Delivery Network，CDN)、以及大数据和人工智能平台等基础云计算服务的云服务器。
在一个可选的实施例中，终端02可以结合服务器01的芯片系统授时方法进行计算处理。具体的，终端02可以包括但不限于智能手机、台式计算机、平板电脑、笔记本电脑、智能音箱、数字助理、增强现实(augmented reality，AR)/虚拟现实(virtual reality，VR)设备、智能可穿戴设备等类型的电子设备。可选的，电子设备上运行的操作系统可以包括但不限于安卓系统、IOS系统、Linux系统、Windows系统、Unix系统等。
例如，在终端02上输入芯片系统授时命令，服务器01获取终端02上的芯片系统授时命令，之后将第一时间信息同步至芯片系统；获取时间报文及时钟同步信号，记录时钟同步信号的时间间隔；对时间报文进行解析操作，得到第二时间信息，第二时间信息的时间精度小于第一时间信息；在时间间隔满足预设间隔要求且时间报文校验正确的情况下，将第二时间信息同步至芯片系统，并清零芯片系统的第一时间信息；最后将授时结果传输到终端02上。
此外，需要说明的是，图1所示的仅仅是本公开提供的一种应用环境，在实际应用中，还可以包括其他应用环境。
本说明书实施例中，上述服务器01以及终端02可以通过有线或无线通信方式进行直接或间接地连接，本公开在此不做限制。
图2是根据一示例性实施例示出的一种芯片系统授时方法的流程图，该方法应用于芯片系统中的芯片，芯片系统应用于自动驾驶系统，芯片系统包括配置有定时器的芯片，定时器的第一通道用于生成第一时间信息，如图2所示，芯片系统授时方法，包括以下：
步骤S201：将第一时间信息同步至芯片系统。
本公开实施中，芯片系统中包括车规级MCU芯片、以及与该车规级MCU芯片连接的激光雷达、相机、毫米波雷达等传感器。将第一时间信息同步至芯片系统可以是首先将第一时间信息同步至车规级MCU芯片，再由车规级MCU芯片将第一时间信息同步至与车规级MCU芯片连接的激光雷达、相机、毫米波雷达等传感器。该车规级MCU芯片优选MIMXRT1176型号，MIMXRT1176是NXP推出的一款车规级MCU，配备Cortex-M7核和Cortex-M4核，价格便宜且质量较高。该型号的芯片相比车规级SOC芯片或FPGA芯片，成本更低廉。可选的，第一时间信息优选微秒级时间，也可以是毫秒、纳秒级时间。
步骤S202：获取时间报文及时钟同步信号，基于时钟同步信号确定时间间隔，时间间隔为时钟同步信号中相邻两个上升沿的时间间隔，或相邻两个下降沿的时间间隔。
本公开实施例中，芯片还配置有异步收发传输器及串行接口(高速I/O口)，如图3所示，获取时间报文及时钟同步信号，包括：
步骤S2021：通过异步收发传输器，以中断的方式接收时间报文。
本公开实施例中，异步收发传输器为芯片配置的外设Uart，通过中断的方式接收GPZDA报文，即时间报文，并对GPZDA报文进行解析，获取年、月、日、时、分、秒、时区数据。然后对时间数据进行校验处理、有效性判断。可选的，时间报文的来源可以是北斗导航卫星或GPS。
步骤S2022：通过串行接口，以中断的方式读取时钟同步信号。
本公开实施例中，串行接口为芯片配置的高速I/O口，该接口通过信号中的上升沿触发，以中断的方式读取时钟同步信号，即PPS信号。
基于上述可知，本公开实施例通过异步收发传输器，以中断的方式接收时间报文，实现了对GPZDA报文的获取，解决了时间信息的来源问题，为后续第二时间信息的解析校验奠定了基础；通过串行接口以中断的方式读取时钟同步信号，能够准确的采集时钟同步信号，以便后续更简洁的验证时钟同步信号的时间间隔。
本公开实施例中，时钟同步信号中包括至少两个上升沿或至少两个下降沿，如图4所示，在时间间隔为时钟同步信号中相邻两个上升沿的时间间隔的情况下，上述方法还包括：
步骤S2023：确定定时器的第三通道的时间循环周期，第三通道的时间循环周期大于预设间隔要求。
本公开实施例中，芯片定时器PIT2有多个记录时间的通道，如：channel0、channel1、channel2....，每个通道可以设置不同的计数周期以满足多个计时需求。假设预设间隔要求为1s左右，确定定时器的第三通道的时间循环周期为10秒，以便能够在第三通道的一个时间循环周期内连续采集多个信号上升沿到来的时间，对时钟同步信号PPS的时间间隔做出判断。可选的，该第三通道的时间循环周期也可以是大于预设间隔要求的其他时间长度，如：5秒，15秒等。
步骤S2024：基于第三通道的时间循环周期，检测上升沿。
本公开实施例中，时钟同步信号PPS中包括至少两个上升沿，基于第三通道的时间循环周期，检测时钟同步信号PPS中的上升沿。
步骤S2025：在检测到第一上升沿的情况下，记录第三通道的第一时刻值，第一上升沿为时钟同步信号中除最后一个上升沿之外的任一上升沿。
本公开实施例中，时钟同步信号PPS中包括至少两个上升沿，通过高速I/O口中断检测到第一上升沿时，记录定时器第三通道的当前计数值，将此计数值保存，并记为第一时刻值。
步骤S2026：在检测到第二上升沿的情况下，记录第三通道的第二时刻值，第二上升沿为第一上升沿的下一个上升沿。
本公开实施例中，通过高速I/O口中断检测到第一上升沿后，继续对上升沿进行检测，当检测到下一上升沿时，即检测到第二上升沿时，记录定时器第三通道的当前计数值，将此计数值保存，并记为第二时刻值。
步骤S2027：计算第二时刻值与第一时刻值的差值，根据差值确定时间间隔。
本公开实施例中，将第二时刻值与第一时刻值作差，得到相邻两个上升沿的时间间隔。例如，第二时刻值为8s，第一时刻值为7s，第二时刻值与第一时刻值差值为1s，确定出的时间间隔为1s。检测相邻两个下降沿同理。
为了使得到的时间间隔更加精准，根据差值确定时间间隔还可以是：将得到的第二时刻值与第一时刻值差值确定至微秒级，根据第三通道的时间循环周期，得到第三通道的时间循环周期对应的时间间隔换算值，根据第二时刻值与第一时刻值差值以及时间间隔换算值，得到相邻两个上升沿的时间间隔。例如，秒级时间与微秒级时间的换算为1s＝106us，在第三通道的时间循环周期为10s的情况下，第三通道的时间循环周期10s对应的时间间隔换算值为106us/10s＝105，将差值1s与时间间隔换算值相乘得到时间间隔为105us。检测相邻两个下降沿同理。
基于上述可知，本公开实施例通过确定出大于预设间隔要求的定时器第三通道的时间循环周期，能够在一个完整周期内检测相邻两个上升沿的到达时间，使检测过程更简单，便于计算；通过计算第二时刻值与第一时刻值的差值，能够确定出时间差，进而确定出时间间隔，实现相邻两个上升沿时间间隔的精准计算，从而有利于实现精准授时。
步骤S203：对时间报文进行解析操作，得到第二时间信息，第二时间信息的时间精度小于第一时间信息。
本公开实施例中，对GPZDA报文进行解析，将报文字符串由ASCII码转换16进制数值，获取年、月、日、时、分、秒、时区等时间数据，得到第二时间信息。
步骤S204：在时间间隔满足预设间隔要求且时间报文校验正确的情况下，将第二时间信息同步至芯片系统，并清零芯片系统的第一时间信息。
本公开实施例中，假设预设间隔要求为0.995秒～1.005秒，如果时间间隔在1000000±5000微秒(即0.995秒～1.005秒)范围之内，那么就认为此刻时钟同步信号PPS信号稳定。GPS接收设备在没有卫星锁定的情况下，输出的时间默认为1970年1月1日，此时间不可用。若解析出的第二时间信息为1970年1月1日时，认为校验失败。当满足时间报文校验正确，且PPS信号满足要求时，即可将GPZDA报文中的第二时间信息获取下来，进行授时，同步至芯片系统，并清零芯片系统的第一时间信息。
图5是根据一示例性实施例示出的一种芯片自维护状态授时的流程图，如图5所示，上述方法还包括：
步骤S501：在时间间隔不满足预设间隔要求、时间报文校验失败或者预设时间内未获取到时间报文的情况下，控制芯片进行自维护时间操作，得到第三时间信息，第三时间信息的时间精度小于第一时间信息。
本公开实施例中，如图6所示，控制芯片进行自维护时间操作，得到第三时间信息，包括：
步骤S5011：确定定时器的第二通道的时间循环周期。
本公开实施例中，定时器的第二通道用于在芯片处于自维护状态下，更新秒级时间。因此，确定定时器的第二通道的时间循环周期为1秒。
步骤S5012：当第二通道的每一次时间循环结束时，通过第二通道访问定时器的中断回调函数，将中断回调函数指示的时间增加一个第二通道的时间循环周期，得到第三时间信息。
本公开实施例中，在定时器的第二通道的时间循环周期为1秒的情况下，当第二通道的每一次时间循环结束时，即每1秒钟，产生定时中断，通过第二通道调用中断回调函数，将中断回调函数指示的时间增加一个第二通道的时间循环周期，即将时间秒+1，得到第三时间信息，达到秒更新的目的。秒更新时满足分、时、日、月、年的进位规则，以及对二月、闰年等特殊时间的处理。
基于上述可知，本公开实施例通过确定定时器的第二通道的时间循环周期，提供了芯片自维护状态下秒级时间更新的基础；通过在第二通道的每一次时间循环结束时，访问定时器的中断回调函数，将中断回调函数指示的时间增加一个第二通道的时间循环周期，实现了芯片自维护状态下秒级时间的更新，能够在缺失外部时间来源的情况下，保障时间的持续更新，有利于维护芯片系统的稳定工作。
步骤S502：将第三时间信息同步至芯片系统，并清零芯片系统的第一时间信息。
本公开实施例中，将第三时间信息同步至芯片系统后，秒级时间更新，清零芯片系统的第一时间信息。
基于上述可知，本公开实施例通过在时间间隔不满足预设间隔要求、时间报文校验失败或者预设时间内未获取到时间报文的情况下，控制芯片进行自维护时间操作，得到第三时间信息，完成了在缺失外部时间来源的情况下，时间信息的产生；通过将第三时间信息同步至芯片系统，并清零芯片系统的第一时间信息，完成了自维护状态下芯片系统的时间同步，保障了芯片系统工作的稳定性。
如图7所示，在将第一时间信息同步至芯片系统(步骤S201)之前，上述方法还包括：
步骤S701：确定定时器的第一通道的时间循环周期。
本公开实施中，确定定时器的第一通道的时间循环周期为1秒，以便能够更方便的产生第一时间信息。
步骤S702：根据第一通道的时间循环周期，得到与第一通道的时间循环周期对应的第一时间信息换算值。
本公开实施中，定时器的第一通道的时间循环周期为1s，秒级时间与微秒级时间的换算为1s＝106us，因此，每一第一通道的时间循环周期1s对应的第一时间信息换算值为106us/1s＝106。当第一通道的时间循环周期为2秒时，每一第一通道的时间循环周期2s对应的第一时间信息换算值为106us/2s＝5*105。
步骤S703：获取第一通道的目标时间计数值，目标时间计数值随时间递减，且目标时间计数值的最大值等于第一通道的时间循环周期。
本公开实施中，确定第一通道的时间循环周期后，第一通道的目标时间计数值由第一通道的时间循环周期所指示的时间值，也就是目标时间计数值的最大值逐渐递减至零，变为零后，再由最大值开始递减，不断循环。当第一通道的时间循环周期为1s时，第一通道的目标时间计数值由1s逐渐递减至0，变为0后，再由最大值1s开始递减，不断循环。
步骤S704：根据第一通道的时间循环周期、目标时间计数值及第一时间信息换算值，得到第一时间信息。
本公开实施中，首先，将第一通道的时间循环周期减去目标时间计数值得到差值，再将该差值乘以第一时间信息换算值，得到第一时间信息。当第一通道的时间循环周期为1s时，对应的第一时间信息换算值为106，若此时目标时间计数值递减至0.5s，则根据第一通道的时间循环周期、目标时间计数值及第一时间信息换算值，得到第一时间信息为：(1s-0.5s)*106＝5*105us。
基于上述可知，本公开实施例通过确定第一通道的时间循环周期，得到与第一通道的时间循环周期对应的第一时间信息换算值，为第一时间信息的换算提供了基础；通过获取第一通道的目标时间计数值，并根据第一通道的时间循环周期、目标时间计数值及第一时间信息换算值，得到第一时间信息，能够得到比第二时间信息精度更高的时间值，进而更加准确的确定当前时间，有助于芯片系统的精准操控。
上述实施例中，本公开通过在时间间隔不满足预设间隔要求、时间报文校验失败或者预设时间内未获取到时间报文的情况下，控制芯片进行自维护时间操作，得到第三时间信息，完成了在缺失外部时间来源的情况下，时间信息的产生；通过将第三时间信息同步至芯片系统，并清零芯片系统的第一时间信息，完成了自维护状态下芯片系统的时间同步，保障了芯片系统工作的稳定性；通过在第二通道的每一次时间循环结束时，访问定时器的中断回调函数，将中断回调函数指示的时间增加一个第二通道的时间循环周期，能够在缺失外部时间来源的情况下，保障时间的持续更新；通过计算第二时刻值与第一时刻值的差值，能够确定出相邻两个上升沿之间的时间差，进而确定出时钟同步信号的时间间隔，实现时钟同步信号时间间隔的精准计算，从而有利于实现精准授时；通过获取第一通道的目标时间计数值，并根据第一通道的时间循环周期、目标时间计数值及第一时间信息换算值，得到第一时间信息，能够得到比第二时间信息精度更高的时间值，进而更加准确的确定当前时间，有助于芯片系统的精准操控。
在一个具体的实施方式中，本申请实施例中的技术方案实施过程如下：
确定定时器的第一通道的时间循环周期为1秒，以便能够更方便的产生第一时间信息。
根据第一通道的时间循环周期，得到与第一通道的时间循环周期对应的第一时间信息换算值。当定时器的第一通道的时间循环周期为1s时，秒级时间与微秒级时间的换算为1s＝106us，因此，每一第一通道的时间循环周期1s对应的第一时间信息换算值为106us/1s＝106。当第一通道的时间循环周期为2秒时，每一第一通道的时间循环周期2s对应的第一时间信息换算值为106us/2s＝5*105。
获取第一通道的目标时间计数值，目标时间计数值随时间递减，且目标时间计数值的最大值等于第一通道的时间循环周期。确定第一通道的时间循环周期后，第一通道的目标时间计数值由第一通道的时间循环周期所指示的时间值，也就是目标时间计数值的最大值逐渐递减至零，变为零后，再由最大值开始递减，不断循环。当第一通道的时间循环周期为1s时，第一通道的目标时间计数值由1s逐渐递减至0，变为0后，再由最大值1s开始递减，不断循环。
根据第一通道的时间循环周期、目标时间计数值及第一时间信息换算值，得到第一时间信息。将第一通道的时间循环周期减去目标时间计数值得到差值，再将该差值乘以第一时间信息换算值，得到第一时间信息。当第一通道的时间循环周期为1s时，对应的第一时间信息换算值为106，若此时目标时间计数值递减至0.7s，则根据第一通道的时间循环周期、目标时间计数值及第一时间信息换算值，得到第一时间信息为：(1s-0.7s)*106＝3*105us。
基于上述可知，本公开实施例通过确定第一通道的时间循环周期，得到与第一通道的时间循环周期对应的第一时间信息换算值，为第一时间信息的换算提供了基础；通过获取第一通道的目标时间计数值，并根据第一通道的时间循环周期、目标时间计数值及第一时间信息换算值，得到第一时间信息，能够得到比第二时间信息精度更高的时间值，进而更加准确的确定当前时间，有助于芯片系统的精准操控。
将第一时间信息同步至芯片系统。芯片系统中包括车规级MCU芯片、以及与该车规级MCU芯片连接的激光雷达、相机、毫米波雷达等传感器。将第一时间信息同步至芯片系统可以是首先将第一时间信息同步至车规级MCU芯片，再由车规级MCU芯片将第一时间信息同步至与车规级MCU芯片连接的激光雷达、相机、毫米波雷达等传感器。该车规级MCU芯片为MIMXRT1176型号，第一时间信息优选微秒级时间，也可以是毫秒、纳秒级时间。
获取时间报文及时钟同步信号，基于时钟同步信号确定时间间隔，时间间隔为时钟同步信号中相邻两个上升沿的时间间隔，或相邻两个下降沿的时间间隔。
上述实施过程包括：
通过异步收发传输器，以中断的方式接收时间报文。异步收发传输器为芯片配置的外设Uart，通过中断的方式接收GPZDA报文，即时间报文，并对GPZDA报文进行解析，获取年、月、日、时、分、秒、时区数据。然后对时间数据进行校验处理、有效性判断。时间报文的来源可以是北斗导航卫星或GPS。
通过串行接口，以中断的方式读取时钟同步信号。串行接口为芯片配置的高速I/O口，该接口通过信号中的上升沿触发，以中断的方式读取时钟同步信号，即PPS信号。
基于上述可知，本公开实施例通过异步收发传输器，以中断的方式接收时间报文，实现了对GPZDA报文的获取，解决了时间信息的来源问题，为后续第二时间信息的解析校验奠定了基础；通过串行接口以中断的方式读取时钟同步信号，能够准确的采集时钟同步信号，以便后续更简洁的验证相邻两个上升沿的时间间隔。
确定定时器的第三通道的时间循环周期，第三通道的时间循环周期大于预设间隔要求。芯片定时器PIT2有多个记录时间的通道，如：channel0、channel1、channel2....，每个通道可以设置不同的计数周期以满足多个计时需求。预设间隔要求为1s左右，确定定时器的第三通道的时间循环周期为10秒，以便能够在第三通道的一个时间循环周期内连续采集多个信号上升沿到来的时间，对时钟同步信号PPS的时间间隔做出判断。该第三通道的时间循环周期也可以是大于预设间隔要求的其他时间长度，如：5秒，15秒等。
在时间间隔为相邻两个上升沿的时间间隔情况下，基于第三通道的时间循环周期，检测上升沿。时钟同步信号PPS中包括至少两个上升沿，基于第三通道的时间循环周期，检测时钟同步信号PPS中包括的上升沿。
在检测到第一上升沿的情况下，记录第三通道的第一时刻值，第一上升沿为时钟同步信号中除最后一个上升沿之外的任一上升沿。本公开实施例中，时钟同步信号PPS中包括至少两个上升沿，通过高速I/O口中断检测到第一上升沿时，记录定时器第三通道的当前计数值，将此计数值保存，并记为第一时刻值。
在检测到第二上升沿的情况下，记录第三通道的第二时刻值，第二上升沿为第一上升沿的下一个上升沿。通过高速I/O口中断检测到第一上升沿后，继续对上升沿进行检测，当检测到下一上升沿时，即检测到第二上升沿时，记录定时器第三通道的当前计数值，将此计数值保存，并记为第二时刻值。
计算第二时刻值与第一时刻值的差值，根据差值确定时间间隔。将第二时刻值与第一时刻值作差，得到时间间隔。当第二时刻值为6s，第一时刻值为5s时，第二时刻值与第一时刻值差值为1s，将得到的第二时刻值与第一时刻值差值确定至微秒级，根据第三通道的时间循环周期，得到第三通道的时间循环周期对应的时间间隔换算值，根据第二时刻值与第一时刻值差值以及时间间隔换算值，得到时间间隔。秒级时间与微秒级时间的换算为1s＝106us，在第三通道的时间循环周期为10s的情况下，第三通道的时间循环周期10s对应的时间间隔换算值为106us/10s＝105，将差值1s与时间间隔换算值相乘得到相邻时间间隔为105us。检测下降沿时同理。
基于上述可知，本公开实施例通过确定出大于预设间隔要求的定时器第三通道的时间循环周期，能够在一个完整周期内检测相邻两个上升沿的到达时间，使检测过程更简单，便于计算；通过计算第二时刻值与第一时刻值的差值，能够确定出相邻两个上升沿之间的时间差，进而确定出相邻两个上升沿的时间间隔，实现相邻两个上升沿时间间隔的精准计算，从而有利于实现精准授时。
对时间报文进行解析，将报文字符串由ASCII码转换16进制数值，获取年、月、日、时、分、秒、时区等时间数据，得到第二时间信息，第二时间信息的时间精度小于第一时间信息。
在时间间隔满足预设间隔要求且时间报文校验正确的情况下，将第二时间信息同步至芯片系统，并清零芯片系统的第一时间信息。预设间隔要求为0.995秒～1.005秒，如果时间间隔在1000000±5000微秒(即0.995秒～1.005秒)范围之内，那么就认为此刻时钟同步信号PPS信号稳定。当满足时间报文校验正确，且PPS信号满足要求时，即可将GPZDA报文中的第二时间信息获取下来，进行授时，同步至芯片系统，秒级时间更新，清零芯片系统的第一时间信息。
若第二时刻值与第一时刻值差值为1.1s，即时钟同步信号的时间间隔为1.1*106us，超过预设时间间隔，控制芯片进行自维护时间操作。此外，在GPS接收设备在没有卫星锁定的情况下，输出的时间默认为1970年1月1日，此时间不可用。若解析出的第二时间信息为1970年1月1日时，认为时间报文校验失败，控制芯片进行自维护时间操作。若预设时间为5s，5s内未获取到有效时间报文，控制芯片进行自维护时间操作。
在时间间隔不满足预设间隔要求、时间报文校验失败或者预设时间内未获取到时间报文的情况下，控制芯片进行自维护时间操作，得到第三时间信息，第三时间信息的时间精度小于第一时间信息。
上述实施过程包括：
确定定时器的第二通道的时间循环周期。定时器的第二通道用于在芯片处于自维护状态下，更新秒级时间。确定定时器的第二通道的时间循环周期为1秒。
当第二通道的每一次时间循环结束时，通过第二通道访问定时器的中断回调函数，将中断回调函数指示的时间增加一个第二通道的时间循环周期，得到第三时间信息。在定时器的第二通道的时间循环周期为1秒的情况下，当第二通道的每一次时间循环结束时，即每1秒钟，产生定时中断，通过第二通道调用中断回调函数，将中断回调函数指示的时间增加一个第二通道的时间循环周期，即将时间秒+1，得到第三时间信息，达到秒更新的目的。秒更新时满足分、时、日、月、年的进位规则，以及对二月、闰年等特殊时间的处理。
将第三时间信息同步至芯片系统，秒级时间更新，并清零芯片系统的第一时间信息。
基于上述可知，本公开实施例通过在时间间隔不满足预设间隔要求、时间报文校验失败或者预设时间内未获取到时间报文的情况下，控制芯片进行自维护时间操作，得到第三时间信息，完成了在缺失外部时间来源的情况下，时间信息的产生；通过将第三时间信息同步至芯片系统，并清零芯片系统的第一时间信息，完成了自维护状态下芯片系统的时间同步，保障了芯片系统工作的稳定性。
图8是根据一示例性实施例示出的一种芯片系统授时装置框图，该装置应用于自动驾驶系统，芯片系统包括配置有定时器的芯片，定时器的第一通道用于生成第一时间信息。参照图8，该装置包括第一时间信息同步模块801、获取模块802、解析模块803和第二时间信息同步模块804，其中，
第一时间信息同步模块801，用于将第一时间信息同步至芯片系统；
获取模块802，用于获取时间报文及时钟同步信号，基于时钟同步信号确定时间间隔，时间间隔为时钟同步信号中相邻两个上升沿的时间间隔，或相邻两个下降沿的时间间隔；
解析模块803，用于对时间报文进行解析操作，得到第二时间信息，第二时间信息的时间精度小于第一时间信息；
第二时间信息同步模块804，用于在时间间隔满足预设间隔要求且时间报文校验正确的情况下，将第二时间信息同步至芯片系统，并清零芯片系统的第一时间信息。
在一个可选的实施例中，上述装置还包括：
第三时间信息获取模块，用于在时间间隔不满足预设间隔要求、时间报文校验失败或者预设时间内未获取到时间报文的情况下，控制芯片进行自维护时间操作，得到第三时间信息，第三时间信息的时间精度小于第一时间信息；
第三时间信息同步模块，用于将第三时间信息同步至芯片系统，并清零芯片系统的第一时间信息。
在一个可选的实施例中，第三时间信息获取模块，包括：
第二通道时间循环周期确定模块，用于确定定时器的第二通道的时间循环周期；
第三时间信息生成模块，用于当第二通道的每一次时间循环结束时，通过第二通道访问定时器的中断回调函数，将中断回调函数指示的时间增加一个第二通道的时间循环周期，得到第三时间信息。
在一个可选的实施例中，上述装置还包括：
第三通道周期确定模块，用于确定定时器的第三通道的时间循环周期，第三通道的时间循环周期大于预设间隔要求；
检测模块，用于基于第三通道的时间循环周期，检测上升沿；
第一时刻值模块，用于在检测到第一上升沿的情况下，记录第三通道的第一时刻值；
第二时刻值模块，用于在检测到第二上升沿的情况下，记录第三通道的第二时刻值；
时间间隔计算模块，用于计算第二时刻值与第一时刻值的差值，根据差值确定时间间隔。
在一个可选的实施中，上述装置还包括：
第一时间信息换算值模块，用于确定定时器的第一通道的时间循环周期，根据第一通道的时间循环周期，得到每一第一通道的时间循环周期对应的第一时间信息换算值；
目标时间计数值模块，用于获取第一通道的目标时间计数值，目标时间计数值随时间递减，且目标时间计数值的最大值等于第一通道的时间循环周期；
第一时间信息确定模块，用于根据第一通道的时间循环周期、目标时间计数值及第一时间信息换算值，得到第一时间信息。
在一个可选的实施例中，芯片还配置有异步收发传输器及串行接口，获取模块802，包括：
时间报文接收模块，用于通过异步收发传输器，以中断的方式接收时间报文；
时钟同步信号读取模块，用于通过串行接口，以中断的方式读取时钟同步信号。
关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
在示例性实施例中，还提供了一种电子设备，包括：处理器；用于存储该处理器可执行指令的存储器；其中，该处理器用于该指令，以实现如本公开实施例中的芯片系统授时方法。
图9是根据一示例性实施例示出的一种用于芯片系统授时的电子设备的框图，该电子设备可以是终端，其内部结构图可以如图9所示。该电子设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该电子设备的处理器用于提供计算和控制能力。该电子设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该电子设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种芯片系统授时方法。该电子设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该电子设备的输入装置可以是显示屏上覆盖的触摸层，也可以是电子设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图9中示出的结构，仅仅是与本公开方案相关的部分结构的框图，并不构成对本公开方案所应用于其上的电子设备的限定，具体的电子设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在示例性实施例中，还提供了一种存储介质，当该存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行本公开实施例中的芯片系统授时方法。
在示例性实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行本公开实施例中的芯片系统授时方法。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，该计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本公开所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (10)
1.一种芯片系统授时方法，其特征在于，所述方法应用于自动驾驶系统的芯片系统，所述芯片系统配置有定时器，所述定时器的第一通道用于生成第一时间信息，所述方法包括：
将所述第一时间信息同步至所述芯片系统；
获取时间报文及时钟同步信号，并确定所述时钟同步信号中相邻信号间的时间间隔；
对所述时间报文进行解析操作，得到第二时间信息，所述第二时间信息的时间精度小于所述第一时间信息；
在所述时间间隔满足预设间隔要求且所述时间报文校验正确的情况下，将所述第二时间信息同步至所述芯片系统，并清零所述芯片系统的所述第一时间信息。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述时间间隔不满足预设间隔要求、所述时间报文校验失败或者预设时间内未获取到所述时间报文的情况下，控制所述芯片进行自维护时间操作，得到第三时间信息，所述第三时间信息的时间精度小于所述第一时间信息；
将所述第三时间信息同步至所述芯片系统，并清零所述芯片系统的所述第一时间信息。
3.根据权利要求2所述的方法，其特征在于，所述控制所述芯片进行自维护时间操作，得到第三时间信息，包括：
确定所述定时器的第二通道的时间循环周期；
当所述第二通道的每一次时间循环结束时，通过所述第二通道访问所述定时器的中断回调函数，将所述中断回调函数指示的时间增加一个所述第二通道的时间循环周期，得到所述第三时间信息。
4.根据权利要求1所述的方法，其特征在于，在所述时间间隔为所述时钟同步信号中相邻两个上升沿的时间间隔的情况下，所述方法还包括：
确定所述定时器的第三通道的时间循环周期，所述第三通道的时间循环周期大于所述预设间隔要求；
基于所述第三通道的时间循环周期，检测上升沿；
在检测到第一上升沿的情况下，记录所述第三通道的第一时刻值，所述第一上升沿为所述时钟同步信号中除最后一个上升沿之外的任一上升沿；
在检测到第二上升沿的情况下，记录所述第三通道的第二时刻值，所述第二上升沿为所述第一上升沿的下一个上升沿；
计算所述第二时刻值与所述第一时刻值的差值，根据所述差值确定所述时间间隔。
5.根据权利要求1所述的方法，其特征在于，所述将所述第一时间信息同步至所述芯片系统之前，所述方法还包括：
确定所述定时器的第一通道的时间循环周期；
根据所述第一通道的时间循环周期，得到与所述第一通道的时间循环周期对应的第一时间信息换算值；
获取所述第一通道的目标时间计数值，所述目标时间计数值随时间递减，且所述目标时间计数值的最大值等于所述第一通道的时间循环周期；
根据所述第一通道的时间循环周期、所述目标时间计数值及所述第一时间信息换算值，得到所述第一时间信息。
6.根据权利要求1所述的方法，其特征在于，所述芯片还配置有异步收发传输器及串行接口，所述获取时间报文及时钟同步信号，包括：
通过所述异步收发传输器，以中断的方式接收所述时间报文；
通过所述串行接口，以中断的方式读取所述时钟同步信号。
7.一种芯片系统授时装置，其特征在于，所述装置应用于自动驾驶系统，所述芯片系统包括配置有定时器的芯片，所述定时器的第一通道用于生成第一时间信息，所述装置包括：
第一时间信息同步模块，用于将所述第一时间信息同步至所述芯片系统；
获取模块，用于获取时间报文及时钟同步信号，并确定所述时钟同步信号中相邻信号间的时间间隔；
解析模块，用于对所述时间报文进行解析操作，得到第二时间信息，所述第二时间信息的时间精度小于所述第一时间信息；
第二时间信息同步模块，用于在所述时间间隔满足预设间隔要求且所述时间报文校验正确的情况下，将所述第二时间信息同步至所述芯片系统，并清零所述芯片系统的所述第一时间信息。
8.一种电子设备，其特征在于，包括：
处理器；
用于存储所述处理器可执行指令的存储器；
其中，所述处理器用于所述指令，以实现如权利要求1至6中任一项所述的芯片系统授时方法。
9.一种存储介质，其特征在于，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行如权利要求1至6中任一项所述的芯片系统授时方法。
10.一种计算机程序产品，其特征在于，所述计算机程序产品包括计算机程序，所述计算机程序存储在可读存储介质中，计算机设备的至少一个处理器从所述可读存储介质读取并执行所述计算机程序，使得设备执行如权利要求1至6中任一项所述的芯片系统授时方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211314040.4A CN115765907A (zh) | 2022-10-25 | 2022-10-25 | 一种芯片系统授时方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211314040.4A CN115765907A (zh) | 2022-10-25 | 2022-10-25 | 一种芯片系统授时方法、装置、电子设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115765907A true CN115765907A (zh) | 2023-03-07 |
Family
ID=85353198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211314040.4A Pending CN115765907A (zh) | 2022-10-25 | 2022-10-25 | 一种芯片系统授时方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115765907A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117254870A (zh) * | 2023-11-17 | 2023-12-19 | 深圳市麦谷科技有限公司 | 时间校准方法、装置、存储介质及电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10326336A1 (de) * | 2003-06-11 | 2005-01-13 | Infineon Technologies Ag | Vorrichtung und Verfahren zum zeitlichen Steuern der Verarbeitung eines Funksignals in einer Mobilstation |
| CN112821974A (zh) * | 2020-11-23 | 2021-05-18 | 北京经纬恒润科技股份有限公司 | 一种车载ecu高精度时间同步方法及装置 |
| WO2021223123A1 (zh) * | 2020-05-06 | 2021-11-11 | 深圳市大疆创新科技有限公司 | 时间同步方法、装置、可移动平台及存储介质 |
-
2022
- 2022-10-25 CN CN202211314040.4A patent/CN115765907A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10326336A1 (de) * | 2003-06-11 | 2005-01-13 | Infineon Technologies Ag | Vorrichtung und Verfahren zum zeitlichen Steuern der Verarbeitung eines Funksignals in einer Mobilstation |
| WO2021223123A1 (zh) * | 2020-05-06 | 2021-11-11 | 深圳市大疆创新科技有限公司 | 时间同步方法、装置、可移动平台及存储介质 |
| CN112821974A (zh) * | 2020-11-23 | 2021-05-18 | 北京经纬恒润科技股份有限公司 | 一种车载ecu高精度时间同步方法及装置 |
Non-Patent Citations (2)
| Title |
|---|
| 智驾小强: ""从小白到自动驾驶系统工程师18——时间同步"", 《必应HTTPS://WWW.DONGCHEDI.COM/ARTICLE/7078496924080423424》, 24 March 2022 (2022-03-24) * |
| 鄢胜超: ""自动驾驶中多传感器集成同步控制器设计与实现"", 《中国优秀硕士学位论文全文数据库 信息科技辑》, 15 January 2020 (2020-01-15) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117254870A (zh) * | 2023-11-17 | 2023-12-19 | 深圳市麦谷科技有限公司 | 时间校准方法、装置、存储介质及电子设备 |
| CN117254870B (zh) * | 2023-11-17 | 2024-03-12 | 深圳市麦谷科技有限公司 | 时间校准方法、装置、存储介质及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9568943B1 (en) | Clock-based distributed data resolution | |
| CN113259042B (zh) | 多设备间时钟基准同步方法、装置、设备和存储介质 | |
| CN115765907A (zh) | 一种芯片系统授时方法、装置、电子设备及存储介质 | |
| CN111585682A (zh) | 传感器时间同步方法、装置及终端设备 | |
| CN110515294B (zh) | 一种嵌入式gps终端的快速高精度授时方法 | |
| US20210248161A1 (en) | Deferred synchronization for work unit-related data | |
| US20230213343A1 (en) | Method for obtaining confidence of measurement value based on multi-sensor fusion and autonomous vehicle | |
| CN111552735A (zh) | 基于数据链路的数据同步方法、装置、计算机设备和介质 | |
| WO2022077224A1 (zh) | 时钟同步方法和装置、芯片系统、无人机和终端 | |
| CN111626519A (zh) | 一种航班到达时间预测方法、装置和电子设备 | |
| CN114509076B (zh) | 移动轨迹数据处理方法、装置、设备及存储介质 | |
| ES2963149T3 (es) | Método y aparato para rastrear, capturar y sincronizar datos de actividad en múltiples dispositivos | |
| US20140011476A1 (en) | Communication of position data via text message | |
| Raeder et al. | A new CAM6+ DART reanalysis with surface forcing from CAM6 to other CESM models | |
| CN104599161A (zh) | 基于客户端的gps坐标点对订单进行计价的方法和设备 | |
| CN113610136A (zh) | 传感器数据同步方法、装置、计算机设备和存储介质 | |
| CN111212472B (zh) | 一种误差的控制方法、装置及计算机可读存储介质 | |
| US20230314153A1 (en) | Processing System Having A Machine Learning Engine For Providing A Common Trip Format (CTF) Output | |
| Wingerath et al. | Who watches the watchmen? on the lack of validation in nosql benchmarking | |
| CN114006672A (zh) | 一种车载多传感器数据同步采集方法及系统 | |
| Sama et al. | A hardware method for time-stamping asynchronous serial data streams relative to GNSS time | |
| CN111207760A (zh) | 一种路口实时轨迹修正的方法、装置、电子设备及计算机可读介质 | |
| CN116938380B (zh) | 时标管理方法、装置、计算机设备、时标管理器 | |
| CN115290927A (zh) | 跑道风分量的修正方法、装置、计算机设备和存储介质 | |
| CN113256830B (zh) | 一种考勤管理装置的智能实时考勤方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |