CN115758958A - 一种芯片验证方法、装置、设备及介质 - Google Patents
一种芯片验证方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN115758958A CN115758958A CN202211213925.5A CN202211213925A CN115758958A CN 115758958 A CN115758958 A CN 115758958A CN 202211213925 A CN202211213925 A CN 202211213925A CN 115758958 A CN115758958 A CN 115758958A
- Authority
- CN
- China
- Prior art keywords
- array
- chip
- compared
- data
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种芯片验证方法、装置、设备及介质，涉及信息技术领域，所述方法包括：若检测到芯片启动仿真，对所述芯片的验证场景进行计算，得到黄金数据；将所述黄金数据存放在预配置的第一数组中，得到第一待对比数组；若检测到所述芯片完成仿真，接收所述芯片输出的待验证数据，并将所述待验证数据存放在预配置的第二数组中，得到第二待对比数组；将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果。因此，通过利用数组能够有序存放数据的特性去存放所述芯片输出的待验证数据以及所述黄金数据，使在对比验证时只需要根据所述第一待对比数组和所述第二待对比数组即能简单地完成对比，使对比过程简单化且提高芯片验证效率。
Description
技术领域
本发明涉及信息技术领域，尤其涉及一种芯片验证方法、装置、设备及介质。
背景技术
传统的验证对比模型，即记分牌(scoreboard)，能实时进行数据的对比。但是用于AI芯片验证时，记分牌(scoreboard)虽然能将参考模型(RM)对所述芯片的验证场景计算得到的黄金数据(golden数据)和芯片仿真得到的数据进行对比，但表现并不灵活。现有技术中，首先，参考模型(RM)将计算得到的黄金数据(golden数据)存放在一个分析端口(uvm_analysis_port)中，并将分析端口连接到记分牌的一个端口(port)，然后将包含芯片输出结果的输出代理(AGT_O)连接到记分牌的另一个端口(port)，当芯片结束仿真后，将两个端口(port)的结果进行对比。由于硬件在实现算法的过程中，采用的方法千差万别，在芯片仿真时，会存在三种输出情况，第一种情况：会不让芯片进行结果输出；第二种情况：有时候会让芯片的结果间隔输出；第三种情况：有时候会让芯片结果连续输出。假设参考模型(RM)对所述芯片的验证场景计算得到的黄金数据(golden数据)为连续的，那么遇到第一种情况则只能修改记分牌(scoreboard)来使该层不进行对比，遇到第二种情况需要将参考模型(RM)中的黄金数据(golden数据)的排列进行修改，遇到第三种情况则能正常对比，因此采用传统的方法时，第一种情况和第二种情况将会让验证对比模型以及参考模型(RM)变得复杂，即使得对比时操作更复杂。
发明内容
本发明提供了一种芯片验证方法、装置、设备及介质，以解决现有技术中进行芯片功能验证时验证对比模型以及参考模型复杂且对比操作复杂的问题。
为了解决上述问题，本发明采用以下技术方案：
第一方面，本发明提供了一种芯片验证方法，包括：
若检测到芯片启动仿真，对所述芯片的验证场景进行计算，得到黄金数据；
将所述黄金数据存放在预配置的第一数组中，得到第一待对比数组；
若检测到所述芯片完成仿真，接收所述芯片输出的待验证数据，并将所述待验证数据存放在预配置的第二数组中，得到第二待对比数组；
将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果。
其进一步的技术方案为，所述黄金数据包括芯片输出地址和与所述芯片输出地址对应的第一输出数据，所述将所述黄金数据存放在预配置的第一数组中，得到第一待对比数组，包括：
在所述第一数组中增加元素，所述元素的地址为所述芯片输出地址；
将所述第一输出数据作为所述元素的值写入到所述第一数组中，得到所述第一待对比数组。
其进一步的技术方案为，所述待验证数据包括芯片输出地址和与所述芯片输出地址对应的第二输出数据，所述将所述待验证数据存放在预配置的第二数组中，得到第二待对比数组，包括：
在所述第二数组中增加元素，所述元素的地址为所述芯片输出地址；
将所述第二输出数据作为所述元素的值写入到所述第二数组中，得到所述第二待对比数组。
其进一步的技术方案为，所述将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果，包括：
判断所述第一待对比数组与所述第二待对比数组中，同一个所述芯片输出地址对应的元素的值是否相同；
若所述第一待对比数组与所述第二待对比数组中，同一个所述芯片输出地址对应的元素的值相同，判定所述芯片的功能正常。
其进一步的技术方案为，所述将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果，所述方法还包括：
若所述第一待对比数组与所述第二待对比数组中，同一个所述芯片的任意一个所述芯片输出地址对应的元素的值不相同，判定所述芯片的功能不正常。
其进一步的技术方案为，所述对所述芯片的验证场景进行计算，得到黄金数据，包括：
解析所述芯片的验证场景，得到配置信息；
根据所述配置信息计算得到所述黄金数据。
其进一步的技术方案为，所述第一数组和所述第二数组均为关联数组。
第二方面，本发明还提供了一种芯片验证装置，包括用于执行如第一方面所述方法的单元。
第三方面，本发明还提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现第一方面所述的方法的步骤。
第四方面，本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现第一方面所述的方法的步骤。
本发明提供的上述技术方案与现有技术相比具有如下优点：
本发明中通过若检测到芯片启动仿真，对所述芯片的验证场景进行计算，得到黄金数据；将所述黄金数据存放在预配置的第一数组中，得到第一待对比数组；若检测到所述芯片完成仿真，接收所述芯片输出的待验证数据，并将所述待验证数据存放在预配置的第二数组中，得到第二待对比数组；将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果。因此，针对芯片结果三种情况下的输出，通过利用数组能够有序存放数据的特性去利用第二数组存放所述芯片输出的待验证数据，使得只对芯片有数据结果输出的情况下去存放数据，避免了第一种情况时芯片没有数据结果输出而导致的问题，从而不需要修改记分牌(scoreboard)来使该层不进行对比；且对待验证数据按相同排列方式进行有序存放从而使待验证数据在存放时的数据排列方式是一致的，同时利用第一数组使得所述黄金数据的数据排列和芯片输出的待验证数据的数据排列是一样的，避免了第二种情况中所述黄金数据的数据排列和芯片输出的待验证数据的数据排列不一致的问题，从而不需要修改参考模型中的黄金数据(golden数据)的排列，最终使在对比验证时只需要根据所述第一待对比数组和所述第二待对比数组即能简单地完成对比，使对比过程简单化且提高芯片验证效率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例1提供的一种芯片验证方法的流程示意图；
图2为本发明实施例2提供的一种芯片验证装置结构框图；
图3为现有技术中的验证对比模型的验证原理图；
图4为本发明实施例中提供的验证对比模型的验证原理图；
图5为本发明实施例3提供的一种电子设备的结构示意图。
具体实施方式
为了更充分理解本发明的技术内容，下面结合具体实施例对本发明的技术方案进一步介绍和说明，但不局限于此。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的区间。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
实施例1
参见图1，结合图3-图4所示，图1为本发明实施例1提供的一种芯片验证方法的流程示意图。具体地，如图1所示，该方法包括以下步骤S101-S104。
S101，若检测到芯片启动仿真，对所述芯片的验证场景进行计算，得到黄金数据。
具体地，对所述黄金数据和芯片仿真的结果进行对比是通过验证对比模型进行的，即计分牌(scoreboard)进行的。验证平台包括参考模型(RM)、输出代理(AGT_O)以及计分牌(scoreboard)，其中，参考模型(RM)、输出代理(AGT_O)以及计分牌(scoreboard)均为类似软件一样的东西，且均为验证平台的组件；参考模型(RM)和输出代理(AGT_O)与计分牌(scoreboard)连接，本申请中具体为：所述参考模型(RM)配置有预配置的第一数组，所述输出代理配置有预配置的第二数组，第一数组以及第二数组均与所述计分牌连接。因此，当验证平台检测到芯片启动仿真时，验证平台中的参考模型(RM)对所述芯片的验证场景进行计算，得到黄金数据。
在一实施例中，所述对所述芯片的验证场景进行计算，得到黄金数据，包括：
解析所述芯片的验证场景，得到配置信息；
根据所述配置信息计算得到所述黄金数据。
具体地，验证平台解析所述芯片的验证场景，得到芯片的配置信息。参考模型(RM)根据芯片配置信息计算得到所述黄金数据。芯片得到配置信息后进行仿真，得到芯片的仿真数据。而参考模型(RM)得到的黄金数据是标准的正确数据，通过参考模型(RM)得到的黄金数据和芯片仿真得到的数据进行对比，从而验证芯片的功能。
S102，将所述黄金数据存放在预配置的第一数组中，得到第一待对比数组。
具体地，参考模型(RM)得到黄金数据后将所述黄金数据存放在预配置的第一数组中，得到第一待对比数组。
在一实施例中，所述黄金数据包括芯片输出地址和与所述芯片输出地址对应的第一输出数据，所述将所述黄金数据存放在预配置的第一数组中，得到第一待对比数组，包括：
在所述第一数组中增加元素，所述元素的地址为所述芯片输出地址；
将所述第一输出数据作为所述元素的值写入到所述第一数组中，得到所述第一待对比数组。
具体地，所述芯片输出地址会提前设置好，所述芯片输出地址为数组索引。因此，所述黄金数据中有地址和数据，验证平台能收到这些信息，参考模型(RM)中的第一数组会根据所述黄金数据中的芯片输出地址将所述第一输出数据存放到第一数组中，具体存放方式为：首先在所述第一数组中增加元素，所述元素的地址为所述芯片输出地址，然后将所述第一输出数据作为所述元素的值写入到所述第一数组中，得到所述第一待对比数组。
S103，若检测到所述芯片完成仿真，接收所述芯片输出的待验证数据，并将所述待验证数据存放在预配置的第二数组中，得到第二待对比数组。
具体地，芯片完成仿真会输出仿真结果，即待验证数据。当验证平台检测到芯片完成仿真时，输出代理(AGT_O)中的监视器(monitor)会检测监控芯片总线输出的数据从而接收所述芯片输出的待验证数据，并将所述待验证数据存放在预配置的第二数组中，得到第二待对比数组。
在一实施例中，所述待验证数据包括芯片输出地址和与所述芯片输出地址对应的第二输出数据，所述将所述待验证数据存放在预配置的第二数组中，得到第二待对比数组，包括：
在所述第二数组中增加元素，所述元素的地址为所述芯片输出地址；
将所述第二输出数据作为所述元素的值写入到所述第二数组中，得到所述第二待对比数组。
具体地，所述待验证数据中的芯片输出地址和所述黄金数据中芯片输出地址是一样的，会提前设置好。因此，芯片仿真后输出的所述待验证数据中有地址和数据，验证平台能收到这些信息，输出代理(AGT_O)中的第二数组会根据所述待验证数据中的芯片输出地址将所述第二输出数据存放到第二待对比数组中，具体存放方式为：首先在所述第二数组中增加元素，所述元素的地址为所述芯片输出地址，然后将所述第二输出数据作为所述元素的值写入到所述第二数组中，得到所述第二待对比数组。
S104，将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果。
具体地，计分牌(scoreboard)将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果。
在一实施例中，所述将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果，包括：
判断所述第一待对比数组与所述第二待对比数组中，同一个所述芯片输出地址对应的元素的值是否相同；
若所述第一待对比数组与所述第二待对比数组中，同一个所述芯片输出地址对应的元素的值相同，判定所述芯片的功能正常。
具体地，计分牌(scoreboard)去判断所述第一待对比数组中的数据与所述第二待对比数组中的数据是否一致。当所述第一待对比数组与所述第二待对比数组中，同一个所述芯片输出地址对应的元素的值相同，则代表所述芯片的功能正常。所述第一待对比数组中的数据与所述第二待对比数组中的数据可能为一个或多个，因此所述芯片输出地址的个数也可能是一个或多个，每一个所述芯片输出地址均需满足在所述第一待对比数组与所述第二待对比数组中，该所述芯片输出地址对应的元素的值相同的条件，才能判定所述芯片的所有功能正常。
在一实施例中，所述将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果，所述方法还包括：
若所述第一待对比数组与所述第二待对比数组中，同一个所述芯片的任意一个所述芯片输出地址对应的元素的值不相同，判定所述芯片的功能不正常。
具体地，当所述第一待对比数组与所述第二待对比数组中，任意一个所述芯片输出地址对应的元素的值不相同，计分牌(scoreboard)判定所述芯片的某个功能不正常。
在一实施例中，所述第一数组和所述第二数组均为关联数组。
具体地，之所以将第一数组和第二数组的数组类型设置成关联数组，是为了节省数组空间。因为芯片数据类型复杂多样，在实际应用中，会存放在不同的地址空间上。如果采用定宽数组，将需要定义一个很大的数组空间，这样会对仿真资源造成极大的浪费，也会影响芯片仿真效率。而关联数组只为实际写入的元素分配空间，从而既能节省空间又能提高芯片仿真效率。
其中，图3为现有技术中的验证对比模型的验证原理图，而图4为本发明实施例中提供的验证对比模型的验证原理图。在芯片仿真时，会存在三种输出情况，第一种情况：会不让芯片进行结果输出；第二种情况：有时候会让芯片的结果间隔输出；第三种情况：有时候会让芯片结果连续输出。对于芯片三种输出情况，图3中现有技术中是将芯片输出结果的经输出代理(AGT_O)中的监视器(monitor)检测接收后，通过记分牌(scoreboard)直接将参考模型(RM)中的黄金数据(golden数据)和芯片输出结果进行对比，这时假设参考模型(RM)对所述芯片的验证场景计算得到的黄金数据(golden数据)为连续的，但是当现有技术中的验证平台遇到第一种情况则只能修改记分牌(scoreboard)来使该层不进行对比，遇到第二种情况需要将参考模型(RM)中的黄金数据(golden数据)的排列进行修改，使参考模型(RM)中的黄金数据(golden数据)的排列方式和第二种情况时数据的间隔排列的方式一致才能进行对比；第三种情况下参考模型(RM)中的黄金数据(golden数据)的排列方式和第三种情况的排列方式同样是连续的则能正常对比，因此采用传统的方法时，三种输出情况将会让验证对比模型以及参考模型变得复杂，即使得对比时操作更复杂。而本申请中，针对芯片结果三种情况下的输出，通过利用数组能够根据数据的地址去有序存放数据的特性去利用第二数组存放所述芯片输出的待验证数据，使得只对芯片有数据结果输出的情况下去存放数据，且只对需要存放的待验证数据按相同排列方式进行有序存放从而使待验证数据在存放时的数据排列方式是一致的，同时利用第一数组使得所述黄金数据的数据排列和芯片输出的待验证数据的数据排列是一样的，最终使在对比验证时只需要根据所述第一待对比数组和所述第二待对比数组即能简单地完成对比，使对比过程简单化且提高芯片验证效率。
实施例2
参见图2，本发明实施例提供了一种芯片验证装置400的结构示意图。对应于以上实施例1提供的芯片验证方法。该针芯片验证装置400包括用于执行上述实施例1提供的芯片验证方法的单元。该芯片验证装置400包括第一计算单元401、第一存放单元402、第二存放单元403；第一对比单元404。
第一计算单元401，用于若检测到芯片启动仿真，对所述芯片的验证场景进行计算，得到黄金数据；
第一存放单元402，用于将所述黄金数据存放在预配置的第一数组中，得到第一待对比数组；
第二存放单元403，用于若检测到所述芯片完成仿真，接收所述芯片输出的待验证数据，并将所述待验证数据存放在预配置的第二数组中，得到第二待对比数组。
第一对比单元404，用于将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果。
在一实施例中，所述黄金数据包括芯片输出地址和与所述芯片输出地址对应的第一输出数据，所述将所述黄金数据存放在预配置的第一数组中，得到第一待对比数组，包括：
在所述第一数组中增加元素，所述元素的地址为所述芯片输出地址；
将所述第一输出数据作为所述元素的值写入到所述第一数组中，得到所述第一待对比数组。
在一实施例中，所述待验证数据包括芯片输出地址和与所述芯片输出地址对应的第二输出数据，所述将所述待验证数据存放在预配置的第二数组中，得到第二待对比数组，包括：
在所述第二数组中增加元素，所述元素的地址为所述芯片输出地址；
将所述第二输出数据作为所述元素的值写入到所述第二数组中，得到所述第二待对比数组。
在一实施例中，所述将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果，包括：
判断所述第一待对比数组与所述第二待对比数组中，同一个所述芯片输出地址对应的元素的值是否相同；
若所述第一待对比数组与所述第二待对比数组中，同一个所述芯片输出地址对应的元素的值相同，判定所述芯片的功能正常。
在一实施例中，所述将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果，所述方法还包括：
若所述第一待对比数组与所述第二待对比数组中，同一个所述芯片的任意一个所述芯片输出地址对应的元素的值不相同，判定所述芯片的功能不正常。
在一实施例中，所述对所述芯片的验证场景进行计算，得到黄金数据，包括：
解析所述芯片的验证场景，得到配置信息；
根据所述配置信息计算得到所述黄金数据。
在一实施例中，所述第一数组和所述第二数组均为关联数组。
实施例3
如图5所示，本发明实施例还提供了一种电子设备，包括处理器111、通信接口112、存储器113和通信总线114，其中，处理器111，通信接口112，存储器113通过通信总线114完成相互间的通信。
存储器113，用于存放计算机程序；
处理器111，用于执行存储器113上所存放的程序，实现以上任一实施例提供的芯片验证方法。
本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器111执行时实现如以上任一实施例提供的芯片验证方法的步骤。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所发明的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种芯片验证方法，其特征在于，包括：
若检测到芯片启动仿真，对所述芯片的验证场景进行计算，得到黄金数据；
将所述黄金数据存放在预配置的第一数组中，得到第一待对比数组；
若检测到所述芯片完成仿真，接收所述芯片输出的待验证数据，并将所述待验证数据存放在预配置的第二数组中，得到第二待对比数组；
将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果。
2.根据权利要求1所述的芯片验证方法，其特征在于，所述黄金数据包括芯片输出地址和与所述芯片输出地址对应的第一输出数据，所述将所述黄金数据存放在预配置的第一数组中，得到第一待对比数组，包括：
在所述第一数组中增加元素，所述元素的地址为所述芯片输出地址；
将所述第一输出数据作为所述元素的值写入到所述第一数组中，得到所述第一待对比数组。
3.根据权利要求2所述的芯片验证方法，其特征在于，所述待验证数据包括芯片输出地址和与所述芯片输出地址对应的第二输出数据，所述将所述待验证数据存放在预配置的第二数组中，得到第二待对比数组，包括：
在所述第二数组中增加元素，所述元素的地址为所述芯片输出地址；
将所述第二输出数据作为所述元素的值写入到所述第二数组中，得到所述第二待对比数组。
4.根据权利要求3所述的芯片验证方法，其特征在于，所述将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果，包括：
判断所述第一待对比数组与所述第二待对比数组中，同一个所述芯片输出地址对应的元素的值是否相同；
若所述第一待对比数组与所述第二待对比数组中，同一个所述芯片输出地址对应的元素的值相同，判定所述芯片的功能正常。
5.根据权利要求4所述的芯片验证方法，其特征在于，所述将所述第一待对比数组和所述第二待对比数组进行对比，得到芯片验证结果，还包括：
若所述第一待对比数组与所述第二待对比数组中，同一个所述芯片的任意一个所述芯片输出地址对应的元素的值不相同，判定所述芯片的功能不正常。
6.根据权利要求1所述的芯片验证方法，其特征在于，所述对所述芯片的验证场景进行计算，得到黄金数据，包括：
解析所述芯片的验证场景，得到配置信息；
根据所述配置信息计算得到所述黄金数据。
7.根据权利要求1所述的芯片验证方法，其特征在于，所述第一数组和所述第二数组均为关联数组。
8.一种芯片验证装置，其特征在于，包括用于执行如权利要求1-7任一项所述方法的单元。
9.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现权利要求1-7任一项所述的方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-7任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211213925.5A CN115758958A (zh) | 2022-09-30 | 2022-09-30 | 一种芯片验证方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211213925.5A CN115758958A (zh) | 2022-09-30 | 2022-09-30 | 一种芯片验证方法、装置、设备及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115758958A true CN115758958A (zh) | 2023-03-07 |
Family
ID=85350748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211213925.5A Pending CN115758958A (zh) | 2022-09-30 | 2022-09-30 | 一种芯片验证方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115758958A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116910631A (zh) * | 2023-09-14 | 2023-10-20 | 深圳市智慧城市科技发展集团有限公司 | 数组对比方法、装置、电子设备及可读存储介质 |
-
2022
- 2022-09-30 CN CN202211213925.5A patent/CN115758958A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116910631A (zh) * | 2023-09-14 | 2023-10-20 | 深圳市智慧城市科技发展集团有限公司 | 数组对比方法、装置、电子设备及可读存储介质 |
| CN116910631B (zh) * | 2023-09-14 | 2024-01-05 | 深圳市智慧城市科技发展集团有限公司 | 数组对比方法、装置、电子设备及可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3678346B1 (en) | Blockchain smart contract verification method and apparatus, and storage medium | |
| CN109300036B (zh) | 区块链网络的分叉回归方法和装置 | |
| EP3543858B1 (en) | Method for checking and compiling system start-up files | |
| CN115758958A (zh) | 一种芯片验证方法、装置、设备及介质 | |
| CN112541310B (zh) | 逻辑综合控制方法及装置 | |
| WO2022120995A1 (zh) | 一种基于PoW共识机制的设备算力评价方法及系统 | |
| CN112996020B (zh) | 一种基于蓝牙的自动化测试方法、装置及蓝牙测试终端 | |
| CN107770299A (zh) | 一种mac地址刷写方法、系统、装置及存储介质 | |
| CN103065067A (zh) | 短序列组装中序列片段的过滤方法及系统 | |
| CN112185453A (zh) | 读干扰测试方法、装置、计算机可读存储介质及电子设备 | |
| CN114265613B (zh) | 一种整车所有电控单元固件差分升级方法及系统 | |
| CN108459920A (zh) | 一种试验数据野值的辨识与修正方法 | |
| CN106971757A (zh) | 一种检验Nand Flash质量的方法及系统 | |
| CN111341374B (zh) | 存储器的测试方法、装置及可读存储器 | |
| US6920593B2 (en) | Logical verification apparatus and method for memory control circuit | |
| CN113434179B (zh) | 一种可编程电源的在线升级方法、装置、设备及存储介质 | |
| CN111177014B (zh) | 软件自动测试方法、系统及存储介质 | |
| CN111831551B (zh) | 一种非阻塞式嵌入式软件测试方法、装置及存储介质 | |
| CN113064902A (zh) | 一种检索链上交易数据的方法、装置和电子设备 | |
| CN109508289B (zh) | 测试方法和装置、电子设备 | |
| CN112948173A (zh) | 一种数据恢复方法、装置、设备及介质 | |
| CN106502775A (zh) | 一种分时调度dsp算法的方法和系统 | |
| US7650579B2 (en) | Model correspondence method and device | |
| CN115774679B (zh) | Ab实验回归测试方法、装置和存储介质 | |
| CN109460533A (zh) | 一种提高gemm计算性能的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |