CN115711692A - 线接触联动薄膜电容式压力敏感芯片及其制造方法 - Google Patents

Abstract

本发明公开了线接触联动薄膜电容式压力敏感芯片及其制造方法。该芯片主要包括刻有凹槽的单晶硅衬底，采用MEMS技术制作的上极板和下极板，密封腔体和二氧化硅介质层等。其特征在于：敏感结构中上、下两极板均感压可动，当有外界压力存在时，上极板受到压力作用发生形变，随着压力的不断增大，上极板与下极板上的介质层开始接触，由于下极板上设置有预先刻蚀好的阶梯型凹槽，接触发生在凹槽的棱角上，接触面积接近为零，以此来降低芯片的迟滞。随着压力继续增加，接触长度将随压力而增长，并使电容保持近似常数的增长率改变，使芯片的输出特性更优越。两极板通过压焊点与外部电路连接成压力检测电路，将压力信号转换成电信号输出。本压力敏感芯片具有灵敏度高、线性度好、线性量程范围大、迟滞小、温度漂移小、过载能力强、制造工艺与集成电路工艺兼容等优点。

Description

线接触联动薄膜电容式压力敏感芯片及其制造方法

技术领域

本发明主要是为降低具有接触模式的薄膜电容压力敏感芯片迟滞系数而提出的，涉及降低接触式电容压力敏感芯片迟滞的技术方法和线接触联动膜电容式压力敏感芯片的制造方法，属于微机电系统(MEMS)领域。

背景技术

随着MEMS技术的发展，压力传感器成为许多行业中不可缺少的关键器件，已被广泛应用于消费电子，汽车电子，石油化工，生物医学和国防军工等领域。相比于压阻式压力传感器，电容式压力传感器具有灵敏度高、功耗低、温度特性好等优势，更加适合研制高精度压力传感器。特别是在现代航空航天技术和现代国防装备等方面对压力测量精度和可靠性要求日益增加的背景下，MEMS电容式压力传感器的研究受到国内外高度重视。

对于普通的电容式压力传感器，一般采用平行板电容器结构，主要由可动极板和固定极板组成，当有压力作用于可动极板时，两极板间距改变，从而电容值发生变化，可通过检测电容值实现对压力的测量，但存在输入与输出之间非线性严重、过载能力低等不足。上世纪90年代，Wen H.Ko等人提出了一种接触电容式压力敏感结构，该结构的主要特点是在工作过程中随着外界压力的不断增大，感压上极板会接触到下极板上的介质层，这时输出电容值会与压力变化呈现近似线性关系，从而在一定程度上提高普通电容式压力传感器的线性度，但其灵敏度相对较低且线性度和线性响应范围也需要进一步提高。除此之外，接触式压力敏感结构极易引起输出电容的迟滞问题，这是由于在上极板与介质层的接触过程中会产生不必要的粘附现象，阻滞了上极板的相对运动，限制了其运动的重复性和稳定性，导致在压力递增或递减过程中的某一特定负载压力下的输出电容值不同。目前迟滞问题已成为制约具有接触模式的薄膜电容压力敏感芯片研发的技术瓶颈。

为提高电容式压力传感器的性能，降低接触式压力敏感结构迟滞的问题，本发明提出了线接触联动薄膜电容式压力敏感芯片，其特征主要在于敏感结构中上、下两极板均感压可动，当有外界压力存在时，上极板受到压力作用发生形变，随着压力的不断增大，上极板与介质层上阶梯型凹槽的棱角相接触，此时虽然接触但其面积接近为零，随着压力继续增长，接触长度将发生变化，使得电容保持近乎常数的增长率改变，通过使用这种技术方法，可以将接触电容式压力敏感芯片的工作方式由面接触转变成线接触，从而最大幅度的降低了接触面积，以此来降低接触式压力敏感芯片的迟滞。因此，线接触联动薄膜电容式压力敏感芯片能够表现出更优越的输出特性，以及更低的迟滞，提高了传感器的性能。

目前，通常可采取牺牲层技术来实现压力敏感芯片的制备，牺牲层技术一般采用多晶硅作为结构层，二氧化硅作为牺牲层，通过选择性腐蚀去掉牺牲层形成密闭的空腔，这种工艺成本低，可以较精确的控制感压膜片的厚度。但是，在牺牲层腐蚀后的硅片干燥过程中，硅片表面液体流动产生表面张力向下拉动结构层，容易使之与衬底粘附，增加芯片的迟滞，更甚则会导致器件失效。

总之，本发明提出了一种采用键合和刻蚀等MEMS技术方法，来实现线接触联动膜电容压力敏感芯片的制作。

发明内容

发明目的：

本发明中的线接触联动薄膜电容式压力敏感芯片，是指本发明附图所示的压力敏感芯片，或采用与附图相似的线接触方法设计的不同形状的压力敏感芯片。目的在于提高MEMS电容式压力传感器的线性度和过载能力，增大线性响应范围，降低接触式压力传感器的迟滞。

本发明是通过以下技术方案来实现的：

线接触联动薄膜电容式压力敏感芯片及其制造方法，是指本发明附图所示的压力敏感芯片或相类似芯片的制造方法。其特征在于：该芯片包括刻有凹槽的单晶硅衬底，位于衬底之上刻有阶梯型凹槽的感压下极板，下极板上的介质层，感压上极板，上极板与下极板构成的密封腔体；上、下极板通过压焊点及金属引线与外部电路连接成压力检测电路，将压力信号转换成电信号输出。

下极板由硅片A或SOI A基片上的顶层硅薄膜制成，通过键合技术将硅片A或SOI A基片顶层硅薄膜一侧与刻有凹槽的衬底硅片键合在一起，并将硅片A减薄到所需厚度或去除原SOI A基片的衬底和氧化层，进行下极板的制作。

在衬底硅片上方设置有可动的下极板结构，在下极板的上面刻蚀有阶梯型凹槽。

在下极板上表面有生长的介质层。

上极板由硅片B或SOI B基片上的顶层硅薄膜制成，通过键合技术将硅片B或SOI B基片顶层硅薄膜一侧与刻蚀有阶梯型凹槽的下极板进行第二次键合，并将硅片B减薄到所需厚度或去除原SOI B基片的衬底和氧化层，完成上极板的制作。

线接触联动薄膜电容式压力敏感芯片及其制造方法，其主要工艺步骤如下：

(1)刻蚀单晶硅衬底形成凹槽，如图4所示；

(2)将图4中刻有凹槽的单晶硅衬底热氧化一层二氧化硅，作为绝缘层，如图5所示；

(3)将SOI A基片顶层硅一侧与衬底硅片键合到一起，如图6所示；

(4)采用减薄工艺将原SOI A基片的衬底硅减薄，之后通过刻蚀将正面剩余的硅和二氧化硅去除干净，如图7所示；

(5)将图7结构热氧化一层二氧化硅，如图8所示；

(6)刻蚀图8结构中的二氧化硅，如图9所示；

(7)刻蚀图9结构中的单晶硅，如图10所示；

(8)在图10结构中的下极板上淀积一层氧化硅作为介质层，如图11所示；

(9)将图3中的SOI B基片顶层硅薄膜一侧与图11结构中的键合片键合到一起，如图12所示；

(10)将图12结构中原SOI B基片的衬底硅和氧化层去除，如图13所示；

(11)刻蚀图13结构中衬底硅片上方的单晶硅层，形成上极板，如图14所示；

(12)刻蚀图14中硅片正面，蚀刻至衬底的氧化硅表面，形成下极板，如图15所示；

(13)在图15结构中的上极板上形成一层二氧化硅作为绝缘钝化层，如图16所示；

(14)在图16结构上刻蚀接触孔，如图17所示；

(15)将图17结构中溅射一层金属，并刻蚀出金属引线，如图1所示。

优点及效果

本发明有如下优点及有益效果：

本发明所述的线接触联动薄膜电容式压力敏感芯片，在结构中设置有悬空可动的感压下极板，并且感压下极板上设置有阶梯型凹槽，由于上、下极板均为感压可动结构，在工作过程中两极板会形成联动效果，从而改善芯片的输出特性；由于在接触过程中上极板会接触到介质层上凹槽的棱角位置，令接触面积接近为零，可以从技术方法上将接触电容式压力敏感芯片的工作方式由面接触转变成线接触，因此可以降低芯片的迟滞；采用SOI基片的硅薄膜制作单晶硅的上极板，使得极板的厚度更加易于控制；可采用键合技术，对SOI基片的单晶硅薄膜进行转移，极板的制造工艺更加易于实现。

附图说明

图1是本发明芯片的AA＇剖面图。

图2是本发明芯片的俯视图。

图3是本发明所使用SOI A和SOI B基片的AA＇剖面图。

图4(a)是本发明芯片加工过程中刻蚀单晶硅衬底形成凹槽后的AA＇剖面图。图4(b)是本发明芯片加工过程中刻蚀单晶硅衬底形成凹槽后的俯视图。

图5是本发明芯片加工过程中热氧化生成二氧化硅后的AA＇剖面图。

图6是本发明芯片加工过程中将准备好的SOI A基片硅薄膜一侧与衬底硅键合到一起后的AA＇剖面图。

图7是发明芯片加工过程中去除原SOI A基片衬底硅和氧化层后的AA＇剖面图。

图8是本发明芯片加工过程中热氧化二氧化硅后的AA＇剖面图。

图9是本发明芯片加工过程中刻蚀氧化层后的AA＇剖面图。

图10(a)是本发明芯片加工过程中刻蚀单晶硅层形成阶梯凹槽后的AA＇剖面图。图10(b)是图10(a)的俯视图。

图11是本发明芯片加工过程中生成二氧化硅介质层后的AA＇剖面图。

图12是本发明芯片加工过程中将准备好的SOI B基片硅薄膜一侧与图11中的键合片键合到一起后的AA＇剖面图。

图13是发明芯片加工过程中去除原SOI B基片衬底硅和氧化层后的AA＇剖面图。

图14是本发明芯片加工过程中刻蚀硅片上方的单晶硅层形成上极板后的AA＇剖面图。

图15是本发明芯片加工过程中刻蚀硅片正面，蚀刻至衬底的氧化硅表面，形成下极板后的AA＇剖面图。

图16是本发明芯片加工过程中在上极板上淀积一层二氧化硅作为绝缘钝化层后的AA＇剖面图。

图17是本发明芯片加工过程中刻蚀接触孔后的俯视图。

图18是本发明实施例1中所设计量程为200kPa的线接触联动薄膜电容式压力敏感芯片的仿真输出特性曲线。

图19是本发明实施例2中线接触电容式压力敏感芯片的AA＇剖面图。

图20是本发明本实施例2中所设计量程为200kPa的线接触电容式压力敏感芯片的仿真输出特性曲线。

附图标记说明：

1.凹槽，2.衬底硅片，3.阶梯型凹槽，4.下极板，5.介质层，6.上极板，7.密封腔体，8.金属引线。

具体实施方式

下面结合附图对本发明做进一步的说明：

线接触联动薄膜电容式压力敏感芯片及其制造方法，是指本发明附图所示的压力敏感芯片或相类似芯片及其制造方法。其特征在于：该芯片包括刻有凹槽1的单晶硅衬底2，位于衬底2之上刻有阶梯型凹槽3的感压下极板4，下极板4上的介质层5，感压上极板6，上极板6与下极板4构成的密封腔体7；上、下极板通过压焊点及金属引线8与外部电路连接成压力检测电路，将压力信号转换成电信号输出。

下极板4由硅片A或SOI A基片上的顶层硅薄膜制成，通过键合技术将硅片A或SOIA基片顶层硅薄膜一侧与刻有凹槽1的衬底硅片2键合在一起，并将硅片A减薄到所需厚度或去除原SOI A基片的衬底和氧化层，进行下极板4的制作。

在衬底硅片2上方设置有可动的下极板4结构，在下极板4的上面刻蚀有阶梯型凹槽3。

在下极板4上表面有生长的介质层5。

上极板6由硅片B或SOI B基片上的顶层硅薄膜制成，通过键合技术将硅片B或SOIB基片顶层硅薄膜一侧与刻蚀有阶梯型凹槽3的下极板4进行第二次键合，并将硅片B减薄到所需厚度或去除原SOI B基片的衬底和氧化层，完成上极板6的制作。

本发明的设计原理：

本发明的结构主要由硅衬底、感压上极板、感压下极板、介质层、密封腔体构成。利用键合、刻蚀等MEMS技术，将SOI基片与衬底硅片制成压力敏感芯片。其中，结构中的上、下极板均为感压可动结构，两个极板可由SOI基片的硅薄膜制成，通过键合技术将SOI基片硅薄膜一侧与衬底硅键合到一起，并去除原SOI基片的衬底硅与氧化层，完成感压极板的制作。

当有外界压力存在时，上极板会受到压力作用而发生弯曲，极板之间距离发生改变，导致电容值发生变化；当压力大于某一压力(接触压力)值时，上极板开始与下极板上的介质层接触，由于下极板上设置有预先刻蚀好的阶梯型凹槽，使得接触面积接近为零，所以在接触过程中产生粘附很小，随着压力继续增长，接触长度将发生变化，令电容保持近乎常数的增长率改变，通过使用这种技术方法，可以将接触电容式压力敏感芯片的工作方式由面接触转变成线接触，从而最大幅度降低了接触面积来降低芯片的迟滞。因此，线接触联动薄膜电容式压力敏感芯片表现出更优越的输出特性，以及更低的迟滞，提高了传感器的性能。

实施例1：

采用本发明所提出的线接触联动薄膜电容式压力敏感结构，设计量程为200kPa的压力敏感芯片，其主要结构参数如下：

上、下感压极板采用矩形膜片，其有效长度为400μm，有效宽度为100μm，其中，上极板厚度为1μm，下极板厚度为1μm，下极板上的阶梯型凹槽深度为0.3μm，腔体高度(上极板与阶梯型凹槽上沿介质层的间距)为0.3μm，介质层厚度为0.1μm，下极板相对于硅衬底的悬空高度为10μm。

对于上述尺寸参数的压力敏感芯片，利用有限元软件进行仿真分析，得到电容和压力关系的响应特性曲线如图18所示。该传感器的输出特性曲线可以划分为非接触区、过渡区、线性区和非线性接触区四个工作区域：当作用在上极板上的压力很小时，上极板与下极板不发生接触，压力敏感结构工作在非接触区，即区域Ⅰ，压力范围约为0～15kPa；随着压力的增加，上极板开始与下极板上的介质层接触，工作区域进入过渡区，即区域Ⅱ，压力范围约为15kPa～25kPa，输出电容仍为非线性；当压力继续增加时，输出电容很快随之呈线性增加，此时压力敏感结构也随之进入线性工作区，即区域Ⅲ，压力范围约为25kPa～150kPa；最后随着压力的继续增大，接触线段的增大会受到尺寸的限制，电容的增长速率逐渐减缓，工作区域进入非线性接触区，即区域Ⅳ。

所设计传感器的线性区压力范围约为25kPa～150kPa，非线性度约为1％FS，灵敏度约为0.0096pF/kPa，最大电容输出值约为3.51pF。

上述联动膜电容式压力敏感芯片制造方法如下:

SOI基片如图3所示，规格如下：

硅薄膜厚度：1μm；P型掺杂浓度：2×10¹⁹cm^-3；氧化层厚度：0.5μm；衬底硅厚度：400μm；

(1)刻蚀单晶硅衬底形成深度为10μm的凹槽；

(2)将图4中的硅衬底热氧化形成0.5μm厚的SiO₂，作为绝缘层，如图5所示；

(3)如图6所示，将SOI A基片硅薄膜一侧与衬底硅键合到一起，形成键合片。

(4)去除图6中原SOI A基片的衬底硅和氧化层，如图7所示；

(5)如图8所示，采用热氧化工艺氧化一层0.3μm厚的氧化层；

(6)如图9所示，干法刻蚀氧化层；

(7)如图10所示，干法刻蚀单晶硅形成深度为0.3μm阶梯形凹槽；

(8)如图11所示，采用热氧化工艺氧化一层0.1μm厚的二氧化硅介质层；

(9)将图3中的SOI B基片硅薄膜一侧与键合片键合到一起，如图12所示；

(10)去除图12中原SOI B基片的衬底硅和氧化层，如图13所示；

(11)干法刻蚀图13结构中硅片的单晶硅层形成上极板，如图14所示；

(12)刻蚀硅片正面，蚀刻至衬底的氧化硅表面，形成下极板，如图15所示；

(13)将图15中硅片淀积一层0.5μm厚的二氧化硅作为钝化层，图16所示；

(14)通过蚀刻工艺在图16的结构上，分别形成上极板和下极板的接触孔，如图17所示；

(15)将图17中硅片溅射一层金属，刻蚀出金属引线，形成如图1所示的压力敏感芯片。

实施例2：

采用本专利所提出的降低接触式电容压力敏感芯片迟滞的技术方法，在设计敏感芯片时也可以去掉硅衬底上的凹槽，其结构如图19所示。按这种改变后的线接触电容式压力传感器结构设计了量程为200kPa的敏感芯片，主要结构参数如下：

上极板采用矩形膜片，其有效长度为400μm，有效宽度为100μm，上极板厚度为1μm，衬底上的阶梯型凹槽高度为0.3μm，腔体高度(上极板与阶梯型凹槽上沿的介质层间距)为0.3μm，介质层厚度为0.1μm。

对于上述尺寸参数的压力敏感芯片，利用有限元软件进行仿真分析，得到电容和压力关系的响应特性曲线如图20所示。该传感器的输出特性曲线可以划分为非接触区、过渡区、线性区和非线性接触区四个工作区域：当作用在上极板上的压力很小时，上极板与下极板不发生接触，压力敏感结构工作在非接触区，即区域Ⅰ，压力范围约为0～15kPa；随着压力的增加，上极板开始与下极板上的介质层接触，工作区域进入过渡区，即区域Ⅱ，压力范围约为15kPa～25kPa，输出电容仍为非线性；当压力继续增加时，输出电容很快随之呈线性增加，此时压力敏感结构也随之进入线性工作区，即区域Ⅲ，压力范围约为25kPa～80kPa；最后随着压力的继续增大，接触线段的增大会受到尺寸的限制，电容的增长速率逐渐减缓，工作区域进入非线性接触区，即区域Ⅳ。

所设计传感器的线性区压力范围约为25kPa～80kPa，非线性度约为1％FS，灵敏度约为0.013pF/kPa，最大电容输出值约为3.56pF。

这种改变后的联动膜电容式压力敏感芯片，其制造方法与实例1基本一致，只是去掉了其中的工艺环节(1)刻蚀单晶硅衬底形成深度为10μm的凹槽。

本发明提出的这种线接触联动薄膜电容压力敏感芯片及其制造方法，可用于本发明附图所示的压力敏感芯片或相类似敏感芯片的制造。制备的这种线接触联动薄膜电容式压力敏感芯片可用于消费电子、石油化工、汽车电子、医疗、航空航天以及国防军工等多个领域中压力的测量。

Claims (6)

1.线接触联动薄膜电容式压力敏感芯片及其制造方法，是指本发明附图所示的压力敏感芯片或相类似芯片及其制造方法。其特征在于：该芯片包括刻有凹槽(1)的单晶硅衬底(2)，位于衬底(2)之上刻有阶梯型凹槽(3)的感压下极板(4)，下极板(4)上的介质层(5)，感压上极板(6)，上极板(6)与下极板(4)构成的密封腔体(7)；上、下极板通过压焊点及金属引线(8)与外部电路连接成压力检测电路，将压力信号转换成电信号输出。

2.根据权利要求1所述的线接触联动薄膜电容式压力敏感芯片及其制造方法，其特征在于：下极板(4)由硅片A或SOI A基片上的顶层硅薄膜制成，通过键合技术将硅片A或SOI A基片顶层硅薄膜一侧与刻有凹槽(1)的衬底硅片(2)键合在一起，并将硅片A减薄到所需厚度或去除原SOI A基片的衬底和氧化层，进行下极板(4)的制作。

3.根据权利要求1所述的线接触联动薄膜电容式压力敏感芯片及其制造方法，其特征在于：在衬底硅片(2)上方设置有可动的下极板(4)结构，在下极板(4)的上面刻蚀有阶梯型凹槽(3)。

4.根据权利要求1所述的线接触联动薄膜电容式压力敏感芯片及其制造方法，其特征在于：在下极板(4)上表面有生长的介质层(5)。

5.根据权利要求1所述的线接触联动薄膜电容式压力敏感芯片及其制造方法，其特征在于：上极板(6)由硅片B或SOI B基片上的顶层硅薄膜制成，通过键合技术将硅片B或SOI B基片顶层硅薄膜一侧与刻蚀有阶梯型凹槽(3)的下极板(4)进行第二次键合，并将硅片B减薄到所需厚度或去除原SOI B基片的衬底和氧化层，完成上极板(6)的制作。

6.根据权利要求1所述的线接触联动薄膜电容式压力敏感芯片及其制造方法，其主要工艺步骤如下：

(1)刻蚀单晶硅衬底形成凹槽，如图4所示；

(2)将图4中刻有凹槽的单晶硅衬底热氧化一层二氧化硅，作为绝缘层，如图5所示；

(3)将SOI A基片顶层硅一侧与衬底硅片键合到一起，如图6所示；

(4)采用减薄工艺将原SOI A基片的衬底硅减薄，之后通过腐蚀将正面剩余的硅和二氧化硅去除干净，如图7所示；

(5)将图7结构热氧化一层二氧化硅，如图8所示；

(6)刻蚀图8结构中的二氧化硅在下极板上形成凹槽，如图9所示；

(7)刻蚀图9结构中的单晶硅形成阶梯凹槽，如图10所示；

(8)在图10结构中的下极板上生长一层氧化硅作为介质层，如图11所示；

(9)将图3中的SOI B基片顶层硅薄膜一侧与图11结构中的键合片键合到一起，如图12所示；

(10)将图12结构中原SOI B基片的衬底硅和氧化层去除，如图13所示；

(11)刻蚀图13结构中衬底硅片上方的单晶硅层，形成上极板，如图14所示；

(12)刻蚀图14中硅片正面，刻蚀至衬底的氧化硅表面，形成下极板，如图15所示；

(13)在图15结构中的上极板上形成一层二氧化硅作为绝缘钝化层，如图16所示；

(14)将图16结构中刻蚀接触孔，如图17所示；

(15)在图17结构中形成一层金属，并刻蚀出金属引线，如图1所示。

Images