CN115709970A - 一种晶圆级真空封装的mems器件及其制作方法 - Google Patents
一种晶圆级真空封装的mems器件及其制作方法 Download PDFInfo
- Publication number
- CN115709970A CN115709970A CN202211300775.1A CN202211300775A CN115709970A CN 115709970 A CN115709970 A CN 115709970A CN 202211300775 A CN202211300775 A CN 202211300775A CN 115709970 A CN115709970 A CN 115709970A
- Authority
- CN
- China
- Prior art keywords
- silicon
- wafer
- mems device
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pressure Sensors (AREA)
Abstract
本发明提供一种晶圆级真空封装的MEMS器件及其制作方法,所述制作方法包括对SOI硅晶圆的顶层硅和埋氧层进行深刻蚀,形成顶部深孔;于顶层硅表面沉积导电材料并填满顶部深孔;去除顶层硅表面多余的导电材料实现平坦化,于顶部深孔内形成锚点;于顶层硅中形成梳齿结构,再腐蚀掉梳齿结构下方的埋氧层,释放梳齿结构,得到晶圆级MEMS器件结构;使该结构与晶圆盖板进行高真空键合,键合后盖板的凹槽和梳齿结构形成气密腔室;于衬底硅内形成隔离孤岛,且隔离孤岛与锚点形成垂直电连接;于隔离孤岛下表面的钝化层处开窗,于开窗中制作衬底电极引线。本发明降低了工艺难度和封装成本,可实现小体积封装,提高产品的成品率。
Description
技术领域
本发明涉及一种晶圆级真空封装的MEMS器件及其制作方法,属于微机电系统(MEMS)封装技术领域。
背景技术
许多高精度MEMS器件,如MEMS谐振器、MEMS陀螺仪、MEMS加速度计等需要在高真空、低应力环境下工作,MEMS真空封装能够满足上述需求,包括器件级封装和晶圆级封装。其中,器件级封装相对成熟,但封装成本较高、过程相对复杂。相比较而言,晶圆级封装工艺简单、成本较低,晶圆级封装的键合技术主要有硅-玻璃阳极键合、硅硅熔融键合及金硅共晶键合等。这些真空封装方案中,MEMS器件的内外电连接很容易影响到真空封装结构的气密性,因此真空封装结构的电极引出方式十分重要。
现有技术中,MEMS器件晶圆级真空封装结构的电极引出方式有很多种,主要有:
中国专利申请CN101780942A和中国专利申请CN101941673A分别公开了MEMS器件圆片级真空封装方法和微机电系统圆片级真空封装方法,二者是先在硅盖板或玻璃盖板上制作V型通孔,然后于通孔中间制作MEMS器件的引出电极,最后于V型通孔和电极之间制作金属环以保证气密性。这两篇现有技术中的电极引出方式及气密封装方法占用大量面积。
中国专利申请CN102556956A公开了MEMS器件的真空封装结构及其制作方法,其采用电极横向引出技术,通过隔离孤岛以及金属或多晶硅引线将MEMS器件的电极引出至外部焊盘,但是其引出电极在器件外部,浪费了大量盖板面积。
中国专利申请CN102583220A公开了晶圆级真空封装的红外探测器及其制作方法,其采用硅通孔(TSV)技术,通过制备硅通孔、通孔绝缘层、通孔金属化等工艺实现电极垂直引出,能够节省封装面积,但TSV技术工艺复杂,成本高,而且通孔绝缘层厚度较小,具有较大展开面积,在电极间引入较大的寄生电容,降低了器件的性能。
中国专利申请CN103879952A公开了MEMS器件真空封装结构的制作方法,其采用电极垂直引出技术,在与MEMS器件垂直对应的下基板中刻蚀封闭环形槽,环绕出岛状支撑结构,并开窗引出电极,电极周围填充绝缘层及外延层进行电学隔离。但该技术工艺复杂,需要两次晶圆键合,而且结构层的晶圆通常较薄,键合难度较大。
因此,提供一种新型的晶圆级真空封装的MEMS器件及其制作方法已经成为本领域亟需解决的技术问题。
发明内容
为了解决现有技术在电极引出和实现气密性封装时所存在的占用面积大、工艺复杂以及键合难度大等问题,本发明的目的在于提供一种晶圆级真空封装的MEMS器件及其制作方法。
为了实现以上目的,一方面,本发明提供了一种晶圆级真空封装的MEMS器件的制作方法,其中,所述制作方法包括:
步骤1:以SOI硅晶圆为基片,所述SOI硅晶圆自上至下包括顶层硅、埋氧层和衬底硅,对顶层硅和埋氧层进行深刻蚀,形成顶部深孔;
步骤2:清洗制作顶部深孔过程中于顶部深孔孔壁形成的氧化层后,于顶层硅表面沉积导电材料并填满顶部深孔;
步骤3:去除顶层硅表面多余的导电材料,以实现平坦化,于顶部深孔内形成锚点;
步骤4:对顶层硅进行深刻蚀形成梳齿结构,再腐蚀掉梳齿结构下方的埋氧层,以释放梳齿结构,得到晶圆级MEMS器件结构;
步骤5:于盖板晶圆的下表面刻蚀凹槽,制得晶圆盖板;
步骤6:使所述晶圆级MEMS器件结构与所述晶圆盖板进行高真空键合,键合后所述凹槽和所述梳齿结构形成气密腔室;
步骤7:于衬底硅内形成隔离孤岛,且所述隔离孤岛与锚点形成垂直电连接;
步骤8:于衬底硅的下表面沉积钝化层,并于所述隔离孤岛下表面的钝化层处开窗,再于开窗中制作衬底电极引线,完成晶圆级真空封装的MEMS器件的制作。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤1中,通过深反应离子刻蚀工艺对顶层硅和埋氧层进行深刻蚀,形成深孔。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤2中,通过低压化学气相沉积工艺于顶层硅表面沉积导电材料并填满深孔。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤2中,所述导电材料包括掺杂多晶硅或金属。其中,用作导电材料的金属包括铝、金或者铜等,所述掺杂多晶硅的掺杂类型可以是n型(如磷)或p型(如硼)。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤3中,通过化学机械抛光工艺去除顶层硅表面多余的导电材料。
本发明中,步骤3中所形成的锚点的数量与步骤1中所形成的顶部深孔的数量相同;并且顶部深孔和锚点的数量可根据MEMS器件的实际需求进行合理确定,例如在本发明的一些实施例中,所述顶部深孔和锚点的数量可以是2个、3个或更多。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤4中,通过深反应离子刻蚀工艺对顶层硅进行深刻蚀形成梳齿结构,再通过氢氟酸气相腐蚀工艺腐蚀掉梳齿结构下方的埋氧层,以释放梳齿结构,以保证晶圆级MEMS器件结构的可动部分悬空。
本发明中,步骤4所得梳齿结构通过锚点固定到衬底硅基底,两个梳齿结构之间相互谐振移动。此外,本发明对梳齿结构的位置和数量与锚点的位置和数量之间的关系,以及梳齿结构中的齿子的具体数量等均不做具体要求,可以根据晶圆级真空封装的MEMS器件的实际需求进行合理设置。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤5中,所述凹槽的深度为3-5μm。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤5中,所述盖板晶圆包括硅片或者硼硅玻璃晶圆。其中,本发明所述的硅片即为常规硅晶圆。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤5中,通过干法刻蚀工艺于盖板晶圆的下表面刻蚀凹槽,制得晶圆盖板。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤6中,所述高真空键合包括高真空硅硅键合或者高真空阳极键合。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤6和步骤7之间还包括:对衬底硅的下表面进行减薄。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤7具体包括:
根据锚点的位置,对锚点所对应的衬底硅通过深反应离子刻蚀工艺进行深刻蚀,形成底部深孔,制作底部深孔的过程中,底部深孔孔壁会形成(生长)氧化层,侧壁被氧化层包覆的衬底硅形成隔离孤岛,且所述隔离孤岛与所述锚点形成垂直电连接。
本发明采用氧化层和底部深孔将隔离孤岛隔离,从而使锚点与其下方的衬底硅,即隔离孤岛、衬底电极引线形成垂直电连接,形成独立区域。
作为本发明以上所述制作方法的一具体实施方式,其中,所述隔离孤岛的制作方法包括以下具体步骤:
根据锚点的位置,对锚点所对应的衬底硅通过深反应离子刻蚀工艺进行深刻蚀,形成贯穿衬底硅宽度方向的底部深孔,制作底部深孔的过程中,底部深孔孔壁会形成(生长)氧化层,侧壁(此种情况为两面侧壁)被氧化层包覆的衬底硅形成隔离孤岛,且所述隔离孤岛与所述锚点形成垂直电连接;
或者根据锚点的位置,对锚点所对应的衬底硅通过深反应离子刻蚀工艺沿着衬底硅宽度方向和长度方向分别进行深刻蚀,形成长度方向和宽度方向均不贯穿衬底硅的底部深孔,制作底部深孔的过程中,底部深孔孔壁会形成(生长)氧化层,侧壁(此种情况为四面侧壁)被氧化层包覆的衬底硅形成隔离孤岛,且所述隔离孤岛与所述锚点形成垂直电连接。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤8中,所述钝化层的材质包括氮化硅、氧化硅、氮氧化硅及二氧化硅中的一种或多种。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤8中,于开窗中采用溅射工艺或化学气相沉积工艺制作衬底电极引线。
作为本发明以上所述制作方法的一具体实施方式,其中,步骤8中,所述衬底电极引线的材质包括铝、金、铜或者多晶硅等。其中,当于开窗中采用溅射工艺制作衬底电极引线时,衬底电极引线的材质可选用铝、金、铜等金属,当于开窗中采用化学气相沉积工艺制作衬底电极引线时,衬底电极引线的材质可选用多晶硅等。
本发明中,深反应离子刻蚀工艺、低压化学气相沉积工艺、化学机械抛光工艺、氢氟酸气相腐蚀工艺、高真空硅硅键合、高真空阳极键合、干法刻蚀工艺、溅射工艺及化学气相沉积工艺等均为本领域使用的常规工艺,可根据现场实际作业需要合理调整工艺中所涉及的操作步骤及工艺参数。
另一方面,本发明还提供了一种晶圆级真空封装的MEMS器件,其中,所述晶圆级真空封装的MEMS器件包括晶圆级MEMS器件结构和晶圆盖板,所述晶圆盖板的下表面设置有凹槽;
所述晶圆级MEMS器件结构的材质为SOI硅晶圆,其自上至下包括顶层硅、埋氧层和衬底硅,所述SOI硅晶圆设置有贯穿顶层硅和埋氧层的锚点,于所述顶层硅中设置有梳齿结构;
所述锚点对应的衬底硅内设置有隔离孤岛,所述隔离孤岛与所述锚点形成垂直电连接,其中,所述隔离孤岛为侧壁被氧化层包覆的衬底硅;
所述衬底硅的下表面设置有钝化层,且所述隔离孤岛下表面的钝化层处开窗,所述开窗中设置有衬底电极引线;
所述晶圆盖板和所述晶圆级MEMS器件结构的上部通过高真空键合,且所述凹槽和所述梳齿结构形成气密腔室。
与现有技术相比,本发明所能达成的有益技术效果包括:
本发明所提供的晶圆级真空封装的MEMS器件的制作方法直接采用SOI硅晶圆作为基片,在顶层硅上制作晶圆级MEMS器件结构的锚点和梳齿结构,并完成真空腔的释放,在底层硅上刻蚀多个底部深孔,用以形成隔离孤岛,所述隔离孤岛与晶圆级MEMS器件结构的锚点形成垂直电连接,所述隔离孤岛周围的氧化层及底部深孔用于实现隔离孤岛与周围的电学隔离,本发明通过垂直引出晶圆级MEMS器件结构的电极,可以有效减小电极引出和气密封装占用的面积;采用两片晶圆高真空键合的方式,将由SOI硅晶圆制作的晶圆级MEMS器件结构密封在晶圆盖板下表面的凹槽内,形成气密腔室,具有工序简单的优点,能够进一步有效减小电极引出和气密封装占用的面积。
综上,本发明所提供的该制作方法降低了工艺难度和封装成本,可以实现小体积封装,提高产品的成品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例1提供的晶圆级真空封装的MEMS器件的制作方法步骤1中使用的SOI硅晶圆的结构示意图。
图2-图3为本发明实施例1提供的晶圆级真空封装的MEMS器件的制作方法步骤1中制作顶部深孔并于顶部深孔孔壁生长氧化层的示意图。
图4为本发明实施例1提供的晶圆级真空封装的MEMS器件的制作方法步骤2中对顶部深孔孔壁多余的氧化层进行清洗的示意图。
图5为本发明实施例1提供的晶圆级真空封装的MEMS器件的制作方法步骤2中在顶层硅的上表面沉积导电材料并填满顶部深孔的示意图。
图6为本发明实施例1提供的晶圆级真空封装的MEMS器件的制作方法步骤3中去除顶层硅的上表面多余的导电材料,以实现平坦化,并形成锚点的示意图。
图7为本发明实施例1提供的晶圆级真空封装的MEMS器件的制作方法步骤4中对顶层硅进行深刻蚀的示意图。
图8-图9为本发明实施例1提供的晶圆级真空封装的MEMS器件的制作方法步骤4中完成梳齿结构制作的示意图。
图10为本发明实施例1提供的晶圆级真空封装的MEMS器件的制作方法步骤5中制得的硅晶圆盖板的结构示意图。
图11为本发明实施例1提供的晶圆级真空封装的MEMS器件的制作方法步骤6中高真空硅硅键合后所得结构的示意图。
图12为本发明实施例1提供的晶圆级真空封装的MEMS器件的制作方法步骤7中将衬底硅减薄的示意图。
图13为本发明实施例1提供的晶圆级真空封装的MEMS器件的制作方法步骤7中形成隔离孤岛并使其与所述锚点形成垂直电连接的示意图。
图14为本发明实施例1提供的晶圆级真空封装的MEMS器件的制作方法步骤8中在衬底硅的下表面沉积一层钝化层的示意图。
图15为本发明实施例1提供的晶圆级真空封装的MEMS器件的制作方法步骤8中形成衬底电极引线的示意图,也即为实施例1中所得晶圆级真空封装的MEMS器件的结构示意图。
图16为本发明实施例2提供的晶圆级真空封装的MEMS器件的制作方法步骤4中完成梳齿结构制作的示意图。
图17为本发明实施例2提供的晶圆级真空封装的MEMS器件的制作方法步骤8中形成衬底电极引线的示意图,也即为实施例2中所得晶圆级真空封装的MEMS器件的结构示意图。
图18为本发明实施例3提供的晶圆级真空封装的MEMS器件的制作方法步骤5中使用的硼硅玻璃晶圆盖板的结构示意图。
图19为本发明实施例3提供的晶圆级真空封装的MEMS器件的制作方法步骤6中高真空阳极键合后所得结构的示意图,也即为实施例3中所得晶圆级真空封装的MEMS器件的结构示意图。
主要附图标号说明:
1、SOI硅晶圆;
101、顶层硅;
102、埋氧层;
103、衬底硅;
104、第一氧化层;
104,、第二氧化层;
105、顶部深孔;
106、导电材料;
107、锚点;
108、梳齿结构;
109、隔离孤岛;
110、钝化层;
111、衬底电极引线;
112、底部深孔;
2、常规硅晶圆;
201、硅晶圆盖板;
3、硼硅玻璃晶圆;
301、硼硅玻璃晶圆盖板。
具体实施方式
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“包括”以及其任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明中,术语“上”、“下”、“内”、“外”、“中”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本发明及其实施例,并非用于限定所指示的装置、元件或组成部分必须具有特定方位,或以特定方位进行构造和操作。
并且,上述部分术语除了可以用于表示方位或位置关系以外,还可能用于表示其他含义,例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言,可以根据具体情况理解这些术语在本发明中的具体含义。
此外,术语“设置”、“连接”应做广义理解。例如,“连接”可以是固定连接,可拆卸连接,或整体式构造;可以是机械连接,或电连接;可以是直接相连,或者是通过中间媒介间接相连,又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
本发明所公开的“范围”以下限和上限的形式给出。可以分别为一个或多个下限,和一个或多个上限。给定的范围是通过选定一个下限和一个上限进行限定的。选定的下限和上限限定了特别范围的边界。所有以这种方式进行限定的范围是可组合的,即任何下限可以与任何上限组合形成一个范围。例如,针对特定参数列出了60-120和80-110的范围,理解为60-110和80-120的范围也是可以预料到的。此外,如果列出的最小范围值为1和2,列出的最大范围值为3,4和5,则下面的范围可全部预料到:1-3、1-4、1-5、2-3、2-4和2-5。
在本发明中,除非有其他说明,数值范围“a-b”表示a到b之间的任意实数组合的缩略表示,其中a和b都是实数。例如数值范围“0-5”表示本发明中已经全部列出了“0-5”之间的全部实数,“0-5”只是这些数值组合的缩略表示。
在本发明中,如果没有特别的说明,本发明所提到的所有实施方式以及优选实施方式可以相互组合形成新的技术方案。
在本发明中,如果没有特别的说明,本发明所提到的所有技术特征以及优选特征可以相互组合形成新的技术方案。
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。下列所描述的实施例是本发明一部分实施例,而不是全部的实施例,仅用于说明本发明,而不应视为限制本发明的范围。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。实施例中未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
实施例1
本实施例提供了一种晶圆级真空封装的MEMS器件的制作方法,其示意图如图1-图15所示,从图1-图15中可以看出,所述制作方法包括以下具体步骤:
步骤1:如图1所示,提供一片SOI硅晶圆1,其包括顶层硅101、埋氧层102、衬底硅103。如图2-图3所示,通过深反应离子刻蚀(Deep Reactive-Ion Etching,DRIE)工艺对顶层硅101和埋氧层102进行深刻蚀,形成顶部深孔105,在制作顶部深孔105的过程中,顶部深孔105的孔壁会生长第一氧化层104;
步骤2:如图4所示,对顶部深孔105孔壁多余的第一氧化层104进行清洗;如图5所示,通过低压化学气相沉积(Low-pressure CVD,LPCVD)工艺在SOI硅晶圆1的上表面,即顶层硅101的上表面沉积导电材料106,并填满顶部深孔105,其中,导电材料106为掺杂多晶硅或金属,其中,所述金属例如可为铝、金或者铜等,所述掺杂多晶硅的掺杂类型例如可以是n型(如磷)或p型(如硼);
步骤3:如图6所示,通过化学机械抛光(Chemical Mechanical Polishing,CMP)去除SOI硅晶圆1上表面,即顶层硅101的上表面多余的导电材料106,以实现平坦化,并于顶部深孔105内形成晶圆级MEMS器件结构的锚点107;
步骤4:如图7所示,通过DRIE工艺对2个锚点之间的顶层硅101进行深刻蚀形成梳齿结构108;再通过氢氟酸(HF)气相腐蚀工艺腐蚀掉梳齿结构108下方的埋氧层102,释放梳齿结构108,保证晶圆级MEMS器件结构的可动部分悬空,此步骤的示意图如图8-图9所示,图8和图9中所示为2个锚点107和1个梳齿结构108;
步骤5:如图10所示,提供一片常规硅晶圆2,在常规硅晶圆2的下表面干法蚀刻出与晶圆级MEMS器件结构对应的凹槽,形成硅晶圆盖板201,其中,凹槽深度为3-5μm;
步骤6:如图11所示,将步骤5得到的硅晶圆盖板201与步骤4得到的晶圆级MEMS器件结构进行高真空硅硅键合,键合后所述凹槽和所述梳齿结构形成气密腔室;
其中,本实施例使用硅晶圆盖板201,其与步骤4得到的晶圆级MEMS器件结构之间为硅硅键合,由于锚点107是导电的,所以硅晶圆盖板201的凹槽边缘需要与锚点107的外侧边沿对齐或者位于锚点107的外侧边沿以外,以防止锚点107与硅晶圆盖板201连接;
步骤7:如图12所示,将衬底硅103减薄;如图13所示,通过DRIE工艺于任一锚点两侧对应的衬底硅103的下表面进行深刻蚀,形成多个底部深孔112,在制作底部深孔112的过程中,底部深孔112周围会生长第二氧化层104,,侧壁被第二氧化层104,包覆的衬底硅103形成隔离孤岛109,所述隔离孤岛109与所述锚点107形成垂直电连接,所述第二氧化层104,和底部深孔112用于实现隔离孤岛109与周围的电学隔离;
步骤8:如图14所示,在衬底硅103的下表面沉积一层钝化层110,其中,所述钝化层的材质包括氮化硅、氧化硅、氮氧化硅及二氧化硅中的一种或者几种的组合;如图15所示,在隔离孤岛109下方,即下表面的钝化层110处开窗,并在所述开窗中采用溅射铝或化学气相沉积(CVD)多晶硅形成衬底电极引线111,完成晶圆级真空封装的MEMS器件的制作。
实施例2
本实施例提供了一种晶圆级真空封装的MEMS器件的制作方法,其与实施例1的区别仅在于锚点107和梳齿结构108的数量,如图16和图17所示,其分别设置有3个锚点107和2个梳齿结构108,其余步骤均与实施例1相同。
实施例3
本实施例提供了一种晶圆级真空封装的MEMS器件的制作方法,其与实施例1的区别仅在于步骤5和步骤6,其余步骤与实施例1相同;
其中,步骤5为:如图18所示,提供一片硼硅玻璃晶圆3,在硼硅玻璃晶圆3的下表面蚀刻出与晶圆级MEMS器件结构对应的凹槽,形成硼硅玻璃晶圆盖板301,其中,凹槽深度为3-5μm;
步骤6为:如图19所示,将步骤5得到的硼硅玻璃晶圆盖板301与步骤4得到的晶圆级MEMS器件结构进行高真空阳极键合,键合后所述凹槽和所述梳齿结构形成气密腔室;
其中,本实施例使用硼硅玻璃晶圆盖板301,其与步骤4得到的晶圆级MEMS器件结构之间为阳极键合,虽锚点107导电,但是由于硼硅玻璃晶圆盖板301是绝缘的,所以硼硅玻璃晶圆盖板301的凹槽边缘可以与锚点107的外侧边沿对齐,也可以位于锚点107的外侧边沿以外,还可以位于锚点107的外侧边沿以内(图19中所示即为该种情况)。
实施例4
本实施例提供了一种晶圆级真空封装的MEMS器件,其是由实施例1提供的晶圆级真空封装的MEMS器件的制作方法制得的:
其中,所述晶圆级真空封装的MEMS器件的结构示意图如图15所示,从图15中可以看出,其包括晶圆级MEMS器件结构和硅晶圆盖板201,所述硅晶圆盖板201的下表面设置有凹槽;
所述晶圆级MEMS器件结构的材质为SOI硅晶圆1,其自上至下包括顶层硅101、埋氧层102和衬底硅103,所述SOI硅晶圆1设置有贯穿顶层硅101和埋氧层102的锚点107,于2个锚点107之间的顶层硅101中设置有梳齿结构108;其中,所述锚点107的数量为2个,所述梳齿结构108的数量为1个;
任一锚点107两侧对应的衬底硅103中设置底部深孔112,底部深孔112的孔壁覆盖有第二氧化层104,,侧壁被第二氧化层104,包覆的衬底硅103形成隔离孤岛109,且所述隔离孤岛109与所述锚点107形成垂直电连接;
所述衬底硅103的下表面设置有钝化层110,且所述隔离孤岛109下表面的钝化层110处开窗,所述开窗中设置有衬底电极引线111,该衬底电极引线111的材质为金属铝;
所述硅晶圆盖板201和所述晶圆级MEMS器件结构的上部通过高真空硅硅键合,且所述凹槽和所述梳齿结构108形成气密腔室。
实施例5
本实施例提供了一种晶圆级真空封装的MEMS器件,其是由实施例2提供的晶圆级真空封装的MEMS器件的制作方法制得的,结构示意图如图17所示,从图17中可以看出,本实施例中所提供的晶圆级真空封装的MEMS器件包括晶圆级MEMS器件结构和硅晶圆盖板201,所述硅晶圆盖板201的下表面设置有凹槽;
所述晶圆级MEMS器件结构的材质为SOI硅晶圆1,其自上至下包括顶层硅101、埋氧层102和衬底硅103,所述SOI硅晶圆1设置有贯穿顶层硅101和埋氧层102的锚点107,其中,所述锚点107的数量为3个,于相邻2个锚点107之间的顶层硅101中设置有梳齿结构108,其中,所述梳齿结构108的数量为2个;
任一锚点107两侧对应的衬底硅103中设置底部深孔112,底部深孔112的孔壁覆盖有第二氧化层104,,侧壁被第二氧化层104,包覆的衬底硅103形成隔离孤岛109,且所述隔离孤岛109与所述锚点107形成垂直电连接;
所述衬底硅103的下表面设置有钝化层110,且所述隔离孤岛109下表面的钝化层110处开窗,所述开窗中设置有衬底电极引线111,该衬底电极引线111的材质为金属铝;
所述硅晶圆盖板201和所述晶圆级MEMS器件结构的上部通过高真空硅硅键合,且所述凹槽和所述梳齿结构108形成气密腔室。
实施例6
本实施例提供了一种晶圆级真空封装的MEMS器件,其是由实施例3提供的晶圆级真空封装的MEMS器件的制作方法制得的:
其中,所述晶圆级真空封装的MEMS器件的结构示意图如图19所示,从图19中可以看出,其包括晶圆级MEMS器件结构和硼硅玻璃晶圆盖板301,所述硼硅玻璃晶圆盖板301的下表面设置有凹槽;
所述晶圆级MEMS器件结构的材质为SOI硅晶圆1,其自上至下包括顶层硅101、埋氧层102和衬底硅103,所述SOI硅晶圆1设置有贯穿顶层硅101和埋氧层102的锚点107,于2个锚点107之间的顶层硅101中设置有梳齿结构108;
任一锚点107两侧对应的衬底硅103中设置底部深孔112,底部深孔112的孔壁覆盖有第二氧化层104,,侧壁被第二氧化层104,包覆的衬底硅103形成隔离孤岛109,且所述隔离孤岛109与所述锚点107形成垂直电连接,锚点107通过隔离孤岛109、衬底电极引线111实现晶圆级真空封装的MEMS器件的内外电连接;
所述衬底硅103的下表面设置有钝化层110,且所述隔离孤岛109下表面的钝化层110处开窗,所述开窗中设置有衬底电极引线111,该衬底电极引线111的材质为金属铝;
所述硼硅玻璃晶圆盖板301和所述晶圆级MEMS器件结构的上部通过高真空阳极键合,且所述凹槽和所述梳齿结构108形成气密腔室。
本发明实施例所提供的晶圆级真空封装的MEMS器件的制作方法直接采用SOI硅晶圆作为基片,在顶层硅上制作晶圆级MEMS器件结构的锚点和梳齿结构,并完成真空腔的释放,在底层硅上刻蚀多个底部深孔,用以形成隔离孤岛,所述隔离孤岛与晶圆级MEMS器件结构的锚点形成垂直电连接,所述隔离孤岛周围的氧化层及底部深孔用于实现隔离孤岛与周围的电学隔离,本发明实施例通过垂直引出晶圆级MEMS器件结构的电极,可以有效减小电极引出和气密封装占用的面积;采用两片晶圆高真空键合的方式,将由SOI硅晶圆制作的晶圆级MEMS器件结构密封在晶圆盖板下表面的凹槽内,形成气密腔室,工艺简单,能够进一步有效减小电极引出和气密封装占用的面积。
综上,本发明实施例所提供的该制作方法降低了工艺难度和封装成本,可以实现小体积封装,提高产品的成品率。
以上所述,仅为本发明的具体实施例,不能以其限定发明实施的范围,所以其等同组件的置换,或依本发明专利保护范围所作的等同变化与修饰,都应仍属于本专利涵盖的范畴。另外,本发明中的技术特征与技术特征之间、技术特征与技术发明之间、技术发明与技术发明之间均可以自由组合使用。
Claims (10)
1.一种晶圆级真空封装的MEMS器件的制作方法,其特征在于,所述制作方法包括:
步骤1:以SOI硅晶圆为基片,所述SOI硅晶圆自上至下包括顶层硅、埋氧层和衬底硅,对顶层硅和埋氧层进行深刻蚀,形成顶部深孔;
步骤2:清洗制作顶部深孔过程中于顶部深孔孔壁形成的氧化层后,于顶层硅表面沉积导电材料并填满顶部深孔;
步骤3:去除顶层硅表面多余的导电材料,以实现平坦化,于顶部深孔内形成锚点;
步骤4:对顶层硅进行深刻蚀形成梳齿结构,再腐蚀掉梳齿结构下方的埋氧层,释放梳齿结构,得到晶圆级MEMS器件结构;
步骤5:于盖板晶圆的下表面刻蚀凹槽,制得晶圆盖板;
步骤6:使所述晶圆级MEMS器件结构与所述晶圆盖板进行高真空键合,键合后所述凹槽和所述梳齿结构形成气密腔室;
步骤7:于衬底硅内形成隔离孤岛,且所述隔离孤岛与锚点形成垂直电连接;
步骤8:于衬底硅的下表面沉积钝化层,并于所述隔离孤岛下表面的钝化层处开窗,再于开窗中制作衬底电极引线,完成晶圆级真空封装的MEMS器件的制作。
2.根据权利要求1所述的制作方法,其特征在于,步骤1中,通过深反应离子刻蚀工艺对顶层硅和埋氧层进行深刻蚀,形成深孔。
3.根据权利要求1所述的制作方法,其特征在于,步骤2中,通过低压化学气相沉积工艺于顶层硅表面沉积导电材料并填满深孔;
优选地,所述导电材料包括掺杂多晶硅或金属。
4.根据权利要求1所述的制作方法,其特征在于,步骤3中,通过化学机械抛光工艺去除顶层硅表面多余的导电材料。
5.根据权利要求1所述的制作方法,其特征在于,步骤4中,通过深反应离子刻蚀工艺对顶层硅进行深刻蚀形成梳齿结构,再通过氢氟酸气相腐蚀工艺腐蚀掉梳齿结构下方的埋氧层,释放梳齿结构。
6.根据权利要求1所述的制作方法,其特征在于,步骤5中,所述凹槽的深度为3-5μm。
7.根据权利要求1或6所述的制作方法,其特征在于,步骤5中,所述盖板晶圆包括硅片或者硼硅玻璃晶圆;
优选地,步骤6中,所述高真空键合包括高真空硅硅键合或者高真空阳极键合。
8.根据权利要求1所述的制作方法,其特征在于,步骤6和步骤7之间还包括:对衬底硅的下表面进行减薄;
优选地,步骤7具体包括:
根据锚点的位置,对锚点所对应的衬底硅进行深刻蚀,形成底部深孔,同时于底部深孔孔壁形成氧化层,侧壁被氧化层包覆的衬底硅形成隔离孤岛,且所述隔离孤岛与所述锚点形成垂直电连接。
9.根据权利要求1所述的制作方法,其特征在于,步骤8中,于开窗中采用溅射工艺或化学气相沉积工艺制作衬底电极引线;
优选地,步骤8中,所述衬底电极引线的材质包括铝、金、铜或者多晶硅。
10.一种晶圆级真空封装的MEMS器件,其特征在于,所述晶圆级真空封装的MEMS器件包括晶圆级MEMS器件结构和晶圆盖板,所述晶圆盖板的下表面设置有凹槽;
所述晶圆级MEMS器件结构的材质为SOI硅晶圆,其自上至下包括顶层硅、埋氧层和衬底硅,所述SOI硅晶圆设置有贯穿顶层硅和埋氧层的锚点,于所述顶层硅中设置有梳齿结构;
所述锚点对应的衬底硅内设置有隔离孤岛,所述隔离孤岛与所述锚点形成垂直电连接,其中,所述隔离孤岛为侧壁被氧化层包覆的衬底硅;
所述衬底硅的下表面设置有钝化层,且所述隔离孤岛下表面的钝化层处开窗,所述开窗中设置有衬底电极引线;
所述晶圆盖板和所述晶圆级MEMS器件结构的上部通过高真空键合,且所述凹槽和所述梳齿结构形成气密腔室。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211300775.1A CN115709970A (zh) | 2022-10-24 | 2022-10-24 | 一种晶圆级真空封装的mems器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211300775.1A CN115709970A (zh) | 2022-10-24 | 2022-10-24 | 一种晶圆级真空封装的mems器件及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115709970A true CN115709970A (zh) | 2023-02-24 |
Family
ID=85231436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211300775.1A Pending CN115709970A (zh) | 2022-10-24 | 2022-10-24 | 一种晶圆级真空封装的mems器件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115709970A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116429299A (zh) * | 2023-06-12 | 2023-07-14 | 之江实验室 | 一种可晶圆系统集成的压力传感芯片制造方法 |
CN117049470A (zh) * | 2023-08-18 | 2023-11-14 | 北京中科格励微科技有限公司 | 一种mems器件真空封装方法 |
-
2022
- 2022-10-24 CN CN202211300775.1A patent/CN115709970A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116429299A (zh) * | 2023-06-12 | 2023-07-14 | 之江实验室 | 一种可晶圆系统集成的压力传感芯片制造方法 |
CN116429299B (zh) * | 2023-06-12 | 2023-09-22 | 之江实验室 | 一种可晶圆系统集成的压力传感芯片制造方法 |
CN117049470A (zh) * | 2023-08-18 | 2023-11-14 | 北京中科格励微科技有限公司 | 一种mems器件真空封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115709970A (zh) | 一种晶圆级真空封装的mems器件及其制作方法 | |
US7317233B2 (en) | Anchors for microelectromechanical systems having an SOI substrate, and method of fabricating same | |
US7923278B2 (en) | Integrated getter area for wafer level encapsulated microelectromechanical systems | |
EP2762441A2 (en) | Internal electrical contact for enclosed MEMS devices | |
CN105293428B (zh) | 一种mems器件的全硅化圆片级真空封装方法及封装器件 | |
US8536662B2 (en) | Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom | |
US20120068325A1 (en) | Substrate bonding with metal germanium silicon material | |
US8163586B2 (en) | Method of producing a suspended membrane device | |
JP2014517912A (ja) | アウトオブプレーンスペーサが画成する電極 | |
US6569702B2 (en) | Triple layer isolation for silicon microstructure and structures formed using the same | |
US11097942B2 (en) | Through silicon via (TSV) formation in integrated circuits | |
CN108083226B (zh) | 一种mems器件圆片级真空封装方法 | |
Messana et al. | Packaging of large lateral deflection MEMS using a combination of fusion bonding and epitaxial reactor sealing | |
WO2009133506A2 (en) | Mems device and manufacturing method | |
CN106290985B (zh) | 一种电容式复合传感器及其制造方法 | |
EP2256084A1 (en) | Method of manufacturing a mems element | |
WO2014150091A1 (en) | Epi-poly etch stop for out of plane spacer defined electrode | |
US10961117B2 (en) | Process for manufacturing a microelectromechanical device having a suspended buried structure and corresponding microelectromechanical device | |
CN113381717A (zh) | 具有梁结构的压电mems硅谐振器及其形成方法、电子设备 | |
EP2848586A1 (en) | Wafer level encapsulation structure and fabrication method thereof | |
US20230348262A1 (en) | Mems device manufacturing method | |
CN113670287A (zh) | 一种mems半球陀螺仪及其制备方法 | |
WO2002091439A9 (en) | Fabrication of a microelectromechanical system (mems) device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |