CN115700944A - 闭环压缩连接器引脚 - Google Patents
闭环压缩连接器引脚 Download PDFInfo
- Publication number
- CN115700944A CN115700944A CN202210673322.7A CN202210673322A CN115700944A CN 115700944 A CN115700944 A CN 115700944A CN 202210673322 A CN202210673322 A CN 202210673322A CN 115700944 A CN115700944 A CN 115700944A
- Authority
- CN
- China
- Prior art keywords
- connector
- memory
- loop
- pin
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
- H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/7076—Coupling devices for connection between PCB and component, e.g. display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/7082—Coupling device supported only by cooperation with PCB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
- H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/22—Contacts for co-operating by abutting
- H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
- H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
- H01R13/6473—Impedance matching
Landscapes
- Dram (AREA)
Abstract
一种连接器包括具有导体环路的连接器引脚。连接器利用在两个板之间的连接器引脚的压缩来将第一印刷电路板(PCB)连接到第二PCB。响应于连接器引脚的压缩,连接器引脚通过环路与其自身进行电接触,同时还将第一PCB的焊盘连接到第二PCB的焊盘。
Description
技术领域
说明书总体上涉及互连,并且更具体地,说明书涉及连接器引脚。
背景技术
系统存储器典型地由连接到系统板(例如,母板)的模块板(例如,双列直插式存储器模块(DIMM))被包括在计算机系统中。SODIMM(小形DIMM)板传统上被设计用于通过将SODIMM板的边缘插入连接器中而进行连接。连接器传统上具有与SODIMM板的顶部和底部上的对应焊盘进行电连接的引脚。连接器引脚被设计为具有相似的物理长度,即使板的底部上的触点比板的顶部上的触点近得多。通过在底部连接器引脚中引入弯曲来平衡长度。
连接器引脚是用于将SODIMM连接到系统板的相对长的金属触点,并且存储器信号必须在没有阻抗控制的情况下沿着整个物理长度行进。另外地,返回电流路径也相对长,从而使得连接非常容易受到噪声的影响。噪声是从信号引脚周围引入的。
连接器引脚往往会在信号之间引入显著的串扰,而在SODIMM连接器的引脚之间没有良好的接地(GND)屏蔽。随着传输频率的增加,串扰会引入越来越多的负面影响,从而导致较差的信令和增加的错误率。引入更多接地引脚可以降低噪声,但这种方法会增加引脚计数,从而要求更多的PCB(印刷电路板)空间并增加连接器和板的成本。
附图说明
以下描述包括对附图的讨论,这些附图具有通过实现方式的示例的方式给出的说明。应通过示例而非限制的方式来理解附图。如本文所使用的,对一个或多个示例的引用将被理解为描述了被包括在本发明的至少一种实现方式中的特定特征、结构或特性。本文出现的诸如“在一个示例中”或“在替代示例中”之类的短语提供了本发明的实现方式的示例,并且不一定全部指代相同的实现方式。然而,它们也不一定是相互排斥的。
图1是系统示例的框图,其中连接器具有带有闭环触点的引脚阵列。
图2A-2B示出了闭环连接器引脚的示例,该闭环连接器引脚在未被压缩时打开且在被压缩时闭合。
图3A-3B示出了闭环连接器引脚的示例,该闭环连接器引脚在未被压缩时闭合且在被压缩时闭合。
图4是连接器引脚布局的示例。
图5是用于具有闭环连接器引脚的连接器的电流环路的示例。
图6是包括具有闭环连接器引脚的连接器的计算机系统的示例的框图。
图7是其中可以实现具有闭环连接器引脚的连接器的存储器子系统的示例的框图。
图8是其中可以实现具有闭环连接器引脚的连接器的计算系统的示例的框图。
图9是其中可以实现具有闭环连接器引脚的连接器的移动设备的示例的框图。
以下是对某些细节和实现方式的描述,包括对附图的非限制性描述,其可以描绘一些或所有示例,以及其他潜在的实现方式。
具体实施方式
如本文所描述的,连接器包括具有导体环路的连接器引脚。连接器将第一印刷电路板(PCB)连接到第二PCB,并且在两个板之间压缩连接器引脚。当在两个板之间压缩连接器引脚时,连接器引脚与其自身进行电接触,同时还将第一PCB的焊盘连接到第二PCB的焊盘。与其自身进行电接触(“自接触”)在连接器引脚中提供了附加的电流路径,从而减少了电流路径的电长度。
“C形”连接器引脚可以用于减少连接器中的引脚长度,这改进了串扰。通过还将自接触引入到连接器引脚中,自接触将在引脚自身内形成环路。然后,闭环连接器引脚可以允许信号在更靠近接地的路径处流动,从而形成更短的返回路径。当信号引脚电路径更靠近接地引脚时,较短的返回路径改进串扰减少。
可以将闭环连接器引脚的描述引入到任何数量的不同的系统连接器中。在一个示例中,闭合的连接器应用于针对双倍数据速率(DDR)存储器连接的压缩占用空间DIMM(双列直插式存储器模块)。在一个示例中,闭合的连接器应用于针对双倍数据速率版本5(DDR5)存储器模块的小形DIMM(SODIMM)。在DDR通道上到SODIMM模块的闭环连接器引脚的模型已经示出串扰降低了大约5dB。
图1是系统的示例的框图,其中连接器具有带有闭环触点的引脚阵列。系统100包括与系统板110互连的模块130。在一个示例中,模块130表示存储器模块。在一个示例中,模块130是SODIMM模块。模块130提供用于系统板110的存储器。
在一个示例中,系统板110表示计算机母板。系统板包括SOC(片上系统)120,该SOC120可以包括CPU(中央处理器单元)122或其他处理器以执行系统100中的系统功能。SOC120可以包括未具体示出的其他组件,例如,存储器控制器(无论是集成存储器控制器(iMC)还是独立组件)以管理对模块130的存储器的访问。CPU 122可以执行控制系统100的操作的主机操作系统(OS)。模块130的PCB(印刷电路板)是系统100的存储器设备的载体,由DRAM(动态随机存取存储器)设备132表示。DRAM设备132可以表示安装在模块130上的DRAM芯片。
在一个示例中,模块板130的其上安装有DRAM设备132的一侧(其可以称为顶部一侧或顶部表面)将具有连接器或触点阵列以匹配DRAM设备132的引脚输出(pin out)或球输出(ball out),以使DRAM设备能够安装到模块130。模块板130的面向系统板110的一侧(其可以称为底部一侧或底部表面或面向系统板的表面)与其上安装有DRAM设备132的一侧相对,并且包括焊盘或触点的阵列,以使连接器140能够将模块130电连接到系统板110。系统板110同样包括与连接器140的连接器引脚相对应的焊盘或触点的阵列,以电连接到模块130。
连接器140将模块130的PCB与系统板110的PCB电连接。连接器140可以被称为板到板连接器(board-to-board connector)。连接器140包括壳体,其中连接器引脚安装在壳体中。连接器引脚142是在系统板110上的焊盘与模块130上的对应焊盘之间进行电接触的电导体。
连接器140包括引脚142以提供在模块130与系统板110之间的电连接。在一个示例中,连接器140是压缩式连接器。压缩连接器指代具有包括弹簧机构的连接器引脚的连接器,当连接器接合时,该弹簧机构保持在拉紧状态(in tension)下。典型地,利用螺钉将连接器固定就位,该螺钉施加压缩并使连接器引脚保持在拉紧状态下,以与板上的焊盘(未具体示出)物理且电气地接合。
如所示的,引脚142在系统100中是“打开的”。系统100的配置表明尚未对连接器140施加压缩。当对连接器140施加压缩时,引脚142将自接触,从而在每个连接器引脚中产生闭合的电环路。引脚142中的每一个表示呈环路的导体,其中引脚自接触或通过环路与自身电接触。环路可以在开始时是闭合的,或可以响应于连接器140的压缩而闭合。
应当理解,引脚142如传统上所做的那样连接单个信号线或接地线,但连接到它们自身时,引脚142为在系统板110与模块130之间的信令提供更短的电通路。作为在开始时打开然后响应于连接器140的压缩而闭合的引脚142的替代方案,连接器140可以包括在开始时闭合的引脚142,并且该引脚142具有可以响应于连接器140的压缩而沿着自身移动以形成较小的闭环的导体。
引脚142的环路设计与SODIMM模块的传统蝶形配置形成对比,其中引脚142具有比传统蝶形连接器短得多的互连长度,而不需要连接器引脚中的角度或弯曲。相对于传统的蝶形连接器,引脚142为在SOC 120与模块130之间的信令提供降低的阻抗。
引脚142与建议的“C”形连接器引脚形成对比。虽然C形引脚也具有比蝶形引脚更短的物理长度,但与引脚142一样,电气地闭合连接器会由于到接地的更短的电长度而提供改进的降噪,从而提供了更好的信号隔离。如关于图5更详细描述的,引脚142为电流提供更短的环路。
引脚142在系统100中以剖视图示出。连接器140包括壳体,例如,塑料材料。在一个示例中,壳体可以包括将引脚142固定就位的材料。在一个示例中,连接器140的壳体包括穿过壳体的槽,以允许引脚142接触两个板上的焊盘以进行连接。连接器140包括在与系统板110上的焊盘和模块130上的焊盘相匹配的引脚输出图或引脚布局中的引脚142。
引脚142可以延伸穿过连接器140的壳体以通过壳体的顶部暴露导体并且通过壳体的底部暴露导体。因此,环路可以是这样的导体环路:其从连接器140的一侧延伸出来,围绕导体壳体回环,并从连接器的另一侧延伸出来。
图2A示出了在未被压缩时打开的闭环连接器引脚的示例。引脚状态202具有带有间隙222的导体210。间隙222是在引脚的未被压缩状态下导体210中的开口。
图2B示出了图2A的闭环连接器引脚的示例,其在被压缩时从打开改变为闭合。引脚状态204中的箭头指示压缩212,从而指示对引脚施加压缩。响应于压缩212,导体210闭合在一起,从而在间隙222所在处形成触点224。因此,响应于压缩212,间隙222的开环变成闭环。导体210具有引脚状态202的起始形状,其中导体210在静止时处于引脚状态202。在压缩下,引脚将处于引脚状态204,闭合间隙并导致导体210在环路中与其自身接触。
图3A示出了在未被压缩时闭合的闭环连接器引脚的示例。引脚状态302具有带有闭合部分322的导体310。闭合部分322是导体310与其自身的连接,但具有可以响应于引脚的压缩而移动的可移动部分。引脚状态302表示引脚处于静止,其中导体310是闭合的,在导体310的环路的一部分处存在导体的某种重叠。
图3B示出了图3A的闭环连接器引脚的示例,该闭环连接器引脚在其压缩时保持闭合。引脚状态304中的箭头指示压缩312,从而指示对引脚施加压缩。响应于压缩312,导体310的重叠部分进一步闭合在一起。可以使导体在导体310的标记为触点324的部分处沿着自身滑动。响应于压缩312,可以使由引脚的环路所包围的空间更小,从而响应于连接器的压缩从闭环变为更小的环路。
图4是连接器引脚布局的示例。引脚输出400表示针对DIMM设计的连接器占用空间的示例。在连接器引脚输出400的占用空间中,信号引脚或DQ(数据)引脚比传统连接器具有更多的攻击者。来自多个攻击者的串扰可能限制信号质量,对系统存储器存取产生负面影响。
引脚输出400未示出整个连接器阵列,而仅示出了一部分。图示出了交替的信号引脚和接地引脚。从图的左侧开始,所示的信号包括在一列中的CH1_DQ17_B(通道1,DQ17)、接地(GND)、CH1_DQ19_B、GND、CH0_DQ19_B(通道0,DQ19)、GND、CH0_DQ17_B、GND。在相邻列中是信号GND、CH1_DQ21_B、GND、CH1_DQ23_B、GND、CH0_DQ23_B、GND、CH0_DQ21_B。可以看到,从左到右,在每个信号引脚的左、右、上、下都存在接地引脚。
下一列示出了选通信号引脚,这些选通信号引脚由于其差分特性而被配对。因此,该列包括信号GND、CH1_DQS2_B#(通道1、数据选通2、补码)、CH1_DQS2_B(通道1、数据选通2、主信号)、GND、未连接、GND、CH0_DQS2_B(通道0、数据选通2、主信号)、CH0_DQS2_B#(通道0、数据选通2、补码)。
引脚输出400示出了在具有数据选通信号的列旁边的三个相邻列,其包括信号GND、CH1_DQ22_B、GND、CH1_DQ16_B、GND、CH0_DQ16_B、GND、CH0_DQ22_B,然后是CH1_DQ18_B、GND、CH1_DQ20_B、GND、CH0_DQ20_B、GND、CH0_DQ18_B、GND,然后是GND、CH1_DQ14_B、GND、CH1_DQ15_B、GND、CH0_DQ15_B、GND、CH0_DQ14_B。应当理解,虽然特定信号以特定布局示出,但所描述的闭环连接器可以与任何引脚布局一起使用。
引脚输出400示出CH0_DQ20_B被突出显示为一个选定的信号焊盘。从相邻信号焊盘指向该焊盘的箭头表示串扰410。串扰被示为甚至跨接地连接进入信号。串扰410表示在某些连接器引脚阵列中存在许多潜在的攻击者。可以利用闭环连接器引脚来减少串扰410。接地焊盘和信号焊盘的交替可以通过闭环引脚提供良好的屏蔽,该闭环引脚通过具有更短的接地路径使信号路径环路更短,从而减少串扰410。
图5是用于具有闭环连接器引脚的连接器的电流环路的示例。系统500表示板到板连接的横截面视图。在一个示例中,在系统500中互连的两个板是系统板510和模块板520。系统板510可以表示主板或母板。模块板520可以表示用于向系统增加能力的组件或外围设备。在一个示例中,模块板520表示存储器模块。
系统板510包括焊盘512,该焊盘512表示在板的表面上的焊盘或触点以连接到板上的迹线或信号布线。模块板520包括焊盘522,该焊盘522表示在板的表面上的焊盘或触点以连接到板上的迹线或信号布线。连接器(CONN)530互连焊盘512和焊盘522。
系统500表示具有交替的接地引脚和信号引脚的连接器530,其中引脚被表示为闭环导体。在系统500中,引脚被示为闭合的。引脚可以是闭合的,然后响应于压缩而进一步使环路闭合,或者引脚可以在开始时打开,然后响应于压缩而闭合。
为了在系统500中进行说明,信号引脚532和其任一侧上的接地引脚、接地(GND)534和接地(GND)536示出表示电流流动的箭头。源542表示来自模块板520的信号源,在信号引脚532的焊盘522处。如所示的,信号532是闭环引脚。因此,当施加源信号源542时,电流将流向环路的每一侧。因为电流可以沿环路的每一侧向下流动,所以可以理解,电流返回可以传递进入引脚接地534和引脚接地536。针对信号532的环路一侧的接地路径(即,接近接地534)将向上通过接地534作为返回544。针对信号532的环路一侧的接地路径(即,接近接地536)将向上通过接地536作为返回546。
系统500以虚线示出了传统的电流返回路径。虚线将沿着在传统实现方式中进行接触的环路的侧。在系统500中可以观察到,虚线的电流返回路径比系统500中实线箭头所示的电流返回路径更长。较短的电流返回路径导致与其他信号引脚的减少的串扰,因为信号可以更完整地回环通过接地引脚,从而减少可用于传输到其他信号引脚中的信号能量的量。
图6是包括具有闭环连接器引脚的连接器的计算机系统的示例的框图。系统600表示计算系统或计算设备。例如,系统600可以是膝上型计算机、平板计算机、智能电话或其他手持电子设备或二合一设备。用于设备的显示器未在系统600中明确示出,但可以是覆盖设备的屏幕,或者可以是经由铰链连接的、构建在系统600的机箱顶部的显示器,或与某种其他连接器(未示出)连接。
在一个示例中,系统600具有翻盖式设计,其中处理元件和键盘固定到显示元件。在一个示例中,系统600是可拆卸计算机,其中处理器和显示器是具有可拆卸键盘的公共单元的一部分。
系统600包括系统板610,该系统板610表示用于控制系统600中的操作的主PCB。系统板610在某些计算机配置中可以被称为母板。系统板610表示矩形系统板,它是传统的系统板配置,具有长度和宽度(x和y轴,未专门标记系统600中的定向)。
系统板610包括处理器612,该处理器612表示用于系统600的主机处理器或主处理单元。在一个示例中,处理器612是多核心处理器。处理器612可以是中央处理单元(CPU)或者包括CPU或其他处理器的片上系统(SOC)。在一个示例中,处理器612可以包括图形处理单元(GPU),该GPU可以与主处理器相同或与主处理器分离。
系统板610包括用于计算设备的操作存储器或系统存储器。操作存储器通常是或包括易失性存储器,如果到存储器的电力被中断,则该易失性存储器具有不确定的状态。在一个示例中,系统600包括由模块620提供的存储器。模块620示出了包括多个存储器设备或存储器芯片(由存储器(MEM)622表示)的模块。模块620可以是根据本文任何示例的存储器模块。
模块620经由具有闭环连接器引脚的连接器阵列与系统板610互连。连接器(CONN)614表示具有闭环引脚的连接器。闭环引脚可以根据本文中的任何描述。连接器614通过压缩将模块620连接到系统板610,例如,将模块620固定到系统板610和连接器614。
系统600包括连接到系统板610的一个或多个外围设备。外围设备630和外围设备640表示可以被包括在系统600中的不同外围设备。外围设备的大小和数量可以在不同的系统配置中不同。在一个示例中,系统600包括固态驱动器(SSD)作为外围设备。在一个示例中,系统600包括计算加速器作为外围设备。在一个示例中,系统600包括无线通信模块或其他网络接口。无线通信模块可以是或包括WiFi、蓝牙(BT)、诸如蜂窝之类的WWAN(无线广域网)或其他无线通信。
系统600包括连接器650,该连接器650表示到系统600外部设备的I/O(输入/输出)连接器。例如,连接器650可以是或包括USB(通用串行总线)连接器、视频连接器(例如,HDMI(高清晰度媒体接口))、公司专有连接器或其他I/O连接器。
系统600包括用于为系统供电的电池660。在一个示例中,系统板610至少部分地与电池660重叠。应当理解,组件的相对大小、间距和位置将取决于针对系统600实现的系统的类型而不同。系统600的大小和布局不一定旨在是每个可能实现方式的典型或表示,而是说明用于这种实现方式的可能组件。
图7是存储器子系统的示例的框图,其中可以实现具有闭环连接器引脚的连接器。系统700包括处理器和计算设备中的存储器子系统的元件。系统700是根据系统100的示例的系统的示例。
在一个示例中,系统700包括连接器(CONN)790以将存储器模块770和存储器模块的存储器设备740与存储器控制器720互连。存储器控制器720被设置在包括引脚、焊盘或触点的系统板上以与存储器设备740连接。连接器790表示根据本文任何示例的具有闭环引脚的连接器。
处理器710表示可以执行操作系统(OS)和应用的计算平台的处理单元,其可以统称为主机或存储器的用户。OS和应用执行导致存储器存取的操作。处理器710可以包括一个或多个单独的处理器。每个单独的处理器可以包括单个处理单元、多核心处理单元或其组合。处理单元可以是诸如CPU(中央处理单元)之类的主要处理器、诸如GPU(图形处理单元)之类的外围处理器或其组合。存储器存取也可以由诸如网络控制器或硬盘控制器之类的设备发起。此类设备可以与一些系统中的处理器集成,或经由总线(例如,快速PCI)附接到处理器,或其组合。系统700可以被实现为SOC(片上系统),或利用独立组件实现。
对存储器设备的引用可以应用于不同的存储器类型。存储器设备通常指代易失性存储器技术。易失性存储器是一种这样的存储器:如果到设备的电力被中断,则其状态(以及因此存储在其中的数据)是不确定的。非易失性设备指代一种这样的存储器:即使到设备的电力被中断,其状态也是确定的。动态易失性存储器要求刷新存储在设备中的数据以维持状态。动态易失性存储器的一个示例包括DRAM(动态随机存取存储器)或诸如同步DRAM(SDRAM)之类的一些变型。如本文所描述的存储器子系统可以与多种存储器技术兼容,例如,DDR4(双倍数据速率版本4,JESD79-4,最初由JEDEC(联合电子器件工程委员会,现为JEDEC固态技术协会)于2012年9月发布)、LPDDR4(低功率DDR版本4,JESD209-4,最初由JEDEC于2014年8月发布)、WIO2(宽I/O2(WideIO2),JESD229-2(最初由JEDEC于2014年8月发布))、HBM(高带宽存储器DRAM,JESD235A,最初由JEDEC于2015年11月发布)、DDR5(DDR版本5,最初由JEDEC于2020年7月发布)、LPDDR5(LPDDR版本5,JESD209-5,最初由JEDEC于2019年2月发布)、HBM2((HBM版本2),当前由JEDEC正在讨论),或其他存储器技术或这些存储器技术的组合,以及基于这样的规范的派生物或扩展的技术。
存储器控制器720表示用于系统700的一个或多个存储器控制器电路或设备。存储器控制器720表示响应于处理器710执行操作而生成存储器存取命令的控制逻辑。存储器控制器720存取一个或多个存储器设备740。存储器设备740可以是根据上面引用的任何内容的DRAM设备。在一个示例中,存储器设备740被组织和管理为不同的通道,其中每个通道耦合到总线和信号线,总线和信号线并行耦合到多个存储器设备。每个通道可独立操作。因此,每个通道都是独立存取和控制的,并且针对每个通道的时序、数据传送、命令和地址交换以及其他操作都是独立的。耦合可以指代电耦合、通信耦合、物理耦合或这些耦合的组合。物理耦合可以包括直接接触。电耦合包括接口或互连,接口或互连允许组件之间的电气流动,或允许组件之间的信令,或允许这两者。通信耦合包括使组件能够交换数据的连接,包括有线或无线连接。
在一个示例中,针对每个通道的设置由单独的模式寄存器或其他寄存器设置控制。在一个示例中,每个存储器控制器720管理单独的存储器通道,但是系统700可以被配置为具有由单个控制器管理的多个通道,或者在单个通道上具有多个控制器。在一个示例中,存储器控制器720是主机处理器710的一部分,例如,在与处理器相同的管芯上实现或在与处理器相同的封装空间中实现的逻辑。
存储器控制器720包括用于耦合到存储器总线(例如,如上面所引用的存储器通道)的I/O接口逻辑722。I/O接口逻辑722(以及存储器设备740的I/O接口逻辑742)可以包括引脚、焊盘、连接器、信号线、迹线或电线,或用于连接设备的其他硬件,或其组合。I/O接口逻辑722可以包括硬件接口。如所示的,I/O接口逻辑722至少包括用于信号线的驱动器/收发机。通常,在集成电路接口内的电线与焊盘、引脚或连接器耦合,以接合在设备之间的信号线或迹线或其他电线。I/O接口逻辑722可以包括驱动器、接收机、收发机或终端,或其他电路装置或电路装置的组合,以在设备之间的信号线上交换信号。信号交换包括发送或接收中的至少一种。虽然示为将I/O 722从存储器控制器720耦合到存储器设备740的I/O742,但应理解,在其中并行存取存储器设备740的组的系统700的实现方式中,多个存储器设备可以包括I/O接口,该I/O接口到存储器控制器720的相同接口。在包括一个或多个存储器模块770的系统700的实现方式中,I/O 742除了存储器设备本身上的接口硬件之外还可以包括存储器模块的接口硬件。其他存储器控制器720将包括到其他存储器设备740的单独接口。
在存储器控制器720与存储器设备740之间的总线可以被实现作为将存储器控制器720耦合到存储器设备740的多条信号线。总线典型地可以至少包括时钟(CLK)732、命令/地址(CMD)734以及写入数据(DQ)和读取数据(DQ)736,以及零条或多条其他信号线738。在一个示例中,在存储器控制器720与存储器之间的总线或连接可以称为存储器总线。在一个示例中,存储器总线是多点总线。用于CMD的信号线可以称为“C/A总线”(或ADD/CMD总线,或指示传送命令(C或CMD)和地址(A或ADD)信息的某种其他名称),并且用于写入和读取DQ的信号线可以称为“数据总线”。在一个示例中,独立通道具有不同的时钟信号、C/A总线、数据总线和其他信号线。因此,系统700可以被认为具有多条“总线”,因为独立的接口路径可以被认为是单独的总线。应当理解,除了明确示出的线之外,总线还可以包括选通信令线、警报线、后备线或其他信号线中的至少一种或其组合。还应当理解,串行总线技术可以用于在存储器控制器720与存储器设备740之间的连接。串行总线技术的示例是8B10B编码,以及在每个方向上通过单个差分信号对以嵌入式时钟传输高速数据。在一个示例中,CMD 734表示与多个存储器设备并行共享的信号线。在一个示例中,多个存储器设备共享CMD 734的编码命令信号线,并且每个具有单独的芯片选择(CS_n)信号线以选择单个存储器设备。
应当理解,在系统700的示例中,在存储器控制器720与存储器设备740之间的总线包括附属命令总线CMD 734和用于承载写入和读取数据的附属总线DQ 736。在一个示例中,数据总线可以包括用于读取数据和用于写入/命令数据的双向线。在另一示例中,附属总线DQ 736可以包括用于从主机向存储器写入数据的单向写入信号线,并且可以包括用于从存储器向主机读取数据的单向线。根据所选择的存储器技术和系统设计,其他信号738可以伴随总线或子总线,例如,选通线DQS。基于系统700的设计,或者当设计支持多个实现方式时基于实现方式,数据总线可以具有每个存储器设备740更多或更少的带宽。例如,数据总线可以支持具有x4接口、x8接口、x16接口或其他接口的存储器设备。约定“xW”(其中W是指代存储器设备740的接口的接口大小或宽度的整数)表示与存储器控制器720交换数据的信号线的数量。存储器设备的接口大小是系统700中每个通道可以同时使用多少个存储器设备或多少个存储器设备可以并行耦合到相同信号线的控制因素。在一个示例中,高带宽存储器设备、宽接口设备或堆叠式存储器配置或其组合可以实现更宽的接口,例如,x128接口、x256接口、x512接口、x1024接口或其他数据总线接口宽度。
在一个示例中,存储器设备740和存储器控制器720在数据总线上以突发或连续数据传送序列交换数据。突发对应于多个传送周期,这涉及总线频率。在一个示例中,传送周期可以是用于在相同时钟或选通信号沿(例如,在上升沿)上发生的传送的整个时钟周期。在一个示例中,每个时钟周期(其指代系统时钟的周期)被分成多个单位间隔(UI),其中每个UI是一个传送周期。例如,双倍数据速率传送在时钟信号的两个沿(例如,上升沿和下降沿)上触发。突发可以持续配置数量的UI,这可以是存储在寄存器中的配置或被实时触发。例如,八个连续传送时段的序列可以被认为是长度为八的突发(BL8),并且每个存储器设备540可以在每个UI上传送数据。因此,在BL8上操作的x8存储器设备可以传送64位数据(8条数据信号线乘以突发中每条线传送的8个数据位)。应当理解,这个简单的示例仅仅是说明性的,而不是限制性的。
存储器设备740表示用于系统700的存储器资源。在一个示例中,每个存储器设备740是单独的存储器管芯。在一个示例中,每个存储器设备740可以与每个设备或管芯的多个(例如,2个)通道接合。每个存储器设备740包括I/O接口逻辑742,该I/O接口逻辑742具有由设备的实现方式确定的带宽(例如,x16或x8或某种其他接口带宽)。I/O接口逻辑742使存储器设备能够与存储器控制器720接合。I/O接口逻辑742可以包括硬件接口,并且可以与存储器控制器的I/O 722一致,但是该I/O接口逻辑742在存储器设备端。在一个示例中,多个存储器设备740并行连接到相同的命令和数据总线。在另一示例中,多个存储器设备740并行连接到相同的命令总线,并且连接到不同的数据总线。例如,系统700可以被配置有并行耦合的多个存储器设备740,其中每个存储器设备响应命令,并对每个存储器设备内部的存储器资源760进行存取。对于写入操作,单个存储器设备740可以写入全部数据字的一部分;并且对于读取操作,单个存储器设备740可以获取全部数据字的一部分。该字的其余位将由其他存储设备并行提供或接收。
在一个示例中,存储器设备740直接设置在计算设备的母板或主机系统平台(例如,其上设置有处理器710的PCB(印刷电路板))上。在一个示例中,存储器设备740可以被组织成存储器模块770。在一个示例中,存储器模块770表示双列直插式存储器模块(DIMM)。在一个示例中,存储器模块770表示多个存储器设备共享存取或控制电路装置的至少一部分的其他组织,该存取或控制电路装置可以是独立的电路、独立的设备或独立于主机系统平台的板。存储器模块770可以包括多个存储器设备740,并且存储器模块可以包括对设置在其上的所包括的存储器设备的多个单独通道的支持。在另一示例中,存储器设备740可以例如通过诸如多芯片模块(MCM)、封装上封装、硅通孔(TSV)之类的技术或其他技术或技术的组合并入到与存储器控制器720相同的封装中。类似地,在一个示例中,可以将多个存储器设备740并入到存储器模块770中,该存储器模块770本身可以并入到与存储器控制器720相同的封装中。将认识到的是,对于这些和其他实现方式,存储器控制器720可以是主机处理器710的一部分。
存储器设备740各自包括一个或多个存储器阵列760。存储器阵列760表示数据的可寻址存储器位置或存储位置。典型地,存储器阵列760作为数据行来管理,经由字线(行)和位线(行内的各个位)控制来进行存取。存储器阵列760可以被组织为存储器的单独的通道、列(rank)和存储体(bank)。通道可以指代到存储器设备740内的存储位置的独立控制路径。列可以指代并行跨多个存储器设备(例如,不同设备内的相同行地址)的公共位置。存储体可以指代存储器设备740内的存储器位置的子阵列。在一个示例中,存储器的存储体被划分为子存储体,其中共享电路装置(例如,驱动器、信号线、控制逻辑)的至少一部分用于子存储体,从而允许单独的寻址和存取。将理解的是,存储器位置的通道、列、存储体、子存储体、存储体组或其他组织以及这些组织的组合可以在其对物理资源的应用中重叠。例如,可以通过作为特定存储体(其也可以属于列)的特定通道来存取相同的物理存储器位置。因此,将以包含而不是排他的方式理解存储器资源的组织。
在一个示例中,存储器设备740包括一个或多个寄存器744。寄存器744表示一个或多个存储设备或存储位置,这些存储设备或存储位置提供用于存储器设备的操作的配置或设置。在一个示例中,寄存器744可以为存储器设备740提供存储位置,以存储数据以供存储器控制器720存取作为控制或管理操作的一部分。在一个示例中,寄存器744包括一个或多个模式寄存器。在一个示例中,寄存器744包括一个或多个多用途寄存器。在寄存器744内的位置的配置可以将存储器设备740配置为以不同的“模式”操作,其中命令信息可以基于该模式来触发存储器设备740内的不同操作。另外地或在替代方案中,取决于模式,不同的模式还可以根据地址信息或其他信号线触发不同的操作。寄存器744的设置可以指示用于I/O设置的配置(例如,时序、终止或ODT(管芯上终止)746、驱动器配置或其他I/O设置)。
在一个示例中,存储器设备740包括ODT 746作为与I/O 742相关联的接口硬件的一部分。ODT 746可以被如上面所提到的进行配置,并且提供用于将阻抗应用于到指定信号线的接口的设置。在一个示例中,ODT 746被应用于DQ信号线。在一个示例中,ODT 746被应用于命令信号线。在一个示例中,ODT 746被应用于地址信号线。在一个示例中,ODT 746可以被应用于前述信号线的任何组合。可以基于存储器设备是存取操作的选定的目标还是非目标设备来改变ODT设置。ODT 746设置可以影响终止的线上的信令的时序和反射。对ODT746的仔细控制可以实现具有应用的阻抗和负载的改进的匹配的更高速度的操作。ODT 746可以被应用于I/O接口742、722的特定信号线(例如,ODT用于DQ线或者ODT用于CA线),并且不一定被应用于所有信号线。
存储器设备740包括控制器750,该控制器750表示在存储器设备内的用于控制存储器设备内的内部操作的控制逻辑。例如,控制器750对由存储器控制器720发送的命令进行解码,并且生成内部操作以执行或满足该命令。控制器750可以被称为内部控制器,并且与主机的存储器控制器720分离。控制器750可以基于寄存器744来确定选择哪种模式,并且基于所选定的模式来配置对用于存取存储器资源760的操作或其他操作的内部执行。控制器750生成控制信号以控制存储器设备740内的位的路由,以提供针对所选定的模式的适当接口,并且将命令引导至适当的存储器位置或地址。控制器750包括命令逻辑752,该命令逻辑752可以对在命令和地址信号线上接收到的命令编码进行解码。因此,命令逻辑752可以是或包括命令解码器。利用命令逻辑752,存储器设备可以识别命令并生成内部操作以执行所请求的命令。
再次参考存储器控制器720,存储器控制器720包括命令(CMD)逻辑724,该CMD逻辑724表示用于生成要发送到存储器设备740的命令的逻辑或电路装置。命令的生成可以指代在调度之前的命令,或对准备好要被发送的排队的命令的准备。通常,存储器子系统中的信令包括在命令内或伴随命令的地址信息,以指示或选择存储器设备应在其中执行命令的一个或多个存储器位置。响应于针对存储器设备740的事务的调度,存储器控制器720可以经由I/O 722发出命令以使得存储器设备740执行命令。在一个示例中,存储器设备740的控制器750接收并解码经由I/O 742从存储器控制器720接收到的命令和地址信息。基于接收到的命令和地址信息,控制器750可以控制存储器设备740内的逻辑和电路装置的操作的时序以执行命令。控制器750负责遵守存储器设备740内的标准或规范,例如,时序和信令要求。存储器控制器720可以通过存取调度和控制来实现对标准或规范的遵守。
存储器控制器720包括调度器730,该调度器730表示用于生成要发送到存储器设备740的事务并对其排序的逻辑或电路装置。从一个角度来看,可以认为存储器控制器720的主要功能是调度存储器存取和对存储器设备740的其他事务。这样的调度可以包括生成事务本身,以实现处理器710针对数据的请求并维持数据的完整性(例如,利用与刷新相关的命令)。事务可以包括一个或多个命令,并导致在一个或多个时序周期(例如,时钟周期或单位间隔)上传送命令或数据或两者。事务可以用于存取(例如,读取或写入或相关的命令或其组合),并且其他事务可以包括用于配置、设置、数据完整性的存储器管理命令,或其他命令或其组合。
存储器控制器720典型地包括诸如调度器730之类的逻辑,以允许对事务的选择和排序以改进系统700的性能。因此,存储器控制器720可以选择未完成的事务中的哪些事务应以哪个次序发送到存储器设备740,这典型地是利用比简单的先入先出算法复杂得多的逻辑来实现的。存储器控制器720管理到存储器设备740的事务的传输,并且管理与事务相关联的时序。在一个示例中,事务具有确定性时序,该确定性时序可以由存储器控制器720管理并且用于确定如何利用调度器730来调度事务。
在一个示例中,存储器控制器720包括刷新(REF)逻辑726。刷新逻辑726可以用于易失性的并且需要被刷新以保持确定性状态的存储器资源。在一个示例中,刷新逻辑726指示用于刷新的位置以及要执行的刷新的类型。刷新逻辑726可以触发存储器设备740内的自刷新,或通过发送刷新命令来执行外部刷新(其可以被称为自动刷新命令)或其组合。在一个示例中,存储器设备740内的控制器750包括刷新逻辑754以在存储器设备740内应用刷新。在一个示例中,刷新逻辑754生成内部操作,以根据从存储器控制器720接收到的外部刷新来执行刷新。刷新逻辑754可以确定是否将刷新定向到存储器设备740,以及响应于命令来确定要刷新什么存储器资源760。
图8是其中可以实现具有闭环连接器引脚的连接器的计算系统示例的框图。系统800表示根据本文任何示例的计算设备,并且可以是膝上型计算机、台式计算机、平板计算机、服务器、游戏或娱乐控制系统、嵌入式计算设备或其他电子设备。系统800表示根据系统100的示例的计算机系统。
在一个示例中,系统800包括用于互连存储器830和存储器控制器822的连接器890。存储器控制器822被设置在包括用于与存储器830连接的引脚、焊盘或触点的系统板上。连接器890表示根据本文任何示例的具有闭环引脚的连接器。
系统800包括处理器810,该处理器810可以包括任何类型的微处理器、中央处理单元(CPU)、图形处理单元(GPU)、处理核心或其他处理硬件或组合,以提供对系统800的指令的处理或执行。处理器810可以是主机处理器设备。处理器810控制系统800的总体操作,并且可以是或包括一个或多个可编程的通用或专用微处理器、数字信号处理器(DSP)、可编程控制器、专用集成电路(ASIC)、可编程逻辑器件(PLD)或这些设备的组合。
系统800包括引导/配置816,该引导/配置816表示存储引导代码(例如,基本输入/输出系统(BIOS))、配置设置、安全硬件(例如,可信任平台模块(TPM))或在主机OS外部操作的其他系统级硬件的存储装置。引导/配置816可以包括非易失性存储设备,例如,只读存储器(ROM)、闪速存储器或其他存储设备。
在一个示例中,系统800包括耦合到处理器810的接口812,该接口812可以表示用于需要较高带宽连接的系统组件(例如,存储器子系统820或图形接口组件840)的较高速度接口或高吞吐量接口。接口812表示接口电路,其可以是独立组件或集成到处理器管芯上。接口812可以作为电路集成到处理器管芯上,或者作为组件集成到片上系统上。在存在图形接口840的情况下,图形接口840与图形组件接合,以向系统800的用户提供视觉显示。图形接口840可以是独立组件或集成到处理器管芯或片上系统上。在一个示例中,图形接口840可以驱动向用户提供输出的高清晰度(HD)显示器或超高清晰度(UHD)显示器。在一个示例中,显示器可以包括触摸屏显示器。在一个示例中,图形接口840基于存储在存储器830中的数据或基于由处理器810执行的操作或基于两者来生成显示。
存储器子系统820表示系统800的主存储器,并且为要由处理器810执行的代码或要在执行例程中使用的数据值提供存储。存储器子系统820可以包括随机存取存储器(RAM)的一种或多种变型(例如,DRAM)、3DXP(三维交叉点),或其他存储器设备,或这些设备的组合。存储器830存储并托管操作系统(OS)832以及其他事物,以提供用于对在系统800中的指令的执行的软件平台。另外地,应用834可以从存储器830在OS 832的软件平台上执行。应用834表示具有其自己的操作逻辑以执行对一个或多个功能的执行的程序。进程836表示向OS832或一个或多个应用834或其组合提供备用功能的代理或例程。OS 832、应用834和进程836提供软件逻辑以提供用于系统800的功能。在一个示例中,存储器子系统820包括存储器控制器822,该存储器控制器822是用于生成命令并将命令发出到存储器830的存储器控制器。将理解的是,存储器控制器822可以是处理器810的物理部分或接口812的物理部分。例如,存储器控制器822可以是集成到具有处理器810的电路上(例如,集成到处理器管芯或片上系统上)的集成存储器控制器。
尽管没有具体示出,但是将理解的是,系统800可以包括设备之间的一条或多条总线或一个或多个总线系统,例如,存储器总线、图形总线、接口总线等。总线或其他信号线可以将组件通信地或电气地耦合在一起,或者将组件通信地且电气地耦合。总线可以包括物理通信线、点对点连接、桥、适配器、控制器或其他电路装置或组合。总线可以包括例如系统总线、外围组件互连(PCI)总线、超传输或行业标准架构(ISA)总线、小型计算机系统接口(SCSI)总线、通用串行总线(USB)或其他总线中的一个或多个或其组合。
在一个示例中,系统800包括接口814,该接口814可以耦合到接口812。接口814与接口812相比可以是较低速度接口。在一个示例中,接口814表示接口电路,该接口电路可以包括独立组件和集成电路装置。在一个示例中,多个用户界面组件或外围组件或两者耦合到接口814。网络接口850向系统800提供通过一个或多个网络与远程设备(例如,服务器或其他计算设备)通信的能力。网络接口850可以包括以太网适配器、无线互连组件、蜂窝网络互连组件、USB(通用串行总线)、或基于有线标准或无线标准的其他接口或专有接口。网络接口850可以与远程设备交换数据,这可以包括发送存储在存储器中的数据或接收要存储在存储器中的数据。
在一个示例中,系统800包括一个或多个输入/输出(I/O)接口860。I/O接口860可以包括用户通过其与系统800交互(例如,音频、字母数字、触觉/触摸或其他接合)的一个或多个接口组件。外围接口870可以包括上面未具体提到的任何硬件接口。外围设备通常指代依赖地连接到系统800的设备。依赖连接是其中系统800提供在其上执行操作并且用户与其进行交互的软件平台或硬件平台或两者的一种连接。
在一个示例中,系统800包括用于以非易失性方式存储数据的存储子系统880。在一个示例中,在某些系统实现方式中,存储装置880的至少某些组件可以与存储器子系统820的组件重叠。存储子系统880包括(多个)存储设备884,这些存储设备884可以是或包括用于以非易失性方式存储大量数据的任何常规介质,例如,一个或多个基于磁性、固态、NAND、3DXP或光学的盘或其组合。存储装置884以持久状态保存代码或指令以及数据886(即,尽管到系统800的电力被中断,但该值仍被保留)。存储装置884通常可以被认为是“存储器”,但是存储器830典型地是用于向处理器810提供指令的执行或操作存储器。尽管存储装置884是非易失性的,但是存储器830可以包括易失性存储器(即,如果到系统800的电力被中断,则数据的值或状态是不确定的)。在一个示例中,存储子系统880包括用于与存储装置884接合的控制器882。在一个示例中,控制器882是接口814或处理器810的物理部分,或者可以包括处理器810和接口814两者中的电路或逻辑。
电源802向系统800的组件提供电力。更具体地,电源802典型地与系统800中的一个或多个电力供应804接合,以向系统800的组件提供电力。在一个示例中,电力供应804包括用于插入壁式插座的AC到DC(交流电到直流电)适配器。这样的AC电力可以是可再生能源(例如,太阳能)电源802。在一个示例中,电源802包括DC电源,例如,外部AC到DC转换器。在一个示例中,电源802或电力供应804包括无线充电硬件,以经由与充电场的接近度来充电。在一个示例中,电源802可以包括内部电池或燃料电池源。
图9是其中可以实现具有闭环连接器引脚的连接器的移动设备的示例的框图。系统900表示移动计算设备,例如,计算平板计算机、移动电话或智能电话、可穿戴计算设备或其他移动设备,或嵌入式计算设备。应当理解,组件中的某些组件被一般性地示出,并且并非此类设备的所有组件都在系统900中示出。系统900表示根据系统100的示例的计算机系统。
在一个示例中,系统900包括用于互连存储器964和存储器控制器962的连接器990。存储器控制器962被设置在包括用于与存储器964连接的引脚、焊盘或触点的系统板上。连接器990表示根据本文任何示例的具有闭环引脚的连接器。
系统900包括处理器910,该处理器910执行系统900的主要处理操作。处理器910可以是主机处理器设备。处理器910可以包括一个或多个物理设备,例如,微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理模块。由处理器910执行的处理操作包括对在其上执行应用和设备功能的操作平台或操作系统的执行。处理操作包括与人类用户或其他设备的I/O(输入/输出)相关的操作、与功率管理相关的操作、与将系统900连接到另一设备相关的操作或其组合。处理操作还可以包括与音频I/O、显示I/O或其他接合相关的操作或其组合。处理器910可以执行存储在存储器中的数据。处理器910可以写入或编辑存储在存储器中的数据。
在一个示例中,系统900包括一个或多个传感器912。传感器912表示嵌入式传感器或与外部传感器的接口或其组合。传感器912使系统900能够监视或检测在其中实现系统900的环境或设备的一个或多个条件。传感器912可以包括环境传感器(例如,温度传感器、运动检测器、光检测器、相机、化学传感器(例如,一氧化碳、二氧化碳或其他化学传感器))、压力传感器、加速度计、陀螺仪、医学或生理学传感器(例如,生物传感器、心率监视器或用于检测生理属性的其他传感器)或其他传感器或其组合。传感器912还可以包括用于生物计量系统的传感器,例如,指纹识别系统、面部检测或识别系统或检测或识别用户特征的其他系统。应该广义上理解传感器912,而不是限制于可以利用系统900实现的许多不同类型的传感器。在一个示例中,一个或多个传感器912经由与处理器910集成的前端电路耦合到处理器910。在一个示例中,一个或多个传感器912经由系统900的另一组件耦合到处理器910。
在一个示例中,系统900包括音频子系统920,该音频子系统920表示与向计算设备提供音频功能相关联的硬件(例如,音频硬件和音频电路)和软件(例如,驱动程序、编解码器)组件。音频功能可以包括扬声器或耳机输出,以及麦克风输入。可以将用于这种功能的设备集成到系统900中或连接到系统900。在一个示例中,用户通过提供由处理器910接收并处理的音频命令来与系统900进行交互。
显示子系统930表示提供视觉显示以用于向用户呈现的硬件(例如,显示设备)和软件组件(例如,驱动程序)。在一个示例中,显示器包括用户用于与计算设备进行交互的触觉组件或触摸屏元件。显示子系统930包括显示接口932,该显示接口932包括用于向用户提供显示的特定屏幕或硬件设备。在一个示例中,显示接口932包括与处理器910(例如,图形处理器)分离的逻辑,以执行与显示器相关的至少一些处理。在一个示例中,显示子系统930包括向用户提供输出和输入两者的触摸屏设备。在一个示例中,显示子系统930包括向用户提供输出的高清晰度(HD)或超高清晰度(UHD)显示器。在一个示例中,显示子系统包括或驱动触摸屏显示器。在一个示例中,显示子系统930基于存储在存储器中的数据或基于由处理器910执行的操作或基于两者来生成显示信息。
I/O控制器940表示和与用户交互相关的硬件设备和软件组件。I/O控制器940可以操作以管理作为音频子系统920或显示子系统930或两者的一部分的硬件。另外地,I/O控制器940示出了用于连接到系统900的附加设备的连接点,用户可以通过该附加设备与系统交互。例如,可以附接到系统900的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备、按钮/开关或与特定应用一起使用的其他I/O设备,例如,读卡器或其他设备。
如上面所提到的,I/O控制器940可以与音频子系统920或显示子系统930或两者进行交互。例如,通过麦克风或其他音频设备的输入可以提供用于系统900的一个或多个应用或功能的输入或命令。另外地,代替或除了显示输出之外,可以提供音频输出。在另一示例中,如果显示子系统包括触摸屏,则显示设备还用作输入设备,其可以至少部分地由I/O控制器940管理。在系统900上还可以存在附加按钮或开关来提供由I/O控制器940管理的I/O功能。
在一个示例中,I/O控制器940管理诸如加速度计、相机、光传感器或其他环境传感器、陀螺仪、全球定位系统(GPS)、或可以被包括在系统900中的其他硬件或传感器912之类的设备。输入可以是直接用户交互的一部分,以及向系统提供环境输入以影响其操作(例如,过滤噪声、调整显示以进行亮度检测、为相机应用闪光或其他特征)。
在一个示例中,系统900包括功率管理950,该功率管理950管理电池电力使用、电池的充电以及与功率节约操作相关的特征。功率管理950管理来自电源952的电力,该电源952向系统900的组件提供电力。在一个示例中,电源952包括用于插入壁式插座的AC到DC(交流电到直流电)适配器。这样的AC电力可以是可再生能源(例如,太阳能、基于运动的电力)。在一个示例中,电源952仅包括DC电力,其可以由诸如外部AC到DC转换器之类的DC电源来提供。在一个示例中,电源952包括无线充电硬件,以经由与充电场的接近度来充电。在一个示例中,电源952可以包括内部电池或燃料电池源。
存储器子系统960包括用于在系统900中存储信息的(多个)存储器设备962。存储器子系统960可以包括非易失性(如果到存储器设备的电力被中断,则状态不会改变)或易失性(如果到存储器设备的电力被中断,则状态是不确定的)存储器设备或其组合。存储器960可以存储应用数据、用户数据、音乐、照片、文档或其他数据,以及与对系统900的应用和功能的执行相关的系统数据(无论是长期的还是临时的)。在一个示例中,存储器子系统960包括存储器控制器964(其也可以被认为是系统900的控件的一部分,并且可以潜在地被认为是处理器910的一部分)。存储器控制器964包括调度器,以生成并发出命令来控制对存储器设备962的存取。
连通性970包括硬件设备(例如,无线或有线连接器和通信硬件,或有线硬件和无线硬件的组合)和软件组件(例如,驱动程序、协议栈),以使系统900能够与外部设备进行通信。外部设备可以是单独的设备,例如,其他计算设备、无线接入点或基站以及外围设备(例如,耳机、打印机)或其他设备。在一个示例中,系统900与外部设备交换数据以将数据存储在存储器中或在显示设备上显示。经交换的数据可以包括要存储在存储器中的数据或者已经存储在存储器中的数据,以读取、写入或编辑数据。
连通性970可以包括多种不同类型的连通性。概括而言,系统900被示为具有蜂窝连通性972和无线连通性974。蜂窝连通性972通常指代由无线载波提供的(例如,经由GSM(全球移动通信系统)或其变型或衍生物、CDMA(码分多址)或其变型或衍生物、TDM(时分复用)或其变型或衍生物、LTE(长期演进——也称为“4G”)、5G或其他蜂窝服务标准提供的)蜂窝网络连通性。无线连通性974指代非蜂窝式的无线连通性,并且可以包括个域网(例如,蓝牙)、局域网(例如,WiFi)或广域网(例如,WiMax),或其他无线通信或其组合。无线通信指代通过使用经调制的电磁辐射通过非固体介质来传送数据。有线通信通过固体通信介质发生。
外围连接980包括用于进行外围连接的硬件接口和连接器以及软件组件(例如,驱动程序、协议栈)。将理解的是,系统900既可以对其他计算设备而言是外围设备(“去往”982),也可以具有与其连接的外围设备(“来自”984)。出于诸如管理(例如,下载、上传、改变、同步)系统900上的内容之类的目的,系统900通常具有“对接(docking)”连接器以连接到其他计算设备。另外地,对接连接器可以允许系统900连接到某些外围设备,这些外围设备允许系统900控制内容输出到例如视听系统或其他系统。
除了专有的对接连接器或其他专有的连接硬件之外,系统900还可以经由常见的或基于标准的连接器进行外围连接980。常见的类型可以包括通用串行总线(USB)连接器(其可以包括许多不同的硬件接口中的任何一个)、包括微型显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI),或其他类型。
通常,关于本文的描述,在一个示例中,一种连接器,包括:壳体;以及连接器引脚,该连接器引脚用于将第一印刷电路板(PCB)的触点连接到第二PCB,其中,连接器引脚具有呈环路的导体,其中,响应于连接器的压缩,引脚用于通过所述环路与自身进行电接触。
在连接器的一个示例中,当未被压缩时,环路包括开环,该开环用于响应于连接器的压缩而变成闭环。在连接器的一个示例中,当未被压缩时,环路包括闭环,其中,导体用于响应于连接器的压缩而沿着自身滑动以形成更小的闭环。根据连接器的前述任一示例,在一个示例中,其中,连接器引脚穿过壳体,其中,环路的顶部延伸通过壳体的顶部,并且环路的底部延伸通过壳体的底部。根据连接器的前述任一示例,在一个示例中,连接器引脚具有连接器引脚输出,该连接器引脚输出具有交替的接地引脚和信号引脚。根据连接器的前述任一示例,在一个示例中,第一PCB包括系统板,并且第二PCB包括存储器模块。根据连接器的前述任一示例,在一个示例中,第二PCB包括小形双列直插式存储器模块(SODIMM)。根据连接器的前述任一示例,在一个示例中,存储器模块包括多个动态随机存取存储器(DRAM)设备。根据连接器的前述任一示例,在一个示例中,DRAM设备包括与双倍数据速率版本5(DDR5)标准兼容的DRAM设备。
通常,关于本文的描述,在一个示例中,一种计算机系统,包括:系统板,该系统板包括处理器;存储器模块,该存储器模块包括多个存储器设备;连接器,该连接器用于将系统板互连到存储器模块,该连接器包括:壳体;以及连接器引脚,该连接器引脚用于将系统板的触点连接到存储器模块,其中,连接器引脚具有呈环路的导体,其中,响应于连接器的压缩,引脚用于通过环路与自身进行电接触。
在计算机系统的一个示例中,当未被压缩时,环路包括开环,该开环用于响应于连接器的压缩而变成闭环。在计算机系统的一个示例中,当未被压缩时,环路包括闭环,其中,导体用于响应于连接器的压缩而沿着自身滑动以形成更小的闭环。根据计算机系统的前述任一示例,在一个示例中,连接器引脚穿过壳体,其中,环路的顶部延伸通过壳体的顶部,并且环路的底部延伸通过壳体的底部。根据计算机系统的前述任一示例,在一个示例中,连接器引脚具有连接器引脚输出,该连接器引脚输出具有交替的接地引脚和信号引脚。根据计算机系统的前述任一示例,在一个示例中,存储器模块包括小形双列直插式存储器模块(SODIMM)。根据计算机系统的前述任一示例,在一个示例中,存储器模块包括多个动态随机存取存储器(DRAM)设备。根据计算机系统的前述任一示例,在一个示例中,DRAM设备包括与双倍数据速率版本5(DDR5)标准兼容的DRAM设备。根据计算机系统的前述任一示例,在一个示例中,以下各项中的一个或多个:处理器包括多核心处理器;系统还包括通信地耦合到系统板的主机处理器的显示器;系统还包括通信地耦合到系统板的主机处理器的网络接口;或者系统还包括用于为计算机系统供电的电池。
如本文所示出的流程图提供了各种处理动作的序列的示例。流程图可以指示要由软件或固件例程执行的操作以及物理操作。流程图可以示出可以以硬件和/或软件来实现的有限状态机(FSM)的状态的实现方式的示例。虽然以特定序列或次序显示,但除非另有说明,否则可以修改动作的次序。因此,所示出的示意图应该仅被理解为示例,并且可以以不同的次序执行该过程,并且可以并行执行一些动作。另外地,可以省略一个或多个动作;因此,并非所有实现方式将执行所有动作。
就本文描述的各种操作或功能而言,可以将各种操作或功能描述或定义为软件代码、指令、配置和/或数据。内容可以是可直接执行的(“对象”或“可执行的”形式)、源代码或差异代码(“增量”或“补丁”代码)。本文所描述的软件内容可以经由其上存储有内容的制品提供,或者经由操作通信接口以经由通信接口发送数据的方法提供。机器可读存储介质可以使得机器执行描述的功能或操作,并且包括以可以由机器(例如,计算设备、电子系统等)访问的形式存储信息的任何机制,例如,可记录/不可记录介质(例如,只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光学存储介质、闪速存储器设备等)。通信接口包括与硬连线、无线、光学等介质中的任一介质接合以与另一设备通信的任何机制,例如,存储器总线接口、处理器总线接口、互联网连接、磁盘控制器等。可以通过提供配置参数和/或发送信号来配置通信接口,以准备通信接口来提供描述软件内容的数据信号。可以经由发送到通信接口的一个或多个命令或信号来访问通信接口。
本文描述的各种组件可以是用于执行描述的操作或功能的单元。本文描述的每个组件包括软件、硬件或这些软件和硬件的组合。组件可以被实现为软件模块、硬件模块、特殊用途硬件(例如,专用硬件、专用集成电路(ASIC)、数字信号处理器(DSP)等)、嵌入式控制器、硬连线电路装置等。
除了本文描述的内容之外,在不脱离本发明的所公开的内容以及实现方式的范围的情况下,可以对本发明的所公开的内容以及实现方式进行各种修改。因此,本文的说明和示例应该被解释为说明性的而不是限制意义的。应该仅通过参考所附权利要求书来衡量本发明的范围。
Claims (18)
1.一种板到板连接器,包括:
壳体;以及
连接器引脚,所述连接器引脚用于将第一印刷电路板(PCB)的触点连接到第二PCB,其中,连接器引脚具有呈环路的导体,其中,响应于所述连接器的压缩,所述引脚用于通过所述环路与自身进行电接触。
2.根据权利要求1所述的连接器,其中,当未被压缩时,所述环路包括开环,所述开环用于响应于所述连接器的所述压缩而变成闭环。
3.根据权利要求1所述的连接器,其中,当未被压缩时,所述环路包括闭环,其中,所述导体用于响应于所述连接器的所述压缩而沿着自身滑动以形成更小的闭环。
4.根据权利要求1所述的连接器,其中,所述连接器引脚穿过所述壳体,其中,所述环路的顶部延伸通过所述壳体的顶部,并且所述环路的底部延伸通过所述壳体的底部。
5.根据权利要求1所述的连接器,其中,所述连接器引脚具有连接器引脚输出,所述连接器引脚输出具有交替的接地引脚和信号引脚。
6.根据权利要求1所述的连接器,其中,所述第一PCB包括系统板,并且所述第二PCB包括存储器模块。
7.根据权利要求6所述的连接器,其中,所述第二PCB包括小形双列直插式存储器模块(SODIMM)。
8.根据权利要求6所述的连接器,其中,所述存储器模块包括多个动态随机存取存储器(DRAM)设备。
9.根据权利要求8所述的连接器,其中,所述DRAM设备包括与双倍数据速率版本5(DDR5)标准兼容的DRAM设备。
10.一种计算机系统,包括:
系统板,所述系统板包括处理器;
存储器模块,所述存储器模块包括多个存储器设备;
连接器,所述连接器用于将所述系统板互连到所述存储器模块,所述连接器包括:
壳体;以及
连接器引脚,所述连接器引脚用于将所述系统板的触点连接到所述存储器模块,其中,连接器引脚具有呈环路的导体,其中,响应于所述连接器的压缩,所述引脚用于通过所述环路与自身进行电接触。
11.根据权利要求10所述的计算机系统,其中,当未被压缩时,所述环路包括开环,所述开环用于响应于所述连接器的所述压缩而变成闭环。
12.根据权利要求10所述的计算机系统,其中,当未被压缩时,所述环路包括闭环,其中,所述导体用于响应于所述连接器的所述压缩而沿着自身滑动以形成更小的闭环。
13.根据权利要求10所述的计算机系统,其中,所述连接器引脚穿过所述壳体,其中,所述环路的顶部延伸通过所述壳体的顶部,并且所述环路的底部延伸通过所述壳体的底部。
14.根据权利要求10所述的计算机系统,其中,所述连接器引脚具有连接器引脚输出,所述连接器引脚输出具有交替的接地引脚和信号引脚。
15.根据权利要求10所述的计算机系统,其中,所述存储器模块包括小形双列直插式存储器模块(SODIMM)。
16.根据权利要求15所述的计算机系统,其中,所述存储器模块包括多个动态随机存取存储器(DRAM)设备。
17.根据权利要求16所述的计算机系统,其中,所述DRAM设备包括与双倍数据速率版本5(DDR5)标准兼容的DRAM设备。
18.根据权利要求10所述的计算机系统,其中,以下各项中的一个或多个:
所述处理器包括多核心处理器;
所述系统还包括通信地耦合到所述系统板的主机处理器的显示器;
所述系统还包括通信地耦合到所述系统板的主机处理器的网络接口;或者
所述系统还包括用于为所述计算机系统供电的电池。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/375,558 | 2021-07-14 | ||
US17/375,558 US20210344130A1 (en) | 2021-07-14 | 2021-07-14 | Closed loop compressed connector pin |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115700944A true CN115700944A (zh) | 2023-02-07 |
Family
ID=78293370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210673322.7A Pending CN115700944A (zh) | 2021-07-14 | 2022-06-14 | 闭环压缩连接器引脚 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20210344130A1 (zh) |
CN (1) | CN115700944A (zh) |
DE (1) | DE102022105932A1 (zh) |
NL (1) | NL2032114B1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220335981A1 (en) * | 2020-07-22 | 2022-10-20 | Dell Products L.P. | System and method for providing compression attached memory module compression connectors |
US20230305736A1 (en) * | 2022-03-28 | 2023-09-28 | Dell Products, L.P. | Compression attached memory module (camm) for low-power double data rate (lpddr) memories |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107394448B (zh) * | 2017-07-14 | 2019-01-22 | 番禺得意精密电子工业有限公司 | 电连接器及电子装置 |
CN211428411U (zh) * | 2019-12-26 | 2020-09-04 | 富士康(昆山)电脑接插件有限公司 | 端子 |
CN111129849A (zh) * | 2019-12-27 | 2020-05-08 | 富士康(昆山)电脑接插件有限公司 | 电连接器 |
-
2021
- 2021-07-14 US US17/375,558 patent/US20210344130A1/en active Pending
-
2022
- 2022-03-15 DE DE102022105932.4A patent/DE102022105932A1/de active Pending
- 2022-06-09 NL NL2032114A patent/NL2032114B1/en active
- 2022-06-14 CN CN202210673322.7A patent/CN115700944A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
NL2032114B1 (en) | 2023-09-11 |
DE102022105932A1 (de) | 2023-01-19 |
NL2032114A (en) | 2023-01-19 |
US20210344130A1 (en) | 2021-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11789880B2 (en) | Load reduced nonvolatile memory interface | |
CN109661654B (zh) | 存储器中的差错校验和纠正码的扩展应用 | |
US11750190B2 (en) | Encoded on-die termination for efficient multipackage termination | |
WO2018038883A1 (en) | Double data rate command bus | |
US11188264B2 (en) | Configurable write command delay in nonvolatile memory | |
NL2032114B1 (en) | Closed loop compressed connector pin | |
US11200113B2 (en) | Auto-increment write count for nonvolatile memory | |
US20220272880A1 (en) | High speed grid array module | |
NL2031713B1 (en) | Double fetch for long burst length memory data transfer | |
US20210321516A1 (en) | Low profile sodimm (small outline dual inline memory module) | |
US11587597B2 (en) | Connector retention mechanism for improved structural reliability | |
EP3716010A1 (en) | Snap-on electromagnetic interference (emi)-shielding without motherboard ground requirement | |
US20220368047A1 (en) | Adapter card with compression attached memory modules | |
US20220012173A1 (en) | Flexible configuration of memory module data width | |
US20230006374A1 (en) | Memory on package with interposer with compression-based connectors | |
US20220122929A1 (en) | Package routing for crosstalk reduction in high frequency communication | |
CN115858438A (zh) | 用于存储器模块数据宽度的灵活配置的使能逻辑 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |