CN115660112A - 一种基于基底查找表svm的癫痫信号检测硬件加速电路 - Google Patents
一种基于基底查找表svm的癫痫信号检测硬件加速电路 Download PDFInfo
- Publication number
- CN115660112A CN115660112A CN202211342873.1A CN202211342873A CN115660112A CN 115660112 A CN115660112 A CN 115660112A CN 202211342873 A CN202211342873 A CN 202211342873A CN 115660112 A CN115660112 A CN 115660112A
- Authority
- CN
- China
- Prior art keywords
- support vector
- module
- memory
- error
- kernel function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
本发明涉及集成电路技术领域,尤其涉及一种基于基底查找表SVM的癫痫信号检测硬件加速电路,包括控制模块、核函数预处理模块、支持向量系数更新模块、支持向量误差更新模块、测试模块、第一存储器和第二存储器;控制模块通过状态转移发出enable信号,分别使能核函数预处理模块、支持向量系数更新模块、支持向量误差更新模块和测试模块;计算完成后向控制模块发出end信号,用于控制模块的状态转移。本发明实现癫痫检测SVM分类器的硬件加速,由5个模块和2个RAM存储器组成,并且把基于基底查找表法计算指数函数电路应用于计算SVM分类的高斯核函数,使得计算消耗的时钟周期和资源都比较少,同时满足癫痫检测所需要的精度。
Description
技术领域
本发明涉及图像处理技术领域,尤其涉及一种基于基底查找表SVM的癫痫信号检测硬件加速电路。
背景技术
癫痫是一种脑部的慢性障碍综合症,癫痫的发作会给患者带来巨大的痛苦,因此检测癫痫发作,能够及时给患者带来相应的治疗,有利于患者的正常生活。EEG的脑电信号是分析脑部功能的重要工具,也是癫痫检测采用的样本,癫痫检测研究里经常采用的数据集是chb-mit数据集和BONN数据集。
癫痫检测的一般流程是:把EEG信号进行预处理,得到癫痫间期和癫痫期的信号,送入分类器学习;一定周期的样本训练结束后,测试样本输入并分类,检测准确率。
支持向量机(SVM)是一种应用于癫痫信号检测领域的重要技术,然而SVM的训练过程复杂,因此计算成本较高;此外分类精度较高的高斯核函数SVM,它的指数函数硬件实现困难,在实现过程中难以保持准确度。
发明内容
针对现有算法的不足,本发明设计了一种使用高斯核函数支持向量机分类的硬件实现方案,在设计中通过基底查找表法设计高斯核函数中使用的负指数函数部分电路,在癫痫分类数据集中达到了较好的性能。
本发明所采用的技术方案是:一种基于基底查找表SVM的癫痫信号检测硬件加速电路,包括:控制模块、核函数预处理模块、支持向量系数更新模块、支持向量误差更新模块、测试模块、第一存储器和第二存储器;控制模块通过状态转移发出enable信号,分别使能核函数预处理模块、支持向量系数更新模块、支持向量误差更新模块和测试模块;核函数预处理模块、支持向量系数更新模块、支持向量误差更新模块和测试模块计算完成后向控制模块发出end信号,用于控制模块的状态转移。
进一步的,核函数预处理模块对第一存储器读操作、读取支持向量xi和支持向量xj,计算核函数K(xi,xj),并初始化误差值和支持向量系数,并对第一存储器和第二存储器写操作。
进一步的,核函数预处理模块由输入的支持向量消耗5个时钟周期得到指数函数值;由于平方是正数,为了节省位宽,从第二个时钟周期开始的数据,没有符号位,由4位整数位和12位小数位组成,并将输出作为指数函数电路的输入。
进一步的,指数函数电路由4个16×16的ROM、3个位宽为16×16的乘法器,以及3个位宽截取的模块组成,通过确定基底x的范围和步长,用exp(x)映射得到基底对应的输出y的值,输出y乘212转化为整数后,转化为16进制的数据储存在4个ROM;位宽截取的模块保证最后两个相乘的二进制数位宽为16位,32位的二进制乘积截去最低位的12位小数位和最高位的4位整数位,截取16位二进制数。
进一步的,核函数预处理模块的电路逻辑控制支持向量的读地址,计算并且储存训练样本i和j之间的核函数,对于xi和xj产生的核函数,储存地址的公式为:
k_addrij=(i-1)+j*(l-1)-j*(j+1)/2
其中,k_addrij是核函数储存地址,i是第一个选择的样本对应标签,j是第二个选择的样本对应标签。
进一步的,支持向量更新模块是从支持向量误差更新模块中输入最大、最小误差和对应的标签,对第一存储器、第二存储器进行读操作,对第二存储器进行写操作;通过逻辑运算更新α1和α2并写回第一存储器;将支持向量增加值Δαi1和Δαi2作为输出传递给支持向量误差更新模块。
进一步的,支持向量误差更新模块输入支持向量增加值Δαi1和Δαi2和对应标签i1和i2,对第一存储器、第二存储器进行读操作,对第一存储器进行写操作;更新每一个训练样本支持向量对应的误差其中,为新误差,Δαi1和Δαi2为样本i1和样本i2两个样本对应拉格朗日因子的增加量;yi1和yi2为样本标签,K(Xi1,Xi)和K(Xi2,Xi)为核函数值;更新最大、最小误差和对应的标签并且输出传递给支持向量更新模块,并且把i2的值传递给控制模块。
进一步的,支持向量误差更新模块输入Δαi1、Δαi2、i1、i2,通过计数器i的循环读出第二存储器和第一存储器对应的地址,更新的误差写入第一存储器地址,每一个误差更新后,判断Fi>Fup和Fi<Flow是否为真,若为真,则替代对应的Fup和Flow并更新标签iup和ilow。
进一步的,测试模块输入支持向量xj,从第一存储器中读出存储的支持向量系数αi、标签yi和支持向量xi,计算循环读出第一存储器里的αi、yi、xi,xi与xj做核函数运算乘系数,并且根据标签yi用两路选择器判断正负性,之后累加,直到第一存储器的所有地址都完成搜索,然后减去偏移值并判断最高位符号,确定样本的分类。
本发明的有益效果:
1、本发明电路设计实现以低资源消耗较少时钟周期的高精度癫痫检测;
2、实现癫痫检测SVM分类器的硬件加速,由5个模块和2个RAM存储器组成,并且把基于查找表设计负指数函数电路应用于计算SVM分类的高斯核函数,使得计算消耗的时钟周期和资源都比较少,同时满足癫痫检测所需要的精度。
附图说明
图1是本发明的基于基底查找表SVM的癫痫信号检测硬件加速电路逻辑图;
图2是本发明的核函数计算电路和指数函数电路的结构图;
图3是本发明的核函数预处理模块的结构图;
图4是本发明的五个模块状态转移图;
图5是本发明的测试模块的结构图;
图6是本发明的癫痫检测的准确率结果图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明,此图为简化的示意图,仅以示意方式说明本发明的基本结构,因此其仅显示与本发明有关的构成。
实施例中采用BONN数据集的癫痫发作期(E)和癫痫间期(D)两个数据集,每256个连续的点加窗处理组成一个样本,任意选取D集和E集里各64个样本作为训练集;数据集对于一个训练样本经过四层离散小波变换滤波处理,每一层滤波提取平均值和标准差两个特征值,得到8个特征值;
如图1所示,一种基于基底查找表SVM的癫痫信号检测硬件加速电路,包括控制模块、核函数预处理模块、支持向量系数更新模块、支持向量误差更新模块、测试模块、RAM1存储器和RAM2存储器;控制模块通过状态转移发出enable信号,分别使能核函数预处理模块、支持向量系数更新模块、支持向量误差更新模块和测试模块;核函数预处理模块、支持向量系数更新模块、支持向量误差更新模块和测试模块计算完成后向控制模块发出end信号,用于控制模块的状态转移;
核函数预处理模块对RAM1存储器读操作、读取xi和xj,计算核函数K(xi,xj),并初始化误差值和支持向量系数,并对RAM1和RAM2写操作;
支持向量更新模块是从支持向量误差更新模块中输入最大、最小误差和对应的标签,对RAM1存储器、RAM2存储器进行读操作,对RAM2存储器进行写操作;通过逻辑运算更新α1和α2并写回RAM1存储器;将支持向量增加值Δαi1和Δαi2作为输出传递给支持向量误差更新模块;
支持向量误差更新模块输入支持向量增加值Δαi1和Δαi2和对应标签i1和i2,对RAM1存储器、RAM2存储器进行读操作,对RAM1存储器进行写操作;更新每一个训练样本支持向量对应的误差 其中,为新误差,Δαi1和Δαi2为样本i1和样本i2两个样本对应拉格朗日因子的增加量;yi1和yi2为样本标签,K(Xi1,Xi)和K(Xi2,Xi)为核函数值;更新最大、最小误差和对应的标签并且输出传递给支持向量更新模块,并且把i2的值传递给控制模块;
测试模块读RAM1存储器,输入测试样本的8个支持向量,计算核函数,再循环累加,作为模块的输出。
RAM1存储器保存每个支持向量对应的误差Fi、支持向量系数αi、8个支持向量xi1~xi8、以及支持向量对应的原标签yi,RAM2存储器保存训练各向量之间的核函数,两个RAM存储器通过使能信号、地址和数据总线,与核函数预处理模块、支持向量系数更新模块、支持向量误差更新模块和测试模块之间交互;
数据位宽为16bit,其中1bit符号位,3bit整数位,12bit小数位;初始化误差Fi和支持向量系数αi,将Fi和αi连同训练样本的支持向量xi和对应的标签yi储存在RAM1存储器中,在RAM1存储器中,Fi、αi的存储空间的大小分别为16bit×128,标记yi的存储空间大小128bit,由于每个样本的支持向量由8个特征组成,因此xi的存储空间大小为8×16bit×128,相加得到RAM1存储空间的总容量为18kbit。
如图3是核函数预处理模块的结构图,核函数预处理模块中,电路逻辑控制支持向量的读地址,计算并且储存训练样本i和j之间的核函数,对于xi和xj产生的核函数,储存地址的公式为:
k_addrij=(i-1)+j*(l-1)-j*(j+1)/2
其中,k_addrij是核函数储存地址,i是第一个选择的样本对应标签,j是第二个选择的样本对应标签;等到训练样本的所有核函数值都完成计算后,输出end信号。
在RAM1存储器中读取xi和xj,计算K(xi,xj)时,addr_i从1开始,addr_j从(addr_i+1)依次递增,当addr_j增大到最后一个样本的地址128时,addr_i增加1,addr_j再次从(addr_i+1)递增到128,如此依次循环;在整个过程中,存储核函数的RAM2存储器的写使能信号始终为1,读出addr_i和addr_j的支持向量后,首先计算两个支持向量的距离,再进入基底查找表法计算的指数函数电路中,得到的核函数值存入k_addrij=(i-1)+j*127-j*(j+1)/2的地址中,RAM2存储器的容量为16×128×127/2(bit),也就是127kbit。
支持向量系数更新模块中,输入的是支持向量误差更新模块计算得到的最大误差Fup和最小误差Flow以及对应的标签iup和ilow、计数器生成i2,从RAM1存储器中读取Fi2,通过加法器和比较器,判断Fup-Fi2<Fi2-Flow,结果为真则选择iup为i1,否则选择ilow为i1;然后读取RAM2存储器,利用公式更新支持向量系数 将更新后的系数写入RAM1存储器,同时输出Δαi1、Δαi2、i1、i2,系数更新完成以后,支持向量系数变化值Δαi1和Δαi2输入到支持向量误差更新模块,计数器i2的值和end信号作为输出传递给控制模块。
支持向量误差更新模块中,输入Δαi1、Δαi2、i1、i2,通过计数器i的循环读出RAM2存储器和RAM1存储器对应的地址,更新的误差写入RAM1存储器地址,每一个误差更新后,判断Fi>Fup和Fi<Flow是否为真,若为真,则替代对应的Fup和Flow并更新标签iup和ilow。
图4是五个模块的状态转移图,每个模块的状态发出enable信号控制相连的模块的运行,通过end信号使当前模块进入下一个状态,在支持向量误差更新模块状态时,通过判断输入i<128来控制循环次数。
图5是测试模块的结构图,输入是经过滤波和特征提取之后的测试样本的支持向量xj,从RAM1存储器中读出存储的支持向量系数αi、标签yi和支持向量xi,计算其中,b为偏移值;循环读出RAM1存储器里的αi、yi、xi,xi与xj做核函数运算乘系数,并且根据标签用两路选择器判断正负性,之后累加,直到RAM1的所有地址都完成搜索,然后减去偏移值并判断最高位符号(0或1),来确定样本的分类;例如RAM1存储器地址i从1开始依次增加到128,先计算核函数K(xi,xj),再根据标签yi判断符号,最后与系数相乘,通过计数器计数,等128个地址都完成搜索后,减去偏移值并判断符号,判断输入支持向量xj对应的标签。
核函数预处理模块与测试模块需要频繁使用核函数计算,图2(左)是核函数计算的逻辑结构图,由输入的支持向量消耗5个时钟周期得到指数函数值;由于平方是正数,为了节省位宽,从第二个时钟周期开始的数据,没有符号位,由4位整数位和12位小数位组成;核函数采用高斯核函数K(xi,xj)=exp(-||xi-xj||2/σ2)计算的硬件加速实现,通过仿真得到,当σ值设为1时准确率最高,计算||xi-xj||2时,先把对应的支持向量相减,然后做平方运算,并两两相加,得到的结果再使用两两相加的方式,得到的输出作为指数函数电路的输入。
基底查找表的方法是把指数按照位数划分为不同的基底,每一个基底可以查找到一个对应的指数函数的值,再把这些基底对应的值相乘来得到指数函数的值;指数函数的基底拆分由以下公式表示:
ei=eax*eby*ecz
其中,i是输入的二进制数,a、b和c分别表示每一位数对应的基底,以十进制数来说,可以把e3.68拆分成e3*e0.6*e0.08,得到个位、十分位和百分位三个基底,它们的系数分别为3、6和8,分别得到三个基底对应的指数函数值后,再相乘即可以得到e3.68的指数函数值。
图2(右)基底查找表法计算指数函数电路,由4个16×16的ROM、3个位宽为16×16的乘法器,以及3个位宽截取的模块组成,对于四个基底来说,对应的数据范围分别是0~15×16-3、0~15×16-2、0~15×16-1、0~15,对应的步长分别是16-3、16-2、16-1和1;通过确定基底x的范围和步长,在MATLAB工具里用exp(x)映射得到基底对应的输出y的值,y乘212转化为整数后,转化为16进制的数据储存在4个ROM里;位宽截取的模块保证了最后两个相乘的二进制数位宽为16位,32位的二进制乘积截去最低位的12位小数位和最高位的4位整数位,截取16位二进制数(4位整数位+12位小数位)。
本发明提出的基于基底查找表指数函数的癫痫信号检测硬件实现,可以减少SVM学习电路的时钟周期,减少指数函数电路消耗的资源,同时保证癫痫检测的高准确率。本发明的电路在vivado平台的xc7a75tfgg484-1上运行,得到指数函数部分的slice LUT的消耗仅为49个,远小于传统方案;一次核函数计算消耗的时钟周期仅为7个,小于传统方案里的22个;采用BONN数据集得到的128个样本进行训练后,用512个样本测试,作为一个周期,在四个周期循环结束后,得到癫痫信号检测的准确率约为95.2%,如图6所示使用BONN数据集得到的分类准确率比起软件预测的准确率略低,但是与其他FPGA预测得到的准确率相比基本相当。
以上述依据本发明的理想实施例为启示,通过上述的说明内容,相关工作人员完全可以在不偏离本项发明技术思想的范围内,进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容,必须要根据权利要求范围来确定其技术性范围。
Claims (9)
1.一种基于基底查找表SVM的癫痫信号检测硬件加速电路,其特征在于,包括:控制模块、核函数预处理模块、支持向量系数更新模块、支持向量误差更新模块、测试模块、第一存储器和第二存储器;控制模块通过状态转移发出enable信号,分别使能核函数预处理模块、支持向量系数更新模块、支持向量误差更新模块和测试模块;核函数预处理模块、支持向量系数更新模块、支持向量误差更新模块和测试模块计算完成后向控制模块发出end信号,用于控制模块的状态转移。
2.根据权利要求1所述的基于基底查找表SVM的癫痫信号检测硬件加速电路,其特征在于:核函数预处理模块对第一存储器读操作、读取支持向量xi和支持向量xj,计算核函数K(xi,xj)、初始化误差值和支持向量系数,并对第一存储器和第二存储器写操作。
3.根据权利要求1所述的基于基底查找表SVM的癫痫信号检测硬件加速电路,其特征在于:核函数预处理模块由输入的支持向量消耗5个时钟周期得到指数函数值;由于平方是正数,为了节省位宽,从第二个时钟周期开始的数据没有符号位,由4位整数位和12位小数位组成,并将输出作为指数函数电路的输入。
4.根据权利要求3所述的基于基底查找表SVM的癫痫信号检测硬件加速电路,其特征在于:指数函数电路由4个16×16的ROM、3个位宽为16×16的乘法器,以及3个位宽截取的模块组成,通过确定基底x的范围和步长,用exp(x)映射得到基底对应的输出y的值,输出y乘212转化为整数后,转化为16进制的数据储存在4个ROM;位宽截取的模块保证最后两个相乘的二进制数位宽为16位,32位的二进制乘积截去最低位的12位小数位和最高位的4位整数位,截取16位二进制数。
5.根据权利要求1所述的基于基底查找表SVM的癫痫信号检测硬件加速电路,其特征在于:核函数预处理模块控制支持向量的读地址,计算并且储存训练样本i和j之间的核函数,对于xi和xj产生的核函数,储存地址的公式为:
k_addrij=(i-1)+j*(l-1)-j*(j+1)/2
其中,k_addrij是核函数储存地址,i是第一个选择的样本对应标签,j是第二个选择的样本对应标签。
6.根据权利要求1所述的基于基底查找表SVM的癫痫信号检测硬件加速电路,其特征在于:支持向量更新模块是从支持向量误差更新模块中输入最大、最小误差和对应的标签,对第一存储器、第二存储器进行读操作,对第二存储器进行写操作;通过逻辑运算更新向量系数α1和α2并写回第一存储器;将支持向量增加值Δαi1和Δαi2作为输出传递给支持向量误差更新模块。
8.根据权利要求7所述的基于基底查找表SVM的癫痫信号检测硬件加速电路,其特征在于:支持向量误差更新模块输入Δαi1、Δαi2、i1、i2,通过计数器i的循环读出第二存储器和第一存储器对应的地址,更新的误差写入第一存储器地址,每一个误差更新后,判断Fi>Fup和Fi<Flow是否为真,若为真,则替代对应的Fup和Flow并更新标签iup和ilow,Fup和Flow为最大误差和最小误差。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211342873.1A CN115660112A (zh) | 2022-10-31 | 2022-10-31 | 一种基于基底查找表svm的癫痫信号检测硬件加速电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211342873.1A CN115660112A (zh) | 2022-10-31 | 2022-10-31 | 一种基于基底查找表svm的癫痫信号检测硬件加速电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115660112A true CN115660112A (zh) | 2023-01-31 |
Family
ID=84993103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211342873.1A Pending CN115660112A (zh) | 2022-10-31 | 2022-10-31 | 一种基于基底查找表svm的癫痫信号检测硬件加速电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115660112A (zh) |
-
2022
- 2022-10-31 CN CN202211342873.1A patent/CN115660112A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11727276B2 (en) | Processing method and accelerating device | |
KR102381770B1 (ko) | 정밀 지수 및 정밀 소프트맥스 계산 | |
CN113330421B (zh) | 点积计算器及其操作方法 | |
CN110070178A (zh) | 一种卷积神经网络计算装置及方法 | |
US11886980B2 (en) | Neural network accelerator using logarithmic-based arithmetic | |
US11314842B1 (en) | Hardware implementation of mathematical functions | |
CN103180820A (zh) | 用于执行浮点除法的方法和装置 | |
CN112420092B (zh) | 位串转换 | |
US20190065146A1 (en) | Providing efficient floating-point operations using matrix processors in processor-based systems | |
CN111696610A (zh) | 用于位串转换的设备和方法 | |
CN112598123A (zh) | 神经网络的权值的量化方法、量化装置及存储介质 | |
Chen et al. | Approximate softmax functions for energy-efficient deep neural networks | |
CN113741858A (zh) | 存内乘加计算方法、装置、芯片和计算设备 | |
Wu et al. | Efficient dynamic fixed-point quantization of CNN inference accelerators for edge devices | |
CN110222305A (zh) | 一种基于双曲cordic的对数函数计算系统及方法 | |
CN113805974A (zh) | 基于应用程序的数据类型选择 | |
CN115660112A (zh) | 一种基于基底查找表svm的癫痫信号检测硬件加速电路 | |
CN116166217A (zh) | 执行浮点操作的系统和方法 | |
CN111009004B (zh) | 一种加速图像匹配的硬件优化方法 | |
KR20220131333A (ko) | 산술 논리 유닛 | |
CN220913655U (zh) | 适用小样本神经网络硬件加速系统的可重构特征度量电路 | |
US20240152327A1 (en) | Computing circuit, computing method, and decoder | |
Furuta et al. | An Efficient Implementation of FPGA-based Object Detection Using Multi-scale Attention | |
CN109801581B (zh) | 显示面板补偿灰阶值确定方法和装置、显示装置 | |
US12033060B2 (en) | Asynchronous accumulator using logarithmic-based arithmetic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |