CN115641899A - 用于监测混合模式块的存储器子系统 - Google Patents

用于监测混合模式块的存储器子系统 Download PDF

Info

Publication number
CN115641899A
CN115641899A CN202210835688.XA CN202210835688A CN115641899A CN 115641899 A CN115641899 A CN 115641899A CN 202210835688 A CN202210835688 A CN 202210835688A CN 115641899 A CN115641899 A CN 115641899A
Authority
CN
China
Prior art keywords
block
blocks
pec
memory
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210835688.XA
Other languages
English (en)
Inventor
J·黄
罗贤钢
杨春森
K·坦派罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115641899A publication Critical patent/CN115641899A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种设备可包含块编程擦除计数PEC组件。所述块PEC组件可监测非易失性存储器阵列的每一特定类型的块的编程擦除计数PEC的数量。所述块PEC组件可进一步基于所述PEC的数量确定接下来将主机数据写入超级块的哪一块。所述块PEC组件可进一步将主机数据写入所确定的块。

Description

用于监测混合模式块的存储器子系统
技术领域
本公开的实施例大体上涉及存储器子系统，且更确切来说，涉及用于监测混合模式块的存储器子系统。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。
发明内容
本公开的实施例提供一种用于监测混合模式块的设备，其包括：块编程擦除计数(PEC)组件，其用以执行包括以下各项的操作：监测用于非易失性存储器阵列的超级块的每一特定类型的块的编程擦除计数(PEC)的数量；基于PEC的数量确定接下来将主机数据写入超级块的哪一块；以及将主机数据写入所确定的块。
本公开的另一实施例提供一种用于监测混合模式块的方法，其包括：监测非易失性存储器阵列的多个块的编程擦除计数(PEC)的数量，其中多个块包括：单层级单元(SLC)块的一部分；三层级单元(TLC)块的一部分；以及四层级单元(QLC)的一部分；基于PEC的数量确定接下来将主机数据写入多个块中的哪一块；以及将主机数据写入所确定的块。
本公开的又一实施例提供一种用于监测混合模式块的设备，其包括：存储器装置，其包括多个存储器块；以及处理装置，其耦合到存储器装置，所述处理装置执行包括以下各项的操作：监测非易失性存储器阵列的多个块的编程擦除计数(PEC)的数量，其中多个块包括：单层级单元(SLC)块的一部分；三层级单元(TLC)块的一部分；以及四层级单元(QLC)块的一部分；确定将从主机接收到的主机数据写入SLC、TLC或QLC块的部分的类型的块中的一者；基于一种类型的块中的块的部分的PEC的数量确定接下来将主机数据写入一种类型的块中的哪一块；以及将主机数据写入所确定的块。
附图说明
根据下文给出的实施方式且根据本公开的各种实施例的附图将更加充分地理解本公开。
图1示出根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2示出根据本公开的一些实施例的用于监测混合模式块的非易失性存储器阵列的实例。
图3示出根据本公开的一些实施例的与监测混合模式块相关联的实例流程图。
图4示出根据本公开的一些实施例的与监测混合模式块相关联的实例流程图。
图5示出根据本公开的实施例的用于监测混合模式块的实例方法。
图6为本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的各方面针对用于监测与存储器子系统相关联的混合模式块的媒体管理操作，明确地说，针对包含块编程擦除计数(PEC)组件的存储器子系统。存储器子系统可以是存储装置、存储器模块或存储装置和存储器模块的混合。存储器子系统的实例为存储系统，例如固态驱动器(SSD)。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件，例如存储数据的“存储器装置”的存储器子系统。主机系统可提供待存储于存储器子系统处的数据，且可以请求从存储器子系统检索数据。
存储器装置可以是非易失性存储器装置。非易失性存储器装置的一个实例是与非(NAND)存储器装置(也称为快闪技术)。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置为一或多个裸片的封装。每个裸片可由一或多个平面组成。平面可分组为逻辑单元(LUN)。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面由物理块集组成。每一块由页集组成。每一页由存储器单元(“单元”)集组成。单元为存储信息的电子电路。下文中，块是指用于存储数据的存储器装置的单位，且可包含存储器单元群组、字线群组、字线或个别存储器单元。对于一些存储器装置，块(在下文中也被称为“存储器块”)为可擦除的最小区域。无法单独地擦除页，且只能擦除整个块。
每个存储器装置可包含一或多个存储器单元阵列。取决于单元类型，可写入单元以存储一或多个位的二进制信息，且具有与正存储的位数相关的各种逻辑状态。逻辑状态可由如“0”和“1”的二进制值或这些值的组合表示。存在各种类型的单元，例如单层级单元(SLC)、多层级单元(MLC)、三层级单元(TLC)和四层级单元(QLC)。举例来说，SLC可存储一位信息且具有两种逻辑状态。
一些NAND存储器装置采用浮置栅极架构，其中基于位线与字线之间的相对电压变化来控制存储器存取。NAND存储器装置的其它实例可采用可包含使用字线布局的替换栅极架构，所述替换栅极架构可允许基于用于构造字线的材料的特性而在存储器单元内捕获对应于数据值的电荷。
存储器子系统可使用高速缓存块写入主机数据以用于改进的性能。在一些实例中，用于主机数据的高速缓存块可为混合块。这些混合块可以是将在单层级单元(SLC)、三层级单元(TLC)或四层级单元(QLC)模式中使用的块。这可意味着虽然特定块当前正用作SLC块，但其随后还可用作TLC或QLC块。当主机指示写入另外的数据时，存储器子系统的固件可选择自由块(例如，尚未写入或不含有需要维持或保存的数据的块)。若干因素可有助于选择用于写入数据的下一块。这些因素可包含例如耗损均衡规则、块可用性、块的类型、可用闲置时间、编程/擦除计数(PEC)等。
存储器子系统的存储器的块中的每一者可包含其自身的关于块使用的统计数据。举例来说，一个块统计可包含PEC变量。此PEC变量可监测已对特定块执行的编程/擦除(PE)循环的次数。每对块执行一次擦除操作，PEC计数就可增加一(1)，不管所述块是在SLC、TLC还是QLC模式中擦除。在一些先前方法中，可假设磨损比是1:1，这意味着一个(1)SLC擦除操作等于一个(1)TLC擦除操作，且等于对块执行的一个(1)QLC擦除操作。循环块的能力可基于最低循环能力(例如，基于TLC和QLC两者的系统的SLC循环)。
在一些实例中，存储器子系统的使用可根据所使用的块的类型而变化。举例来说，一些使用可更多依赖于SLC高速缓存器性能，而其它可能偏好TLC高速缓存器的稳定性能等。不同使用可引起SLC、TLC和/或QLC块的使用的混合。每一类型的块的混合百分比可对块可靠性具有较大影响。作为实例，与使用TLC和/或QLC模式块相比，使用较大百分比的SLC模式块可更快速地降低单元耐久性和可靠性。为了确保用于块使用的质量的阈值水平，可将存储器子系统设置成在假定100％SLC使用率的最差情况情境方法中执行，以避免在任何情况下达到100％SLC使用率时存储器子系统适应此使用的可能性。
在仍维持最低性能水平的情况下，这可对存储器子系统操作造成不必要的压力，且可由于存储器子系统使用的循环能力低于其原本可能能够达到的循环能力而降低系统能力。在其中通常仅监测块的PEC循环计数而非对哪一类型的块执行PEC计数的这些先前方法中，无法确定哪一类型的块已执行的PEC循环的次数。换句话说，在对存储器块执行的特定数目的PEC循环中，存储器子系统并不知道每一SLC模式块、每一TLC模式块和每一QLC模式块分别执行的循环的次数。
本公开的各方面通过监测哪一类型的混合模式块(例如，SLC模式、TLC模式和QLC模式块中的哪一类型)具有特定PEC计数来解决以上和其它不足。在此方法中，每当写入(例如，编程)或擦除特定类型的块时，所述特定类型的块的PEC计数就增加一(1)。举例来说，当写入或擦除SLC块时，SLC块PEC计数就增加一(1)，当写入或擦除TLC块时，TLC块PEC计数就增加，以此类推。这允许用于确定写入主机数据的下一块的两种不同方法。第一方法可包含针对所述类型的块确定具有最低PEC计数的下一块，如下文将结合图3进一步描述。第二方法可包含确定具有最低PEC比的下一块，如将结合图4进一步描述。
图1示出根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或其组合。
存储器子系统110可以是存储装置、存储器模块或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡，以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小形DIMM(SO-DIMM)，以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，运载工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。如本文所用，“耦合到”或“与…耦合”一般是指组件之间的连接，所述连接可以是间接通信连接或直接通信连接(例如，无中间组件)，无论有线还是无线，包含例如电连接、光学连接、磁性连接等连接。
主机系统120可包含处理器芯片组和由处理器芯片组执行的软件栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用例如存储器子系统110以将数据写入存储器子系统110且从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、小型计算机系统接口(SCSI)、双倍数据速率(DDR)存储器总线、双列直插式存储器模块(DIMM)接口(例如，支持双倍数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双倍数据速率(DDR)、低功率双倍数据速率(LPDDR)，或任何其它接口。物理主机接口可用以在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1将存储器子系统110示出为实例。一般来说，主机系统120可经由同一通信连接、多个独立通信连接和/或通信连接的组合来存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的各种组合。易失性存储器装置(例如，存储器装置140)可以但不限于是随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其是非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3DNAND)。
存储器装置130、140中的每一者可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)每单元可存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)每单元可存储多个位。在一些实施例中，每一存储器装置130可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或其任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为页，所述页可指用以存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，页可被分组以形成块。
尽管描述了例如非易失性存储器单元和NAND型存储器(例如，2D NAND、3DNAND)的三维交叉点阵列的非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器或存储装置，例如，只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器和电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或简称为控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器，或其组合。硬件可包含具有专用(即，硬编码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可包含处理器117(例如，处理装置)，所述处理器被配置成执行存储在本地存储器119中的指令。在所示出的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，所述嵌入式存储器被配置成存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程的指令，包含处理存储器子系统110与主机系统120之间的通信。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已示出为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可替代地依赖于外部控制(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作并且可将所述命令或操作转换成指令或适当命令以实现对存储器装置130和/或存储器装置140的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址、物理媒体位置)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成命令指令以存取存储器装置130和/或存储器装置140，且将与存储器装置130和/或存储器装置140相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址，且解码所述地址以存取存储器装置130和/或存储器装置140。
在一些实施例中，存储器装置130包含与存储器子系统控制器115一起操作以在存储器装置130的一或多个存储器单元上执行操作的本地媒体控制器135。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130为受管理存储器装置，其为与本地控制器(例如，本地控制器135)组合以用于在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例为受管理NAND(MNAND)装置。
存储器子系统110包含块PEC组件113(或为简洁起见，称为“MM超级块组件”)，所述块PEC组件可配置成安排和/或执行操作以监测混合模式块且确定写入主机数据的下一块，且可使用存储器子系统110的各种组件、数据路径和/或接口来这样做。块PEC组件113可包含各种电路系统以促进超级块的选择和对存储器装置130、140的存储器单元中的数据的存储的控制。举例来说，块PEC组件113可包含呈ASIC、FPGA、状态机和/或其它逻辑电路系统或软件和/或固件形式的专用电路系统，所述专用电路系统可允许块PEC组件113安排和/或执行与监测混合模式块和确定写入数据的下一块相关的数据存储操作，并与存储器子系统110的各种组件、数据路径和/或接口通信。
块PEC组件113可通信地耦合到存储器装置130、140，且可存取存储器装置130、存储器装置140、存储器子系统110的内部数据路径和/或存储器子系统110的接口以执行本文中所描述的操作和/或将存储数据传送到存储器子系统110的额外元件。在一些实施例中，由块PEC组件113执行的操作可在存储器子系统110和/或存储器子系统控制器115内的数据传送的初始化或预初始化阶段期间执行。
在一些实施例中，存储器子系统控制器115包含块PEC组件113的至少一部分。举例来说，存储器子系统控制器115可包含处理器117(处理装置)，所述处理器配置成执行存储于本地存储器119中的指令以用于执行本文所描述的操作。在一些实施例中，块PEC组件113是主机系统110(未示出)、应用程序或操作系统的部分。
根据本公开的一些实施例，图1中的存储器装置130、140可包含多个物理块。举例来说，存储器装置130、140可包含NAND快闪存储器阵列，所述NAND快闪存储器阵列包含多个物理块。然而，本公开的实施例不限于特定类型的存储器或存储器阵列。举例来说，存储器阵列可为DRAM阵列、RRAM阵列或PCRAM阵列，以及其它类型的存储器阵列。此外，存储器阵列可连同与其操作相关联的各种外围电路系统位于特定半导体裸片上。
存储器阵列的存储器单元可为可操作为SLC和/或XLC(例如，可指可在大于SLC的层级处操作的单元的超层级单元(extra-level cell)也被称作非SLC模式单元，其中三层级单元(TLC)和四层级单元(QLC)为非SLC模式单元)的混合模式单元。存储器阵列中的物理块的数目可为128块、512块或1,024个块，但实施例不限于128的特定倍数或存储器阵列中的任何特定数目的物理块。此外，存储器的不同部分可充当用于媒体管理操作(例如垃圾收集)的动态SLC高速缓存器。举例来说，存储器的不同部分的大小可随着对存储器的需求的增加和/或减少而动态地增大和/或减小，且垃圾收集更有效地解决这些需求。
存储器阵列的每一物理块可含有耦合到存取线(例如，字线)的存储器单元的多个物理行。每一物理块中的行(例如，字线)的数目可以是32，但实施例不限于每物理块特定数目的行。此外，存储器单元可耦合到感测线(例如，数据线和/或数字线)。
每一行可包含存储器单元的多个页(例如，物理页)。物理页指代编程和/或感测的单元(例如，作为功能群组一起编程和/或感测的多个存储器单元)。每一行可包括存储器单元的一个物理页。然而，本公开的实施例不限于此。举例来说，在若干实施例中，每一行可包括存储器单元的多个物理页(例如，耦合到偶数编号的位线的一或多个偶数存储器单元页，和耦合到奇数编号的位线的一或多个奇数存储器单元页)。另外，对于包含XLC的实施例，存储器单元的物理页可存储数据的多个页(例如，逻辑页)，例如上部数据页和下部数据页，其中每一单元在物理页中存储朝向上部数据页的一或多个位和朝向下部数据页的一或多个位。
在非限制性实例中，设备(例如，计算系统100)可包含存储器子系统块PEC组件113。存储器子系统块PEC组件113可驻存在存储器子系统110上。如本文中所使用，术语“驻存于…上”是指某物在物理上位于特定组件上。举例来说，存储器子系统块PEC组件113“驻存于存储器子系统110上”是指包括存储器子系统块PEC组件113的硬件电路系统在物理上位于存储器子系统110上的状况。术语“驻存于…上”可与例如“部署于…上”或“位于…上”的其它术语互换使用，如本文中所提到的。
存储器子系统块PEC组件113可配置成监测混合模式块。存储器子系统块PEC组件113可基于多个混合模式块中的每一者的经监测PEC连同下文结合图3至4描述的其它参数而确定接下来将主机数据写入哪一块。
图2示出根据本公开的一些实施例的块PEC组件213和具有物理块的存储器阵列202的图。块PEC组件213(其可类似于图1中的块PEC组件113)可耦合到存储器阵列202。举例来说，存储器阵列202可表示图1中的非易失性存储器装置130/140的存储器阵列。存储器阵列202可为例如NAND快闪存储器阵列。作为额外实例，存储器阵列202可为SCM阵列，如例如三维交叉点(3D交叉点)存储器阵列、铁电RAM(FRAM)阵列，或可变电阻存储器阵列，如PCRAM、RRAM或自旋力矩转移(STT)阵列等。此外，尽管图2中未展示，但存储器阵列202可连同与其操作相关联的各种外围电路系统位于特定半导体裸片上。
如图2所示，存储器阵列202具有存储器单元的多个物理块262-1(BLOCK 1)、262-2(BLOCK 2)、…、262-B(BLOCKB)。存储器单元可以各种编程时间和修剪操作。存储器单元的多个物理块262可包含在存储器单元平面中，且存储器单元的多个平面可包含在裸片上。举例来说，在图2中展示的实例中，每一物理块262可为单个裸片的部分。图2中所示出的存储器阵列202的部分可为存储器单元的裸片和/或逻辑单元。
如图2所示，每一物理块262包含耦合到存取线(例如，字线)的存储器单元的多个物理行(例如，行258-1、258-2、…、258-R)。此外，尽管图2中未展示，但存储器单元可耦合到感测线(例如，数据线和/或数字线)。如所属领域的技术人员将了解，每一行258可包含多个存储器单元页(例如，物理页)。物理页指代编程和/或感测的单元(例如，作为功能群组一起编程和/或感测的多个存储器单元)。在图2中展示的实施例中，每一行258包括存储器单元的一个物理页。然而，本公开的实施例不限于此。举例来说，在实施例中，每一行可包括存储器单元的多个物理页(例如，耦合到偶数编号的位线的一或多个偶数存储器单元页，和耦合到奇数编号的位线的一或多个奇数存储器单元页)。另外，对于包含多层级单元的实施例，存储器单元的物理页可存储多个数据逻辑页(例如，上部数据页和下部数据页，其中物理页中的每一单元存储朝向上部数据页的一或多个位和朝向下部数据页的一或多个位)。
如图2所示，存储器单元的行258可包括多个物理扇区260-1、260-2、…、260-S(例如，存储器单元的子集)。单元的每一物理扇区260可存储数据的多个逻辑扇区。另外，数据的每一逻辑扇区可对应于特定数据页的一部分。作为实例，存储在特定物理扇区中的数据的一个逻辑扇区可对应于与一个数据页对应的逻辑扇区，且存储在特定物理扇区中的数据的另一逻辑扇区可对应于另一数据页。每一物理扇区260可存储系统数据、用户数据和/或开销数据，例如错误校正码(ECC)数据、LBA数据和元数据。
图3示出根据本公开的一些实施例的与监测混合模式块相关联的实例流程图305。在操作331处，存储器子系统可确定应选择以便存储所接收的主机数据的新自由块。新自由块可为不存储需要保存的数据的块。举例来说，尚未写入自由块，则自由块的数据不再有效，或自由块的数据不再被存储器子系统需要，且可重新分配以供写入额外数据。
在操作333-1、333-2或333-3处，块PEC组件(例如，分别为图1或2中的块PEC组件113或213)可确定主机数据是应写入SLC模式块(333-1)、TLC模式块(333-2)还是QLC模式块(333-3)中。作为实例，可基于主机数据自身确定将主机数据写入哪一类型的块。此外，可基于存储器子系统中的每一类型的块的当前PEC计数确定将主机数据写入哪一类型的块。
在操作335-1处，响应于确定新自由块应为SLC模式块，PEC组件可确定SLC块池中的哪一SLC块具有最低SLC PEC值。在操作335-2处，响应于确定新自由块应为TLC模式块，PEC组件可确定TLC块池中的哪一TLC块具有最低TLC PEC值。在操作335-3处，响应于确定新自由块应为QLC模式块，PEC组件可确定QLC块池中的哪一QLC块具有最低QLC PEC值。
在操作337处，PEC组件可确定从自由块池中选择哪一自由块。在一个实施例中，PEC组件可针对所述特定类型的块选择具有最低PEC值的自由块。举例来说，响应于需要SLC块，选择具有最低PEC值的自由SLC块。在操作339处，被选择用于写入主机数据的所确定的块可由PEC组件返回以用于写入主机数据。可将主机数据写入所确定的块。
图4示出根据本公开的一些实施例的与监测混合模式块相关联的实例流程图407。在操作441处，存储器子系统可确定应选择以便存储所接收的主机数据的新自由块。新自由块可为不存储需要保存的数据的块。举例来说，尚未写入自由块，则自由块的数据不再有效，或自由块的数据不再被存储器子系统需要，且可重新分配以供写入额外数据。
在操作433-1、433-2或433-3处，块PEC组件(例如，分别为图1或2中的块PEC组件113或213)可确定主机数据是应写入SLC模式块(433-1)、TLC模式块(433-2)还是QLC模式块(433-3)中。作为实例，可基于主机数据自身确定将主机数据写入哪一类型的块。此外，可基于存储器子系统中的每一类型的块的当前PEC计数确定将主机数据写入哪一类型的块。
在操作443-1处，响应于确定新自由块应为SLC模式块，PEC组件可确定SLC PEC与总PEC之比。举例来说，可将特定块的SLC PEC与自由块池的总PEC(SLC PEC+TLC PEC+QLCPEC)进行比较。总PEC可为块类型中的每一者的所有PEC的总和，且比率可为特定块的SLCPEC比总PEC(SLC PEC/(SLC PEC+TLC PEC+QLC PEC))。在操作445-1处，PEC组件可确定SLC块池中的哪一SLC块具有最低SLC PEC比。
在操作443-2处，响应于确定新自由块应为TLC模式块，PEC组件可确定TLC PEC与总PEC之比。举例来说，可将特定块的TLC PEC与自由块池的总PEC(SLC PEC+TLC PEC+QLCPEC)进行比较。总PEC可为块类型中的每一者的所有PEC的总和，且比率可为特定块的TLCPEC比总PEC(TLC PEC/(SLC PEC+TLC PEC+QLC PEC))。在操作445-2处，PEC组件可确定TLC块池中的哪一TLC块具有最低TLC PEC比。
在操作443-3处，响应于确定新自由块应为QLC模式块，PEC组件可确定QLC PEC与总PEC之比。举例来说，可将特定块的QLC PEC与自由块池的总PEC(SLC PEC+TLC PEC+QLCPEC)进行比较。总PEC可为块类型中的每一者的所有PEC的总和，且比率可为特定块的QLCPEC比总PEC(QLC PEC/(SLC PEC+TLC PEC+QLC PEC))。在操作445-3处，PEC组件可确定QLC块池中的哪一QLC块具有最低QLC PEC比率。
在操作447处，PEC组件可确定从自由块池中选择哪一自由块。在一个实施例中，PEC组件可针对所述特定类型的块选择具有最低PEC比的自由块。举例来说，响应于需要SLC块，选择具有最低PEC比的自由SLC块。在操作449处，被选择用于写入主机数据的所确定的块可由PEC组件返回以用于写入主机数据。可将主机数据写入所确定的块。
图5为根据本公开的一些实施例的与用于执行存储器子系统操作以用于监测混合模式块的方法550对应的流程图。媒体管理超级块组件可类似于图1中的媒体管理阈值组件。方法550可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法550由图1的块PEC组件113执行。尽管以特定顺序或次序展示，但除非另外规定，否则可修改过程的次序。因此，所示出的实施例应仅理解为实例，且所示出的过程可以不同次序执行，且一些过程可并行地执行。另外，在各种实施例中可省略一或多个过程。因此，并非每一实施例中都需要所有操作。其它过程流程是可能的。
在操作552处，可监测非易失性存储器阵列的多个块的编程擦除计数(PEC)的数量。方法可进一步包含使与主机数据写入其的一类型的块相关联的PEC的数量增加PEC值一。多个块可包含单层级单元(SLC)块的一部分、三层级单元(TLC)块的一部分和四层级单元(QLC)块的一部分。方法可进一步包含确定将主机数据写入哪一类型的块。方法可进一步包含基于确定将主机数据写入哪一类型的块，确定所确定的类型的块中的哪一块对于所确定的类型的块的块的部分具有最低PEC。方法550可进一步包含通过确定特定类型的块的PEC计数与SLC块、TLC块和QLC块的部分的PEC的数量的总和之比来确定最低PEC比。在非易失性存储器阵列中，SLC块、TLC块和QLC块的部分可构成自由块池。
在操作554处，可基于PEC的数量确定接下来将主机数据写入多个块中的哪一块。举例来说，PEC的数量可用于确定对于所述特定类型的块具有最低PEC的特定块类型中的块。在操作556处，可将主机数据写入所确定的块。写入主机数据可包含将主机数据写入具有最低PEC的块。随后主机数据还可写入所确定的块，直到所确定的块已达到其将写入的数据容量为止，或直到根据主机确定将写入的不同类型的块为止。
图6为本公开的实施例可在其中操作的实例计算机系统661的框图。举例而言，图6示出计算机系统661的实例机器，其中可执行一组指令以用于使机器执行本文中所论述的方法中的任何一或多个。在一些实施例中，计算机系统661可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的块PEC组件113的操作。在替代性实施例中，机器可连接(例如，联网)到LAN、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定待由机器采取的动作的一组指令的任何机器。此外，虽然示出了单个机器，但还应认为术语“机器”包含单独地或共同地执行(一或多个)指令集以执行本文所论述的方法中的任何一或多种的机器的任何集合。
实例计算机系统661包含经由总线603彼此通信的处理装置602、主存储器604(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器606(例如，快闪存储器、静态随机存取存储器(SRAM)等)以及数据存储系统618。
处理装置602表示一或多个通用处理装置，例如微处理器、中央处理单元或类似者。更确切地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器或实施指令集的组合的处理器。处理装置602还可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置602配置成执行指令626以用于执行本文所论述的操作和步骤。计算机系统661可进一步包含网络接口装置608以在网络611上通信。
数据存储系统618可包含机器可读存储媒体624(也称为计算机可读媒体)，所述机器可读存储媒体上存储有一或多个指令集626或体现本文所描述的方法或功能中的任何一或多种的软件。指令626还可在由计算机系统661执行其期间完全或至少部分地驻存于主存储器604内和/或处理装置602内，所述主存储器604和处理装置602还构成机器可读存储媒体。机器可读存储媒体624、数据存储系统618和/或主存储器604可对应于图1的存储器子系统110。
在一个实施例中，指令626包含实施对应于媒体管理超级块组件(例如，图1的块PEC组件113)的功能性的指令。虽然在实例实施例中将机器可读存储媒体624展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储由机器执行的一个指令集或对其进行编码且使机器执行本公开的方法中的任何一或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
已就对计算机存储器内的数据位的操作的算法和符号表示而言呈现了先前详细描述的一些部分。这些算法描述和表示为数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。算法在本文中且一般被认为是产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操控的那些操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电信号或磁信号的形式。主要出于常用的原因，已证明将这些信号称为位、值、元素、符号、字符、术语、编号或类似者有时是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅是应用于这些量的方便标记。本公开可涉及将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操控且变换成类似地表示为计算机系统的存储器或寄存器或其它此类信息存储系统内的物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及一种用于执行本文中的操作的设备。此设备可出于预期目的而专门构建，或其可包含由存储于计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储于计算机可读存储媒体中，例如但不限于任何类型的盘(包含固态驱动器(SSD)、硬盘驱动器(HDD)、软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
本文中呈现的算法和显示本质上并不与任何特定计算机或其它设备相关。各种通用系统可根据本文中的教示与程序一起使用，或其可以证明构造更专用的设备来执行方法是方便的。将如下文描述中所阐述的那样呈现用于各种这些系统的结构。另外，并不参考任何特定编程语言来描述本公开的实施例。应了解，可使用多种编程语言来实施如本文所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，所述计算机程序产品或软件可包含其上存储有可用以对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于存储呈机器(例如，计算机)可读形式的信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。
在前述说明书中，已参考本公开特定实例实施例描述了本公开的实施例。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开实施例的更广精神和范围的情况下对本公开进行各种修改。因此，说明书和图式应被视为说明性的而非限制性的。

Claims (17)

1.一种用于监测混合模式块的设备，其包括：
块编程擦除计数PEC组件(113、213)，其用以执行包括以下各项的操作：
监测用于非易失性存储器阵列(202)的超级块的每一特定类型的块(262)的编程擦除计数PEC的数量；
基于所述PEC的数量确定接下来将主机数据写入所述超级块的哪一块；以及
将主机数据写入所确定的块。
2.根据权利要求1所述的设备，其中所述特定类型的块包括单层级单元SLC块、三层级单元TLC块和四层级单元QLC块中的一者。
3.根据权利要求1所述的设备，其中所述块PEC组件将执行进一步包括以下操作的操作：确定所述特定类型的块中的哪一块具有最低PEC。
4.根据权利要求1所述的设备，其中所述块PEC组件将执行进一步包括以下操作的操作：确定所述特定类型的块中的哪一块具有最低PEC比。
5.根据权利要求4所述的设备，其中所述块PEC组件将执行进一步包括以下操作的操作：通过确定所述特定类型的块的PEC计数与自由块池中的所有所述块的PEC的数量的总和之比来确定所述最低PEC比。
6.根据权利要求1到5中任一权利要求所述的设备，其中所述非易失性存储器阵列为驻存于移动计算装置上的NAND存储器阵列。
7.根据权利要求1到5中任一权利要求所述的设备，其中所述块PEC组件将执行进一步包括以下操作的操作：响应于写入其或从其擦除的所述特定类型的块中的一者，使与特定类型的块相关联的PEC计数增加值一。
8.一种用于监测混合模式块的方法，其包括：
监测非易失性存储器阵列(202)的多个块(262)的编程擦除计数PEC的数量，其中所述多个块包括：
单层级单元SLC块的一部分；
三层级单元TLC块的一部分；以及
四层级单元QLC的一部分；
基于所述PEC的数量确定接下来将主机数据写入所述多个块中的哪一块；以及
将主机数据写入所确定的块。
9.根据权利要求8所述的方法，其进一步包括：
确定将主机数据写入哪一类型的块；以及
基于所述确定将所述主机数据写入哪一类型的块，确定所确定的类型的块中的哪一块对于所述所确定的类型的块的块的所述部分具有最低PEC；
其中写入所述主机数据包括将所述主机数据写入具有所述最低PEC的所述块。
10.根据权利要求8所述的方法，其进一步包括使与所述主机数据写入其的一类型的块相关联的所述PEC的数量增加PEC值一。
11.根据权利要求8到10中任一权利要求所述的方法，其进一步包括通过确定特定类型的块的PEC计数与SLC块、TLC块和QLC块的所述部分的PEC的数量的总和之比来确定最低PEC比；
其中在所述非易失性存储器阵列中，SLC块、TLC块和QLC块的所述部分为自由块池。
12.一种用于监测混合模式块的设备，其包括：
存储器装置(130、140)，其包括多个存储器块；以及
处理装置(117)，其耦合到所述存储器装置，所述处理装置执行包括以下各项的操作：
监测非易失性存储器阵列(202)的多个块(262)的编程擦除计数PEC的数量，其中所述多个块包括：
单层级单元SLC块的一部分；
三层级单元TLC块的一部分；以及
四层级单元QLC块的一部分；
确定将从主机(120)接收到的主机数据写入SLC、TLC或QLC块的所述部分的类型的块中的一者；
基于一种类型的块中的块的所述部分的所述PEC的数量确定接下来将主机数据写入所述一种类型的块中的哪一块；以及
将主机数据写入所确定的块。
13.根据权利要求12所述的设备，其中所述处理装置将执行进一步包括以下各项的操作：
基于PEC比确定将主机数据写入一种类型的块；以及
响应于所述一种类型的块为SLC块，基于通过将SLC块的所述部分的PEC数量除以SLC块、TLC块和QLC块的所述部分的PEC数量的总和得到的所述PEC比确定写入主机数据。
14.根据权利要求12所述的设备，其中所述处理装置将执行进一步包括以下操作的操作：响应于所述一种类型的块为TLC块，基于通过将TLC块的所述部分的PEC数量除以SLC块、TLC块和QLC块的所述部分的PEC数量的总和得到的所述PEC比确定写入主机数据。
15.根据权利要求12所述的设备，其中所述处理装置将执行进一步包括以下操作的操作：响应于所述一种类型的块为QLC块，基于通过将QLC块的所述部分的PEC数量除以SLC块、TLC块和QLC块的所述部分的PEC数量的总和得到的所述PEC比确定写入主机数据。
16.根据权利要求12到15中任一权利要求所述的设备，其中所述一种类型的块中的块的所述部分在自由块池内。
17.根据权利要求12到15中任一权利要求所述的设备，其中所述处理装置将执行进一步包括以下操作的操作：基于先前的块使用历史确定将所述主机数据写入哪一块。
CN202210835688.XA 2021-07-19 2022-07-15 用于监测混合模式块的存储器子系统 Pending CN115641899A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/378,970 2021-07-19
US17/378,970 US20230015066A1 (en) 2021-07-19 2021-07-19 Memory sub-system for monitoring mixed mode blocks

Publications (1)

Publication Number Publication Date
CN115641899A true CN115641899A (zh) 2023-01-24

Family

ID=84892005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210835688.XA Pending CN115641899A (zh) 2021-07-19 2022-07-15 用于监测混合模式块的存储器子系统

Country Status (2)

Country Link
US (1) US20230015066A1 (zh)
CN (1) CN115641899A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11733873B2 (en) * 2017-12-01 2023-08-22 Micron Technology, Inc. Wear leveling in solid state drives
KR20200114482A (ko) * 2019-03-28 2020-10-07 에스케이하이닉스 주식회사 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법

Also Published As

Publication number Publication date
US20230015066A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US11640262B2 (en) Implementing variable number of bits per cell on storage devices
US11762767B2 (en) Storing highly read data at low impact read disturb pages of a memory device
US11836392B2 (en) Relocating data to low latency memory
US11733892B2 (en) Partial superblock memory management
US11599416B1 (en) Memory sub-system using partial superblocks
CN113590023A (zh) 在多平面存储器装置的单独平面上存储区名称空间中的区
US11928356B2 (en) Source address memory managment
US11907536B2 (en) Data dispersion-based memory management
CN112349334A (zh) 跨越块池的耗损均衡
CN115048040A (zh) 基于有效数据的比率的媒体管理操作
CN115454327A (zh) 基于存储器单元的健康特性进行媒体管理操作
CN112328508A (zh) 多层存储器中的层交错
US20230015066A1 (en) Memory sub-system for monitoring mixed mode blocks
CN115048039B (zh) 用于基于有效转换单元计数的存储器管理的方法、设备和系统
US11829623B2 (en) Using incomplete super blocks for increased write performance
US11599300B2 (en) Voltage threshold prediction-based memory management
US20240061588A1 (en) Charge loss mitigation through dynamic programming sequence
US20240192875A1 (en) Remapping bad blocks in a memory sub-system
US20230395152A1 (en) Memory cell voltage level selection
US20240211168A1 (en) Source address memory managment
CN116343875A (zh) 管理存储器子系统的自适应数据路径选择阈值
CN117950579A (zh) 循序写入的存储器装置中的运行时间存储容量减小避免
CN115437555A (zh) 基于取数据时间和有效性的存储器管理
CN115273925A (zh) 存储器子系统刷新

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination