CN115632004A - 一种增强键合强度的金属键合方法 - Google Patents
一种增强键合强度的金属键合方法 Download PDFInfo
- Publication number
- CN115632004A CN115632004A CN202211362746.8A CN202211362746A CN115632004A CN 115632004 A CN115632004 A CN 115632004A CN 202211362746 A CN202211362746 A CN 202211362746A CN 115632004 A CN115632004 A CN 115632004A
- Authority
- CN
- China
- Prior art keywords
- metal
- bump
- metal bump
- photoresist
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
本发明涉及一种增强键合强度的金属键合方法,包括:在上晶圆上布置上金属凸块,在下晶圆上布置具有凹槽的下金属凸块;以及将上晶圆的上金属凸块嵌入的到下晶圆的下金属凸块的凹槽中完成键合。该方法通过在垂直方向和水平方向形成金属间化合物,来增强垂直方向和水平方向的金属键合强度,避免上晶圆炸开脱落。
Description
技术领域
本发明涉及半导体封装技术领域,尤其涉及一种增强键合强度的金属键合方法。
背景技术
目前主流的MEMS晶圆级真空封装方案均采用金属键合的方案完成上下晶圆的键合。传统的金属键合方案如下:上下晶圆的金属凸块通过高温压合形成稳定的金属间化合物(IMC),由于IMC固有的脆性,导致其键合强度是有限制的。MEMS封装为了实现MEMS器件的装贴,一般都会存在较大的空腔结构,在实际制作过程中,由于键合机台的真空环境大概在10-4-10-5mbar,工艺过程中PVD机台和等离子机台中的真空环境会达到10-8mbar,内外压强差达103-104的量级,因此会出现由于内外压强相差较大,金属键合强度不够,上晶圆炸开脱落的现象。因此,需要一种能够增强金属键合强度的金属键合方法。
发明内容
本发明的任务是提供一种增强键合强度的金属键合方法,该方法通过在垂直方向和水平方向形成金属间化合物,来增强垂直方向和水平方向的金属键合强度,避免上晶圆炸开脱落。
针对现有技术中存在的问题,本发明提供一种增强键合强度的金属键合方法,包括:
在上晶圆上布置上金属凸块,在下晶圆上布置具有凹槽的下金属凸块;以及
将上晶圆的上金属凸块嵌入到下晶圆的下金属凸块的凹槽中完成键合。
在本发明的一个实施例中,所述上金属凸块包括第一金属和第二金属。
在本发明的一个实施例中,所述在上晶圆上布置上金属凸块包括:
通过物理气相沉积在上晶圆上布置光刻胶,并通过光刻技术在光刻胶上形成出凸块图形,然后在凸块图形中依次电镀填充两种金属形成第一金属和第二金属,最后去除光刻胶。
在本发明的一个实施例中,所述在下晶圆上布置具有凹槽的下金属凸块包括:
先通过物理气相沉积在下晶圆上布置光刻胶,并通过光刻技术在光刻胶上形成凸块图形,然后电镀金属填充凸块图形以形成下金属凸块,最后去除光刻胶;以及
在下金属凸块和下晶圆上布置光刻胶,通过光刻技术在下金属凸块上形成凹槽图形,然后根据凹槽图形刻蚀下金属凸块,形成具有凹槽的下金属凸块,最后去除光刻胶。
在本发明的一个实施例中,所述在下晶圆上布置具有凹槽的下金属凸块包括:
先通过物理气相沉积在下晶圆上布置光刻胶,并通过光刻技术在光刻胶上形成出凸块图形,然后电镀金属填充凸块图形以形成下金属凸块基部,去除光刻胶;以及
通过物理气相沉积在下金属凸块基部上布置光刻胶,并通过光刻技术在光刻胶上形成出环状图形,然后电镀金属填充环状图形,形成了具有凹槽的下金属凸块。
在本发明的一个实施例中,所述上金属凸块的端面尺寸小于所述下金属凸块的凹槽的截面尺寸。
在本发明的一个实施例中,通过高温压合的方式将所述上晶圆的上金属凸块嵌入的到所述下晶圆的下金属凸块的凹槽中,其中所述上金属凸块的端面和侧面与所述下金属凸块键合,且在上金属凸块的表面形成了半包围的金属间化合物。
在本发明的一个实施例中,所述下金属凸块的凹槽的深度小于所述上金属凸块的整体厚度,且大于所述第二金属的厚度。
在本发明的一个实施例中,所述上金属凸块和所述下金属凸块的材料是锡铜或锡金或锡银。
在本发明的一个实施例中,所述上金属凸块和所述下金属凸块的形状是圆形或矩形或环状。
本发明至少具有下列有益效果:本发明公开的一种增强键合强度的金属键合方法,在键合时上晶圆的上金属凸块以嵌入的形式与下晶圆凸点完成键合,并在上晶圆的上金属凸块表面形成半包围的金属间化合物,增强了垂直方向和水平方向的金属键合强度,可以使上晶圆在实际运用过程中承受更大的压强差,且可以承受的水平推力也会大大增强,避免上晶圆由于压强差大而炸开脱落。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1示出了现有技术的一种金属键合的剖面图;
图2至图5示出了根据本发明一个实施例的一种增强键合强度的金属键合方法的过程剖面图;以及
图6示出了根据本发明一个实施例的一种增强键合强度的金属键合方法的流程。
具体实施方式
应当指出,各附图中的各组件可能为了图解说明而被夸大地示出,而不一定是比例正确的。
在本发明中,各实施例仅仅旨在说明本发明的方案,而不应被理解为限制性的。
在本发明中,除非特别指出,量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出,在本发明的实施例中,为清楚、简单起见,可能示出了仅仅一部分部件或组件,但是本领域的普通技术人员能够理解,在本发明的教导下,可根据具体场景需要添加所需的部件或组件。
在此还应当指出,在本发明的范围内,“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等,而是允许一定的合理误差,也就是说,所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。
在此还应当指出,在本发明的描述中,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是明示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为明示或暗示相对重要性。
另外,本发明的实施例以特定顺序对工艺步骤进行描述,然而这只是为了方便区分各步骤,而并不是限定各步骤的先后顺序,在本发明的不同实施例中,可根据工艺的调节来调整各步骤的先后顺序。
图1示出了现有技术的一种金属键合的剖面图。
如图1所示,现有的金属键合方法是将上晶圆101的上金属凸块1011和下晶圆102的下金属凸块1021通过高温压合的方法键合,中间形成稳定的金属间化合物103。由于金属间化合物固有的脆性,通过这种方法完成键合的强度不足,使得在实现MEMS器件装贴的工艺过程中,会出现上晶圆炸开脱落的现象。
图2至图5示出了根据本发明一个实施例的一种增强键合强度的金属键合方法的过程剖面图。图6示出了根据本发明一个实施例的一种增强键合强度的金属键合方法的流程。
如图6所示,一种增强键合强度的金属键合方法包括:
步骤1,如图2和图3所示,在上晶圆201上布置上金属凸块202,在下晶圆203上布置具有凹槽的下金属凸块204。其中上金属凸块202包括相互连接的第一金属2021和第二金属2022。布置上金属凸块202时,先在上晶圆201上布置第一金属2021,然后在第一金属2021上布置第二金属2022。具体过程如下:布置上金属凸块202时,先通过物理气相沉积在上晶圆201上布置光刻胶,并通过光刻技术在光刻胶上形成凸块图形,然后在凸块图形中依次电镀填充两种金属形成第一金属2021和第二金属2022,最后去除光刻胶。其中第一金属2021的厚度大于第二金属2022的厚度。
可以通过2种方法布置下金属凸块204。布置下金属凸块的第一种方法的具体过程如下:布置下金属凸块204时,先通过物理气相沉积在下晶圆203上布置光刻胶,并通过光刻技术在光刻胶上形成出凸块图形,然后电镀金属填充凸块图形以形成下金属凸块204,去除光刻胶。形成下金属凸块后还需要在下金属凸块中形成凹槽:在下金属凸块204和下晶圆203上布置光刻胶,通过光刻技术在下金属凸块204上形成凹槽图形,然后根据凹槽图形刻蚀下金属凸块,形成具有凹槽的下金属凸块204,最后去除光刻胶。
布置下金属凸块的第二种方法的具体过程如下:布置下金属凸块204时,先通过物理气相沉积在下晶圆203上布置光刻胶,并通过光刻技术在光刻胶上形成出凸块图形,然后电镀金属填充凸块图形以形成下金属凸块基部,去除光刻胶;通过物理气相沉积在下金属凸块基部上布置光刻胶,并通过光刻技术在光刻胶上形成出环状图形,然后电镀金属填充环状图形以形成具有凹槽的下金属凸块204。其中环状图形位于下金属凸块基部的边缘之上,电镀金属填充环状图形形成了槽壁,槽壁和下金属凸块基部组成了具有凹槽的下金属凸块。
在本发明的一个实施例中,上金属凸块和下金属凸块可以是锡铜,锡金,锡银等合金,上金属凸块和下金属凸块的材料可以相同,也可以不同。在本发明的一个实施例中,上金属凸块端面的尺寸小于下金属凸块的凹槽的截面尺寸。在本发明的一个实施例中,下金属凸块的凹槽的深度小于上金属凸块的整体厚度,且大于第二金属的厚度。上金属凸块的长度大于下金属凸块的凹槽的深度。
在本发明的一个实施例中,上金属凸块和下金属凸块的形状可以是圆形、矩形、环状等。上述上金属凸块和下金属凸块的材料和形状可以根据实际在MEMS封装工艺中的运用情况进行选择。
步骤2,如图4和图5所示,通过高温压合的方式将上晶圆201的上金属凸块202嵌入到下晶圆203的下金属凸块204的凹槽中完成键合。上金属凸块202的端面和侧面与下金属凸块204键合,且在上金属凸块202的表面形成了半包围的金属间化合物205,从而提高了垂直方向和水平方向上的键合强度。
本发明至少具有下列有益效果:本发明公开的一种增强键合强度的金属键合方法,在键合时上晶圆的上金属凸块以嵌入的形式与下晶圆凸点完成键合,并在上晶圆的上金属凸块表面形成半包围的金属间化合物,增强了垂直方向和水平方向的金属键合强度,可以使上晶圆在实际运用过程中承受更大的压强差,且可以承受的水平推力也会大大增强,避免上晶圆由于压强差大而炸开脱落。
虽然本发明的一些实施方式已经在本申请文件中予以了描述,但是本领域技术人员能够理解,这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围,并借此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。
Claims (10)
1.一种增强键合强度的金属键合方法,其特征在于,包括:
在上晶圆上布置上金属凸块,在下晶圆上布置具有凹槽的下金属凸块;以及
将上晶圆的上金属凸块嵌入到下晶圆的下金属凸块的凹槽中完成键合。
2.根据权利要求1所述的增强键合强度的金属键合方法,其特征在于,所述上金属凸块包括第一金属和第二金属。
3.根据权利要求2所述的增强键合强度的金属键合方法,其特征在于,所述在上晶圆上布置上金属凸块包括:
通过物理气相沉积在上晶圆上布置光刻胶,并通过光刻技术在光刻胶上形成出凸块图形,然后在凸块图形中依次电镀填充两种金属形成第一金属和第二金属,最后去除光刻胶。
4.根据权利要求1所述的增强键合强度的金属键合方法,其特征在于,所述在下晶圆上布置具有凹槽的下金属凸块包括:
先通过物理气相沉积在下晶圆上布置光刻胶,并通过光刻技术在光刻胶上形成凸块图形,然后电镀金属填充凸块图形以形成下金属凸块,最后去除光刻胶;以及
在下金属凸块和下晶圆上布置光刻胶,通过光刻技术在下金属凸块上形成凹槽图形,然后根据凹槽图形刻蚀下金属凸块,形成具有凹槽的下金属凸块,最后去除光刻胶。
5.根据权利要求1所述的增强键合强度的金属键合方法,其特征在于,所述在下晶圆上布置具有凹槽的下金属凸块包括:
先通过物理气相沉积在下晶圆上布置光刻胶,并通过光刻技术在光刻胶上形成出凸块图形,然后电镀金属填充凸块图形以形成下金属凸块基部,去除光刻胶;以及
通过物理气相沉积在下金属凸块基部上布置光刻胶,并通过光刻技术在光刻胶上形成出环状图形,然后电镀金属填充环状图形,形成了具有凹槽的下金属凸块。
6.根据权利要求1所述的增强键合强度的金属键合方法,其特征在于,所述上金属凸块的端面尺寸小于所述下金属凸块的凹槽的截面尺寸。
7.根据权利要求1所述的增强键合强度的金属键合方法,其特征在于,通过高温压合的方式将所述上晶圆的上金属凸块嵌入的到所述下晶圆的下金属凸块的凹槽中,其中所述上金属凸块的端面和侧面与所述下金属凸块键合,且在上金属凸块的表面形成了半包围的金属间化合物。
8.根据权利要求2所述的增强键合强度的金属键合方法,其特征在于,所述下金属凸块的凹槽的深度小于所述上金属凸块的整体厚度,且大于所述第二金属的厚度。
9.根据权利要求1所述的增强键合强度的金属键合方法,其特征在于,所述上金属凸块和所述下金属凸块的材料是锡铜或锡金或锡银。
10.根据权利要求1所述的增强键合强度的金属键合方法,其特征在于,所述上金属凸块和所述下金属凸块的形状是圆形或矩形或环状。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211362746.8A CN115632004A (zh) | 2022-11-02 | 2022-11-02 | 一种增强键合强度的金属键合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211362746.8A CN115632004A (zh) | 2022-11-02 | 2022-11-02 | 一种增强键合强度的金属键合方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115632004A true CN115632004A (zh) | 2023-01-20 |
Family
ID=84908384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211362746.8A Pending CN115632004A (zh) | 2022-11-02 | 2022-11-02 | 一种增强键合强度的金属键合方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115632004A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117246976A (zh) * | 2023-11-17 | 2023-12-19 | 之江实验室 | 晶上集成结构及其形成方法 |
-
2022
- 2022-11-02 CN CN202211362746.8A patent/CN115632004A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117246976A (zh) * | 2023-11-17 | 2023-12-19 | 之江实验室 | 晶上集成结构及其形成方法 |
CN117246976B (zh) * | 2023-11-17 | 2024-03-22 | 之江实验室 | 晶上集成结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210280542A1 (en) | Semiconductor product with interlocking metal-to-metal bonds and method for manufacturing thereof | |
KR102198629B1 (ko) | 예비 형성된 비아를 갖는 매립 패키징 | |
CN102194783B (zh) | 用于优良的温度循环、跌落测试和高电流应用的增强的wlp | |
CN101728347B (zh) | 封装结构及其制造方法 | |
US8207608B2 (en) | Interconnections for fine pitch semiconductor devices and manufacturing method thereof | |
US7713575B2 (en) | Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold | |
US20070205253A1 (en) | Method for diffusion soldering | |
US7696064B2 (en) | Methods for forming a through via | |
CN101048920A (zh) | 建立于可移动至其它表面的芯棒上的电铸弹簧 | |
CN101286456A (zh) | 布线板制造方法、半导体器件制造方法以及布线板 | |
US8637391B2 (en) | Flip chip semiconductor assembly with variable volume solder bumps | |
CN115632004A (zh) | 一种增强键合强度的金属键合方法 | |
US20180047588A1 (en) | Lead carrier structure and packages formed therefrom without die attach pads | |
US20040082161A1 (en) | Process of forming bonding columns | |
CN102543895A (zh) | 凸块结构及其制作方法 | |
US10229891B2 (en) | Chip embedding package with solderable electric contact | |
EP2075834A1 (en) | Solder bumps for flip chip bonding with higher density | |
KR20100080352A (ko) | 금속 범프를 가진 반도체 패키지 기판 | |
US20240250215A1 (en) | Semiconductor element and production method therefor | |
KR102688975B1 (ko) | 마이크로 엘이디 모듈 및 그 제조방법 | |
CN100593239C (zh) | 芯片及其制造方法 | |
KR101672619B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US20070020909A1 (en) | Forming of conductive bumps for an integrated circuit | |
US7049213B2 (en) | Method for producing a contact substrate and corresponding contact substrate | |
CN113725105A (zh) | 半导体封装装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |