CN115622515A - 具有并联和/或级联“电流模式”组合形式的堆叠跨导单元的放大器 - Google Patents

具有并联和/或级联“电流模式”组合形式的堆叠跨导单元的放大器 Download PDF

Info

Publication number
CN115622515A
CN115622515A CN202210823758.XA CN202210823758A CN115622515A CN 115622515 A CN115622515 A CN 115622515A CN 202210823758 A CN202210823758 A CN 202210823758A CN 115622515 A CN115622515 A CN 115622515A
Authority
CN
China
Prior art keywords
input
current
transconductance
output
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210823758.XA
Other languages
English (en)
Inventor
C·M·托马斯
B·K·科尔曼尼奥斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing Co
Original Assignee
Boeing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boeing Co filed Critical Boeing Co
Publication of CN115622515A publication Critical patent/CN115622515A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/61—Indexing scheme relating to amplifiers the cascode amplifier has more than one common gate stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本文公开了具有并联和/或级联“电流模式”组合形式的堆叠跨导单元的放大器。在一个或多个示例中，一种用于操作高压信号放大器的方法包括将直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)输入到多个跨导单元中的每个跨导单元。该方法进一步包括由多个跨导单元中的每个跨导单元输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)。在一个或多个示例中，跨导单元针对DC电源电流(Idc)以叠接形式连接在一起，针对RF输入信号(RFIN)以并联形式(或以级联形式)连接在一起，并且针对AC RF输出电流(IRF_OUT)以并联形式(或以级联形式)连接在一起。

Description

具有并联和/或级联“电流模式”组合形式的堆叠跨导单元的 放大器
技术领域
本公开涉及一种放大器。具体而言，本公开涉及具有并联和/或级联(cascade)“电流模式”组合形式的堆叠跨导单元的放大器。
背景技术
在数十吉赫兹(GHz)至数百GHz下工作的旨在用于高频毫米波段的信号放大器通常需要使用具有高频率性能的半导体技术来实现该放大器，该频率性能由单位频率增益品质因数(Ft)表示。通常，具有高Ft的器件具有较小的器件制造特征尺寸，这会降低电压处理和器件电压击穿，从而限制可从单个器件获得的输出功率。对于需要比可从单个器件获得的输出功率更高的输出功率的系统，或者对于受限于高压电源的系统，已采用器件堆叠技术(其中，公共电流在叠接(cascode)的器件之间共享，该叠接在每个器件之间划分电源电压)。然而，这些常规的堆叠器件方法在使用功率组合技术时已知在布局尺寸上具有局限性，并且在使用“电压模式”组合技术时存在可靠性问题。
综上所述，需要一种改进的高压信号放大器设计。
发明内容
本公开涉及用于具有电流模式组合形式的堆叠跨导单元的放大器的方法、系统和装置。在一个或多个示例中，一种用于操作高压信号放大器的方法包括将直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)输入到多个跨导单元中的每个跨导单元中。该方法进一步包括由多个跨导单元中的每个跨导单元输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)。在一个或多个示例中，跨导单元针对DC电源电流(Idc)以叠接形式连接在一起，针对RF输入信号(RFIN)以级联形式(或以并联形式)连接在一起，并且针对AC RF输出电流(IRF_OUT)以级联形式(或以并联形式)连接在一起。
在至少一个示例中，该方法进一步包括由输入信号源(Vin)将RF输入信号(RFIN)提供给输入匹配网络(M1)。在一些示例中，输入匹配网络(M1)是单输入单输出的匹配网络。在一个或多个示例中，该方法进一步包括由输入匹配网络(M1)变换RF输入信号(RFIN)以向每个跨导单元的输入提供功率匹配。
在一个或多个示例中，当跨导单元针对RF输入信号(RFIN)以级联形式连接在一起时，输入匹配网络(M1)被连接到跨导单元中的一个的输入结。
在至少一个示例中，该方法进一步包括将从多个跨导单元中的跨导单元输出的ACRF输出电流(IRF_OUT)输入到输出匹配网络(M2)中，以将电力输送到负载阻抗(RL)。在一些示例中，输出匹配网络(M2)是单输入单输出的匹配网络。
在一个或多个示例中，当跨导单元针对AC RF输出电流以级联形式连接在一起时，输出匹配网络(M2)被连接到跨导单元中的一个的输出结。
在至少一个示例中，每个跨导单元包括金属氧化物硅场效应晶体管(MOSFET)。在一些示例中，每个跨导单元包括双极结型晶体管(BJT)。
在一个或多个示例中，该方法进一步包括在跨导单元之间均匀划分电源电压(Vdd)，以便为跨导单元供电。在一些示例中，每个跨导单元的两端之间的DC电源电压降为Vdd/N，其中N是跨导单元的数量。
在至少一个示例中，一种用于操作高压多级信号放大器的方法包括将直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)输入到第一级的多个跨导单元中的每个跨导单元中。该方法进一步包括将DC电源电流(Idc)、AC RF输入电流(IRF_IN)和RF输入信号(RFIN)输入到第二级的多个跨导单元中的每个跨导单元中。而且，该方法包括由第一级的多个跨导单元中的每个跨导单元输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)。另外，该方法包括由第二级的多个跨导单元中的每个跨导单元输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)。在一个或多个示例中，第一级的跨导单元针对DC电源电流(Idc)以叠接形式连接在一起，针对RF输入信号(RFIN)以并联形式(或以级联形式)连接在一起，并且针对AC RF输出电流(IRF_OUT)以并联形式(或以级联形式)连接在一起。在至少一个示例中，第二级的跨导单元针对DC电源电流(Idc)以叠接形式连接在一起，针对RF输入信号(RFIN)以并联形式(或以级联形式)连接在一起，并且针对AC RF输出电流(IRF_OUT)以并联形式(或以级联形式)连接在一起。在一些示例中，第一级和第二级针对DC电源电流以叠接形式连接在一起。
在一个或多个示例中，该方法进一步包括在第一级和第二级的跨导单元之间均匀划分电源电压(Vdd)，以便为第一级和第二级的跨导单元供电。在一些示例中，第一级和第二级的每个跨导单元的两端之间的DC电源电压降为Vdd/N，其中N是第一级和第二级的跨导单元的数量。
在至少一个示例中，该方法进一步包括由输入信号源(Vin)将RF输入信号(RFIN)提供给输入匹配网络(M1)。在一些示例中，输入匹配网络(M1)是单输入单输出的匹配网络。在一个或多个示例中，该方法进一步包括由输入匹配网络(M1)对RF输入信号(RFIN)进行转换，以向第一级的每个跨导单元的输入提供功率匹配。
在一个或多个示例中，该方法进一步包括将从第一级的多个跨导单元中的至少一个跨导单元输出的AC RF输出电流(IRF_OUT)输入到内级匹配网络(M2)中，以将电力输送到第二级的跨导单元。在一些示例中，内级匹配网络(M2)是单输入单输出的匹配网络。
在至少一个示例中，该方法进一步包括将从第二级的多个跨导单元中的至少一个跨导单元输出的AC RF输出电流(IRF_OUT)输入到输出匹配网络(M3)中，以将电力输送到负载(RL)。在一些示例中，输出匹配网络(M3)是单输入单输出的匹配网络。
在一个或多个示例中，高压信号放大器包括多个跨导单元，每个跨导单元被配置为接收直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)；并且每个跨导单元被配置为输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)。在至少一个示例中，跨导单元针对DC电源电流(Idc)以叠接形式连接在一起，针对RF输入信号(RFIN)以并联形式(或以级联形式)连接在一起，并且针对AC RF输出电流(IRF_OUT)以并联形式(或以级联形式)连接在一起。
在至少一个示例中，该放大器进一步包括输入信号源(Vin)以将RF输入信号(RFIN)提供给输入匹配网络(M1)。在一些示例中，输入匹配网络(M1)将对RF输入信号(RFIN)进行转换，以向每一个跨导单元的输入提供功率匹配。在一个或多个示例中，当跨导单元针对RF输入信号(RFIN)以级联形式连接在一起时，输入匹配网络(M1)被连接到跨导单元中的一个的输入结。
在一个或多个示例中，从多个跨导单元中的跨导单元输出的AC RF输出电流(IRF_OUT)被输入到输出匹配网络(M2)，以将电力输送到负载阻抗(RL)。在一些示例中，当跨导单元针对AC RF输出电流以级联形式连接在一起时，输出匹配网络(M2)被连接到跨导单元中的一个的输出结。
在至少一个示例中，在跨导单元之间均匀划分电源电压(Vdd)，以便为跨导单元供电。在一些示例中，每个跨导单元的两端之间的DC电源电压降为Vdd/N，其中N是跨导单元的数量。
在一个或多个示例中，一种高压多级信号放大器包括第一级的多个跨导单元，每个跨导单元被配置为接收直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)；并且每个跨导单元被配置为输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)。放大器进一步包括第二级的多个跨导单元，每个跨导单元被配置为接收DC电源电流(Idc)、AC RF输入电流(IRF_IN)和RF输入信号(RFIN)；并且每个跨导单元被配置为输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)。在一个或多个示例中，第一级的跨导单元针对DC电源电流(Idc)以叠接形式连接在一起，针对RF输入信号(RFIN)以并联形式(或以级联形式)连接在一起，并且针对AC RF输出电流(IRF_OUT)以并联形式(或以级联形式)连接在一起。在至少一个示例中，第二级的跨导单元针对DC电源电流(Idc)以叠接形式连接在一起，针对RF输入信号(RFIN)以并联形式(或以级联形式)连接在一起，并且针对AC RF输出电流(IRF_OUT)以并联形式(或以级联形式)连接在一起。在一些示例中，第一级和第二级针对DC电源电流以叠接形式连接在一起。
在至少一个示例中，在第一级和第二级的跨导单元之间均匀划分电源电压(Vdd)，以便为第一级和第二级的跨导单元供电。在一个或多个示例中，第一级和第二级的每个跨导单元的两端之间的DC电源电压降为Vdd/N，其中N是第一级和第二级的跨导单元的数量。
在一个或多个示例中，该放大器进一步包括输入信号源(Vin)，以将RF输入信号(RFIN)提供给输入匹配网络(M1)。在至少一个示例中，输入匹配网络(M1)是单输入单输出的匹配网络。在一些示例中，输入匹配网络(M1)将对RF输入信号(RFIN)进行转换，以向第一级的每个跨导单元的输入提供功率匹配。
在至少一个示例中，从第一级的多个跨导单元中的至少一个跨导单元输出的ACRF输出电流(IRF_OUT)被输入到内级匹配网络(M2)中，以将电力输送到第二级的跨导单元。在一个或多个示例中，从第二级的多个跨导单元中的至少一个跨导单元输出的AC RF输出电流(IRF_OUT)被输入到输出匹配网络(M3)中，以将电力输送到负载(RL)。在一些示例中，输出匹配网络(M3)是单输入单输出的匹配网络。
在一个或多个示例中，一种用于操作高压信号放大器的方法包括将直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)输入多个跨导单元中的每个跨导单元中。该方法进一步包括由多个跨导单元中的每个跨导单元输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)。在一个或多个示例中，跨导单元针对DC电源电流以叠接形式连接在一起，并且针对AC RF输入和输出电流以级联形式连接在一起。
在一个或多个示例中，该方法进一步包括在跨导单元之间均匀划分电源电压(Vdd)以便为跨导单元供电。在至少一个示例中，每个跨导单元的两端之间的DC电源电压降为Vdd/N，其中N是跨导单元的数量。
在至少一个示例中，该方法进一步包括由输入信号源(Vin)将RF输入信号(RFIN)提供给输入匹配网络(M1)。在一些示例中，输入匹配网络(M1)是单输入单输出的匹配网络。在一个或多个示例中，该方法进一步包括由输入匹配网络(M1)对RF输入信号(RFIN)进行转换，以向每一个跨导单元的输入提供功率匹配。
在一个或多个示例中，该方法进一步包括将从多个跨导单元中的最后一个跨导单元输出的AC RF输出电流(IRF_OUT)输入到输出匹配网络(M2)中以将电力输送到负载阻抗(RL)。在一些示例中，输出匹配网络(M2)是单输入单输出的匹配网络。
在至少一个示例中，每一个跨导单元包括金属氧化物硅场效应晶体管(MOSFET)。在一些示例中，每一个跨导单元包括双极结型晶体管(BJT)。
在一个或多个示例中，一种高压信号放大器包括多个跨导单元，每个跨导单元被配置为接收直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)；并且每个跨导单元被配置为输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)。在至少一个示例中，跨导单元针对DC电源电流以叠接形式连接在一起，并且针对AC RF输入和输出电流以级联形式连接在一起。
在至少一个示例中，每一个跨导单元还被配置为接收在跨导单元之间均匀划分的电源电压(Vdd)，以对跨导单元进行供电。在一些示例中，每个跨导单元的两端之间的DC电源电压降为Vdd/N，其中N是跨导单元的数量。
在一个或多个示例中，该放大器进一步包括输入匹配网络(M1)。在一些示例中，该放大器进一步包括输入信号源(Vin)，以将RF输入信号(RFIN)提供给输入匹配网络(M1)。在至少一个示例中，输入匹配网络(M1)被配置为对RF输入信号(RFIN)进行转换，以向每个跨导单元的输入提供功率匹配。
在至少一个示例中，该放大器进一步包括输出匹配网络(M2)，该输出匹配网络(M2)被配置为接收从多个跨导单元中的最后一个跨导单元输出的AC RF输出电流(IRF_OUT)以将电力输送到负载阻抗(RL)。
在一个或多个示例中，一种用于操作高压多级信号放大器的方法包括向第一级的多个跨导单元中的每个跨导单元输入DC电源电流(Idc)、AC RF输入电流(IRF_IN)和RF输入信号(RFIN)。该方法进一步包括向第二级的多个跨导单元中的每个跨导单元输入DC电源电流(Idc)、AC RF输入电流(IRF_IN)和RF输入信号(RFIN)。此外，该方法包括由第一级的多个跨导单元中的每个跨导单元输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)。进一步地，该方法包括由第二级的多个跨导单元中的每个跨导单元输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)。在一个或多个示例中，第一级的跨导单元针对DC电源电流以叠接形式连接在一起，并且针对AC RF输入和输出电流以级联形式连接在一起。在至少一个示例中，第二级的跨导单元针对DC电源电流以叠接形式连接在一起，并且针对AC RF输入和输出电流以级联形式连接在一起。在一些示例中，第一级和第二级针对DC电源电流以叠接形式连接在一起，并且针对AC RF输入和输出电流以级联形式连接在一起。
在至少一个示例中，该方法进一步包括在第一级和第二级的跨导单元之间均匀划分电源电压(Vdd)以便为第一级和第二级的跨导单元供电。在一些示例中，第一级和第二级的每个跨导单元的两端之间的DC电源电压降为Vdd/N，其中N是第一级和第二级的跨导单元的数量。
在一个或多个示例中，该方法进一步包括由输入信号源(Vin)将RF输入信号(RFIN)提供给输入匹配网络(M1)。在一些示例中，输入匹配网络(M1)是单输入单输出的匹配网络。在至少一个示例中，该方法进一步包括由输入匹配网络(M1)对RF输入信号(RFIN)进行转换，以向第一级的每个跨导单元的输入提供功率匹配。
在至少一个示例中，该方法进一步包括将从第一级的多个跨导单元中的最后一个跨导单元输出的AC RF输出电流(IRF_OUT)输入到内级匹配网络(M2)以将电力输送到第二级的跨导单元。在一些示例中，内级匹配网络(M2)是单输入单输出的匹配网络。
在一个或多个示例中，该方法进一步包括将从第二级的多个跨导单元中的最后一个跨导单元输出的AC RF输出电流(IRF_OUT)输入到输出匹配网络(M3)中以将电力输送到负载(RL)。在一些示例中，输出匹配网络(M3)是单输入单输出的匹配网络。
在至少一个示例中，一种高压多级信号放大器包括第一级的多个跨导单元，每个跨导单元被配置为接收直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)；并且每个跨导单元被配置为输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)。在一个或多个示例中，第一级的跨导单元针对DC电源电流以叠接形式连接在一起，并且针对AC RF输入和输出电流以级联形式连接在一起。该放大器进一步包括第二级的多个跨导单元，每个跨导单元被配置为接收DC电源电流(Idc)、AC RF输入电流(IRF_IN)和RF输入信号(RFIN)；并且每个跨导单元被配置为输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)。在一个或多个示例中，第二级的跨导单元针对DC电源电流以叠接形式连接在一起，并且针对AC RF输入和输出电流以级联形式连接在一起。在一些示例中，第一级和第二级针对DC电源电流以叠接形式连接在一起，并且针对AC RF输入和输出电流以级联形式连接在一起。
在一个或多个示例中，第一级和第二级的每个跨导单元被配置为接收电源电压(Vdd)，该电源电压在第一级和第二级的跨导单元之间被均匀划分，以便为第一级和第二级的跨导单元供电。在一些示例中，第一级和第二级的每个跨导单元的两端之间的DC电源电压降为Vdd/N，其中N是第一级和第二级的跨导单元的数量。
在至少一个示例中，该放大器进一步包括输入匹配网络(M1)。在一些示例中，该放大器进一步包括输入信号源(Vin)，以将RF输入信号(RFIN)提供给输入匹配网络(M1)。在至少一个示例中，输入匹配网络(M1)进一步被配置为对RF输入信号(RFIN)进行转换，以向第一级的每个跨导单元的输入提供功率匹配。
在一个或多个示例中，该放大器进一步包括内级匹配网络(M2)，该内级匹配网络(M2)被配置为接收从第一级的多个跨导单元中的最后一个跨导单元输出的AC RF输出电流(IRF_OUT)以将电力输送到第二级的跨导单元。
在至少一个示例中，该放大器进一步包括输出匹配网络(M3)，该输出匹配网络(M3)被配置为接收从第二级的多个跨导单元中的最后一个跨导单元输出的AC RF输出电流(IRF_OUT)，以将电力输送到负载(RL)。
这些特征、功能和优点可以在本公开的各种示例中独立地实现，或者可以在其他示例中组合。
附图说明
本公开的这些及其他特征、方面和优点将通过以下描述、随附权利要求和附图得到更好的理解，其中：
图1是常规两级放大器的示意性电路图，其中第二级采用具有并行输入和并行输出功率组合网络的堆叠器件。
图2是图1的常规两级放大器的示例性制造的集成电路(IC)布局的图示。
图3是常规单级放大器的示意性电路图，该放大器采用具有单输入单输出的输入匹配网络和单输入单输出的输出匹配网络的“电压模式组合”形式的堆叠器件。
图4是图3的常规单级放大器的“电压模式组合”的A类偏置的图示。
图5A和图5B两者是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图。
图5C是根据本公开的至少一个示例的图5A中公开的单级“电流模式”放大器的示意性电路图，其表示跨导单元针对DC电源电流的叠接(cascode)连接。
图5D是根据本公开的至少一个示例的图5A中公开的单级“电流模式”放大器的示意性电路图，其表示跨导单元针对AC RF输入和输出电流的级联(cascade)连接。
图5E是根据本公开的至少一个示例的图5A中公开的单级“电流模式”放大器的示意性电路图，其示出输入匹配网络(M1)并行驱动每个跨导单元的RF输入信号(RFIN)。
图5F是示出根据本公开的至少一个示例的用于操作所公开的单端单级“电流模式”放大器的所公开的方法的流程图。
图6A和图6B两者是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元被实现为共源极单元，而RF单位元件器件为金属氧化物半导体场效应晶体管(MOSFET)，特别是n沟道MOSFET(NMOS)。
图7A和图7B两者是根据本公开的至少一个示例的公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元被实现为共发射极单元，而RF单位元件器件为BJT。
图8是根据本公开的至少一个示例的图5A和图5B、图6A和图6B以及图7A和图7B的“电流模式”放大器的A类偏置的图示。
图9A和图9B两者是根据本公开的至少一个示例的所公开的差分单级“电流模式”放大器的示意性电路图。
图10A、图10B和图10C三者是根据本公开的至少一个示例的所公开的差分单级“电流模式”放大器的示意性电路图，其中跨导单元被实现为共源极单元，而每个RF单位元件器件为MOSFET，特别是NMOS。
图11A、图11B和图11C三者是根据本公开的至少一个示例的具有M个第一级跨导单元和N个第二级跨导单元的所公开的多级“电流模式”放大器的示意性电路图，其中电源电压(Vdd)被施加到第一跨导单元。
图12A、图12B和图12C三者是根据本公开的至少一个示例的具有M个第一级跨导单元和N个第二级跨导单元的所公开的多级“电流模式”放大器的示意性电路图，其中电源电压(Vdd)被施加到不同于第一跨导单元的跨导单元。
图13至图16C是根据本公开的各种示例的所公开的单端单级“电流模式”放大器的示意性电路图。
图13是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对射频(RF)输入信号(RFIN)以并联形式连接在一起，并且针对交流(AC)RF输出电流(IRF_OUT)以并联形式连接在一起。
图14A至图14E是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以并联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起。
图14A是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以并联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输出匹配网络(M2)连接到第一跨导单元1310a的输出结。
图14B是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以并联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输出匹配网络(M2)连接到第二跨导单元1310b的输出结。
图14C是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以并联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输出匹配网络(M2)连接到第三跨导单元1310c的输出结。
图14D是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以并联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输出匹配网络(M2)连接到最后一个跨导单元1310d的输出结。
图14E是根据本公开的至少一个示例的图14D所示的放大器的示例性详细电路图。
图15A至图15D是根据本公开的各种示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以级联形式连接在一起，并针对ACRF输出电流(IRF_OUT)以并联形式连接在一起。
图15A是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以并联形式连接在一起，并且其中输入匹配网络(M1)连接到第一跨导单元1310a的输入结。
图15B是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以并联形式连接在一起，并且其中输入匹配网络(M1)连接到第二跨导单元1310b的输入结。
图15C是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以并联形式连接在一起，并且其中输入匹配网络(M1)连接到第三跨导单元1310c的输入结。
图15D是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以并联形式连接在一起，并且其中输入匹配网络(M1)连接到最后一个跨导单元1310d的输入结。
图16A到图16C是根据本公开的各种示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以级联形式连接在一起，并针对ACRF输出电流(IRF_OUT)以级联形式连接在一起。
图16A是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输入匹配网络(M1)连接到第一跨导单元1310a的输入结，而输出匹配网络(M2)连接到最后一个跨导单元1310d的输出结。
图16B是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输入匹配网络(M1)连接到第二跨导单元1310b的输入结，而输出匹配网络(M2)连接到第二跨导单元1310b的输出结。
图16C是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输入匹配网络(M1)连接到最后一个跨导单元1310d的输入结，而输出匹配网络(M2)连接到第一跨导单元1310a的输出结。
图17是示出根据本公开的至少一个示例的可被用作图13至图16C所公开的单端单级“电流模式”放大器的跨导单元的示例性跨导单元的示意性电路图，其中跨导单元被实现为共源极单元，而RF单位元件器件为MOSFET，特别是n沟道MOSFET(NMOS)。
图18是示出根据本公开的至少一个示例的用于操作图13至图16C所公开的单端单级“电流模式”放大器的所公开方法的流程图。
图19是根据本公开的至少一个示例的具有M个第一级跨导单元和N个第二级跨导单元的所公开的多级“电流模式”放大器的示意性电路图，其中第一级中的跨导单元和第二级中的跨导单元针对RF输入信号(RFIN)以并联形式(或以级联形式)连接在一起，并针对ACRF输出电流(IRF_OUT)以并联形式(或以级联形式)连接在一起。
图20A和图20B两者是示出根据本公开的至少一个示例的用于操作图19所公开的多级“电流模式”放大器的公开方法的流程图。
图21是示出根据本公开的至少一个示例的可用于所公开的多级“电流模式”放大器的示例性电路的示意性电路图。
图22A是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第一级的晶体管T1的集电极电流(Ic)对集电极-发射极电压(Vce)的模拟结果的曲线图。
图22B是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第一级的晶体管T1的Ic/Vce对时间(以皮秒(psec)为单位)的模拟结果的曲线图。
图23A是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第二级的顶部晶体管T2的Ic对Vce的模拟结果的曲线图。
图23B是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第二级的顶部晶体管T2的Ic/Vce对时间(psec)的模拟结果的曲线图。
图24A是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第二级的底部晶体管T3的Ic对Vce的模拟结果的曲线图。
图24B是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第二级的底部晶体管T3的Ic/Vce对时间(psec)的模拟结果的曲线图。
图25是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第二级的晶体管T2和T3的输出电流密度(Ice)对Vce对输入功率(Pin)的模拟结果的曲线图。
具体实施方式
本文公开的方法和装置为具有“电流模式组合”形式的堆叠跨导单元的放大器提供了操作系统。在一个或多个示例中，本公开的系统提供了一种与类似类型的常规并行输入/输出架构(例如，参见图1的放大器100)相比更紧凑的功率放大器架构(例如，通过包括单输入单输出的匹配网络，例如参见图5A的(M1)520和图5B的(M2)530)。因此，所公开的放大器架构允许更紧凑的器件布局，这减少了芯片面积和成本。此外，所公开的放大器架构降低了堆叠器件的栅极/基极损耗机制(与常规的“电压模式”堆叠器件相比)，从而提高了输出功率和效率。最后，所公开的放大器拓扑结构可以被扩展到多级功率放大器。
目前，已提出采用“电压模式组合”形式的串联堆叠晶体管器件的电流共享的功率放大器，从而为高压固定电源系统创建具有低击穿电压技术的放大器。由于堆叠器件的栅极/基极电阻损耗，这些架构限制了堆叠器件的总数，从而限制了效率。此外，在并行输入/输出组合实施方式中，组合网络消耗了较大的管芯面积。所公开的方法是堆叠器件的“电流模式”实施方式，其将结构简化为单输入单输出的匹配/组合网络，这减小了布局尺寸并减轻了栅极/基极堆叠器件损耗，从而改善了管芯尺寸以及输出功率和效率。
先前的解决方案已提出了堆叠场效应晶体管(FET)拓扑结构，其中堆叠器件的栅极加载有阻抗(即电容分压)，该阻抗允许栅极电压以每个器件两端的电压摆幅低于器件的临界击穿电压的方式跟踪源极/漏极电压。这种方法的局限性在于栅极/基极电阻损耗为RF电流提供了泄漏路径，从而限制了效率。这种局限性通常将这种放大器方案限制为可能具有基极电阻损耗的FET技术(与BJT技术相反)。此外，这种拓扑结构的并行输入和并行输出实施方式需要大的管芯面积，因为组合网络通常被实现为威尔金森(Wilkinson)功率组合器/功分器(例如，参见图2的220和230)。最后，电压模式堆叠FET的常规拓扑结构严格依赖于相对于栅极电容的绝对值的性能，因此，这些拓扑结构不能容忍工艺变化。
本公开的系统提供了一种以级联形式(例如，参见图5D)对器件的RF电流进行组合而以叠接形式(例如，参见图5C)对直流(DC)配置进行电流共享的独特方式。应当注意，术语“叠接(cascode)”在本文中被定义为并贯穿始终用于表示“多个单元，其具有第一单元和随后的多个单元，这些单元以‘堆叠’连续的方式连接在第一单元之上”。此外，术语“级联(cascade)”在本文中被定义为并贯穿始终用于表示“多个单元，其具有第一单元和多个其他单元，这些其他单元以‘串行’连续的方式连接在第一单元之后”。因此，所公开系统的最终架构于是将仅需要单输入匹配网络和单输出匹配网络。由于器件与单输入匹配网络的并联组合，因此可以利用适当设计的匹配网络来忽略栅极/基极的电阻损耗。此外，由于匹配网络的简化，可以利用简单化的匹配网络来节省管芯面积。最后，对于所公开的架构，减轻了对栅极/基极电容值的数值对性能的依赖性(例如，对于所公开的架构，仅需要大的DC阻断电容，它们能够容忍工艺变化)。
在以下描述中，阐述了许多细节以便提供对系统的更全面的描述。然而，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践所公开的系统。在另一些情况下，没有详细描述众所周知的特征，以免不必要地混淆系统。
本公开的示例可以在本文中根据功能部件和/或逻辑部件以及各种处理步骤来描述。应当理解，这样的部件可以通过被配置为执行指定功能的任意数量的硬件、软件和/或固件部件来实现。例如，本公开的示例可以采用各种集成电路部件(例如，存储器元件、数字信号处理元件、逻辑元件、查找表等)，它们可以在一个或多个处理器、微处理器或其他控制设备的控制下实施各种功能。另外，本领域技术人员将理解，本公开的示例可以结合其他部件来实践，并且本文描述的系统仅仅是本公开的示例性示例。
为简洁起见，与信号放大器相关的常规技术和部件以及整个系统的其他功能方面可能不会在本文中详细描述。此外，本文包含的各种图中所示的连接线旨在表示各种元件之间的示例功能关系和/或物理耦合。应当注意，在本公开的一个或多个示例中可以存在许多替代的或附加的功能关系或物理连接。
图1是常规的两级放大器100的示意性电路图，其中第二级(即2级)采用具有并行输入和并行输出功率组合网络(例如，级间功率分配网络120和输出匹配/组合网络130)的堆叠器件(例如，单位元件FET器件110a、110b、110c、110d)。特别地，图1的常规两级放大器100利用电流共享堆叠器件架构，其中在共源极单元的叠接之间划分高压电源(Vs)，每个共源极单元具有单位元件FET器件110a、110b、110c、110d。在每个单位元件FET器件110a、110b、110c、110d的漏极到源极之间划分电源电压(Vs)(例如，24伏)，以减轻单位元件FET器件110a、110b、110c、110d的电压击穿。通过每个共源极单元和单位元件FET器件110a、110b、110c、110d存在共享的DC漏源电流(即“电流共享”)。具体来说，该架构示出了具有一到四逐级器件扇出型的两级(即1级和2级)架构。放大器100的第二级(即2级)使用单输入到四输出的功率划分器(即级间功率分配网络120)和功率组合器(即输出匹配/组合网络130)将第二级的四个单位元件FET器件110a、110b、110c、110d的输入和输出功率分别进行划分和组合。应当注意的是，对于图1的放大器100，FET器件110a、110b、110c、110d针对DC电源电流(该电流沿器件向下流动)以叠接形式连接，并且针对AC RF信号(例如，AC RF输入和输出电流)(该电流流过器件)以并联形式(非级联形式)连接。
图2是图1的常规两级放大器100的示例性制造IC布局200的图示。在图2中，图1的放大器100的功率划分器(即级间功率分配网络120)和功率组合器(即输出匹配/组合网络130)分别通过威尔金森(Wilkinson)型划分器220和威尔金森型组合器230来实现。虽然这种架构示出了一种在高压系统中使用电流共享的堆叠FET技术实现低击穿器件的方案，但这种架构具有消耗大IC面积的不利后果，这是因为使用了尺寸较大的功率分离器和组合器。
图3是常规单级放大器300的示意性电路图，该放大器300采用“电压模式组合”形式的堆叠器件(即单位元件FET器件310a、310b、310c、310d)与单输入单输出的输入匹配网络(M1)320和单输入单输出的输出匹配网络(M2)330。图3的放大器300示出了与图1的放大器100类似的架构，其中高压电源分布在叠接的单位元件FET器件310a、310b、310c、310d的每个漏极到源极之间，从而减轻了器件击穿以及通过每个单位元件FET器件310a、310b、310c、310d共享公共DC电流(Idc)。
特别地，图3示出了具有单输入到单输出的输入匹配网络(M1)320的单级放大器300，M1 320驱动单个单位元件跨导器件，从而产生通过每个单位元件FET器件310a、310b、310c、310d的共享交流(AC)电流(irf)。在底部跨导单位元件FET器件310d之后是叠接的单位元件FET器件310c，该FET器件310c具有最佳调谐的栅极电容(C1)以在叠接的单位元件FET器件310c的漏极到栅极和栅极到源极的电容之间创建分压器，使得该器件的电压击穿在一个RF周期内永远不会被超过。
应当注意的是，对于图3的放大器300，FET器件310a、310b、310c、310d针对DC电源电流(Idc)(该电流沿器件向下流动)以叠接形式连接，并且针对AC RF信号(Irf)(该电流沿器件向下流动)以叠接形式(非级联形式)连接。
为了实现期望的输出功率，每个叠接单位元件FET器件的栅极电容(Cn)针对每个附加的叠接进行缩放，以相应地缩放该叠接的单位元件FET器件的源阻抗(Ropt是Cn的函数)，从而缩放单位元件FET器件310a、310b、310c之间的电压摆幅，因为叠接源电压摆幅与Ropt·irf成正比。随着添加每个附加的叠接单位元件FET器件310a、310b、310c，Cn相应地缩放，从而增加了每个叠接单位元件FET器件310a、310b、310c的漏极、栅极和源极的电压摆幅。单输入到单输出的输出匹配网络(M2)330被用于将NRopt提供给最终叠接单位元件FET器件310a的漏极。通过这种构造，放大器300被认为以“电压模式组合”方式来运行，因为电压摆幅随着每个附加的叠接而缩放，从而确保每个单位元件FET器件310a、310b、310c的漏极到栅极和栅极到源极从不超过Vdd/N(其被设为器件的击穿电压)，同时产生大的输出电压摆幅。
对于A类操作并且在“电压模式”放大器300的峰值输入信号驱动下，irf的AC电流幅值为Idc，其中2·Idc的峰值电流幅值被输送到输出匹配网络(M2)330。vrf的AC电压振幅为Vdd，其中峰值电压振幅为2·Vdd。
图4是图3的常规单级放大器300的“电压模式组合”的A类偏置的图示400。对于图3的放大器300的理想A类操作，如图4所示，架构的效率接近百分之五十(50％)，忽略了非理想损失。如图4所示，最后的第N个叠接单位元件FET器件310a的峰值漏极电压为2·Vdd，从而提供大的输出电压摆幅。
返回参见图3，常规放大器300的电压模式架构具有这种优点，即，具有单输入到单输出的输入匹配网络(M1)320和单输入到单输出的输出匹配网络(M2)330，这允许减小的IC布局面积，因为它们每个都包含仅一个输入和仅一个输出。
然而，这种架构具有几个缺点。放大器300的第一个缺点是：先前描述的“浮动栅极”电容分配仅在没有损耗电阻栅极/基极的FET技术中是可能的。例如，具有电阻基极的BJT双极单位元件器件不适用于这种架构。因此，这种拓扑结构仅限于互补金属氧化物半导体(CMOS)FET类型的单位元件器件(例如，310a、310b、310c、310d)。
放大器300的第二个缺点是：由于Cn路径接地，来自栅极的任何电阻损耗允许来自浮动栅极信号的功率耗散，从而降低输出功率效率。同样，此限制禁止使用其他电阻栅极/基极单位元件器件。
放大器300的第三个缺点是：每个单位元件FET器件(例如，310a、310b、310c、310d)的架构的电压击穿可靠性依赖于栅极电容(Cn)的严格调谐，从而对工艺制造变化提出了可靠性问题。
放大器300的第四个缺点是：架构的“电压模式”机制对单位元件FET器件(例如，310a、310b、310c、310d)产生了进一步的可靠性约束，因为电压摆幅可能高达2·Vdd。具体来说，对于体积大的CMOS器件而言，用于大电压摆幅的漏极和源极到主体的结式二极管会产生非线性失真，从而限制功率放大器(PA)的线性性能。在大电压摆幅的极端情况下，结可能会击穿并损坏器件。这种机制通常将技术限制于互补金属氧化物半导体绝缘体上硅(CMOS-SOI)器件，这减轻了单位元件FET器件(例如，310a、310b、310c、310d)的寄生主体结式二极管。因此，采用具有功率组合网络或“电压模式”组合的堆叠器件的常规放大器100、300对IC布局面积或可靠性具有严格的限制，从而激发了减轻这些约束的本公开的系统的设计。
图5A和图5B两者是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器500的示意性电路图。所公开的放大器500利用跨导单元510a、510b、510c、510d的DC叠接，该DC叠接共享公共电流(Idc)，并在跨导单元510a、510b、510c、510d之间划分电源电压(Vdd)，从而减少电压可靠性问题。放大器500具有并行RF输入信号(RFIN)控制，同时将每个跨导单元510a、510b、510c、510d的级联输出RF电流(IRF_OUT)相加，从而将放大器500定义为“电流模式”。本文公开的放大器500减轻了先前描述的大IC布局面积功率划分/组合网络的问题(因为可以利用单输入/输出匹配网络(例如，单输入单输出的输入匹配网络(M1)520和单输入单输出的输出匹配网络(M2)530))，并且减轻了电压摆幅可靠性问题(因为不存在大的电压摆幅)。
所公开的放大器500利用N个单位元件跨导单元510a、510b、510c、510d的叠接堆叠，每个跨导单元均采用电源电流(Idc)、AC RF输入电流(IRF_IN)和RF输入信号(RFIN)作为输入，并且均产生DC电流(Idc)和AC RF输出电流(IRF_OUT)作为输出。跨导单元510a、510b、510c、510d在DC输入和输出电流方面被叠接，使得在每个跨导单元510a、510b、510c、510d之间共享公共电流(Idc)，并且每个跨导单元510a、510b、510c、510d的两端之间的DC电源电压降为Vdd/N。跨导单元510a、510b、510c、510d被级联，使得每个跨导单元的输出电流(IRF_OUT)输入到随后级联的跨导单元的输入电流(IRF_IN)。输入信号源(Vin)(连同源极电阻器(Rs))之后是输入匹配网络(M1)520，该输入匹配网络并行驱动每个跨导单元的RF输入信号(RFIN)。最后一个跨导单元510d的最终输出电流(IRF_OUT)被施加到输出匹配网络(M2)520以将电力输送到负载阻抗(RL)。
图5C是根据本公开的至少一个示例的图5A所公开的单级“电流模式”放大器500的示意性电路图，其表示用于DC电源电流(Idc)的跨导单元510a、510b、510c的叠接连接。如先前在上文描述的，术语“叠接”在本文中被定义为并贯穿始终用于表示“多个单元(例如，跨导单元)，其具有第一单元和随后的多个单元，随后的这些单元以‘堆叠’连续的方式连接在第一单元之上”。
图5D是根据本公开的至少一个示例的图5A所公开的单级“电流模式”放大器500的示意性电路图，其表示用于AC RF输入电流(IRF_IN)和输出电流(IRF_OUT)的跨导单元510a、510b、510c的级联连接。如先前在上文描述的，术语“级联”在本文中被定义为并贯穿始终用于表示“多个单元(例如，跨导单元)，其具有第一单元和多个其他单元，这些其他单元以‘串行’连续的方式连接在第一单元之后”。
图5E是根据本公开的至少一个示例的图5A所公开的单级“电流模式”放大器500的示意性电路图，其示出了输入匹配网络(M1)520并行驱动每个跨导单元510a、510b、510c的RF输入信号(RFIN)。
图5F是示出了根据本公开的至少一个示例的用于操作所公开的单端单级“电流模式”放大器(例如，图5A和图5B中的放大器500)的所公开的方法505的流程图。在所公开的方法505的开始515处，DC电源电流(Idc)、AC RF输入电流(IRF_IN)和RF输入信号(RFIN)都被输入到多个跨导单元的每个跨导单元525中。此外，多个跨导单元中的每个跨导单元输出DC电源电流(Idc)和AC RF输出电流(IRF OUT)。在一个或多个示例中，跨导单元针对DC电源电流(Idc)以叠接形式连接在一起(参见图5C)，并且针对AC RF输入和输出电流以级联形式连接在一起(参见图5D)535。然后，方法505结束545。
应当注意，在本公开的一个或多个示例中，所公开的放大器(例如，图5A和图5B的500、图6A和图6B的600以及图7A和图7B的700)将每个跨导单元实现为共源极/发射极单位元件。共源极/发射极单位元件级各自具有RF单位元件器件，该RF单位元件器件可以利用任何器件技术(例如，如图6A和图6B的放大器600中的FET器件，或图7A和图7B的放大器700中的BJT器件)来实现。例如，图6A和图6B两者是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器600的示意性电路图，其中跨导单元610a、610b、610c、610d被实现为共源极单元，而RF单位元件器件为MOSFET，特别是NMOS。并且，图7A和图7B两者是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器700的示意性电路图，其中跨导单元710a、710b、710c、710d用共发射极单元来实现，而RF单位元件器件为BJT。
对于所公开的放大器500、600、700，共源极/发射极元件(例如，跨导单元510a、510b、510c、510d)内的每个RF单位元件器件(例如，NMOS或BJT)将具有由下述各项的DC串联连接提供的Vdd/N的漏极到源极(或集电极到发射极)DC电压：电源Vdd、N个电感元件(L∞)和具有RF单位元件器件(例如，NMOS或BJT)的N个单位元件共源极/发射极单元(例如，跨导单元510a、510b、510c、510d)。通过电源(Vdd)、N个电感元件(L∞)和具有RF单位元件器件(例如，NMOS或BJT)的N个单位元件共源极/发射极级(例如，跨导单元510a、510b、510c、510d)来共享公共DC电流(Idc)。每个RF单位元件器件(例如，NMOS或BJT)的DC偏置由电压(VbiasN)和大的栅极/基极偏置电阻(Rb)提供，使得每个单位元件器件(例如，NMOS或BJT)可以被独立偏置，以确保电流Idc流过每个单位元件的漏极到源极或集电极到发射极并且Vdd电压被标称分配到每个单位元件的漏极到源极或集电极到发射极之间。
跟随单输入到单输出的输入匹配网络(M1)520的输入RF信号在每个共源极/发射极单元内的每个单位元件栅极/基极处通过大的RF旁路电容器(C∞)并行驱动每个单位元件器件(例如，NMOS或BJT)的栅极/基极。在共源极/发射极单元(例如，跨导单元510a、510b、510c、510d)内，每个单位元件器件(例如，NMOS或BJT)充当具有大的接地源极/发射极电容(C∞)和漏极/集电极RF电感扼流圈(L∞)的共源极/发射极跨导体。来自输入源(Vin)的输入RF信号经由单输入到单输出的输入匹配网络(M1)520进行功率转换，以并行驱动每个共源极/发射极单位元件栅极/基极，从而产生来自每个单位元件器件的漏极/集电极的AC电流irf。每个单位元件器件(例如，NMOS或BJT)的输出AC电流通过大RF电容器(C∞)的RF串联连接相加，从而产生总AC输出电流N·irf。总输出AC电流(N·irf)呈现为阻抗Ropt/N(例如，为优化功率和效率而选择的电阻值)，该阻抗通过单输入到单输出的输出匹配网络(M2)530由负载阻抗RL转换而来。在放大器的峰值输入功率驱动下，总输出AC电流的振幅摆幅为N·Idc，其中峰值电流幅值(N+1)·Idc被输送到Ropt/N，从而产生AC电压振幅摆幅Vdd/N和峰值幅值2Vdd/N。
图8是根据本公开的至少一个示例的图5A和图5B、图6A和图6B以及图7A和图7B的“电流模式”放大器500、600、700的A类偏置的图示。对于放大器500、600、700的理想的A类操作，如图8所示，架构的效率接近50％，忽略了非理想损失。由于RF串联形式的共源极/发射极单元(例如，跨导单元510a、510b、510c、510d)的输出电流的累加性质，放大器架构处于“电流模式”，这与常规的堆叠“电压模式”放大器(例如，图1的放大器100和图3的放大器300)明显不同。
匹配输入网络(M1)520和匹配输出网络(M2)530的设计可以遵循具有集总元件或传输线短截线的传统匹配网络设计。例如，可以利用L个匹配网络来形成紧凑的IC区域。对于更高效率的应用，电流模式放大器500、600、700可以通过按照常规放大器设计为给定的操作类别适当地调整Vbias来将架构从A类偏置调整为非A类偏置。另外，用于波形整形的谐波终止可以被吸收到输出匹配网络(M2)530中。
因此，图5A和图5B、图6A和图6B以及图7A和图7B示出了所公开的单级放大器500、600、700的示例，所述放大器具有以分贝(dB)为单位的由“G”表示的单级功率增益。所公开的放大器500、600、700相对于常规放大器设计(例如，图1的放大器100和图3的放大器300)的改进之处在于几个优点。所公开的放大器500、600、700的第一个优点是它采用单输入单输出的输入匹配网络(M1)520和单输入单输出的输出匹配网络(M2)530，与图1的常规放大器100相比，这可以显著降低IC上的芯片面积占用。
所公开的放大器500、600、700的第二个优点是可以使用任何单位元件器件技术(例如，FET或BJT)来实现该架构。所公开的放大器500、600、700的第三个优点是不依赖严格的栅极电容匹配来维持器件击穿的电压摆幅可靠性，如在图3的常规放大器300中那样。
所公开的放大器500、600、700的第四个优点是不存在叠接器件的接地的栅极/基极泄漏路径，从而不会如在图3的常规放大器300中那样降低效率。最后，所公开的放大器500、600、700的第五个优点是由于电流模式操作，器件上没有大的电压摆幅，从而提高了体结击穿的可靠性以及线性度。
可以采用所公开的放大器900的差分示例，如图9A和图9B所示。图9A和图9B两者是根据本公开的至少一个示例的所公开的差分单级“电流模式”放大器900的示意性电路图。
如图9A和图9B所示，所公开的差分单级“电流模式”放大器900利用N个差分单位元件跨导单元910a、910b、910c、910d的叠接堆叠，每个跨导单元采用电源电流Idc、差分AC RF电流(IRF_IN)和差分RF输入信号(RFIN)作为输入，并且产生DC电流(Idc)和差分AC RF电流(IRF_OUT)作为输出。跨导单元910a、910b、910c、910d在DC输入和输出电流方面被叠接，使得在每个跨导单元910a、910b、910c、910d之间共享公共电流(Idc)，并且每个跨导单元910a、910b、910c、910d两端的DC电源电压降为Vdd/N。跨导单元910a、910b、910c、910d被级联，使得每个跨导单元的差分输出电流(IRF_OUT)被输入到随后级联的跨导单元的差分输入电流(IRF_IN)。输入信号源(Vin)(连同源极电阻器Rs)之后是并行驱动每个跨导单元的RFIN的单输入单输出的输入匹配网络(M1)920。最后一个跨导单元910d的最终输出电流IRF_OUT被施加到单输入单输出的输出匹配网络(M2)930以将电力输送到负载阻抗RL。差分到单端的平衡-不平衡转换器(Balun)可用于将差分RFIN转换为单端输入，并将差分IRF_OUT转换为单端输出。
在本公开的一个或多个示例中，所公开的放大器(例如，图9A和图9B的900，以及图10A、图10B和图10C的1000)将每个跨导单元实现为差分共源极/发射极单位元件。共源极/发射极单位元件级各自具有可在任何器件技术(例如，如图10A、图10B和图10C的放大器1000中的FET器件；或BJT器件)中实现的RF单位元件器件。图10A、图10B和图10C三者是根据本公开的至少一个示例的所公开的差分单级“电流模式”放大器1000的示意性电路图，其中跨导单元1010a、1010b、1010c、1010d被实现为共源极单元，而RF单位元件器件各自为MOSFET，特别是NMOS。
对于所公开的放大器900、1000，共源极/发射极元件(例如，跨导单元1010a、1010b、1010c、1010d)内的每个RF单位元件器件(例如，NMOS或BJT)将具有由下述各项的DC串联连接提供的Vdd/N的漏极到源极(或集电极到发射极)DC电压：电源Vdd、N个电感元件(L∞)和具有RF单位元件器件(例如，NMOS或BJT)的N个单位元件共源极/发射极单元(例如，跨导单元1010a、1010b、1010c、1010d)。通过电源(Vdd)、N个电感元件(L∞)和具有RF单位元件器件(例如，NMOS或BJT)的N个单位元件共源极/发射极级(例如，跨导单元1010a、1010b、1010c、1010d)的串联连接来共享公共DC电流(Idc)。每个RF单位元件器件(例如，NMOS或BJT)的DC偏置由电压(VbiasN)和大的栅极/基极偏置电阻(Rb)提供，使得每个单位元件器件可以被独立偏置，以确保电流Idc流过每个单位元件的漏极到源极或集电极到发射极并且Vdd电压被标称分配到每个单位元件的漏极到源极或集电极到发射极之间。
类似地，所公开的放大器的差分版本(例如，图9A和图9B的放大器900，以及图10A、图10B和图10C的放大器1000)可以被设计为处于具有如前所述的相应匹配网络设计的A类或非A类偏置。对于A类偏置，放大器900、1000的差分架构的效率理想地接近50％，同时保持紧凑简单的匹配网络(例如，单输入单输出的输入匹配网络(M1)920和单输入单输出的输出匹配网络(M2)930)的架构优势以及可靠性。
可以采用所公开的放大器(例如，图5A和图5B的放大器500)的多级示例，如图11A、图11B和图11C所示。特别地，图11A、图11B和图11C三者是根据本公开的至少一个示例的所公开的多级“电流模式”放大器1100的示意性电路图，放大器1100具有M个(在本示例中为三(3)个)第一级跨导单元1110a、1110b、1110c和N个(在本示例中为三(3)个)第二级跨导单元1110d、1110e、1110f，其中电源电压(Vdd)被施加到第一跨导单元1110a。
在图11A、图11B和图11C中示出的所公开的单端多级“电流模式”放大器1100利用M个单位元件跨导单元1110a、1110b、1110c的叠接堆叠作为其第一级，并且利用N个单位元件跨导单元1110d、1110e、1110f的叠接堆叠作为其第二级。每个跨导单元1110a、1110b、1110c、1110d、1110e、1110f采用DC电源电流(Idc)、AC RF电流(IRF_IN)和RF输入信号(RFIN)作为输入，并且产生DC电流(Idc)和AC RF电流(IRF_OUT)作为输出。跨导单元1110a、1110b、1110c、1110d、1110e、1110f在DC输入和输出电流方面被叠接，使得在每个跨导单元1110a、1110b、1110c、1110d、1110e、1110f之间共享公共电流(Idc)，并且使得每个跨导单元1110a、1110b、1110c、1110d、1110e、1110f的两端之间的DC电源电压降为Vdd/(M+N)。每个级(例如，1级和2级)内的跨导单元1110a、1110b、1110c、1110d、1110e、1110f被级联，使得每个跨导单元的输出电流(IRF_OUT)被输入到随后级联的跨导单元的输入电流(IRF_IN)。
输入信号源(Vin)(连同源极电阻器Rs)之后是单输入单输出的输入匹配网络(M1)1120，该输入匹配网络1120并行驱动第一级跨导单元1110a、1110b、1110c中的每个跨导单元的RF输入信号(RFIN)。第一级的最后一个跨导单元1110c的输出电流IRF_OUT被施加到单输入单输出的内级匹配网络(M2)1125以向第二级输送电力。放大器1100的最终级的输出电流(IRF_OUT)之后是单输入单输出的输出匹配网络(M3)1130以将电力输送到负载电阻器(RL)。显然，在一个或多个示例中，前面的示例描述可以扩展到具有多于两个级的多级放大器，每一级具有独立定义数量的跨导单元。
应当注意，在一个或多个示例中，放大器1100的每个跨导单元1110a、1110b、1110c、1110d、1110e、1110f可以包括MOSFET器件(例如，参见图6A的跨导单元610a)或者包括BJT器件(例如，参见图7A的跨导单元710a)。另外，在一个或多个示例中，图11A、图11B和图11C的放大器1100可以被配置为差分放大器(例如，参见图9A和图9B的放大器900)。
图12A、图12B和图12C三者是根据本公开的至少一个示例的所公开的多级“电流模式”放大器1200的示意性电路图，放大器1200具有M个(在本示例中为三(3)个)第一级跨导单元1210a、1210b、1210c和N个(在本示例中为三(3)个)第二级跨导单元1210d、1210e、1210f，其中电源电压(Vdd)被施加到跨导单元1210d而不是第一跨导单元1210a。
同样在本示例中，输入信号源(Vin)(连同源极电阻器Rs)之后是单输入单输出的输入匹配网络(M1)1220，该输入匹配网络1220并行驱动第一级跨导单元1210a、1210b、1210c中的每个跨导单元的RF输入信号(RFIN)。第一级的最后一个跨导单元1210c的输出电流IRF_OUT被施加到单输入单输出的内级匹配网络(M2)1225以将电力输送到第二级。放大器1200的最终级的输出电流(IRF_OUT)之后是单输入单输出的输出匹配网络(M3)1230以将电力输送到负载电阻器(RL)。
除了电源电压(Vdd)的位置之外，图12A、图12B和图12C的放大器1200保持与图11A、图11B和图11C的放大器1100相同的DC电流(Idc)和RF信号流。电源电压(Vdd)不一定需要源自第一级的第一跨导单元电池1210a，而是可以源自任何级(例如，1级或2级)的任何跨导单元1210a、1210b、1210c、1210d、1210e、1210f。为了说明，图12A、图12B和图12C中的放大器1200描绘了具有源自第二级的第一跨导单元1210d的电源电压(Vdd)以及来自第二级的DC电流供应第一级的DC电流的两级放大器1200。
应当注意，在一个或多个示例中，放大器1200的每个跨导单元1210a、1210b、1210c、1210d、1210e、1210f可以包括MOSFET器件(例如，参见图6A的跨导单元610a)或者包括BJT器件(例如，参见图7A的跨导单元710a)。另外，在一个或多个示例中，图12A、图12B和图12C的放大器1200可以被配置为差分放大器(例如，参见图9A和图9B的放大器900)。
图13至图16C是根据本公开的各种示例的图13至图16C所公开的单端单级“电流模式”放大器1300、1400、1410、1420、1430、1500、1510、1520、1530、1600、1610、1620的示意性电路图。特别地，图13至图16C的示意性电路图示出了可用于所公开的单端单级“电流模式”放大器1300、1400、1410、1420、1430、1500、1510、1520、1530、1600、1610、1620的各种不同的连接配置(例如，以并联形式和/或以级联形式)。
图13是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器1300的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对射频(RF)输入信号(RFIN)以并联形式连接在一起(即“并联连接”)，并且针对交流(AC)RF输出电流(IRF_OUT)以并联形式连接在一起(即“并联连接”)。
在图13中，放大器1300被示出为包括N个跨导单元1310a、1310b、1310c、1310d。图17中示出了可用于放大器1300的跨导单元1310a、1310b、1310c、1310d的示例性跨导单元1310。应当注意，在一个或多个示例中，放大器1300的每个跨导单元1310a、1310b、1310c、1310d可以包括MOSFET器件(例如，参见图17的跨导单元1310)或者包括BJT器件(例如，参见图7A的跨导单元710a)。
在放大器1300的操作期间，在跨导单元1310a、1310b、1310c、1310d之间均匀划分电源电压(Vdd)，以便为跨导单元1310a、1310b、1310c、1310d供电。每个跨导单元1310a、1310b、1310c、1310d的两端之间的DC电源电压降为Vdd/N(其中N是跨导单元1310a、1310b、1310c、1310d的数量)。跨导单元1310a、1310b、1310c、1310d以DC叠接形式连接在一起，从而共享公共DC电源电流(Idc)。
输入信号源(Vin)将RF输入信号(RFIN)提供给输入匹配网络(M1)1320。在一个或多个示例中，输入匹配网络(M1)1320是单输入单输出的匹配网络。输入匹配网络(M1)1320对RF输入信号(RFIN)进行转换以向每个跨导单元1310a、1310b、1310c、1310d的输入提供功率匹配。
这样一来，DC电源电流(Idc)、RF输入信号(RFIN)和AC RF输入电流(IRF_IN)被输入到每个跨导单元1310a、1310b、1310c、1310d中。每个跨导单元1310a、1310b、1310c、1310d输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)(即irf)。AC RF输出电流(IRF_OUT)(irf)进行组合以产生组合电流(N·irf)。
从跨导单元输出的AC RF输出电流(IRF_OUT)(irf)(即作为组合电流(N·irf))被输入到输出匹配网络(M2)1330中以将电力输送到负载阻抗(RL)。输出匹配网络(M2)将组合电流(N·irf)转换成负载阻抗(RL)。在一个或多个示例中，输出匹配网络(M2)1330是单输入单输出的匹配网络。
同样在图13中，传递RF信号的DC阻隔电容器(C∞)被放置在每个跨导单元1310a、1310b、1310c、1310d的RF输入端和RF输出端处。这些DC阻隔电容器(C∞)在跨导单元1310a、1310b、1310c、1310d的连接件的输入端和输出端之间提供DC阻隔。
图14A至图14E是根据本公开的各种示例的所公开的单端单级“电流模式”放大器1400、1410、1420、1430的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以并联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起。应当注意的是，图14A至图14E中所示的放大器1400、1410、1420、1430与图13的放大器1300基本相同，不同之处在于，对于图14A至图14E的放大器1400、1410、1420、1430，跨导单元1310a、1310b、1310c、1310d针对AC RF输出电流(IRF_OUT)以级联形式连接在一起(而不是如图13的放大器1300那样以并联形式连接在一起)。对于图14A至图14E中的级联连接，每个跨导单元1310a、1310b、1310c、1310d的AC RF输出电流(IRF_OUT)(irf)以级联形式累加在一起以形成组合电流(N·irf)。
特别地，图14A至图14E的示意性电路图示出了用于将输出匹配网络(M2)1330连接到跨导单元1310a、1310b、1310c、1310d之一的输出结的各种不同的连接配置。因此，输出匹配网络(M2)1330可以被布置在级联网络的输出端的“级联连接”处的任何位置。例如，图14A是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器1400的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以并联形式连接在一起，并且针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输出匹配网络(M2)1330连接到第一跨导单元1310a的输出结。应当注意的是，图14A的放大器1400可以等效于图5A和图5B的放大器500；然而，区别在于输出匹配网络(M2)(例如，参见图14A的1330)可以被布置在第一跨导单元(例如，图14A的跨导单元1310a)的RF输出结的位置处，而不是最后一个跨导单元(例如，图5B的跨导单元510d或图14A的跨导单元1310d)的RF输出结处。
图14B至图14D示出了连接到各种不同跨导单元1310b、1310c、1310d的输出结而不是如图14A所示的那样连接到第一跨导单元1310a的输出结的输出匹配网络(M2)1330。例如，图14B示出了根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以并联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输出匹配网络(M2)1330连接到第二跨导单元1310b的输出结。另外，图14C示出了根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以并联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输出匹配网络(M2)1330连接到第三跨导单元1310c的输出结。此外，图14D是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以并联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输出匹配网络(M2)1330连接到最后一个跨导单元1310d的输出结。
图14E是根据本公开的至少一个示例的图14D所示的放大器1430的示例性详细电路图1440。特别地，图14E是包括采用NMOS器件的跨导单元1310a、1310b、1310c的级联电流模式放大器1430的一种实施方式。
图15A至图15D是根据本公开的各种示例的所公开的单端单级“电流模式”放大器1500、1510、1520、1530的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以并联形式连接在一起。应当注意的是，图15A至图15D中所示的放大器1500、1510、1520、1530与图13的放大器1300基本相同，不同之处在于，对于图15A至图15D的放大器1500、1510、1520、1530，跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以级联形式连接在一起(而不是如图13的放大器1300那样以并联形式连接在一起)。
特别地，图15A至图15D的示意性电路图示出了用于将输入匹配网络(M1)1320连接到跨导单元1310a、1310b、1310c、1310d之一的输入结的各种不同的连接配置。因此，输入匹配网络(M1)1320可以被布置在级联网络的输入端的“级联连接”处的任何位置。例如，图15A是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器1500的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以并联形式连接在一起，并且其中输入匹配网络(M1)1320连接到第一跨导单元1310a的输入结。
图15B至图15D示出了连接到各种不同跨导单元1310b、1310c、1310d的输入结而不是如图15A所示的那样连接到第一跨导单元1310a的输入结的输入匹配网络(M1)1320。例如，图15B示出了根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器1510的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以并联形式连接在一起，并且其中输入匹配网络(M1)1320连接到第二跨导单元1310b的输入结。此外，图15C示出了根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器1520的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以并联形式连接在一起，并且其中输入匹配网络(M1)1320连接到第三跨导单元1310c的输入结。另外，图15D是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器1530的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以并联形式连接在一起，并且其中输入匹配网络(M1)1320连接到最后一个跨导单元1310d的输入结。
图16A至图16C是根据本公开的各种示例的所公开的单端单级“电流模式”放大器1600、1610、1620的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起。应当注意的是，图16A至图16C中所示的放大器1600、1610、1620与图13的放大器1300基本相同，不同之处在于，对于图16A至图16C的放大器1600、1610、1620，跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以级联形式连接在一起(而不是如图13的放大器1300那样以并联形式连接在一起)，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起(而不是如图13的放大器1300那样以并联形式连接在一起)。对于图16A至图16C中的输出级联连接，每个跨导单元1310a、1310b、1310c、1310d的AC RF输出电流(IRF_OUT)(irf)以级联形式累加在一起以形成组合电流(N·irf)。
特别地，图16A至图16C的示意性电路图示出了用于将输入匹配网络(M1)1320连接到跨导单元1310a、1310b、1310c、1310d之一的输入结的各种不同的连接配置，并且示出了用于将输出匹配网络(M2)1330连接到跨导单元1310a、1310b、1310c、1310d之一的输出结的各种不同的配置连接。应当注意的是，图16A至图16C仅示出了一些(不是全部)可能的连接配置。因此，输入匹配网络(M1)1320可以被布置在级联网络的输入端的“级联连接”处的任何位置。而且，输出匹配网络(M2)1330可以被布置在级联网络的输出端的“级联连接”处的任何位置。例如，图16A是根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器1600的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输入匹配网络(M1)1320连接到第一跨导单元1310a的输入结，而输出匹配网络(M2)1330连接到最后一个跨导单元1310d的输出结。
图16B和图16C示出了连接到各种不同跨导单元1310b、1310d的输入结而不是如图16A所示的那样连接到第一跨导单元1310a的输入结的输入匹配网络(M1)1320。此外，图16B和图16C示出了连接到各种不同跨导单元1310a、1310b的输出结而不是如图16A所示的那样连接到最后一个跨导单元1310d的输出结的输出匹配网络(M2)1330。例如，图16B示出了根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器1610的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输入匹配网络(M1)1320连接到第二跨导单元1310b的输入结，而输出匹配网络(M2)1330连接到第二跨导单元1310b的输出结。此外，图16C图示了根据本公开的至少一个示例的所公开的单端单级“电流模式”放大器1620的示意性电路图，其中跨导单元1310a、1310b、1310c、1310d针对RF输入信号(RFIN)以级联形式连接在一起，并针对AC RF输出电流(IRF_OUT)以级联形式连接在一起，并且其中输入匹配网络(M1)1320连接到最后一个跨导单元1310d的输入结，而输出匹配网络(M2)1330连接到第一跨导单元1310a的输出结。
图17是示出根据本公开的至少一个示例的可用于图13至图16C所公开的单端单级“电流模式”放大器1300、1400、1410、1420、1430、1500、1510、1520、1530、1600、1610、1620的跨导单元1310a、1310b、1310c、1310d的示例性跨导单元1310的示意性电路图，其中所述跨导单元被实现为共源极单元，而RF单位元件器件为MOSFET，特别是n沟道MOSFET(NMOS)。应该注意，尽管跨导单元1310被示出为采用NMOS器件T1，但是跨导单元1310可以用任何跨导晶体管技术来实现，例如CMOS、硅锗(SiGe)或其他III-V半导体器件技术。
在图17中，器件T1的漏极包含RF扼流元件(L∞)，并且可以通过电感器或传输线来实现。该漏极还包含输入RF端口和输出RF端口(它们恰好位于同一节点上)。DC栅极偏置由偏置电阻器(Rb)提供。器件T1的源极是由分流大电容器(C∞)产生的RF短路。DC电源电流以Idc值流过漏极到源极。
图18是示出根据本公开的至少一个示例的用于操作图13至图16C所公开的单端单级“电流模式”放大器1300、1400、1410、1420、1430、1500、1510、1520、1530、1600、1610、1620的所公开方法1800的流程图。在方法1800的开始1810处，输入信号源(Vin)将RF输入信号(RFIN)提供给输入匹配网络(M1)1820。输入匹配网络(M1)对RF输入信号(RFIN)进行转换，以便为多个跨导单元中的每个跨导单元的输入提供功率匹配1830。
在跨导单元之间均匀划分电源电压(Vdd)，以便为跨导单元供电；其中每个跨导单元的两端之间的直流(DC)电源电压降为Vdd/N，其中N是跨导单元的数量1840。
DC电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)被输入到每个跨导单元中1850。DC电源电流(Idc)和AC RF输入电流(IRF_IN)被每个跨导单元输出，其中每个跨导单元针对DC电源电流(Idc)以叠接形式连接在一起，针对RF输入信号(RFIN)以并联形式(或以级联形式)连接在一起，并且针对AC RF输出电流(IRF_OUT)以并联形式(或以级联形式)连接在一起1860。
从跨导单元输出的AC RF输出电流(IRF_OUT)被输入到输出匹配网络(M2)中，以将电力输送到负载阻抗(RL)1870。然后，方法1800结束1880。
图19是根据本公开的至少一个示例的的所公开的具有M个第一级跨导单元1970a、1970b、1970c、1970d和N个第二级跨导单元1970e、1970f、1970g、1970h的多级“电流模式”放大器的示意性电路图，其中第一级中的跨导单元1970a、1970b、1970c、1970d和第二级中的跨导单元1970e、1970f、1970g、1970h针对RF输入信号(RFIN)以并联形式(或以级联形式)连接在一起1950a、1950b，并且针对AC RF输出电流(IRF_OUT)以并联形式(或以级联形式)连接在一起1960a、1960b。特别地，图19示出了多级(例如，两级)电流模式放大器1900，其中在两个级(即第一级和第二级)之间共享DC偏置电流(Idc)。电源电压(Vdd)被供应给第一级。每一级的输入和输出划分和组合网络1950a、1960a、1950b、1960b可以是级联连接或并联连接。在这些级(即第一级和第二级)之间采用内级匹配网络(M2)1930。应当注意的是，尽管图19示出了包括总共两个级的多级“电流模式”放大器1900，但是在一个或多个示例中，所公开的多级“电流模式”放大器可以包括不止如图19所示的两个级。
在图19的多级“电流模式”放大器1900中，第一级和第二级均可以用图13至图16C所示的示例性单级放大器1300、1400、1410、1420、1430、1500、1510、1520、1530、1600、1610、1620中的任何一个来实现。此外，在一个或多个示例中，多级放大器1900的跨导单元1970a、1970b、1970c、1970d、1970e、1970f、1970g、1970h均可以用图17的示例性跨导单元1310来实现，或者可替代地可以采用不同于图17所示的NMOS器件技术的任何其他跨导晶体管技术，包括但不限于CMOS、硅锗(SiGe)或其他III-V半导体器件技术。应当注意，在一个或多个示例中，放大器1900的每个跨导单元1970a、1970b、1970c、1970d、1970e、1970f、1970g、1970h可以包括MOSFET器件(例如，参见图17的跨导单元1310)或者包括BJT器件(例如，参见图7A的跨导单元710a)。
在放大器1900的操作期间，电源电压(Vdd)(例如，参见图13)在第一级和第二级的跨导单元1970a、1970b、1970c、1970d、1970e、1970f、1970g、1970h之间被均匀划分，以便为第一级和第二级的跨导单元1970a、1970b、1970c、1970d、1970e、1970f、1970g、1970h供电。第一级和第二级的每个跨导单元1970a、1970b、1970c、1970d、1970e、1970f、1970g、1970h的两端之间的DC电源电压降为Vdd/N(其中N是第一级和第二级的跨导单元1970a、1970b、1970c、1970d、1970e、1970f、1970g、1970h的数量)。第一级和第二级的跨导单元1970a、1970b、1970c、1970d、1970e、1970f、1970g、1970h以DC叠接形式连接在一起，从而共享公共DC电源电流(Idc)。
输入信号源(Vin)将RF输入信号(RFIN)提供给输入匹配网络(M1)1920。在一个或多个示例中，输入匹配网络(M1)1920是单输入单输出的匹配网络。输入匹配网络(M1)1920对RF输入信号(RFIN)进行转换以向第一级的每个跨导单元1970a、1970b、1970c、1970d的输入提供功率匹配。
这样一来，DC电源电流(Idc)、RF输入信号(RFIN)以及AC RF输入电流(IRF_IN)被输入到第一级的每个跨导单元1970a、1970b、1970c、1970d中。第一级的每个跨导单元1970a、1970b、1970c、1970d输出DC电源电流(Idc)以及AC RF输出电流(IRF_OUT)(即irf)。AC RF输出电流(IRF_OUT)(irf)进行组合以产生组合电流(N·irf)。
从第一级的跨导单元1970a、1970b、1970c、1970d中的至少一个输出的AC RF输出电流(IRF_OUT)(irf)(即作为组合电流(N·irf))被输入到内级匹配网络(M2)1930以便为第二级的跨导单元1970e、1970f、1970g、1970h供电。在一个或多个示例中，内级匹配网络(M2)1930是单输入单输出的匹配网络。内级匹配网络(M2)1930对组合电流(N·irf)进行转换以向第二级的每个跨导单元1970e、1970f、1970g、1970h的输入提供功率匹配。
这样一来，DC电源电流(Idc)、RF输入信号(RFIN)以及AC RF输入电流(IRF_IN)被输入到第二级的每个跨导单元1970e、1970f、1970g、1970h中。第二级的每个跨导单元1970e、1970f、1970g、1970h输出DC电源电流(Idc)以及AC RF输出电流(IRF_OUT)(即irf)。AC RF输出电流(IRF_OUT)(irf)进行组合以产生组合电流(N·irf)。
从第二级的跨导单元1970e、1970f、1970g、1970h中的至少一个输出的AC RF输出电流(IRF_OUT)(irf)(即作为组合电流(N·irf))被输入到外级匹配网络(M3)1940中以将电力输送到负载(RL)。在一个或多个示例中，外级匹配网络(M3)1940是单输入单输出的匹配网络。
图20A和图20B两者是示出根据本公开的至少一个示例的用于操作图19的多级“电流模式”放大器1900的所公开方法的流程图。在方法2000的开始2010处，输入信号源(Vin)将RF输入信号(RFIN)提供给输入匹配网络(M1)2020。输入匹配网络(M1)对RF输入信号(RFIN)进行转换，以便为第一级的多个跨导单元中的每个跨导单元的输入提供功率匹配2030。
在第一级和第二级的跨导单元之间均匀划分电源电压(Vdd)，以给第一级和第二级的跨导单元供电；其中第一级和第二级中的每个跨导单元的两端之间的直流(DC)电源电压降为Vdd/N，其中N是第一级和第二级中的跨导单元的数量2040。
DC电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)被输入到第一级的每个跨导单元中2050。DC电源电流(Idc)、AC RF输入电流(IRF_IN)和RF输入信号(RFIN)被输入到第二级的每个跨导单元中2060。
DC电源电流(Idc)和AC RF输出电流(IRF_OUT)被第一级的每个跨导单元输出，其中第一级的每个跨导单元针对DC电源电流(Idc)以叠接形式连接在一起，针对RF输入信号(RFIN)以并联形式(或以级联形式)连接在一起，并且针对AC RF输出电流(IRF_OUT)以并联形式(或以级联形式)连接在一起2070。
DC电源电流(Idc)和AC RF输出电流(IRF_OUT)被第二级的每个跨导单元输出，其中第二级的每个跨导单元针对DC电源电流(Idc)以叠接形式连接在一起，针对RF输入信号(RFIN)以并联形式(或以级联形式)连接在一起，并且针对AC RF输出电流(IRF_OUT)以并联形式(或以级联形式)连接在一起2080。
从第一级的跨导单元中的至少一个输出的AC RF输出电流(IRF_OUT)被输入到内级匹配网络(M2)中，以将电力输送到第二级的跨导单元2090。从第二级的跨导单元中的至少一个输出的AC RF输出电流(IRF_OUT)被输入到输出匹配网络(M3)中，以将电力输送到负载(RL)2095。然后，方法2000结束2098。
图21是示出根据本公开的至少一个示例的可用于所公开的多级“电流模式”放大器的示例性电路2100的示意性电路图。特别地，图21的电路2100是多级功率放大器的一种实施方式，其中第一级包括共发射极放大器，并且第二级包括并行输入/并行输出电流模式放大器(例如，参见图13的放大器1300)。电路2100被示出为包括输入匹配网络(M1)2120、内级匹配网络(M2)2130和输出匹配网络(M3)2140。此外，第一级被示出为包括单个跨导器件T1(例如，以BJT晶体管的形式)，并且第二级被示出为包括两个跨导器件T2和T3(例如，以BJT晶体管的形式)。与图19的放大器1900一样，在这些级(即第一级和第二级)之间共享DC电源电流(Idc)，并且在这些级之间使用内部匹配网络2130。
图22A是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第一级的晶体管T1的集电极电流(Ic)对集电极-发射极电压(Vce)的模拟结果的曲线图2200。曲线图2200示出了T1器件的Ic对Vce的扫描输入功率(Pin)的负载线绘图。该曲线示出了T1器件两端的输出电压保持在不安全操作区域(即器件击穿区域)以下2205。
图22B是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第一级的晶体管T1的Ic/Vce对时间(以皮秒(psec)为单位)的模拟结果的曲线图2210。曲线图2210是T1器件两端的Vce电压和Ic电流的时域绘图。曲线图2210示出了T1器件两端的电压保持在不安全操作区域以下2215。
图23A是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第二级的顶部晶体管T2的Ic对Vce的模拟结果的曲线图2300。曲线图2300示出了T2器件的Ic对Vce的扫描输入功率(Pin)的负载线绘图。该曲线示出了T2器件两端的输出电压保持在不安全操作区域(即器件击穿区域)以下2305。
图23B是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第二级的顶部晶体管T2的Ic/Vce对时间(psec)的模拟结果的曲线图2310。曲线图2310是T2器件两端的Vce电压和Ic电流的时域绘图。曲线图2310示出了T2器件两端的电压保持在不安全操作区域以下2315。
图24A是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第二级的底部晶体管T3的Ic对Vce的模拟结果的曲线图2400。曲线图2400示出了T3器件的Ic对Vce的扫描输入功率(Pin)的负载线绘图。该曲线示出了T3器件两端的输出电压保持在不安全操作区域(即器件击穿区域)2405以下。
图24B是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第二级的底部晶体管T3的Ic/Vce对时间(psec)的模拟结果的曲线图2410。曲线图2410是T3器件两端的Vce电压和Ic电流的时域绘图。曲线图2410示出了T3器件两端的电压保持在不安全操作区域以下2415。
图25是示出根据本公开的至少一个示例的图21的多级“电流模式”放大器的第二级的晶体管T2和T3的输出电流密度(Ice)对Vce对输入功率(Pin)的模拟结果的曲线图2500。曲线图2500示出了器件输出电流密度(Ice)保持在器件T2和T3的不安全操作区域以下2510。
尽管已经示出和描述了特定示例，但应当理解，上述讨论并非旨在限制这些示例的范围。虽然本文已经公开和描述了本发明的许多方面的示例和变化，但是提供这种公开仅用于解释和说明的目的。因此，可以在不脱离权利要求的范围的情况下进行各种改变和修改。
在上述方法指示某些事件以某种顺序发生的情况下，受益于本公开的本领域普通技术人员将认识到可以修改该顺序，并且这样的修改符合本公开的变化。另外，如果可能，部分方法可以在并行过程中同时执行，也可以顺序执行。此外，可以执行所述方法的更多步骤或更少步骤。
因此，示例旨在举例说明可能落入权利要求的范围内的替代方案、修改和等效物。
此外，本公开包括根据以下条款所述的示例：
条款1.一种用于操作高压信号放大器(1300)的方法(1800)，所述方法包括：
将直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)输入(1850)到多个跨导单元(1310a、1310b)中的每个跨导单元中；以及
由所述多个跨导单元(1310a、1310b)中的每个所述跨导单元输出(1860)所述DC电源电流(Idc)和AC RF输出电流(IRF_OUT)，
其中所述跨导单元(1310a、1310b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以并联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以并联形式连接在一起。
条款2.根据条款1所述的方法，其中所述方法进一步包括由输入信号源(Vin)将所述RF输入信号(RFIN)提供(1820)给输入匹配网络(M1)(1320)。
条款3.根据条款2所述的方法，其中所述输入匹配网络(M1)(1320)是单输入单输出的匹配网络。
条款4.根据条款2所述的方法，其中所述方法进一步包括由所述输入匹配网络(M1)(1320)对所述RF输入信号(RFIN)进行转换(1830)以向每个所述跨导单元(1310a、1310b)的输入提供功率匹配。
条款5.根据条款1所述的方法，其中所述方法进一步包括将从所述多个跨导单元(1310a、1310b)中的跨导单元输出的所述AC RF输出电流(IRF_OUT)输入(1870)到输出匹配网络(M2)(1330)中，以将电力输送到负载阻抗(RL)。
条款6.根据条款5所述的方法，其中所述输出匹配网络(M2)(1330)是单输入单输出的匹配网络。
条款7.根据条款1所述的方法，其中每个所述跨导单元(1310a、1310b)包括金属氧化物硅场效应晶体管(MOSFET)。
条款8.根据条款1所述的方法，其中每个所述跨导单元(1310a、1310b)包括双极结型晶体管(BJT)。
条款9.根据条款1所述的方法，其中所述方法进一步包括在所述跨导单元(1310a、1310b)之间均匀划分(1840)电源电压(Vdd)，以便为所述跨导单元(1310a、1310b)供电。
条款10.根据条款9所述的方法，其中每个所述跨导单元(1310a、1310b)的两端之间的DC电源电压降为Vdd/N，其中N是所述跨导单元(1310a、1310b)的数量。
条款11.一种用于操作高压信号放大器(1300)的方法(1800)，所述方法包括：
将直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)输入(1850)到多个跨导单元(1310a、1310b)中的每个跨导单元中；以及
由所述多个跨导单元(1310a、1310b)中的每个所述跨导单元输出(1860)所述DC电源电流(Idc)和AC RF输出电流(IRF_OUT)，
其中所述跨导单元(1310a、1310b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以并联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以级联形式连接在一起。
条款12.根据条款11所述的方法，其中所述方法进一步包括通过输入信号源(Vin)将所述RF输入信号(RFIN)提供(1820)给输入匹配网络(M1)(1320)。
条款13.根据条款12所述的方法，其中所述输入匹配网络(M1)(1320)是单输入单输出的匹配网络。
条款14.根据条款12所述的方法，其中所述方法进一步包括由所述输入匹配网络(M1)(1320)对所述RF输入信号(RFIN)进行转换(1830)，以向每个所述跨导单元(1310a、1310b)的输入提供功率匹配。
条款15.根据条款11所述的方法，其中所述方法进一步包括将从所述多个跨导单元(1310a、1310b)中的跨导单元输出的所述AC RF输出电流(IRF_OUT)输入(1870)到输出匹配网络(M2)(1330)中，以将电力输送到负载阻抗(RL)。
条款16.根据条款15所述的方法，其中所述输出匹配网络(M2)(1330)是单输入单输出的匹配网络。
条款17.根据条款15所述的方法，其中所述输出匹配网络(M2)(1330)连接到所述跨导单元(1310a、1310b)之一的输出结。
条款18.根据条款11所述的方法，其中每个所述跨导单元(1310a、1310b)包括金属氧化物硅场效应晶体管(MOSFET)。
条款19.根据条款11所述的方法，其中每个所述跨导单元(1310a、1310b)包括双极结型晶体管(BJT)。
条款20.根据条款11所述的方法，其中所述方法进一步包括在所述跨导单元(1310a、1310b)之间均匀划分(1840)电源电压(Vdd)，以便为所述跨导单元(1310a、1310b)供电。
条款21.根据条款20所述的方法，其中每个所述跨导单元(1310a、1310b)的两端之间的DC电源电压降为Vdd/N，其中N是所述跨导单元(1310a、1310b)的数量。
条款22.一种用于操作高压信号放大器(1300)的方法(1800)，所述方法包括：
将直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)输入(1850)到多个跨导单元(1310a、1310b)中的每个跨导单元中；以及
由所述多个跨导单元(1310a、1310b)中的每个所述跨导单元输出(1860)所述DC电源电流(Idc)和AC RF输出电流(IRF_OUT)，
其中所述跨导单元(1310a、1310b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以级联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以并联形式连接在一起。
条款23.根据条款22所述的方法，其中所述方法进一步包括通过输入信号源(Vin)将所述RF输入信号(RFIN)提供(1820)给输入匹配网络(M1)(1320)。
条款24.根据条款23所述的方法，其中所述输入匹配网络(M1)(1320)是单输入单输出的匹配网络。
条款25.根据条款23所述的方法，其中所述方法进一步包括由所述输入匹配网络(M1)(1320)对所述RF输入信号(RFIN)进行转换(1830)，以向每个所述跨导单元(1310a、1310b)的输入提供功率匹配。
条款26.根据条款23所述的方法，所述输入匹配网络(M1)(1320)连接到所述跨导单元(1310a、1310b)之一的输入结。
条款27.根据条款22所述的方法，其中所述方法进一步包括将从所述多个跨导单元(1310a、1310b)中的跨导单元输出的所述AC RF输出电流(IRF_OUT)输入(1870)到输出匹配网络(M2)(1330)，以将电力输送到负载阻抗(RL)。
条款28.根据条款27所述的方法，其中所述输出匹配网络(M2)(1330)是单输入单输出的匹配网络。
条款29.根据条款22所述的方法，每个所述跨导单元(1310a、1310b)包括金属氧化物硅场效应晶体管(MOSFET)。
条款30.根据条款22所述的方法，其中每个所述跨导单元(1310a、1310b)包括双极结型晶体管(BJT)。
条款31.根据条款22所述的方法，其中所述方法进一步包括在所述跨导单元(1310a、1310b)之间均匀划分(1840)电源电压(Vdd)，以便为所述跨导单元(1310a、1310b)供电。
条款32.根据条款31所述的方法，其中每个所述跨导单元(1310a、1310b)的两端之间的DC电源电压降为Vdd/N，其中N是所述跨导单元(1310a、1310b)的数量。
条款33.一种用于操作高压信号放大器(1300)的方法(1800)，所述方法包括：
将直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)输入(1850)到多个跨导单元(1310a、1310b)中的每个跨导单元中；以及
由所述多个跨导单元(1310a、1310b)中的每个所述跨导单元输出(1860)所述DC电源电流(Idc)和AC RF输出电流(IRF_OUT)，
其中所述跨导单元(1310a、1310b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以级联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以级联形式连接在一起。
条款34.根据条款33所述的方法，其中所述方法进一步包括通过输入信号源(Vin)将所述RF输入信号(RFIN)提供(1820)给输入匹配网络(M1)(1320)。
条款35.根据条款34所述的方法，其中所述输入匹配网络(M1)(1320)是单输入单输出的匹配网络。
条款36.根据条款34所述的方法，其中所述方法进一步包括由所述输入匹配网络(M1)(1320)对所述RF输入信号(RFIN)进行转换(1830)，以向每个所述跨导单元(1310a、1310b)的输入提供功率匹配。
条款37.根据条款34所述的方法，其中所述输入匹配网络(M1)(1320)连接到所述跨导单元(1310a、1310b)之一的输入结。
条款38.根据条款33所述的方法，其中所述方法进一步包括将从所述多个跨导单元(1310a、1310b)中的跨导单元输出的所述AC RF输出电流(IRF_OUT)输入(1870)到输出匹配网络(M2)(1330)中，以将电力输送到负载阻抗(RL)。
条款39.根据条款38所述的方法，其中所述输出匹配网络(M2)(1330)是单输入单输出的匹配网络。
条款40.根据条款38所述的方法，其中所述输出匹配网络(M2)(1330)连接到所述跨导单元(1310a、1310b)之一的输出结。
条款41.根据条款33所述的方法，其中每个所述跨导单元(1310a、1310b)包括金属氧化物硅场效应晶体管(MOSFET)。
条款42.根据条款33所述的方法，其中每个所述跨导单元(1310a、1310b)包括双极结型晶体管(BJT)。
条款43.根据条款33所述的方法，其中所述方法进一步包括在所述跨导单元(1310a、1310b)之间均匀划分(1840)电源电压(Vdd)，以便为所述跨导单元(1310a、1310b)供电。
条款44.根据条款43所述的方法，其中每个所述跨导单元(1310a、1310b)的两端之间的DC电源电压降为Vdd/N，其中N是所述跨导单元(1310a、1310b)的数量。
条款45.一种用于操作高压多级信号放大器(1900)的方法(2000)，所述方法包括：
将直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)输入(2050)到第一级的多个跨导单元(1970a、1970b)中的每个跨导单元中；
将所述DC电源电流(Idc)、所述AC RF输入电流(IRF_IN)和所述RF输入信号(RFIN)输入(2060)到第二级的多个跨导单元(1970e、1970f)中的每个跨导单元中；
由所述第一级的所述多个跨导单元(1970a、1970b)中的每个所述跨导单元输出(2070)所述DC电源电流(Idc)和AC RF输出电流(IRF_OUT)；以及
由所述第二级的所述多个跨导单元(1970e、1970f)中的每个所述跨导单元输出(2080)所述DC电源电流(Idc)和所述AC RF输出电流(IRF_OUT)，
其中所述第一级的所述跨导单元(1970a、1970b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以并联形式或级联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以并联形式或级联形式连接在一起，
其中所述第二级的所述跨导单元(1970e、1970f)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以并联形式或级联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以并联形式或级联形式连接在一起，并且
其中所述第一级和所述第二级针对所述DC电源电流以叠接形式连接在一起。
条款46.根据条款45所述的方法，其中所述方法进一步包括在所述第一级和所述第二级的所述跨导单元(1970a、1970b)之间均匀划分(2040)电源电压(Vdd)，以便为所述第一级和所述第二级的所述跨导单元(1970e、1970f)供电。
条款47.根据条款46所述的方法，其中所述第一级和所述第二级的每个所述跨导单元(1970a、1970b、1970e、1970f)的两端之间的DC电源电压降为Vdd/N，其中N是所述跨导单元(1970a、1970b、1970e、1970f)的数量。
条款48.根据条款45所述的方法，其中所述方法进一步包括通过输入信号源(Vin)将所述RF输入信号(RFIN)提供(2020)给输入匹配网络(M1)(1920)。
条款49.根据条款48所述的方法，其中所述输入匹配网络(M1)(1920)是单输入单输出的匹配网络。
条款50.根据条款48所述的方法，其中所述方法进一步包括由所述输入匹配网络(M1)(1920)对所述RF输入信号(RFIN)进行转换(2030)以向所述第一级的每个所述跨导单元(1970a、1970b)的输入提供功率匹配。
条款51.根据条款45所述的方法，其中所述方法进一步包括将从所述第一级的所述多个跨导单元(1970a、1970b)中的至少一个跨导单元输出的所述AC RF输出电流(IRF_OUT)输入(2090)到内级匹配网络(M2)(1930)中，以将电力输送到所述第二级的所述跨导单元(1970e、1970f)。
条款52.根据条款51所述的方法，其中所述内级匹配网络(M2)(1930)是单输入单输出的匹配网络。
条款53.根据条款45所述的方法，其中所述方法进一步包括将从所述第二级的所述多个跨导单元(1970e、1970f)中的至少一个跨导单元输出的所述AC RF输出电流(IRF_OUT)输入(2095)到输出匹配网络(M3)(1940)中，以将电力输送到负载(RL)。
条款54.根据条款53所述的方法，其中所述输出匹配网络(M3)(1940)是单输入单输出的匹配网络。
条款55.一种高压信号放大器(1300)，所述放大器包括：
多个跨导单元(1310a、1310b)，每个跨导单元被配置为接收直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)；并且每个跨导单元被配置为输出所述DC电源电流(Idc)和AC RF输出电流(IRF_OUT)，
其中所述跨导单元(1310a、1310b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以并联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以并联形式连接在一起。
条款56.根据权利要求55所述的放大器，其中所述系统进一步包括输入信号源(Vin)，以将所述RF输入信号(RFIN)提供给输入匹配网络(M1)(1320)。
条款57.根据条款56所述的放大器，其中所述输入匹配网络(M1)(1320)是单输入单输出的匹配网络。
条款58.根据条款56所述的放大器，其中所述输入匹配网络(M1)(1320)对所述RF输入信号(RFIN)进行转换，以向每个所述跨导单元(1310a、1310b)的输入提供功率匹配。
条款59.根据条款55所述的放大器，其中从所述多个跨导单元(1310a、1310b)中的跨导单元输出的所述AC RF输出电流(IRF_OUT)被输入到输出匹配网络(M2)(1330)中，以将电力输送到负载阻抗(RL)。
条款60.根据条款59所述的放大器，其中所述输出匹配网络(M2)(1330)是单输入单输出的匹配网络。
条款61.根据条款55所述的放大器，其中每个所述跨导单元(1310a、1310b)包括金属氧化物硅场效应晶体管(MOSFET)。
条款62.根据条款55所述的放大器，其中每个所述跨导单元(1310a、1310b)包括双极结型晶体管(BJT)。
条款63.根据条款55所述的放大器，其中在所述跨导单元(1310a、1310b)之间均匀划分电源电压(Vdd)，以便为所述跨导单元(1310a、1310b)供电。
条款64.根据条款63所述的放大器，其中每个所述跨导单元(1310a、1310b)的两端之间的DC电源电压降为Vdd/N，其中N是所述跨导单元(1310a、1310b)的数量。
条款65.一种高压信号放大器(1300)，所述放大器包括：
多个跨导单元(1310a、1310b)，每个跨导单元被配置为接收直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)；并且每个跨导单元被配置为输出所述DC电源电流(Idc)和AC RF输出电流(IRF_OUT)，
其中所述跨导单元(1310a、1310b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以并联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以级联形式连接在一起。
条款66.根据条款65所述的放大器，其中所述放大器进一步包括输入信号源(Vin)，以将所述RF输入信号(RFIN)提供给输入匹配网络(M1)(1320)。
条款67.根据条款66所述的放大器，其中所述输入匹配网络(M1)(1320)是单输入单输出的匹配网络。
条款68.根据条款66所述的放大器，其中所述输入匹配网络(M1)(1320)对所述RF输入信号(RFIN)进行转换，以向每个所述跨导单元(1310a、1310b)的输入提供功率匹配。
条款69.根据条款65所述的放大器，其中从所述多个跨导单元(1310a、1310b)中的跨导单元输出的所述AC RF输出电流(IRF_OUT)被输入到输出匹配网络(M2)(1330)中，以将电力输送到负载阻抗(RL)。
条款70.根据条款69所述的放大器，其中所述输出匹配网络(M2)(1330)是单输入单输出的匹配网络。
条款71.根据条款69所述的放大器，其中所述输出匹配网络(M2)(1330)连接到所述跨导单元(1310a、1310b)之一的输出结。
条款72.根据条款65所述的放大器，其中每个所述跨导单元(1310a、1310b)包括金属氧化物硅场效应晶体管(MOSFET)。
条款73.根据条款65所述的放大器，其中每个所述跨导单元(1310a、1310b)包括双极结型晶体管(BJT)。
条款74.根据条款65所述的放大器，其中在所述跨导单元(1310a、1310b)之间均匀划分电源电压(Vdd)，以便为所述跨导单元(1310a、1310b)供电。
条款75.根据条款74所述的放大器，其中每个所述跨导单元(1310a、1310b)的两端之间的DC电源电压降为Vdd/N，其中N是所述跨导单元(1310a、1310b)的数量。
条款76.一种高压信号放大器(1300)，所述放大器包括：
多个跨导单元(1310a、1310b)，每个跨导单元被配置为接收直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)；并且每个跨导单元被配置为输出所述DC电源电流(Idc)和AC RF输出电流(IRF_OUT)，
其中所述跨导单元(1310a、1310b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以级联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以并联形式连接在一起。
条款77.根据条款76所述的放大器，其中所述放大器进一步包括输入信号源(Vin)，以将所述RF输入信号(RFIN)提供给输入匹配网络(M1)(1320)。
条款78.根据条款77所述的放大器，其中所述输入匹配网络(M1)(1320)是单输入单输出的匹配网络。
条款79.根据条款77所述的放大器，其中所述输入匹配网络(M1)(1320)对所述RF输入信号(RFIN)进行转换，以向每个所述跨导单元(1310a、1310b)的输入提供功率匹配。
条款80.根据条款77所述的放大器，所述输入匹配网络(M1)(1320)连接到所述跨导单元(1310a、1310b)之一的输入结。
条款81.根据条款76所述的放大器，其中从所述多个跨导单元(1310a、1310b)中的跨导单元输出的所述AC RF输出电流(IRF_OUT)被输入到输出匹配网络(M2)(1330)中，以将电力输送到负载阻抗(RL)。
条款82.根据条款81所述的放大器，其中所述输出匹配网络(M2)(1330)是单输入单输出的匹配网络。
条款83.根据条款76所述的放大器，所述每个跨导单元(1310a、1310b)中的每一个包括金属氧化物硅场效应晶体管(MOSFET)。
条款84.根据条款76所述的放大器，其中每个所述跨导单元(1310a、1310b)包括双极结型晶体管(BJT)。
条款85.根据条款76所述的放大器，其中在所述跨导单元(1310a、1310b)之间均匀划分电源电压(Vdd)，以便为所述跨导单元(1310a、1310b)供电。
条款86.根据条款85的放大器，其中每个所述跨导单元(1310a、1310b)的两端之间的DC电源电压降为Vdd/N，其中N是所述跨导单元(1310a、1310b)的数量。
条款87.一种高压信号放大器(1300)，所述放大器包括：
多个跨导单元(1310a、1310b)，每个跨导单元被配置为接收直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)；并且每个跨导单元被配置为输出所述DC电源电流(Idc)和AC RF输出电流(IRF_OUT)，
其中所述跨导单元(1310a、1310b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以级联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以级联形式连接在一起。
条款88.根据条款87所述的放大器，其中所述放大器进一步包括输入信号源(Vin)，以将所述RF输入信号(RFIN)提供给输入匹配网络(M1)(1320)。
条款89.根据条款88所述的放大器，其中所述输入匹配网络(M1)(1320)是单输入单输出的匹配网络。
条款90.根据条款88所述的放大器，其中所述输入匹配网络(M1)(1320)对所述RF输入信号(RFIN)进行转换，以向每个所述跨导单元(1310a、1310b)的输入提供功率匹配。
条款91.根据条款88所述的放大器，所述输入匹配网络(M1)(1320)连接到所述跨导单元(1310a、1310b)之一的输入结。
条款92.根据条款87所述的放大器，其中从所述多个跨导单元(1310a、1310b)中的跨导单元输出的所述AC RF输出电流(IRF_OUT)被输入到输出匹配网络(M2)(1330)中，以将电力输送到负载阻抗(RL)。
条款93.根据条款92所述的放大器，其中所述输出匹配网络(M2)(1330)是单输入单输出的匹配网络。
条款94.根据条款92所述的放大器，其中所述输出匹配网络(M2)(1330)连接到所述跨导单元(1310a、1310b)之一的输出结。
条款95.根据条款87所述的放大器，其中每个所述跨导单元(1310a、1310b)包括金属氧化物硅场效应晶体管(MOSFET)。
条款96.根据条款87所述的放大器，其中每个所述跨导单元(1310a、1310b)包括双极结型晶体管(BJT)。
条款97.根据条款87所述的放大器，其中在所述跨导单元(1310a、1310b)之间均匀划分电源电压(Vdd)，以便为所述跨导单元(1310a、1310b)供电。
条款98.根据条款97所述的放大器，其中每个所述跨导单元(1310a、1310b)的两端之间的DC电源电压降为Vdd/N，其中N是所述跨导单元(1310a、1310b)的数量。
条款99.一种高压多级信号放大器(1900)，所述放大器包括：
第一级的多个跨导单元(1970a、1970b)，每个跨导单元被配置为接收直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)；并且每个跨导单元被配置为输出DC电源电流(Idc)和AC RF输出电流(IRF_OUT)；和
第二级的多个跨导单元(1970e、1970f)，每个跨导单元被配置为接收所述DC电源电流(Idc)、所述AC RF输入电流(IRF_IN)和所述RF输入信号(RFIN)；并且每个跨导单元被配置为输出所述DC电源电流(Idc)和所述AC RF输出电流(IRF_OUT)，
其中所述第一级的所述跨导单元(1970a、1970b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以并联形式或级联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以并联形式或级联形式连接在一起，
其中所述第二级的所述跨导单元(1970e、1970f)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以并联形式或级联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以并联形式或级联形式连接在一起，并且
其中所述第一级和所述第二级针对所述DC电源电流以叠接形式连接在一起。
条款100.根据条款99所述的放大器，其中在所述第一级和所述第二级的所述跨导单元(1970a、1970b、1970e、1970f)之间均匀划分电源电压(Vdd)，以便为所述第一级和所述第二级的所述跨导单元(1970a、1970b、1970e、1970f)供电。
条款101.根据条款100所述的放大器，其中所述第一级和所述第二级的每个所述跨导单元(1970a、1970b、1970e、1970f)的两端之间的DC电源电压降为Vdd/N，其中N是所述第一级和所述第二级的所述跨导单元(1970a、1970b、1970e、1970f)的数量。
条款102.根据条款99所述的放大器，其中所述放大器进一步包括输入信号源(Vin)，以将所述RF输入信号(RFIN)提供给输入匹配网络(M1)(1920)。
条款103.根据条款102所述的放大器，其中所述输入匹配网络(M1)(1920)是单输入单输出的匹配网络。
条款104.根据条款102所述的放大器，其中所述输入匹配网络(M1)(1920)用于对所述RF输入信号(RFIN)进行转换，以向所述第一级的每个所述跨导单元(1970a、1970b)的输入提供功率匹配。
条款105.根据条款99所述的放大器，其中从所述第一级的所述多个跨导单元(1970a、1970b)中的至少一个跨导单元输出的AC RF输出电流(IRF_OUT)被输入到内级匹配网络(M2)(1930)中，以将电力输送到所述第二级的所述跨导单元(1970e、1970f)。
条款106.根据条款105所述的放大器，其中所述内级匹配网络(M2)(1930)是单输入单输出的匹配网络。
条款107.根据条款99所述的放大器，其中从所述第二级的所述多个跨导单元(1970e、1970f)中的至少一个跨导单元输出的AC RF输出电流(IRF_OUT)被输入到输出匹配网络(M3)(1940)，以将电力输送到负载(RL)。
条款108.根据条款107所述的放大器，其中所述输出匹配网络(M3)(1940)是单输入单输出的匹配网络。
条款109.一种用于操作高压信号放大器(1300)的方法(1800)，所述方法包括：
将直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)输入(1850)多个跨导单元(1310a、1310b)中的每个跨导单元中；和
由所述多个跨导单元(1310a、1310b)中的每个所述跨导单元输出(1860)所述DC电源电流(Idc)和AC RF输出电流(IRF_OUT)，
其中所述跨导单元(1310a、1310b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以并联形式或级联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以并联形式或级联形式连接在一起。
条款110.根据条款109所述的方法，其中所述方法进一步包括由输入信号源(Vin)将所述RF输入信号(RFIN)提供(1820)给输入匹配网络(M1)(1320)。
条款111.根据条款110所述的方法，其中所述输入匹配网络(M1)(1320)是单输入单输出的匹配网络。
条款112.根据条款110所述的方法，其中所述方法进一步由所述输入匹配网络(M1)(1320)对所述RF输入信号(RFIN)进行转换(1830)，以向每个所述跨导单元(1310a、1310b)的输入提供功率匹配。
条款113.根据条款110所述的方法，其中当所述跨导单元(1310a、1310b)针对所述RF输入信号(RFIN)以级联形式连接在一起时，所述输入匹配网络(M1)(1320)连接到所述跨导单元(1310a、1310b)之一的输入结。
条款114.根据条款109所述的方法，其中所述方法进一步包括将从所述多个跨导单元(1310a、1310b)中的跨导单元输出的所述AC RF输出电流(IRF_OUT)输入(1870)到输出匹配网络(M2)(1330)中，以将电力输送到负载阻抗(RL)。
条款115.根据条款114所述的方法，其中所述输出匹配网络(M2)(1330)是单输入单输出的匹配网络。
条款116.根据条款114所述的方法，其中当所述跨导单元(1310a、1310b)针对所述AC RF输出电流(IRF_OUT)以级联形式连接在一起时，所述输出匹配网络(M2)(1330)连接到所述跨导单元(1310a、1310b)之一的输出结。
条款117.根据条款109所述的方法，其中每个所述跨导单元(1310a、1310b)包括金属氧化物硅场效应晶体管(MOSFET)。
条款118.根据条款109所述的方法，其中每个所述跨导单元(1310a、1310b)包括双极结型晶体管(BJT)。
条款119.根据条款109所述的方法，其中所述方法进一步包括在所述跨导单元(1310a、1310b)之间均匀划分(1840)电源电压(Vdd)，以便为所述跨导单元(1310a、1310b)供电。
条款120.根据条款119所述的方法，其中每个所述跨导单元(1310a、1310b)的两端之间的DC电源电压降为Vdd/N，其中N是所述跨导单元(1310a、1310b)的数量。
条款121.一种高压信号放大器(1300)，所述放大器包括：
多个跨导单元(1310a、1310b)，每个跨导单元被配置为接收直流(DC)电源电流(Idc)、交流(AC)射频(RF)输入电流(IRF_IN)和RF输入信号(RFIN)；并且每个跨导单元被配置为输出所述DC电源电流(Idc)和AC RF输出电流(IRF_OUT)，
其中所述跨导单元(1310a、1310b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以并联形式或级联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以并联形式或级联形式连接在一起。
条款122.根据条款121所述的放大器，其中所述放大器进一步包括输入信号源(Vin)，以将所述RF输入信号(RFIN)提供给输入匹配网络(M1)(1320)。
条款123.根据条款122所述的放大器，其中所述输入匹配网络(M1)(1320)是单输入单输出的匹配网络。
条款124.根据条款122所述的放大器，其中所述输入匹配网络(M1)(1320)用于对所述RF输入信号(RFIN)进行转换，以向每个所述跨导单元(1310a、1310b)的输入提供功率匹配。
条款125.根据条款122所述的放大器，其中当所述跨导单元(1310a、1310b)针对所述RF输入信号(RFIN)以级联形式连接在一起时，所述输入匹配网络(M1)(1320)连接到所述跨导单元(1310a、1310b)之一的输入结。
条款126.根据条款121所述的放大器，其中从所述多个跨导单元(1310a、1310b)中的跨导单元输出的所述AC RF输出电流(IRF_OUT)输入(1870)到输出匹配网络(M2)(1330)中，以将电力输送到负载阻抗(RL)。
条款127.根据条款126所述的放大器，其中所述输出匹配网络(M2)(1330)是单输入单输出的匹配网络。
条款128.根据条款126所述的放大器，其中当所述跨导单元(1310a、1310b)针对所述AC RF输出电流(IRF_OUT)以级联形式连接在一起时，所述输出匹配网络(M2)(1330)连接到所述跨导单元(1310a、1310b)之一的输出结。
条款129.根据条款121所述的放大器，其中每个所述跨导单元(1310a、1310b)包括金属氧化物硅场效应晶体管(MOSFET)。
条款130.根据条款121所述的放大器，其中每个所述跨导单元(1310a、1310b)包括双极结型晶体管(BJT)。
条款131.根据条款121所述的放大器，其中在所述跨导单元(1310a、1310b)之间均匀划分(1840)电源电压(Vdd)，以便为所述跨导单元(1310a、1310b)供电。
条款132.根据条款131所述的放大器，其中每个所述跨导单元(1310a、1310b)的两端之间的DC电源电压降为Vdd/N，其中N是所述跨导单元(1310a、1310b)的数量。
尽管本文已经公开了某些说明性示例和方法，但是根据前述公开内容对本领域技术人员来说显而易见的是，可以在不背离本公开内容的真实精神和范围的情况下对这些示例和方法进行变化和修改。存在许多其他示例，每个示例仅在细节方面有所不同。因此，旨在仅将本公开内容限制在随附权利要求和适用法律的规则和原则所要求的范围内。

Claims (15)

1.一种用于操作高压信号放大器(1300)的方法(1800)，所述方法包括：
将直流电源电流即DC电源电流(Idc)、交流射频输入电流即AC RF输入电流(IRF_IN)和RF输入信号(RFIN)输入(1850)到多个跨导单元(1310a、1310b)中的每个跨导单元中；以及
由所述多个跨导单元(1310a、1310b)中的每个所述跨导单元输出(1860)所述DC电源电流(Idc)和AC RF输出电流(IRF_OUT)，
其中所述跨导单元(1310a、1310b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以并联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以并联形式连接在一起。
2.根据权利要求1所述的方法，其中所述方法进一步包括由输入信号源(Vin)将所述RF输入信号(RFIN)提供(1820)给输入匹配网络(M1)(1320)。
3.根据权利要求2所述的方法，其中所述输入匹配网络(M1)(1320)是单输入单输出的匹配网络。
4.根据权利要求2所述的方法，其中所述方法进一步包括由所述输入匹配网络(M1)(1320)变换(1830)所述RF输入信号(RFIN)以向每个所述跨导单元(1310a、1310b)的输入提供功率匹配。
5.根据权利要求1-4中任一项所述的方法，其中所述方法进一步包括将从所述多个跨导单元(1310a、1310b)中的所述跨导单元输出的所述AC RF输出电流(IRF_OUT)输入(1870)到输出匹配网络(M2)(1330)中，以将电力输送到负载阻抗(RL)。
6.根据权利要求5所述的方法，其中所述输出匹配网络(M2)(1330)是单输入单输出的匹配网络。
7.根据权利要求1-4中任一项所述的方法，其中所述方法进一步包括在所述跨导单元(1310a、1310b)之间均匀划分(1840)电源电压(Vdd)，以便为所述跨导单元(1310a、1310b)供电。
8.根据权利要求7所述的方法，其中每个所述跨导单元(1310a、1310b)的两端之间的DC电源电压降为Vdd/N，其中N是所述跨导单元(1310a、1310b)的数量。
9.一种高压信号放大器(1300)，所述放大器包括：
多个跨导单元(1310a、1310b)，每个跨导单元被配置为接收直流电源电流即DC电源电流(Idc)、交流射频输入电流即AC RF输入电流(IRF_IN)和RF输入信号(RFIN)；并且每个跨导单元被配置为输出所述DC电源电流(Idc)和AC RF输出电流(IRF_OUT)，
其中所述跨导单元(1310a、1310b)针对所述DC电源电流(Idc)以叠接形式连接在一起，针对所述RF输入信号(RFIN)以并联形式连接在一起，并且针对所述AC RF输出电流(IRF_OUT)以并联形式连接在一起。
10.根据权利要求9所述的放大器，其中所述系统进一步包括输入信号源(Vin)，以将所述RF输入信号(RFIN)提供给输入匹配网络(M1)(1320)。
11.根据权利要求10所述的放大器，其中所述输入匹配网络(M1)(1320)是单输入单输出的匹配网络。
12.根据权利要求10所述的放大器，其中所述输入匹配网络(M1)(1320)将变换所述RF输入信号(RFIN)，以向每个所述跨导单元(1310a、1310b)的输入提供功率匹配。
13.根据权利要求9-12中任一项所述的放大器，其中从所述多个跨导单元(1310a、1310b)中的所述跨导单元输出的所述AC RF输出电流(IRF_OUT)被输入到输出匹配网络(M2)(1330)中以将电力输送到负载阻抗(RL)。
14.根据权利要求9-12中任一项所述的放大器，其中在所述跨导单元(1310a、1310b)之间均匀划分电源电压(Vdd)，以便为所述跨导单元(1310a、1310b)供电。
15.根据权利要求14所述的放大器，其中每个所述跨导单元(1310a、1310b)的两端之间的DC电源电压降为Vdd/N，其中N是所述跨导单元(1310a、1310b)的数量。
CN202210823758.XA 2020-11-20 2022-07-13 具有并联和/或级联“电流模式”组合形式的堆叠跨导单元的放大器 Pending CN115622515A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063116668P 2020-11-20 2020-11-20
US17/378,564 US20220166385A1 (en) 2020-11-20 2021-07-16 Amplifier with stacked transconducting cells in parallel and/or cascade “current mode” combining
US17/378,564 2021-07-16

Publications (1)

Publication Number Publication Date
CN115622515A true CN115622515A (zh) 2023-01-17

Family

ID=81657391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210823758.XA Pending CN115622515A (zh) 2020-11-20 2022-07-13 具有并联和/或级联“电流模式”组合形式的堆叠跨导单元的放大器

Country Status (5)

Country Link
US (2) US20220166385A1 (zh)
JP (1) JP2023014055A (zh)
KR (1) KR20230012999A (zh)
CN (1) CN115622515A (zh)
CA (1) CA3163841A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317016B1 (en) * 1999-05-14 2001-11-13 Koninklijke Philips Electronics Method and arrangement for gyration filtering with low power consumption
US6909292B1 (en) * 2002-07-17 2005-06-21 Athena Semiconductors, Inc. Method for suppressing even order harmonics in a device that utilizes transconductors
US6812771B1 (en) * 2003-09-16 2004-11-02 Analog Devices, Inc. Digitally-controlled, variable-gain mixer and amplifier structures
US7642845B2 (en) * 2005-08-26 2010-01-05 Cypress Semiconductor Corporation Circuit for creating tracking transconductors of different types
US7948315B2 (en) * 2008-11-19 2011-05-24 Supertex, Inc. Low noise binary-coded gain amplifier and method for time-gain compensation in medical ultrasound imaging
US9755680B2 (en) * 2015-09-25 2017-09-05 The Trustees Of Columbia University In The City Of New York Circuits for field-programmable receiver front ends

Also Published As

Publication number Publication date
JP2023014055A (ja) 2023-01-26
KR20230012999A (ko) 2023-01-26
US20220166385A1 (en) 2022-05-26
CA3163841A1 (en) 2023-01-16
US20220166386A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
US9099969B2 (en) Class AB amplifiers
US9214901B2 (en) Wideband AFT power amplifier systems with frequency-based output transformer impedance balancing
US8237501B2 (en) Power amplifier with transistor input mismatching
US8125276B2 (en) Sharing of inductor interstage matching in parallel amplification system for wireless communication systems
US9935585B2 (en) RF amplifier operational in different power modes
Levy et al. A 14-GHz, 22-dBm series Doherty power amplifier in 45-nm CMOS SOI
CN116888888A (zh) 用于高可靠性应用的高效双驱动功率放大器
EP3247041B1 (en) An active transformer, corresponding apparatus and method
CN115622515A (zh) 具有并联和/或级联“电流模式”组合形式的堆叠跨导单元的放大器
EP4120564A1 (en) Amplifier with stacked transconducting cells in parallel and/or cascade current mode combining
WO2022155163A1 (en) Highly efficient dual-drive power amplifier for high reliability applications
US20210135637A1 (en) Amplifier
CN112737520A (zh) 一种使用片外传输线路的cmos射频功率放大器
Ren et al. A novel stacked class-E-like power amplifier with dual drain output power technique in 0.18 um RFSOI CMOS technology
US9948253B2 (en) Push-pull amplifier, corresponding apparatus and method
US11973470B2 (en) Impedance control in merged stacked FET amplifiers
Alil et al. Single-ended Power Amplifier at 185 GHz with Output Power More than 12 dBm
Yamashita et al. A self-biasing class-E power amplifier for 5-GHz constant envelope modulation system
Yim et al. High-efficiency push–pull power amplifier with high operation voltage
Li et al. A Ka-band 27.6-dBm power amplifier with a compression-state large-signal matching approach in 130-nm CMOS SOI technology
Asbeck et al. Stacked-transistor mm-Wave power amplifiers
Grebennikov et al. Distributed power amplifiers
Tarar et al. Stacked inverter-based amplifier with bandwidth enhancement by inductive peaking
Kuwata et al. High efficiency ultra broadband GaN amplifier using series-shunt inductor matching network
Sung et al. A two-stage cascode class F CMOS power amplifier for Bluetooth

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication