CN115605872A - 使用模拟交叉开关架构的矩阵素描 - Google Patents

使用模拟交叉开关架构的矩阵素描 Download PDF

Info

Publication number
CN115605872A
CN115605872A CN202180035612.2A CN202180035612A CN115605872A CN 115605872 A CN115605872 A CN 115605872A CN 202180035612 A CN202180035612 A CN 202180035612A CN 115605872 A CN115605872 A CN 115605872A
Authority
CN
China
Prior art keywords
matrix
low rank
time period
sketch
computing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180035612.2A
Other languages
English (en)
Inventor
L·霍瑞什
O·奥尼恩
H·阿弗罗恩
T·高克曼
V·卡兰特奇斯
S·尤巴鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramot at Tel Aviv University Ltd
International Business Machines Corp
Original Assignee
Ramot at Tel Aviv University Ltd
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramot at Tel Aviv University Ltd, International Business Machines Corp filed Critical Ramot at Tel Aviv University Ltd
Publication of CN115605872A publication Critical patent/CN115605872A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Geometry (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • Databases & Information Systems (AREA)
  • Algebra (AREA)
  • Architecture (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Biology (AREA)
  • Operations Research (AREA)
  • Probability & Statistics with Applications (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Multi Processors (AREA)
  • Electronic Switches (AREA)
  • Complex Calculations (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

提供了一种用于通过采用模拟交叉开关架构来执行矩阵素描的计算机实现的方法。该方法包括：在第一时间段内低秩更新第一矩阵；将第一矩阵复制到动态校正计算设备中；切换到第二矩阵以在第二时间段内低秩更新第二矩阵；当第二矩阵低秩更新时，向第一矩阵馈送第一随机脉冲以将第一矩阵重置回到第一矩阵对称点；将第二矩阵复制到动态校正计算设备中；切换回到第一矩阵以在第三时间段内低秩更新第一矩阵；以及当第一矩阵低秩更新时，向第二矩阵馈送第二随机脉冲以将第二矩阵重置回到第二矩阵对称点。

Description

使用模拟交叉开关架构的矩阵素描
背景技术
本发明一般涉及流式传输算法，更具体地，涉及使用模拟交叉开关架构的矩阵素描。
EEEP神经网络(DNN)已经取得了巨大的进步，在某些情况下超过了人类水平的性能，解决了诸如语音识别、自然语言处理、图像分类和机器翻译等挑战性问题。然而，训练大的DNN是耗时且计算密集的任务，其需要由现有技术水平的图形处理单元(GPU)组成的数据中心规模的计算资源。已经尝试通过利用精度降低的算术设计定制硬件来提高底层互补金属氧化物半导体(CMOS)技术的吞吐量和能量效率，从而加速超越GPU的深度学习工作量。作为数字方法的替代，已经提出了电阻性交叉点设备阵列，以通过在模拟域中执行向量矩阵乘法来进一步增加整个系统的吞吐量和能量效率。
发明内容
根据实施例，提供了一种用于通过采用模拟交叉开关架构来执行矩阵素描的方法。该方法包括在第一时间段更新第一矩阵，将第一矩阵复制到动态校正计算设备中，切换到第二矩阵以在第二时间段更新第二矩阵，当第二矩阵低秩更新时，用第一随机脉冲馈送第一矩阵以将第一矩阵重置回到第一矩阵对称点，将第二矩阵复制到动态校正计算设备中，切换回到第一矩阵以在第三时间段更新第一矩阵，并且当第一矩阵低秩更新时，用第二随机脉冲馈送第二矩阵以将第二矩阵重置回到第二矩阵对称点。更新是低秩更新。
根据另一实施例，提供了一种用于通过采用模拟交叉开关架构来执行矩阵素描的系统。该系统包括存储器和与存储器通信的一个或多个处理器，该一个或多个处理器被配置为在第一时间段更新第一矩阵，将第一矩阵复制到动态校正计算设备中，切换到第二矩阵以在第二时间段更新第二矩阵，当第二矩阵被低秩更新时，向第一矩阵馈送第一随机脉冲以将第一矩阵重置回到第一矩阵对称点，将第二矩阵复制到动态校正计算设备中，切换回到第一矩阵以在第三时间段更新第一矩阵，并且当第一矩阵被低秩更新时，向第二矩阵馈送第二随机脉冲以将第二矩阵重置回到第二矩阵对称点。更新是低秩更新。
根据又一实施例，提出了一种包括用于通过采用模拟交叉开关架构来执行矩阵素描的计算机可读程序的非暂态计算机可读存储介质。该非暂态计算机可读存储介质执行以下步骤：在第一时间段更新第一矩阵，将第一矩阵复制到动态校正计算设备中，切换到第二矩阵以在第二时间段更新第二矩阵，当第二矩阵低秩更新时，向第一矩阵馈送第一随机脉冲以将第一矩阵重置回到第一矩阵对称点，将第二矩阵复制到动态校正计算设备中，切换回到第一矩阵以在第三时间段更新第一矩阵，并且当第一矩阵低秩更新时，向第二矩阵馈送第二随机脉冲以将第二矩阵重置回到第二矩阵对称点。更新是低秩更新。
根据实施例，提供了一种用于通过采用模拟交叉开关架构来执行矩阵素描的方法。该方法包括使用外积更新将维数缩减应用到流数据，并且一旦将维数缩减应用到整个输入，就将素描矩阵移动到数字计算机以执行回归分析。更新是低秩更新。
根据另一实施例，提供了一种用于通过采用模拟交叉开关架构来执行矩阵素描的系统。该系统包括存储器和与存储器通信的一个或多个处理器，该处理器被配置成使用外部乘积更新将维数缩减应用到流数据，并且一旦将维数缩减应用到整个输入，就将素描矩阵移动到数字计算机以执行回归分析。更新是低秩更新。
应当注意，参考不同的主题描述了示例性实施例。特别地，一些实施例是参考方法类型权利要求来描述的，而其他实施例是参考装置类型权利要求来描述的。然而，本领域技术人员将从以上和以下描述中了解到，除非另外指出，除了属于一种类型的主题的特征的任何组合之外，与不同主题相关的特征之间的任何组合，特别是方法类型权利要求的特征与装置类型权利要求的特征之间的任何组合，也被认为是在本文件内描述的。
从以下结合附图阅读的对本发明的说明性实施例的详细描述中，这些和其它特征和优点将变得显而易见。
附图说明
本发明将参考以下附图在以下优选实施例的描述中提供细节，其中：
图1是根据本发明实施例的采用素描矩阵的示例性模拟交叉开关架构；
图2是根据本发明实施例的结合了图1的素描矩阵的示例性3D交叉开关阵列；
图3是根据本发明的实施例的具有动态计算的模拟流式传输的示例性系统；
图4示出了根据本发明实施例的描述示出对称点的三个不同设备切换特性的示例性曲线图；
图5是根据本发明的实施例的在开环集成方案中并行采用的两个阵列的示例性方法的框图/流程图；
图6是根据本发明实施例的用于在第一和第二矩阵之间切换的示例性方法的框图/流程图；
图7是根据本发明实施例的示例性处理系统；
图8是根据本发明实施例的示例性云计算环境的框图/流程图；
图9是根据本发明实施例的示例性抽象模型层的示意图；
图10是根据本发明的实施例的用于在物联网(IoT)系统/设备/基础结构中应用开环集成方案的方法的框图/流程图；以及
图11是根据本发明的实施例的用于收集与开环综合方案流式传输算法有关的数据/信息的示例性IoT传感器的框图/流程图。
在所有附图中，相同或相似的附图标记表示相同或相似的元件。
具体实施方式
根据本发明的实施例提供了用于通过使用模拟交叉开关架构来执行矩阵素描的方法和设备。由于数据收集技术的最新进展，海量数据正以极快的速度被收集。而且，这些数据可能是无边界的。从传感器、设备和其它数据源收集的无边界数据的流被称为数据流。在搜索感兴趣的模式时，可以对数据流执行各种数据挖掘任务。数据挖掘任务通常涉及采用数据流式传输算法。
流式传输算法能够处理非常大、甚至无边界的数据集，并且仅使用恒定量的随机存取存储器(RAM)来计算某个期望的输出。如果数据集是无边界的，则其被称为数据流。在这种情况下，如果数据流的处理在某个位置n处被停止，则流式传输算法具有对应于该点之前看到的数据的解决方案。因此，流式传输算法是用于处理数据流的算法，其中输入被呈现为项目序列，并且可以仅经过几次(通常仅一次)检查。在大多数模型中，这些算法具有对有限存储器的访问。它们也可能具有每个项目有限的处理时间。这些约束可以意味着算法基于数据流的概要或“素描”产生近似答案。
本发明的示例性实施例通过使用模拟交叉开关架构来采用基于流式传输算法的矩阵素描。将最终素描矩阵置于模拟交叉开关硬件中。最终素描矩阵的外积随着随机脉冲的施加而改变。一旦素描过程被应用于整个输入，最终的素描矩阵就被移动到数字计算机以执行回归分析。
应当理解，将根据给定的说明性体系结构来描述本发明；然而，在本发明的范围内，可以改变其它结构、衬底材料和工艺特征和步骤/块。应当注意，为了实际的目的，某些特征不能在所有附图中示出。这不应被解释为对任何特定实施例或说明或权利要求的范围的限制。
图1是根据本发明实施例的采用素描矩阵的示例性模拟交叉开关架构。
模拟交叉开关阵列100包括以矩阵配置布置的多个素描电阻处理单元(RPU)110。通过施加随机脉冲102、104来改变外积。外积改变以隐含地计算和更新秩一更新。在操作结束时，最终素描矩阵存在于模拟域中。求解部分可以在模拟或数字域中执行。脉冲将乘法减少到可由RPU设备110实现的简单重合检测115。
在随机更新方案中，使用随机转换器将从列和行(xi和δj)编码的数字转换成随机比特流。这些随机转换器调整外围的脉冲概率，因此它们控制在每个交叉开关元件处发生的脉冲重合的总数。在该方案中，对于所有行和所有列，这些脉冲被同时发送到交叉开关阵列中，然后对于每个重合事件，对应的RPU设备将其电导少量改变Δgmin。然而，脉冲流中存在许多脉冲，从而算法所需的总电导改变Δgtotal,ij被实现为一系列脉冲重合的小电导改变Δgmin。结果，权重更新作为一系列重合事件发生，每个重合事件触发电导增量(或减量)。
ΔWmin是由于单个重合事件引起的预期权重变化。注意，在外围产生的脉冲被施加到列(或行)中的所有RPU设备，因此，当计算脉冲概率以在每个RPU产生期望的权重变化时，随机转换器可以假定整个阵列的单个Δgmin(或等效地Δwmin)值。
图2是根据本发明实施例的结合了图1的素描矩阵的示例性3D交叉开关阵列。
在各种示例实施例中，素描矩阵110表示包含在多个位线122和多个字线124之间的存储器单元。因此，阵列120通过垂直的导电字线(行)124和位线(列)122获得，其中在每个行和列之间的交叉处存在素描矩阵110。通过偏置相应的字线124和位线122，可以访问具有电阻存储元件的素描矩阵110以进行读取和写入。
图3是根据本发明的实施例的用于具有动态计算的模拟流式传输的示例性系统。
系统130包括第一矩阵132和第二矩阵134。第一矩阵132和第二矩阵134与动态校正计算设备136通信。
第一矩阵132在第一时间段τ1被更新。在更新第一矩阵132之后，将其复制到动态校正计算设备136。然后，在第二时间段τ2内将更新功能切换到第二矩阵134。当第二矩阵134被更新时，第一矩阵132被馈送随机脉冲以将第一矩阵132重置回对称点。然后，将第二矩阵134复制到动态校正计算设备136。在第三时间段τ3，更新被切换回第一矩阵132。当第一矩阵132被再次更新时，第二矩阵134被馈送随机脉冲以将第二矩阵134重置回到对称点。重复该过程直到获得最终的素描矩阵SXy。
第二阵列134的利用以额外的架构为代价实现了连续操作。流数据(X，y)应该被规范化以避免进一步增强不对称效应。此外，更新应被缩放以将最终SXy调整为在(-0.1，0.1)之间，以便(-1，1)的全范围更接近对称点(0)操作。
在替代实施例中，如果设备是完全对称的，则去除了动态校正的需要。在这些情况下，可以使用单个阵列，而无需任何进位/归零操作。或者，假设随机序列确保对称点附近的操作，则可以跳过归零。在这种情况下，除了数字累积单元之外，也可以使用单个设备，其中以小部分(例如，逐列)处理拷贝操作。所有这些决定可以灵活地做出，这灵活地和可互换地取决于手头的问题和设备。
流式传输算法是开环集成算法。因此，具有次级阵列的动态系统方法不能确保第一矩阵的重置。然而，与神经网络不同，这些算法不依赖于向量-矩阵乘法，因此累加矩阵可驻留在数字域中。因此，相反，可以以翻转方式并行使用两个阵列或矩阵132、134。
在替代实施例中，可以采用多于2个矩阵。例如，可以使用3个矩阵。在另一示例实施例中，可以采用4个矩阵。当然，本领域技术人员可以设想与动态校正计算设备136协同使用的多个矩阵。在一个实例中，第一矩阵可在第一时间段τ1内更新。在更新第一矩阵之后，将其复制到动态校正计算设备136。然后，在第二时间段τ2内将更新功能切换到第二矩阵。当第二矩阵被更新时，第一矩阵和第三矩阵被馈送随机脉冲，以将第一和第三矩阵重置回到它们各自的对称点S。然后第二矩阵被复制到动态校正计算设备136。更新被切换到第三矩阵，其中第三矩阵可以在第三时间段τ3内被更新。在更新第三矩阵之后，将其复制到动态校正计算设备136。然后，在第四时间段τ4，更新功能被切换回到第一矩阵。当第一矩阵被更新时，第二和第三矩阵被馈送随机脉冲，以将第二和第三矩阵重置回到它们各自的对称点，因此，一个矩阵可被更新，而另外两个矩阵可被馈送随机脉冲，以重置到它们各自的对称点。类似地，一个矩阵可以被更新，并且三个其他矩阵可以被馈送随机脉冲以用于重置到它们各自的对称点。因此，多个矩阵可以连接到一个或多个动态校正计算设备136，其中一个矩阵被更新，而所有其他矩阵被馈送随机脉冲以重置到相应的对称点。因此，示例性实施例不限于连接到动态校正计算设备136的矩阵的数量。
图4示出了根据本发明的实施例的描述示出对称点的三个不同设备开关特性的示例性曲线图。
关于非对称更新，模拟设备在更新时获得的增量变化取决于权重值，这可以用软约束模型表示。这种效应会产生偏差，并严重损害训练效果(SXy的产生)。对于这些设备，存在称为对称点的点Δwincrement(w)＝Δwdecrement(w)。同等概率的增量和减量操作的随机序列将不可避免地将设备状态驱动到此对称点。在流式传输算法中观察到这种行为，因为流式传输算法包括大量增量改变。要求这些模拟电阻设备在受到正或负电压脉冲激励时必须对称地改变电导。
图4描述了三个不同的设备切换特性。在理想设备160中，电导增量和减量大小相等，并且不依赖于设备电导。在非对称设备170中，电导增量和减量在强度上是相等的，但是两者都依赖于设备电导。在非对称设备180中，电导增量和减量在强度上不相等，并且两者对设备电导具有不同的依赖性。然而，存在电导增量和电导减量的强度相等的单个点。该点被称为对称点，并且对于所示的示例，该点匹配参考设备电导，因此发生在w＝0处。对称点162示出在理想设备160中，对称点172示出在对称设备170中，并且对称点182示出在非对称设备180上。
注意，即使对于180中所示的非对称设备，也存在电导增量和电导减量的强度相等的单个点(电导值)。该点被称为更新设备的对称点，并且由于设备到设备的变化，其可以对应于任何权重值(不必如180中所示为零)。
图5是根据本发明的实施例的在开环集成方案中并行采用的两个阵列的示范性方法的框图/流程图。
在框202，在第一时间段内低秩更新第一矩阵。
在框204，将第一矩阵拷贝到动态校正计算设备中。
在框206，切换到第二矩阵，并且在第二时间段内低秩更新第二矩阵。
在框208，在低秩更新第二矩阵时(或同时，并发地)，向第一矩阵馈送脉冲以重置回到对称点。
在框210处，将第二矩阵拷贝到动态校正计算设备中。
在框212，切换到第一矩阵，并且在第三时间段低秩更新第一矩阵。
在方框214，在低秩更新第一矩阵时(或同时，并发地)，向第二矩阵馈送脉冲以重置回到对称点。
图6是根据本发明实施例的用于在第一和第二矩阵之间切换的示例性方法的框图/流程图。
在框220，该方法等待。
在框222，确定是否接收到新的样本。如果否，则过程前进到框230，在那里读出矩阵并切换设备。如果是，则过程前进到框224。
在框224，生成向量“s”。
在框226，执行模拟低秩更新，并且过程进行到框220。
在框232，矩阵以数字形式存储或存储在单独的模拟设备中。
图7是根据本发明实施例的用于处理流式传输算法的示例性处理系统。
现在参考图7，该图示出了根据本发明实施例的计算系统600的硬件配置。如图所示，该硬件配置具有至少一个处理器或中央处理单元(CPU)611。CPU 611经由系统总线612互连到随机存取存储器(RAM)614、只读存储器(ROM)616、输入/输出(I/O)适配器618(用于将诸如盘单元621和带驱动器640的外围设备连接到总线612)、用户接口适配器622(用于将键盘624、鼠标626、扬声器628、麦克风632和/或其它用户接口设备连接到总线612)、用于将系统600连接到数据处理网络、因特网、内联网、局域网(LAN)等的通信适配器634、以及用于将总线612连接到显示设备638和/或打印机639(例如，数字打印机等)的显示适配器636。
图8是根据本发明实施例的示例性云计算环境的框图/流程图。
图8是根据本发明实施例的示例性云计算环境的框图/流程图。
应当理解，尽管本发明包括关于云计算的详细描述，但是本文中所述的教导的实现不限于云计算环境。相反，本发明的实施例能够结合现在已知或以后开发的任何其它类型的计算环境来实现。
云计算是一种服务递送模型，用于实现对可配置计算资源(例如，网络、网络带宽、服务器、处理、存储器、存储、应用、虚拟机和服务)的共享池的方便的按需网络访问，所述可配置计算资源可以以最小的管理努力或与服务的提供者的交互来快速供应和释放。该云模型可以包括至少五个特性、至少三个服务模型和至少四个部署模型。
特征如下：
按需自助：云消费者可以单方面地自动地根据需要提供计算能力，诸如服务器时间和网络存储，而不需要与服务的提供者进行人工交互。
广域网接入：能力在网络上可用，并且通过促进由异构的薄或厚客户端平台(例如，移动电话、膝上型计算机和PDA)使用的标准机制来访问。
资源池化：供应商的计算资源被集中以使用多租户模型来服务多个消费者，其中不同的物理和虚拟资源根据需求被动态地分配和重新分配。存在位置无关的意义，因为消费者通常不控制或不知道所提供的资源的确切位置，但是能够在较高抽象级(例如国家、州或数据中心)指定位置。
快速弹性：在一些情况下，可以快速且弹性地提供快速向外扩展的能力和快速向内扩展的能力。对于消费者，可用于提供的能力通常看起来不受限制，并且可以在任何时间以任何数量购买。
测量服务：云系统通过利用在适合于服务类型(例如，存储、处理、带宽和活动用户账户)的某一抽象级别的计量能力来自动地控制和优化资源使用。可以监视、控制和报告资源使用，从而为所利用服务的提供者和消费者两者提供透明性。
服务模型如下：
软件即服务(SaaS)：提供给消费者的能力是使用在云基础设施上运行的提供者的应用。应用程序可通过诸如web浏览器(例如，基于web的电子邮件)等瘦客户机界面从各种客户机设备访问。消费者不管理或控制包括网络、服务器、操作系统、存储、或甚至个别应用能力的底层云基础结构，可能的例外是有限的用户专用应用配置设置。
平台即服务(PaaS)：提供给消费者的能力是将消费者创建或获取的应用部署到云基础设施上，该消费者创建或获取的应用是使用由提供商支持的编程语言和工具创建的。消费者不管理或控制包括网络、服务器、操作系统或存储的底层云基础设施，但具有对部署的应用和可能的应用托管环境配置的控制。
基础设施即服务(IaaS)：提供给消费者的能力是提供处理、存储、网络和消费者能够部署和运行任意软件的其它基本计算资源，所述软件可以包括操作系统和应用。消费者不管理或控制底层云基础设施，但具有对操作系统、存储、部署的应用的控制，以及可能对选择的联网组件(例如，主机防火墙)的有限控制。
部署模型如下：
私有云：云基础设施仅为组织操作。它可以由组织或第三方管理，并且可以存在于场所内或场所外。
社区云：云基础设施由若干组织共享，并且支持具有共享关注(例如，任务、安全要求、策略和合规性考虑)的特定社区。它可以由组织或第三方管理，并且可以存在于场所内或场所外。
公有云：云基础设施可用于一般公众或大型工业群体，并且由销售云服务的组织拥有。
混合云：云基础设施是两个或更多云(私有、共同体或公共)的组合，所述云保持唯一实体，但是通过使数据和应用能够移植的标准化或私有技术(例如，用于云之间的负载平衡的云突发)绑定在一起。
云计算环境是面向服务的，其焦点在于无状态、低耦合、模块性和语义互操作性。在云计算的核心是包括互连节点的网络的基础设施。
现在参考图8，描绘了用于启用本发明的用例的说明性云计算环境750。如图所示，云计算环境750包括云消费者使用的本地计算设备可以与其通信的一个或多个云计算节点710，所述本地计算设备例如个人数字助理(PDA)或蜂窝电话754A、台式计算机754B、膝上型计算机754C和/或汽车计算机系统754N。节点710可以彼此通信。它们可以被物理地或虚拟地分组(未示出)在一个或多个网络中，诸如这里上文描述的私有云、社区云、公共云或混合云或其组合。这允许云计算环境750提供基础设施、平台和/或软件作为服务，云消费者不需要为其维护本地计算设备上的资源。应当理解，图8中所示的计算设备754A-N的类型仅是说明性的，并且计算节点710和云计算环境750可以通过任何类型的网络和/或网络可寻址连接(例如，使用web浏览器)与任何类型的计算机化设备通信。
图9是根据本发明实施例的示例性抽象模型层的示意图。应当预先理解，图9中所示的组件、层和功能仅旨在说明，并且本发明的实施例不限于此。如所描绘的，提供了以下层和相应的功能：
硬件和软件层860包括硬件和软件组件。硬件组件的示例包括：主机861；基于RISC(精简指令集计算机)体系结构的服务器862；服务器863；刀片服务器864；存储设备865；以及网络和网络组件866。在一些实施例中，软件组件包括网络应用服务器软件867和数据库软件868。
虚拟化层870提供抽象层，从该抽象层可以提供虚拟实体的以下示例：虚拟服务器871；虚拟存储器872；虚拟网络873，包括虚拟专用网络；虚拟应用和操作系统874；以及虚拟客户机875。
在一个示例中，管理层880可以提供以下描述的功能。资源供应881提供对被用来在云计算环境内执行任务的计算资源和其他资源的动态采购。计量和定价882提供在云计算环境内利用资源时的成本跟踪，以及针对这些资源的消耗的记账或发票。在一个示例中，这些资源可以包括应用软件许可证。安全性为云消费者和任务提供身份验证，以及为数据和其他资源提供保护。用户门户883为消费者和系统管理员提供对云计算环境的访问。服务级别管理884提供云计算资源分配和管理，使得满足所需的服务级别。服务水平协议(SLA)计划和履行885提供了对云计算资源的预先安排和采购，其中根据SLA预期未来需求。
工作负载层890提供可以利用云计算环境的功能的示例。可以从该层提供的工作负载和功能的示例包括：映射和导航891；软件开发和生命周期管理892；虚拟教室教育传送893；数据分析处理894；交易处理895；和流式传输算法896。
图10是根据本发明的实施例的用于在物联网(IoT)系统/设备/基础结构中应用开环集成方案的方法的框图/流程图。
根据本发明的一些实施例，使用IoT方法来实现网络。例如，流传输算法902可以被并入例如可穿戴、可植入或可摄取电子设备和物联网(IoT)传感器中。可穿戴、可植入或可摄取设备可以至少包括健康和保健监测设备以及健身设备。可穿戴、可植入或可摄取设备还可以至少包括可植入设备、智能手表、头戴式设备、安全和防护设备以及游戏和生活方式设备。IoT传感器可被至少结合到家庭自动化应用、汽车应用、用户接口应用、生活方式和/或娱乐应用、城市和/或基础设施应用、玩具、保健、健身、零售标签和/或跟踪器、平台和组件等中。本文描述的流式算法902可并入到任何类型的电子装置中以用于任何类型的使用或应用或操作。
IoT系统允许用户在系统内实现更深的自动化、分析和集成。IoT改善了这些区域的范围及其准确性。IoT利用现有的和新兴的技术来进行感测、联网和机器人。IoT的特征包括人工智能、连接性、传感器、主动接合和小型设备使用。在各种实施例中，本发明的流式算法902可以被并入各种不同的设备和/或系统中。例如，流式传输算法902可以被并入可穿戴或便携式电子设备904中。可穿戴/便携式电子设备904可以包括可植入设备940，诸如智能服装943。可穿戴/便携式设备904可以包括智能手表942以及智能珠宝945。可穿戴/便携式设备904还可以包括健身监测设备944、健康和保健监测设备946、头戴式设备948(例如，智能眼镜949)、安全和防范系统950、游戏和生活设备952、智能电话/平板954、媒体播放器956和/或计算机/计算设备958。
本发明的流式算法902可以进一步并入到用于各种应用的物联网(IoT)传感器906中，所述应用诸如家庭自动化920、汽车922、用户接口924、生活和/或娱乐926、城市和/或基础设施928、零售910、标签和/或跟踪器912、平台和组件914、玩具930和/或保健932以及健身934。IoT传感器906可采用流式传输算法902。当然，本领域技术人员可以设想将这种流式算法902结合到用于任何类型的应用的任何类型的电子设备中，而不限于本文描述的那些。
图11是根据本发明的实施例的用于收集与开环综合方案流式传输算法有关的数据/信息的示例性IoT传感器的框图/流程图。
IoT没有传感器时失去了其区别。IoT传感器充当定义将IoT从标准无源设备网络转换成能够进行现实世界集成的有源系统的仪器。
IoT传感器906可采用流传输算法902来经由网络908连续且实时地向任何类型的分布式系统传送信息/数据。示例性IoT传感器906可包括但不限于位置/存在/邻近传感器1002、运动/速度传感器1004、位移传感器1006诸如加速度/倾斜传感器1007、温度传感器1008、湿度/水分传感器1010、以及流量传感器1011、声学/声音/振动传感器1012、化学/气体传感器1014、力/负载/扭矩/形变/压力传感器1016、和/或电/磁传感器1018。本领域技术人员可以设想使用这些传感器的任意组合，以经由分布式系统的流式传输算法902收集数据/信息，以便进一步处理。本领域技术人员可以设想使用其他类型的IoT传感器，诸如但不限于磁力计、陀螺仪、图像传感器、光传感器、射频识别(RFID)传感器、和/或微流传感器。IoT传感器还可包括能量模块、功率管理模块、RF模块和感测模块。RF模块通过它们的信号处理、WiFi、蓝牙、无线电收发器、双工器等来管理通信。
如本文所使用的，术语“数据”、“内容”、“信息”和类似术语可以互换地使用，以指代能够根据各种示例实施例被捕获、发送、接收、显示和/或存储的数据。因此，任何这样的术语的使用不应被认为限制本公开的精神和范围。此外，在计算设备在此被描述为从另一计算设备接收数据的情况下，该数据可以直接从该另一计算设备接收，或者可以经由一个或多个中间计算设备间接接收，所述中间计算设备诸如一个或多个服务器、中继器、路由器、网络接入点、基站等。
为了提供与用户的交互，本说明书中描述的主题的实施例可以在计算机上实现，该计算机具有用于向用户显示信息的显示设备(例如CRT(阴极射线管)或LCD(液晶显示器)监视器)以及用户可以用来向计算机提供输入的键盘和指示设备(例如鼠标或轨迹球)。其他种类的设备也可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的感觉反馈，例如视觉反馈、听觉反馈或触觉反馈；并且可以以任何形式接收来自用户的输入，包括声音、语音或触觉输入。
本发明可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括其上具有计算机可读程序指令的计算机可读存储介质(或多个介质)，所述计算机可读程序指令用于使处理器执行本发明的各方面。
计算机可读存储介质可以是能够保留和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质可以是例如但不限于电子存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或前述的任何合适的组合。计算机可读存储介质的更具体示例的非穷举列表包括以下：便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式光盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、诸如上面记录有指令的打孔卡或凹槽中的凸起结构的机械编码装置，以及上述的任何适当组合。如本文所使用的计算机可读存储介质不应被解释为暂时性信号本身，诸如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如，通过光纤线缆的光脉冲)、或通过导线传输的电信号。
本文描述的计算机可读程序指令可以从计算机可读存储介质下载到相应的计算/处理设备，或者经由网络，例如因特网、局域网、广域网和/或无线网络，下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光传输光纤、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或网络接口从网络接收计算机可读程序指令，并转发计算机可读程序指令以存储在相应计算/处理设备内的计算机可读存储介质中。
用于执行本发明的操作的计算机可读程序指令可以是汇编指令、指令集架构(ISA)指令、机器相关指令、微代码、固件指令、状态设置数据，或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言，例如Smalltalk、C++等，以及常规的过程式编程语言，例如“C”编程语言或类似的编程语言。计算机可读程序指令可以完全在用户的计算机上执行，部分在用户的计算机上执行，作为独立的软件包执行，部分在用户的计算机上并且部分在远程计算机上执行，或者完全在远程计算机或服务器上执行。在后一种情况下，远程计算机可以通过任何类型的网络连接到用户的计算机，包括局域网(LAN)或广域网(WAN)，或者可以连接到外部计算机(例如，使用因特网服务提供商通过因特网)。在一些实施例中，为了执行本发明的各方面，包括例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)的电子电路可以通过利用计算机可读程序指令的状态信息来执行计算机可读程序指令以使电子电路个性化。
在此参考根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述本发明的各方面。将理解，流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以由计算机可读程序指令来实现。
这些计算机可读程序指令可以被提供给通用计算机、专用计算机或其他可编程数据处理设备的至少一个处理器以产生机器，使得经由计算机或其他可编程数据处理设备的处理器执行的指令创建用于实现流程图和/或框图的一个或多个框或模块中指定的功能/动作的装置。这些计算机可读程序指令还可以存储在计算机可读存储介质中，其可以引导计算机、可编程数据处理装置和/或其他设备以特定方式工作，使得其中存储有指令的计算机可读存储介质包括制品，该制品包括实现流程图和/或框图的一个或多个框或模块中指定的功能/动作的方面的指令。
计算机可读程序指令还可以被加载到计算机、其他可编程数据处理装置或其他设备上，以使得在计算机、其他可编程装置或其他设备上执行一系列操作块/步骤，以产生计算机实现的过程，使得在计算机、其他可编程装置或其他设备上执行的指令实现流程图和/或框图的一个或多个块或模块中指定的功能/动作。
附图中的流程图和框图示出了根据本发明的各种实施例的系统、方法和计算机程序产品的可能实现的架构、功能和操作。在这点上，流程图或框图中的每个框可以表示指令的模块、段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些替代实施方案中，框中所注明的功能可不按图中所注明的次序发生。例如，连续示出的两个框实际上可以基本上同时执行，或者这些框有时可以以相反的顺序执行，这取决于所涉及的功能。还将注意，框图和/或流程图图示的每个框以及框图和/或流程图图示中的框的组合可以由执行指定功能或动作或执行专用硬件和计算机指令的组合的专用的基于硬件的系统来实现。
在说明书中对本原理的“一个实施例”或“实施例”及其它变型的引用意味着结合该实施例描述的特定特征、结构、特性等被包括在本原理的至少一个实施例中。因此，在整个说明书中的各个地方出现的短语“在一个实施例中”或“在实施例中”以及任何其它变型的出现不一定都指相同的实施例。
应当理解，例如在“A/B”、“A和/或B”以及“A和B中的至少一个”的情况下，使用以下“/”、“和/或”以及“中的至少一个”中的任何一个旨在涵盖仅对第一列出的选项(A)的选择、或仅对第二列出的选项(B)的选择、或对两个选项(A和B)的选择。作为进一步的例子，在“A、B和/或C”和“A、B和C中的至少一个”的情况下，这样的措词旨在包括仅选择第一个列出的选项(A)，或者仅选择第二个列出的选项(B)，或者仅选择第三个列出的选项(C)，或者仅选择第一个和第二个列出的选项(A和B)，或者仅选择第一个和第三个列出的选项(A和C)，或者仅选择第二个和第三个列出的选项(B和C)，或者选择所有三个选项(A和B和C)。这可以扩展到所列的许多项目，这对于本领域和相关领域的普通技术人员来说是显而易见的。
已经描述了使用模拟交叉开关结构的流式传输算法的系统和方法的优选实施例(其旨在说明而非限制)，注意，本领域技术人员根据上述教导可以进行修改和变化。因此，应当理解，可以在所描述的特定实施例中进行改变，这些改变在由所附权利要求概括的本发明的范围内。因此，已经用专利法所要求的细节和特性描述了本发明的各方面，在所附权利要求中阐述了所要求保护的和期望由专利证书保护的内容。

Claims (25)

1.一种在处理器上执行的用于通过采用模拟交叉开关架构来执行矩阵素描的计算机实现的方法，所述方法包括：
在第一时间段内低秩更新第一矩阵；
将所述第一矩阵复制到动态校正计算设备中；
切换到第二矩阵以在第二时间段内低秩更新所述第二矩阵；
当第二矩阵低秩更新时，向第一矩阵馈送第一随机脉冲以将第一矩阵重置回到第一矩阵对称点；
将所述第二矩阵复制到所述动态校正计算设备中；
切换回到所述第一矩阵以在第三时间段内低秩更新所述第一矩阵；以及
当第一矩阵低秩更新时，向第二矩阵馈送第二随机脉冲以将第二矩阵重置回到第二矩阵对称点。
2.根据权利要求1所述的方法，其中所述第一矩阵和所述第二矩阵被放置在所述模拟交叉开关架构中。
3.根据权利要求1所述的方法，其中所述第一矩阵和所述第二矩阵包括流式传输数据。
4.根据权利要求3所述的方法，其中，所述流式传输数据被规范化以防止不对称效应。
5.根据权利要求4所述的方法，其中，缩放所述第一矩阵和所述第二矩阵的所述低秩更新，以针对(-1，1)的全范围将最终素描矩阵调整到(-0.1，0.1)之间，以在所述第一矩阵不对称点和所述第二矩阵不对称点附近操作。
6.根据权利要求5所述的方法，其中，一旦将所述矩阵素描应用于整个输入，就将最终素描矩阵移动到数字计算机以执行回归分析。
7.根据权利要求1所述的方法，其中所述动态校正计算设备同时校正所述第一矩阵和所述第二矩阵。
8.一种非暂态计算机可读存储介质，包括在数据处理系统中的处理器上执行的用于通过采用模拟交叉开关架构来执行矩阵素描的计算机可读程序，其中，所述计算机可读程序当在所述处理器上执行时使计算机执行以下步骤：
在第一时间段内低秩更新第一矩阵；
将所述第一矩阵复制到动态校正计算设备中；
切换到第二矩阵以在第二时间段内低秩更新所述第二矩阵；
当第二矩阵低秩更新时，向第一矩阵馈送第一随机脉冲以将第一矩阵重置回到第一矩阵对称点；
将所述第二矩阵复制到所述动态校正计算设备中；
切换回到所述第一矩阵以在第三时间段内低秩更新所述第一矩阵；以及
当第一矩阵低秩更新时，向第二矩阵馈送第二随机脉冲以将第二矩阵重置回到第二矩阵对称点。
9.根据权利要求8所述的非暂态计算机可读存储介质，其中，所述第一矩阵和所述第二矩阵被放置在所述模拟交叉开关架构中。
10.根据权利要求8所述的非暂态计算机可读存储介质，其中所述第一矩阵和所述第二矩阵包含流式传输数据。
11.根据权利要求10所述的非暂态计算机可读存储介质，其中，所述流式传输数据被规范化以防止不对称效应。
12.根据权利要求11所述的非暂态计算机可读存储介质，其中，缩放所述第一矩阵和所述第二矩阵的所述低秩更新，以针对(-1，1)的全范围将最终素描矩阵调整到(-0.1，0.1)之间，以在所述第一矩阵不对称点和所述第二矩阵不对称点附近操作。
13.根据权利要求12所述的非暂态计算机可读存储介质，其中，一旦将所述矩阵素描应用于整个输入，就将最终素描矩阵移动到数字计算机以执行回归分析。
14.根据权利要求8所述的非暂态计算机可读存储介质，其中，所述动态校正计算设备同时校正所述第一矩阵和所述第二矩阵。
15.一种用于通过采用模拟交叉开关架构来执行矩阵素描的系统，所述系统包括：
存储器；以及
与所述存储器通信的一个或多个处理器，所述一个或多个处理器被配置为：
在第一时间段内低秩更新第一矩阵；
将所述第一矩阵复制到动态校正计算设备中；
切换到第二矩阵以在第二时间段内低秩更新所述第二矩阵；
当第二矩阵低秩更新时，向第一矩阵馈送第一随机脉冲以将第一矩阵重置回
到第一矩阵对称点；
将所述第二矩阵复制到所述动态校正计算设备中；
切换回到所述第一矩阵以在第三时间段内低秩更新所述第一矩阵；以及
当第一矩阵低秩更新时，向第二矩阵馈送第二随机脉冲以将第二矩阵重置回
到第二矩阵对称点。
16.根据权利要求15所述的系统，其中所述第一矩阵和所述第二矩阵被放置在所述模拟交叉开关架构中。
17.根据权利要求15所述的系统，其中，所述第一矩阵和所述第二矩阵包括流式传输数据。
18.根据权利要求17所述的系统，其中，所述流式传输数据被规范化以防止不对称效应。
19.根据权利要求18所述的系统，其中，缩放所述第一矩阵和所述第二矩阵的所述低秩更新，以针对(-1，1)的全范围将最终素描矩阵调整到(-0.1，0.1)之间，以在所述第一矩阵不对称点和所述第二矩阵不对称点附近操作。
20.根据权利要求19所述的系统，其中，一旦将所述矩阵素描应用于整个输入，就将所述最终素描矩阵移动到数字计算机以执行回归分析。
21.根据权利要求15所述的系统，其中所述动态校正计算设备同时校正所述第一矩阵和所述第二矩阵。
22.一种在处理器上执行的用于通过采用模拟交叉开关架构来执行矩阵素描的计算机实现的方法，所述方法包括：
使用外积低秩更新将维数缩减应用于流式传输数据；以及
一旦将维数缩减应用于整个输入，就将素描矩阵移动到数字计算机以执行回归分析。
23.根据权利要求22所述的方法，其中，所述素描矩阵是从以翻转方式并行使用的第一矩阵和第二矩阵导出的。
24.根据权利要求23所述的方法，还包括：
在第一时间段内低秩更新所述第一矩阵；
将所述第一矩阵复制到动态校正计算设备中；
切换到第二矩阵以在第二时间段内低秩更新第二矩阵；
当第二矩阵低秩更新时，向第一矩阵馈送第一随机脉冲以将第一矩阵重置回到第一矩阵对称点；
将所述第二矩阵复制到所述动态校正计算设备中；
切换回到所述第一矩阵以在第三时间段内低秩更新所述第一矩阵；以及
当第一矩阵低秩更新时，向第二矩阵馈送第二随机脉冲以将第二矩阵重置回到第二矩阵对称点。
25.一种用于通过采用模拟交叉开关架构来执行矩阵素描的系统，所述系统包括：
存储器；以及
与所述存储器通信的一个或多个处理器，所述一个或多个处理器被配置为：
使用外积低秩更新将维数缩减应用于流式传输数据；以及
一旦将维数缩减应用于整个输入，就将素描矩阵移动到数字计算机以执行回归分析。
CN202180035612.2A 2020-05-15 2021-04-13 使用模拟交叉开关架构的矩阵素描 Pending CN115605872A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/874,819 US11520855B2 (en) 2020-05-15 2020-05-15 Matrix sketching using analog crossbar architectures
US16/874,819 2020-05-15
PCT/IB2021/053027 WO2021229320A1 (en) 2020-05-15 2021-04-13 Matrix sketching using analog crossbar architectures

Publications (1)

Publication Number Publication Date
CN115605872A true CN115605872A (zh) 2023-01-13

Family

ID=78512568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180035612.2A Pending CN115605872A (zh) 2020-05-15 2021-04-13 使用模拟交叉开关架构的矩阵素描

Country Status (10)

Country Link
US (1) US11520855B2 (zh)
JP (1) JP2023524822A (zh)
KR (1) KR20230019819A (zh)
CN (1) CN115605872A (zh)
AU (1) AU2021271202B2 (zh)
CA (1) CA3174813A1 (zh)
DE (1) DE112021001681T5 (zh)
GB (1) GB2610758A (zh)
IL (1) IL297054A (zh)
WO (1) WO2021229320A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114970290B (zh) * 2022-07-27 2022-11-01 中国地质大学（武汉） 一种地面瞬变电磁法并行反演方法及系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548798A (en) 1994-11-10 1996-08-20 Intel Corporation Method and apparatus for solving dense systems of linear equations with an iterative method that employs partial multiplications using rank compressed SVD basis matrices of the partitioned submatrices of the coefficient matrix
JP3486613B2 (ja) 2001-03-06 2004-01-13 キヤノン株式会社 画像処理装置およびその方法並びにプログラム、記憶媒体
US6910060B2 (en) 2001-05-21 2005-06-21 Computational Sensor Corp. Spatio-temporal filter and method
US9715655B2 (en) * 2013-12-18 2017-07-25 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for performing close-loop programming of resistive memory devices in crossbar array based hardware circuits and systems
US10318608B2 (en) * 2014-08-21 2019-06-11 Massachusetts Institute Of Technology Systems and methods for low-rank matrix approximation
CN105160664B (zh) 2015-08-24 2017-10-24 西安电子科技大学 基于低秩模型的压缩感知视频重构方法
US10325006B2 (en) 2015-09-29 2019-06-18 International Business Machines Corporation Scalable architecture for analog matrix operations with resistive devices
US9524775B1 (en) 2015-10-20 2016-12-20 International Business Machines Corporation Correlation detector
US10248907B2 (en) * 2015-10-20 2019-04-02 International Business Machines Corporation Resistive processing unit
WO2017185049A1 (en) * 2016-04-22 2017-10-26 Cylance Inc. Dimensionality reduction of computer programs
US10891538B2 (en) 2016-08-11 2021-01-12 Nvidia Corporation Sparse convolutional neural network accelerator
US10241971B2 (en) 2016-12-15 2019-03-26 Hewlett Packard Enterprise Development Lp Hierarchical computations on sparse matrix rows via a memristor array
US10755170B2 (en) * 2017-03-01 2020-08-25 International Business Machines Corporation Resistive processing unit with hysteretic updates for neural network training
US11055610B2 (en) * 2017-06-30 2021-07-06 International Business Machines Corporation Circuit for CMOS based resistive processing unit
US10878317B2 (en) 2017-09-11 2020-12-29 Samsung Electronics Co., Ltd. Method and system for performing analog complex vector-matrix multiplication
CN111542826A (zh) 2017-12-29 2020-08-14 斯佩罗设备公司 支持模拟协处理器的数字架构
US11443176B2 (en) 2018-05-17 2022-09-13 International Business Machines Corporation Acceleration of convolutional neural networks on analog arrays
CN109522956B (zh) 2018-11-16 2022-09-30 哈尔滨理工大学 一种低秩判别特征子空间学习方法
US11361050B2 (en) * 2018-11-20 2022-06-14 Hewlett Packard Enterprise Development Lp Assigning dependent matrix-vector multiplication operations to consecutive crossbars of a dot product engine
US11651231B2 (en) * 2019-03-01 2023-05-16 Government Of The United States Of America, As Represented By The Secretary Of Commerce Quasi-systolic processor and quasi-systolic array

Also Published As

Publication number Publication date
GB202218489D0 (en) 2023-01-25
GB2610758A (en) 2023-03-15
GB2610758A8 (en) 2024-06-19
DE112021001681T5 (de) 2023-03-09
KR20230019819A (ko) 2023-02-09
US11520855B2 (en) 2022-12-06
IL297054A (en) 2022-12-01
CA3174813A1 (en) 2021-11-18
JP2023524822A (ja) 2023-06-13
AU2021271202B2 (en) 2023-12-21
US20210357540A1 (en) 2021-11-18
AU2021271202A1 (en) 2022-11-10
WO2021229320A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
JP7087079B2 (ja) 深層学習アプリケーションのための堅牢な勾配重み圧縮方式
JP7316453B2 (ja) オブジェクト推薦方法及び装置、コンピュータ機器並びに媒体
US11403131B2 (en) Data analysis for predictive scaling of container(s) based on prior user transaction(s)
CN114667507A (zh) 使用基于应用的剖析的机器学习工作负载的弹性执行
US11688111B2 (en) Visualization of a model selection process in an automated model selection system
US20230359899A1 (en) Transfer learning based on cross-domain homophily influences
US11537872B2 (en) Imitation learning by action shaping with antagonist reinforcement learning
US11188797B2 (en) Implementing artificial intelligence agents to perform machine learning tasks using predictive analytics to leverage ensemble policies for maximizing long-term returns
US20220051112A1 (en) Automated model pipeline generation with entity monitoring, interaction, and intervention
CN116710927A (zh) 用于值函数的优化和期望数据的生成的监督vae
CN110732137B (zh) 对深度学习网络的注意力的持续控制
CN114341883A (zh) 使用忆阻交叉式阵列执行点积运算
US20220318615A1 (en) Time-aligned reconstruction recurrent neural network for multi-variate time-series
CN115605872A (zh) 使用模拟交叉开关架构的矩阵素描
US11182674B2 (en) Model training by discarding relatively less relevant parameters
US20220366230A1 (en) Markov processes using analog crossbar arrays
CN111488965A (zh) 时间事件序列的卷积动态玻尔兹曼机
US20230306118A1 (en) Federated Generative Models for Website Assessment
US20230177355A1 (en) Automated fairness-driven graph node label classification
CN108700642B (zh) 基于具有不确定性的用户移动数据的位置上下文推断
CN116263813A (zh) 通过降维提高分类和回归树性能
US20210383194A1 (en) Using negative evidence to predict event datasets
CN116267023A (zh) 用于门控递归神经网络的门控单元
CN116250037A (zh) 流式rnn变换器的准确度
CN114651262A (zh) 记忆网络的初始化

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination