CN115599505A - 用户态中断请求的处理方法及装置 - Google Patents

用户态中断请求的处理方法及装置 Download PDF

Info

Publication number
CN115599505A
CN115599505A CN202110716473.1A CN202110716473A CN115599505A CN 115599505 A CN115599505 A CN 115599505A CN 202110716473 A CN202110716473 A CN 202110716473A CN 115599505 A CN115599505 A CN 115599505A
Authority
CN
China
Prior art keywords
interrupt
user
mode
kernel
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110716473.1A
Other languages
English (en)
Inventor
吴宇明
曹慎
刘宇涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202110716473.1A priority Critical patent/CN115599505A/zh
Priority to EP22831843.2A priority patent/EP4343549A1/en
Priority to PCT/CN2022/100786 priority patent/WO2023274027A1/zh
Publication of CN115599505A publication Critical patent/CN115599505A/zh
Priority to US18/397,184 priority patent/US20240126593A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4818—Priority circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本申请提供了，一种用户态中断请求的处理方法及装置，该用户态中断请求的处理方法包括：中央处理器CPU在内核态通过运行不包括内核地址的第二中断异常处理程序，以确定用户态中断请求对应的用户态中断处理程序，再通过无上下文恢复的第一特权级切换至用户态，进而在用户态运行用户态中断处理程序，随后通过无上下文存储的第二特权级切换至内核态。采用这种方法可以有效提高CPU对用户态中断处理程序的响应速度，从而减少用户态中断请求的处理时延。

Description

用户态中断请求的处理方法及装置
技术领域
本申请涉及通信技术领域，并具体涉及一种用户态中断请求的处理方法及装置。
背景技术
中央处理器(central process unit,CPU)存在两种运行状态级别内核态和用户态，程序可以运行在这两种运行级别中，其中，内核态的执行级别高于用户态。目前大量第三方驱动代码质量良莠不齐，当驱动代码运行在内核态时，如果第三方驱动代码出现错误，会影响内核代码运行的安全性。为了提升系统的安全性，将第三方驱动置于用户态成了未来的发展趋势，也就是将第三方驱动与内核态隔离。现代微内核已经选用了用户态驱动的架构，例如，Fuchsia操作系统、seL4操作系统均采用类似的设计。
驱动的运行离不开中断处理，用户态驱动需要用户态中断，因此用户态中断请求的处理时延会对用户态驱动产生很大的影响，并将直接影响产品的竞争力。例如，外围设备的输入输出、触屏、网络的收包发包等性能的保证都依赖于中断处理的低时延。因此，如何降低用户态中断处理的时延是亟待解决的问题。
发明内容
本申请提供一种用户态中断请求的处理方法及装置，能够有效降低用户态中断处理时延，从而保证了用户态驱动性能。
第一方面，提供了一种用户态中断请求的处理方法，以中央处理器CPU为例，包括：中央处理器CPU在内核态对第一中断异常处理程序的内核地址进行脱敏处理，以获得第二中断异常处理程序；CPU在内核态获取用户态中断请求，并执行第二中断异常处理程序，以确定对应于用户态中断请求的用户态中断处理程序；CPU在内核态通过第一特权级切换，切换至用户态，其中，第一特权级切换为无上下文恢复的切换；CPU在用户态执行用户态中断处理程序；CPU在用户态通过第二特权级切换，切换至内核态，其中，第二特权级切换为无上下文存储的切换。
在本申请的技术方案中，无上下文恢复和存储的特权级切换可以大大减少用户态中断处理的时延，无内核地址等敏感信息的第二中断异常处理程序，在减少用户态中断处理时延的同时，保证了系统内核的安全性。
结合第一方面，在第一方面的某些实现方式中，CPU在内核态对第一中断异常处理程序的内核地址进行脱敏处理包括：覆盖或删除第一中断异常处理程序中的内核地址和内核地址中的信息。
结合第一方面，在第一方面的某些实现方式中，执行第二中断异常处理程序，以确定对应于用户态中断请求的用户态中断处理程序包括：唤醒用户态中断请求对应的用户态中断处理线程，其中，用户态中断处理线程包括用户态中断处理程序；或者获得用户态中断请求对应的用户态中断处理程序的地址。
结合第一方面，在第一方面的某些实现方式中，获得用户态中断请求对应的用户态中断处理程序的地址包括：获得用户态中断请求对应的中断号；获得中断号对应的用户态中断处理程序的地址。
在本申请的技术方案中，对于单线程或者单进程的应用场景，可以直接获得中断号对应的用户态中断处理程序的地址，进一步缩短了CPU在内核态运行第二中断异常处理程序的时间，可以更大地提升用户态中断处理程序的响应速度，从而减少用户态中断处理的时延。
结合第一方面，在第一方面的某些实现方式中，获得用户态中断请求对应的中断号包括：CPU在内核态读取中断控制器的寄存器，以获得用户态中断请求对应的中断号，中断控制器获得应答消息，应答消息用于指示中断控制器屏蔽和用户态中断请求的优先级相同的中断请求，或者屏蔽低于用户态中断请求的优先级的中断请求。
结合第一方面，在第一方面的某些实现方式中，该方法还包括：CPU在内核态给中断控制器设置中断优先级组，中断优先级组包括第一中断优先级组和第二中断优先级组，其中，第一中断优先级组包括内核态中断请求，第二中断优先级组包括和用户态中断请求的优先级相同的中断请求，或者低于用户态中断请求的优先级的中断请求，第一中断优先级组的优先级高于第二中断优先级组；CPU在内核态给中断控制器设置抢占操作，抢占操作包括第一中断优先级组抢占第二中断优先级组。
在本申请的技术方案中，CPU在启动后的初始化过程中通过为中断控制器设置优先级组，使得用户态中断请求处理过程中不再需要禁用中断和重新使能中断的操作，可以大大减少CPU开始在用户态执行用户态中断处理线程之前的时延，进而使得用户态中断处理线程得到快速响应。
除此以外，CPU在启动后的初始化过程中通过为中断控制器设置抢占操作，内核态IRQ可以打断正在进行的用户态IRQ，优先得到服务和响应，内核态IRQ不需要等到用户态中断处理程序结束后，才可以被服务和响应，从而保证了内核态中断请求不会被用户态中断影响。
结合第一方面，在第一方面的某些实现方式中，CPU在用户态通过第二特权级切换，切换至内核态之后，CPU在内核态将结束中断EOI写入中断控制器的寄存器，中断控制器收到EOI，EOI用于指示中断控制器解除屏蔽和用户态中断请求的优先级相同的中断请求，或者屏蔽低于用户态中断请求的优先级的中断请求。
结合第一方面，在第一方面的某些实现方式中，该方法还包括：CPU在用户态执行用户态中断处理程序时，CPU在内核态并发检测用户态中断处理程序的结果状态。
结合第一方面，在第一方面的某些实现方式中，如果用户态中断处理程序的结果状态指示未结束，CPU在内核态中禁用用户态中断请求，并将结束中断EOI写入中断控制器的寄存器。
在本申请的技术方案中，CPU在用户态运行用户态中断处理程序时，通过并发检测用户态中断处理程序的状态结果，可以有效防止用户态中断处理程序处理过程中出现异常时，CPU卡死在用户态中执行用户态中断处理程序，进而保证CPU的正常运行。
第二方面，提供了一种用户态中断请求的处理装置，处理装置包括初始化模块、中断异常处理模块、特权级切换模块和用户态中断处理模块；初始化模块在内核态用于对第一中断异常处理程序的内核地址进行脱敏处理，以获得第二中断异常处理程序；中断异常处理模块在内核态用于获取用户态中断请求，并执行第二中断异常处理程序，以确定对应于用户态中断请求的用户态中断处理程序；特权级切换模块在内核态用于通过第一特权级切换，切换至用户态；用户态中断处理模块在用户态用于执行用户态中断处理程序，其中，第一特权级切换为无上下文恢复的切换；特权级切换模块在用户态用于通过第二特权级切换，切换至内核态，其中，第二特权级切换为无上下文存储的切换。
在本申请的技术方案中，无上下文恢复和存储的特权级切换可以大大减少用户态中断处理的时延，无内核地址等敏感信息的第二中断异常处理程序，在减少用户态中断处理时延的同时，保证了系统内核的安全性。
结合第二方面，在第二方面的某些实现方式中，初始化模块在内核态用于对第一中断异常处理程序的内核地址进行脱敏处理包括：覆盖或删除中断异常处理程序中的内核地址和内核地址中的信息。
结合第二方面，在第二方面的某些实现方式中，执行第二中断异常处理程序，以确定对应于用户态中断请求的用户态中断处理程序包括：中断异常处理模块用于唤醒用户态中断请求对应的用户态中断处理线程，其中，用户态中断处理线程包括用户态中断处理程序；或者中断异常处理模块用于获得用户态中断请求对应的用户态中断处理程序的地址。
结合第二方面，在第二方面的某些实现方式中，中断异常处理模块用于获得用户态中断请求对应的用户态中断处理程序的地址包括：中断异常处理模块用于获得用户态中断请求对应的中断号；中断异常处理模块用于获得中断号对应的用户态中断处理程序的地址。
在本申请的技术方案中，对于单线程或者单进程的应用场景，可以直接获得中断号对应的用户态中断处理程序的地址，进一步缩短了CPU在内核态运行第二中断异常处理程序的时间，可以更大地提升用户态中断处理程序的响应速度，从而减少用户态中断处理的时延。
结合第二方面，在第二方面的某些实现方式中，中断异常处理模块用于获得用户态中断请求对应的中断号包括：中断异常处理模块用于在内核态读取中断控制器的寄存器，以获得用户态中断请求对应的中断号，中断控制器获得应答消息，应答消息用于指示中断控制器屏蔽和用户态中断请求的优先级相同的中断请求，或者屏蔽低于用户态中断请求的优先级的中断请求。
结合第二方面，在第二方面的某些实现方式中，初始化模块在内核态还用于：给中断控制器设置中断优先级组，中断优先级组包括第一中断优先级组和第二中断优先级组，其中，第一中断优先级组包括内核态中断请求，第二中断优先级组包括和用户态中断请求的优先级相同的中断请求，或者低于用户态中断请求的优先级的中断请求，第一中断优先级组的优先级高于第二中断优先级组；给中断控制器设置抢占操作，抢占操作包括第一中断优先级组抢占第二中断优先级组。
在本申请的技术方案中，CPU在启动后的初始化过程中通过为中断控制器设置优先级组，使得用户态中断请求处理过程中不再需要禁用中断和重新使能中断的操作，可以大大减少CPU开始在用户态执行用户态中断处理线程之前的时延，进而使得用户态中断处理线程得到快速响应。
除此以外，CPU在启动后的初始化过程中通过为中断控制器设置抢占操作，内核态IRQ可以打断正在进行的用户态IRQ，优先得到服务和响应，内核态IRQ不需要等到用户态中断处理程序结束后，才可以被服务和响应，从而保证了内核态中断请求不会被用户态中断影响。
结合第二方面，在第二方面的某些实现方式中，装置还包括用户态中断处理结束模块：特权级切换模块在用户态通过第二特权级切换，切换至内核态之后，用户态中断处理结束模块在内核态用于将结束中断EOI写入中断控制器的寄存器，中断控制器收到EOI，EOI用于指示中断控制器解除屏蔽和用户态中断请求的优先级相同的中断请求，或者屏蔽低于用户态中断请求的优先级的中断请求。
结合第二方面，在第二方面的某些实现方式中，装置还包括用户态中断处理结果检测模块：用户态中断处理模块在用户态执行用户态中断处理程序时，用户态中断处理结果检测模块在内核态用于并发检测用户态中断处理程序的结果状态。
结合第二方面，在第二方面的某些实现方式中，用户态中断处理结果检测模块还用于：如果用户态中断处理程序的结果状态指示未结束，在内核态中禁用用户态中断请求，并且用户态中断处理结束模块用于将结束中断EOI写入中断控制器的寄存器。
在本申请的技术方案中，CPU在用户态运行用户态中断处理程序时，通过并发检测用户态中断处理程序的状态结果，可以有效防止用户态中断处理程序处理过程中出现异常时，CPU卡死在用户态中执行用户态中断处理程序，进而保证CPU的正常运行。
第三方面，提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机指令，当计算机指令在计算机上运行时，使得计算机执行上述第一方面中任一种可能实现方式中的方法。
第四方面，提供一种计算机程序产品，计算机程序产品中包括计算机程序代码，当计算机程序代码在计算机上运行时，使得计算机执行上述第一方面中任一种可能实现方式中的方法。
附图说明
图1是本申请实施例提供的一种用户态中断请求的处理方法的应用场景示意图；
图2是目前一种执行用户态中断处理程序的通用流程示意图；
图3是目前另一种执行用户态中断处理程序的通用流程示意图；
图4是目前一种基于驱动的用户态中断处理示意图；
图5是目前另一种基于驱动的用户态中断处理示意图；
图6是目前一种基于回调的用户态中断处理示意图；
图7是本申请实施例提供的一种用户态中断处理流程示意图；
图8是本申请实施例提供的另一种用户态中断处理流程示意图；
图9是本申请实施例提供的一种在CPU启动后的中断初始化处理流程的示意图；
图10是本申请实施例提供的一种内核异常向量表对照示意图；
图11是本申请实施例提供的一种特权级切换流程示意图；
图12是本申请实施例提供的又一种用户态中断处理流程示意图；
图13是本申请实施例提供的又一种用户态中断处理流程示意图；
图14是本申请实施例提供的一种用户态中断请求的处理装置1400的示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
下面对本发明实施例涉及的几个基本概念进行简要地介绍。
中断请求(interrupt request,IRQ)：中断请求是中断控制器发送给中央处理器(central process unit,CPU)的一种事件，当CPU收到IRQ时，CPU需要存储当前正在进行的程序，暂停该程序，转而执行该IRQ对应的程序。IRQ可能是硬件触发，也可能是软件触发硬件产生的，在本申请中中断请求可以简称为中断。
中断控制器：中断控制器设置在硬件和CPU之间，主要用于收集各个硬件产生的IRQ，并将这些IRQ发送给CPU。本申请中断控制器为一个总称，在不同的系统中有各自不同的名称以及不同的功能部件。例如，对于ARM架构而言，该中断控制器的名称为通用中断控制器(generic interrupt controller,GIC)，GIC中包括中断应答寄存器(interruptacknowledge register,IAR)，GIC和CPU之间存在一定的耦合，CPU在内核态可以读取GIC中的IAR。对于x86架构而言，该中断控制器的名称为高级可编程中断控制器(advancedprogrammable interrupt controller,(A)PIC)，(A)PIC中包括中断服务寄存器(in-service register,ISR)和中断标记寄存器(interrupt mask register,IMR),(A)PIC和CPU之间也存在一定的耦合，CPU在内核态可以读写(A)PIC中的ISR和IMR。
当中断控制器收到来自硬件的IRQ时，形成中断触发，其中，中断触发有两种形式一种是电平触发，另一种是边缘触发。对于电平触发，GIC/(A)PIC识别到中断信号线的电平为低电平或者高电平后将IRQ发送给CPU，CPU将立即停止当前任务并跳转执行中断异常处理程序。对于边缘触发，GIC/(A)PIC识别到中断信号线的电平发生脉冲变化之后通知CPU，也就是GIC/(A)PIC识别到中断信号线的电平从高电平变成低电平，或者从低电平变成高电平之后，通知CPU，CPU将立即停止当前任务并跳转执行中断异常处理程序。
线程(thread)：线程是操作系统能够进行运算调度的最小单位。它被包含在进程之中，是进程中的实际运作单位。一条线程指的是进程中一个单一顺序的控制流，一个进程中可以包含多个线程，每条线程并行执行不同的任务。
进程(process)：进程是计算机中正在运行的程序，是计算机管理运行程序的一种方式。程序本身只是指令和数据及其组织形式的描述，进程是程序的真正运行示例。在面向进程设计的系统中，进程是程序的基本执行实体；在面向线程设计的系统中，进程本身不是基本运行单位，而是线程的容器。
CPU在执行进程时，进程有五种基本的状态，分别如下。进程处于新建状态，也就是CPU注册了一个新的进程；进程处于就绪状态，也就是一个进程已经具备运行条件，等待系统分配CPU以便运行的状态；进程处于运行状态，即进程已经获得CPU，并且CPU正在运行该进程；进程处于等待状态，也叫阻塞状态或者睡眠状态，也就是一个进程不具备运行条件暂停运行，正在等待某一事件的发生的状态，例如进程等待使用资源，进程等待外设传输；进程处于终止状态，也就是一个进程完成任务正常结束，或者出现无法克服的错误而异常终止，或被操作系统及有终止权的进程终止时所处的状态。线程也有这五种基本状态，为简要说明，在此不作赘述。
上下文(context)：上下文是进程/线程运行这一动态过程中某一运行时刻的静态描述。进程/线程运行是时动态过程，如果被暂停，则上下文是与这一时刻的进程/线程相关的CPU状态，一般进程/线程相关的CPU状态包括通用寄存器的值、状态寄存器的值等。上下文被恢复时，CPU可以从被暂停的地方继续执行，进程/线程也可以继续运行。
上下文切换(context switch)：用户态程序运行过程中，如果发生了系统调用、异常或者中断等，则需要内核态来进行处理，此时系统会下陷至内核态，内核态会保存用户态当前的上下文并恢复内核态原有的上下文，这个过程就是上下文切换的一种情况。
程序计数器(program counter,PC)：用于存储当前CPU执行的指令地址寄存器，程序计数器所指地址的指令为CPU要执行的指令，通过修改程序计数器所指的指令，可以改变CPU的执行流，程序计数器也被称为指令指针(instruction pointer,IP)寄存器。
栈指针寄存器(stack pointer,SP)：执行函数时，需要使用栈传递参数与存储函数的临时变量，栈指针寄存器存储当前的栈顶，通过栈指针寄存器可以读取栈内部的数据。
本申请实施例的方法可以应用在多种处理器架构中，例如可以应用于ARM架构或者x86架构，也可以应用于其它已存在或将来可能出现的处理器架构中。下面结合图1简要说明本申请实施例中的用户态中断请求的处理方法的应用场景，图1是本申请实施例提供的一种用户态中断请求的处理方法的应用场景。
硬件中的中断控制器101向CPU发送中断请求，CPU在内核态中的内核态软件102接收该中断请求，并在内核态中执行中断异常处理程序，如果通过运行中断异常处理程序判断得知该中断请求为用户态中断请求，随后CPU在用户态的用户态驱动或者应用程序103获得用户态中断请求对应的中断信息，并根据中断信息运行用户态中断处理程序。
应理解，中断控制器可以是ARM架构下的GIC或者是x86架构下的APIC，在本申请实施例中对中断控制器的类型不作限制。为了简要说明，以下中断控制器以ARM架构中的GIC为例。
下面将结合图2说明目前CPU在用户态执行用户态中断处理程序的通用流程，图2是目前一种执行用户态中断处理程序的通用流程示意图。
CPU在用户态执行用户态中断处理程序的通用流程是建立在CPU收到的IRQ是用户态IRQ的前提下执行的，因此，此处对图2进行阐述时，CPU收到的IRQ为用户态IRQ。
目前CPU在用户态执行用户态中断处理程序的通用流程可以分为两部分，一部分为CPU收到中断请求之后，中断控制器和CPU之间的交互，另一部分为CPU收到用户态中断请求之后，CPU要在用户态执行用户态中断请求对应的用户态中断处理程序时，CPU分别在内核态和用户态执行的步骤。
首先，CPU收到中断请求之后，中断控制器和CPU之间的交互具体为如下步骤S201至S208。
S201，GIC收到中断请求IRQ。
GIC可以收到不同的中断请求，此时可以使用IRQX代表不同的中断请求，其中，中断请求可以为软件中断或者硬件中断。
S202，GIC将IRQ发送给CPU中的内核态软件102。
S203，CPU收到IRQ之后会产生中断异常，如果CPU在用户态执行用户态进程A，CPU下陷至内核态中执行第一中断异常处理程序。CPU下陷至内核态时，需要存储用户态进程A的上下文。CPU在内核态中执行第一中断异常处理程序时，CPU在内核态从GIC中的IAR读取IRQ对应的中断号，以获取IRQ对应的中断号。当中断控制器为x86架构下的(A)PIC时，CPU在内核态从(A)PIC中的ISR读取IRQ对应的中断号。
S204，GIC收到IRQ对应的应答。
当CPU在内核态从GIC中的IAR读取IRQ对应的中断号的同时，GIC收到IRQ对应的应答。也就是CPU在内核态从GIC中的IAR读取IRQ对应的中断号时，这个步骤S204对于CPU而言，CPU获得了IRQ对应的中断号，而这个步骤S204对于GIC而言，GIC收到了IRQ对应的应答。
S205，GIC收到IRQ对应的应答之后，屏蔽所有IRQ。所有IRQ包括当前CPU正在处理的IRQ在内的中断请求，例如，软件中断中的时钟中断、硬件中断中的I/O中断。GIC在收到应答之后会拉高GIC中的CPU接口(CPU interface)的优先级自动屏蔽所有IRQ，也就是GIC会屏蔽包括正在响应的IRQ在内的所有IRQ。
当中断控制器为x86架构下的(A)PIC时，(A)PIC不会收到IRQ对应的应答，(A)PIC实现屏蔽所有IRQ为，CPU在内核态将IRQ对应的中断号写入(A)PIC的IMR中，触发(A)PIC屏蔽所有IRQ。
S206，在S203获取IRQ对应的中断号之后，CPU在内核态将结束中断(end ofinterrupt,EOI)写入中断控制器中，即CPU将EOI写入GIC的寄存器中。
目前，CPU在内核态将EOI写入GIC的寄存器，意味着CPU在内核态执行完第一中断异常处理程序。
S207，GIC收到EOI。当CPU在内核态将EOI写入GIC的寄存器中的同时，GIC收到EOI。也就是CPU在内核态将EOI写入GIC的寄存器时，这个步骤S206对于GIC而言，GIC收到了EOI。
S208，GIC在收到EOI之后会解除屏蔽并等待所有IRQ。具体地，GIC在收到EOI之后会拉低GIC中的CPU接口的优先级，从而解除屏蔽并等待所有IRQ。
当中断控制器为x86架构下的(A)PIC时，CPU修改(A)PIC的IMR中的位图，来解除对所有IRQ的屏蔽。
S204的应答ACK操作和S206的结束中断EOI操作必须在内核态中进行，用户态没有读写S204和S206这两个步骤涉及的寄存器的权限。
以上步骤S201至S208实现了CPU收到中断请求之后，中断控制器和CPU之间的交互。这个交互仅仅是CPU获取了用户态IRQ对应的中断号，CPU需要在用户态运行用户态中断处理程序，S201至S208并未执行完用户态中断处理程序。所以，为了实现CPU在用户态执行用户态中断处理程序，接下来CPU需要从内核态切换至用户态，具体步骤如下S209-S214。
S209，CPU在S203获取IRQ对应的中断号之后，CPU在内核态禁用该IRQ，防止CPU在用户态执行该IRQ对应的用户态中断处理程序时，GIC再次发送该IRQ给CPU，产生嵌套问题。
目前，对S209和S206的先后顺序不作限制。S209可以在S206之前，防止GIC对所有屏蔽解除之后，CPU未及时禁用该IRQ，GIC继续将该IRQ发送给CPU而产生的嵌套。S209也可以在S206之后，此时，通过关闭CPU上的本地IRQ来防止GIC对所有屏蔽解除之后，CPU未及时禁用该IRQ，GIC继续将该IRQ发送给CPU而产生的嵌套。
S210，CPU在内核态中根据S203获取的IRQ对应的中断号，唤醒IRQ对应的用户态中断处理线程。CPU将用户态中断处理线程加入被调度队列，使得用户态中断线程从新建状态或者阻塞状态进入就绪状态。其中，IRQ对应的中断号也会在内核态中被写入寄存器，比如R0寄存器，还可以是其他寄存器。此处唤醒的对象也可以是IRQ对应的用户态中断处理进程。
S211，CPU通过上下文切换，从内核态切换至用户态。例如，CPU在内核态调度用户态中断处理线程，使得用户态中断处理线程从就绪状态进入运行状态，并且在内核态恢复用户态中断处理线程的上下文，以使得CPU从内核态切换至用户态，其中该切换过程中需要恢复用户态中断处理线程的上下文，因此也可以称为“有上下文恢复的切换”。
S212，CPU在用户态执行用户态中断处理线程中对应的用户态中断处理程序。
当用户态中断处理线程可以对应多个IRQ的中断号，也就是不同的IRQ对应的中断号可以唤醒同一个用户态中断处理线程时，同一个用户态中断处理线程中包括不同中断号对应的用户态中断处理程序。此时，CPU不能直接根据唤醒的用户态中断处理线程找到待执行的用户态中断处理程序。因此，在这种情况下，CPU在用户态需要读取R0寄存器中IRQ对应的中断号，根据该中断号找到对应的用户态中断处理程序，随后执行该用户态中断处理程序。其中，CPU还可以通过读取其他通用寄存器获得IRQ对应的中断号。
当用户态中断处理线程和IRQ对应的中断号是一一绑定的关系，也就是根据IRQ对应的中断号唤醒的用户态中断处理线程中，仅有该中断号对应的用户态中断处理程序，此时CPU直接执行唤醒的用户态中断处理线程中的用户态中断处理程序。
S213，CPU在用户态执行完该IRQ对应的用户态中断处理程序之后，CPU再次通过上下文切换，从用户态切换至内核态。例如，CPU存储该程序对应的用户态中断处理线程的上下文，使得用户态中断处理线程从运行态进入终止状态或者阻塞状态，以使得CPU从用户态切换至内核态，其中，该切换过程中需存储用户态中断处理线程的上下文，因此也可以称为“有上下文存储的切换”。
S214，CPU在内核态重新使能该IRQ，也就是CPU可以再次接收该IRQ。
以上为目前用户态中断处理的通用流程，必须经过S201至S214这一系列步骤，才能完成完整的用户态中断处理。
需要说明的是，目前用户态中断请求的通用处理流程在用户态中断处理程序还未执行前就结束中断的原因是，S205中屏蔽了所有IRQ，包括时钟中断和I/O中断等，如果CPU在用户态执行完用户态中断处理程序之后，从用户态切回内核态，再结束中断，一旦CPU在用户态执行用户态中断处理程序时出现异常，则CPU无法从用户态切回内核态，无法结束中断，从而CPU将无法响应所有IRQ。此时，CPU卡死在用户态中断处理程序中，这将影响CPU的正常运行。所以，CPU在用户态中断处理程序还未执行前，就进行S206和S207。虽然，这可以在一定程度上避免由于用户态中断处理程序的异常，而影响CPU的正常运行，但是该系统对用户态中断处理的响应速度还有待提升
另外，由于中断控制器只能屏蔽所有IRQ(S205)或者解除所有IRQ的屏蔽(S208)，而CPU只希望屏蔽已经响应的IRQ，防止CPU在用户态执行该IRQ对应的用户态中断处理程序时，中断控制器再次发送该IRQ给CPU。因此CPU需要在内核态中禁用已经响应的IRQ(S209)。结合S206、S207和S209使得CPU在执行该IRQ对应的用户态中断处理程序时，只屏蔽该IRQ，而不影响CPU对其他IRQ的响应。CPU在内核态禁用已经响应的IRQ(S209)和使能该IRQ(S214)需要大量的时间去处理，也会产生较大的开销，这对用户态中断处理程序的响应速度影响较大。
除此以外，CPU为了在用户态中执行用户态中断处理程序，CPU需要进行有上下文恢复的切换(S211)，这也需要一定的时间去处理，也会影响用户态中断处理程序的响应速度。具体情况将结合图3对步骤S211影响用户态中断处理程序的响应速度进行详细说明。图3是目前另一种执行用户态中断处理程序的通用流程示意图。
CPU在收到IRQ之前，也就是在时间点1之前，CPU在用户态执行用户态线程A，CPU在时间点1，接收到用户态IRQ，此时，CPU下陷至内核态中，也就是在时间点1到时间点2这段时间内，CPU需要存储用户态线程A的上下文，以实现从用户态切换至内核态。随后，从时间点2开始，CPU在内核态执行第一中断异常处理程序，对应于S203、S204、S206和S207，执行完第一中断异常处理程序。CPU在内核态根据S203获得的中断号唤醒用户态IRQ对应的用户态中断处理线程。在时间点3到时间点4这段时间内，CPU恢复了用户态中断处理线程的上下文，以实现从内核态切换至用户态，对应S211。随后，从时间点4开始，CPU在用户态执行用户态中断处理程序，对应S212。
从图3中可以看出，CPU在用户态执行用户态中断处理程序之前，也就是用户态中断处理程序的响应之前，需要经过一段时间的有上下文恢复的切换，来实现CPU从内核态切换至用户态，时间点3至时间点4这段时间直接影响着用户态中断处理程序的响应速度。
在时间点5，CPU在用户态执行完用户态中断处理程序，CPU开始存储用户态中断处理线程的上下文，以实现从用户态切换至内核态，对应S213。在时间点6，CPU在内核使能用户态IRQ，对应S214。除此以外，在时间点6，CPU在内核态可以通过调度其他线程来唤醒其他线程，例如可以唤醒线程A，使得线程A从阻塞状态进入就绪状态。在时间点7，CPU开始恢复线程A的上下文，以实现从内核态切换至用户态。在时间点8，CPU在用户态开始继续执行用户态进程A。
为了实现上述用户态中断请求的通用处理流程，存在使用Linux驱动来实现用户态中断处理的方案，具体流程如图4所示，图4是一种基于传统驱动的用户态中断处理示意图。
此处用户态中断处理的方案是上述步骤S210、S211、S212和S213的一种具体实现的方式。具体步骤为在Linux内核态插入一个驱动，该驱动和用户态之间存在接口，用户态中断处理线程可以通过该接口进行中断注册。CPU在用户态，用户态应用程序通过读取该驱动暴露给用户态的接口文件，经过read()、write()和ioctl()等接口，CPU下陷至内核态中，用户态中断处理线程在内核态中阻塞等待。当内核态驱动收到用户态中断请求后，将唤醒处于阻塞状态的用户态中断处理线程，使得用户态中断处理线程进入就绪状态。随后CPU在内核态调度用户态中断处理线程，使得用户态中断处理线程从就绪状态进入运行状态，并且在内核态恢复用户态中断处理线程的上下文，CPU从内核态切换至用户态(S211)。CPU在用户态运行用户态中断处理线程中的用户态中断处理程序(S212)。CPU在用户态执行完用户态中断处理程序之后，通过接口文件回到内核态。
基于驱动的用户态中断处理方案虽然可以实现用户态处理中断，但是在唤醒用户态线程时，存在大量非中断相关的逻辑处理，例如，信号处理、统计、负载均衡等。除此以外，并未对目前的用户态中断处理流程有任何改进，因此，此方案的用户态中断处理过程依旧冗长耗时，开销巨大，无法满足用户态中断对时延的高性能要求。
为了减少用户态中断处理过程中的内核态唤醒用户态线程存在的大量非中断相关的逻辑处理，可以对图4中基于传统驱动的用户态中断处理方案进行改进，下面结合图5对该方案进行说明。图5是另一种基于驱动的用户态中断处理示意图。
当用户态中断处理进程注册中断后，CPU在内核态通过将用户态IRQ对应的中断号和该中断号对应的用户态中断处理进程记录在进程与中断(process-interrupt request,Process-IRQ)的映射表中。当CPU在内核态收到用户态IRQ之后，运行第一中断异常处理程序时，CPU在内核态中依旧需要进行应答(S204)和结束中断(S206)的处理，处理到禁用用户态IRQ(S209)并唤醒用户态中断处理进程(210)时，CPU在内核态中直接从Process-IRQ的映射表中获取用户态中断处理线程的信息。这样可以绕过负载均衡和信号处理等与中断无关的逻辑处理，直接实现上下文切换，从而提升用户态中断请求的处理效率。但是，图5的方案仅仅改善了获取用户态中断处理进程的信息的过程，依旧没有改变用户态中断处理流程，即，CPU在用户态执行用户态中断处理程序之前，在内核态中依旧需要一定的处理时间，图5的方案依然无法满足用户态中断请求处理的高性能要求。
随着内核的发展，用户态驱动的需求越来越多，微内核将用户态驱动和用户态中断纳入系统的整体设计中，也就是在用户态中断处理中不再使用目前已有的接口文件唤醒用户态中断处理线程，而是为用户态中断处理设计了专用的通信机制。下面结合图6对该方案进行说明，图6是一种基于回调的用户态中断处理示意图。
如图6所示，在调度唤醒用户态和上下文切换之前，存在一个通信机制，该通信机制的作用和图5中Process-IRQ的映射表作用类似，当用户态IRQ发生后，CPU在内核态禁用该用户态IRQ，CPU在内核态中可以通过该通信机制直接获取该用户态IRQ对应的中断号和用户态中断处理线程的信息，并这些信息传递给用户态，从而减少了内核态通知用户态中断处理线程的代价。例如，在Zircon内核中使用Port机制，在seL4内核中使用Notification机制。图6的方案可以在实现用户态中断时减少一部分开销，但是图6的方案的中断处理逻辑依然遵循图1的通用处理流程，仍然无法满足用户态中断请求的处理的高性能要求。
虽然上述方案均可以实现用户态中断，但是上述方案的用户态中断处理流程均遵循了图1所示的用户态中断处理流程，内核态都必须经过应答IRQ(S204)、结束中断(S206)、禁用IRQ(S209)、唤醒用户态中断处理线程(S210)、上下文切换(S211、S212)、使能IRQ(S214)等一系列操作。这一系列CPU在内核态中的操作将直接影响用户态中断响应的速度。因此，如何降低用户态中断处理的时延是亟待解决的问题。
本申请实施例提供了一种用户态中断请求的处理方法，能够降低用户态中断处理的时延。下面将结合图7说明本申请实施例的方案。图7是本申请实施例提供的一种用户态中断请求处理流程示意图。
S701，CPU在内核态对第一中断异常处理程序的内核地址进行脱敏处理，以获得第二中断异常处理程序。
脱敏处理是为了脱除敏感的信息，特别是与安全性有关的信息，例如中断异常处理程序中与内核地址相关的信息，如内核地址本身和内核地址中的信息，其中，内核地址中的信息是指可以通过内核地址获得的信息。
例如，脱敏处理可以通过覆盖或删除等方式实现，即脱敏处理可以从第一中断异常处理程序中删除或者覆盖内核地址及其相关的信息，从而得到第二中断异常处理程序。
换句话说，第二中断异常处理程序为经过脱敏处理后的第一中断异常处理程序，也就是第二中断异常处理程序中不再包括内核地址及其相关的信息。
S702，CPU在内核态获取用户态中断请求，并执行第二中断异常处理程序，以确定对应于用户态中断请求的用户态中断处理程序。
第二中断异常处理程序用于CPU在内核态确定对应于用户态中断请求对应的用户态中断处理程序，进而在CPU从内核态切换至用户态之后，可以直接运行用户态中断处理程序。
S703，CPU在内核态通过第一特权级切换，切换至用户态，其中，第一特权级切换为无上下文恢复的切换。
第一特权级切换过程中，不需要恢复用户态中断处理线程的上下文，这样能够节省CPU的处理时间。具体地，如图3所示的过程中，CPU从内核态切换至用户态运行用户态中断处理程序，需要对用户态中断处理线程的上下文进行恢复，即图3中时间点3至时间点4，CPU需要一定处理时间去恢复用户态中断处理线程的上下文。而本申请的第一特权级切换不需要恢复用户态中断处理线程的上下文，从而能够节省时间点3至时间点4的处理时间。
S704，CPU在用户态执行用户态中断处理程序。
S705，CPU在用户态通过第二特权级切换，切换至内核态，其中，第二特权级切换为无上下文存储的切换。
同样，第二特权级切换过程中，不需要存储用户态中断处理线程的上下文，这样能够直接从用户态切换回内核态，节省了用户态中断处理线程的整体处理时间。具体地，如图3所示的过程中，CPU从用户态切换回内核态，需要对用户态中断处理线程的上下文进行存储，即图3中时间点5至时间点6，CPU需要一定处理时间去存储用户态中断处理线程的上下文。而本申请的第二特权级切换不需要存储用户态中断处理线程的上下文，从而能够节省时间点5至时间点6的处理时间。
本申请的技术方案，无上下文恢复和存储的特权级切换可以大大减少用户态中断处理的时延，无内核地址等敏感信息的第二中断异常处理程序，在减少用户态中断处理时延的同时，保证了系统内核的安全性。
下面将结合图8至图14对本申请提出的用户态中断请求的处理方法及装置做详细介绍，其中图8至图13为本申请实施例的用户态中断请求的处理方法详细说明，图14是本申请实施例的用户态中断请求的处理装置的详细说明，其中，以下具体方案阐述中的中断控制器以ARM架构下的GIC为例进行详细说明。
图8是本申请实施例提供的一种用户态中断处理流程示意图，首先本申请的用户态中断处理流程作简要整体说明。需要说明的是，图8为本申请用户态中断处理的整体流程，图8中的步骤包括图7中的步骤。
S801，GIC收到用户态中断请求IRQ，应理解，GIC可以收到不同的中断请求，此时可以使用IRQX代表不同的中断请求。例如，中断请求可以为软件中断或者硬件中断，本申请实施例对此不作限制。
S802，GIC将用户态IRQ发送给CPU，CPU在内核态获取用户态IRQ，对应于S702。
S803，CPU获取用户态IRQ对应的中断号。应理解，CPU收到用户态IRQ之后会产生中断异常，如果CPU在用户态执行用户态进程A，CPU下陷至内核态中执行第二中断异常处理程序，以确定对应于用户态中断请求的用户态中断处理程序，对应于S702。示例性地，CPU可以在内核态中执行第二中断异常处理程序时，CPU在内核态从GIC中的IAR读取用户态IRQ对应的中断号，以获取用户态IRQ对应的中断号。再例如，当中断控制器为x86架构下的(A)PIC时，CPU可以在内核态从(A)PIC中的ISR读取IRQ对应的中断号。本申请实施例对CPU获取中断号的方式不作限制。
应理解，在本申请方案中的第二中断异常处理程序为CPU在内核态对第一中断异常处理程序的内核地址进行脱敏处理后得到的，第二中断异常处理程序中不包含内核敏感信息，例如内核地址和内核地址中的信息。CPU在内核态对第一中断异常处理程序的内核地址进行脱敏处理的具体步骤在CPU启动后的中断初始化流程中，这将在后面结合图9详细说明。
S804，GIC收到用户态IRQ对应的应答。示例性地，当CPU在内核态从GIC中的IAR读取用户态IRQ对应的中断号的同时，GIC收到IRQ对应的应答。也就是CPU在内核态从GIC中的IAR读取IRQ对应的中断号时，这个步骤S803对于CPU而言，CPU获得了用户态IRQ对应的中断号，而这个步骤S803对于GIC而言，GIC收到了用户态IRQ对应的应答。本申请实施例对GIC收到用户态IRQ对应的应答的方式不作限制。
S805，GIC收到用户态IRQ对应的应答之后，屏蔽和该用户态IRQ的优先级相同的中断请求或者屏蔽低于该用户态IRQ的优先级的中断请求。
应理解，屏蔽和该用户态IRQ的优先级相同的中断请求或者屏蔽低于该用户态IRQ的优先级的中断请求的实现，离不开CPU启动后的中断初始化流程中的CPU给GIC设置优先级组，这将在后面结合图9详细说明。
S806，CPU在内核态中执行第二中断异常处理程序时，唤醒S803获得的中断号对应的用户态中断处理线程或者获得S803获得的中断号对应的用户态中断处理程序的地址。
应理解，CPU在内核态可以根据中断号唤醒用户态中断处理线程，还是获得用户态中断处理程序的地址，这取决于CPU启动后处于用户态中的用户态驱动或者应用程序103在注册用户态中断请求时的具体步骤，CPU注册用户态中断请求的具体步骤将在后续结合图9详细说明。
作为一种可能的实现方式，CPU在内核态根据用户态IRQ对应的中断号，唤醒用户态中断处理线程，使得用户态中断处理线程从阻塞状态进入就绪状态。
需要说明的是，CPU在内核态唤醒用户态中断处理线程也就是将用户态中断处理线程加入被调度队列。其中，IRQ对应的中断号也会在内核态中被写入寄存器，比如R0寄存器，还可以是其他通用寄存器，例如R1寄存器、R2寄存器等，在此不作限制。应理解，此处也可以唤醒的也可以是IRQ对应的用户态中断处理进程，在本申请中主要使用用户态中断处理线程进行说明。
作为一种可能的实现方式，CPU在内核态根据用户态IRQ对应的中断号，获得用户态中断处理程序的地址。应理解，CPU可以通过该地址找到用户态中断处理程序，并运行该程序。
S807，CPU在内核态可以通过第一硬件切换指令，进行第一特权级切换，实现从内核态切换至用户态，其中第一特权级切换为无上下文恢复的切换，对应于S703。
应理解，在本申请实施例中，CPU可以通过第一特权级切换，实现从内核态切换至用户态，而不需要恢复在S806中唤醒的用户态中断处理线程，这是因为在CPU启动后的中断初始化流程中获得了不包括内核地址的第二中断异常处理程序，使得CPU在内核态执行第二中断异常处理程序(S803和S806)时不会留下如内核地址这样的内核敏感信息，在一定程度上避免了CPU直接从内核态切换至用户态后，CPU在用户态执行用户态中断处理程序时不会因为任何内核敏感信息的泄露而产生的安全问题。第一特权级切换的具体过程后续会结合图11详细说明。
S808，CPU在用户态执行用户态中断处理程序，对应于S704。
如果在S806，CPU在内核态根据用户态IRQ对应的中断号，唤醒用户态中断处理线程，随后，CPU在内核态调度用户态处理线程，在S807之后，CPU从内核态切换至用户态后，执行该线程中对应的用户态中断处理程序。
作为一种可能的实现方式，当用户态中断处理线程中可以对应多个用户态IRQ的中断号时，也就是不同的用户态IRQ对应的中断号可以唤醒同一个用户态中断处理线程，同一个用户态中断处理线程中包括不同中断号对应的用户态中断处理程序。此时，CPU不能直接根据唤醒的用户态中断处理线程找到待执行的用户态中断处理程序。因此，在这种情况下，CPU在用户态需要读取R0寄存器中用户态IRQ对应的中断号，根据该中断号找到对应的用户态中断处理程序，随后执行该用户态中断处理程序。其中，CPU还可以通过读取其他通用寄存器获得IRQ对应的中断号，例如R1寄存器、R2寄存器等，在此不作限制。
作为一种可能的实现方式，当用户态中断处理线程和用户态IRQ对应的中断号是一一绑定的关系，也就是根据用户态IRQ对应的中断号唤醒的用户态中断处理线程中，仅有该中断号对应的用户态中断处理程序，此时CPU直接执行唤醒的用户态中断处理线程中的用户态中断处理程序。
如果在S806，CPU在内核态根据用户态IRQ对应的中断号，获得用户态中断处理程序的地址，经过S807之后，CPU从内核态切换至用户态之后，PC指向用户态中断处理程序的地址，CPU在用户态直接运行用户态中断处理程序。
S809，CPU在用户态执行用户态中断处理程序的同时，CPU在内核态并发进行用户态中断处理程序的结果状态检测。
应理解，为了防止CPU在用户态执行用户态中断处理程序中出现异常后，CPU卡死在用户态中执行用户态中断处理程序，影响CPU的正常运行。此时，CPU在内核态并发进行用户态中断处理程序的结果状态检测，从而使得CPU可以实时检测用户态中断处理程序的结果状态，如果用户态中断处理程序的处理结果异常，CPU有相应的操作后续将进行详细说明。
除此以外，CPU能够实现在内核态并发进行用户态中断处理程序的结果状态的检测，离不开CPU启动后中断初始化流程中的抢占操作，这将在后面结合图9详细说明。
S810，CPU在用户态可以通过第二硬件切换指令，进行第二特权级切换，实现从用户态切换至内核态，其中第二特权级切换为无上下文存储的切换，对应于S705。
应理解，在本申请实施例中，CPU可以通过第二特权级切换实现从用户态切换至内核态，而不需要存储用户态中断处理线程的上下文，是因为CPU内核态不需要已经完成的用户态中断处理线程的上下文。第二特权级切换的具体过程后续会结合图11详细说明。
S811，CPU在内核态将结束中断EOI写入GIC的寄存器中。
S812，GIC收到EOI。例如，当CPU在内核态将EOI写入GIC的寄存器中的同时，GIC收到EOI，也就是CPU在内核态将EOI写入GIC的寄存器中时，这个步骤S811对于GIC而言，GIC收到了EOI。
S813，GIC在收到EOI之后会解除在S805中屏蔽的中断请求，并等待所有中断请求。例如，GIC在收到EOI之后会拉低GIC中的CPU接口的优先级，从而实现对S805中屏蔽的中断请求的解除。本申请实施例对GIC解除中断请求的具体实现方式不作限制。
需要说明的是，当用户态IRQ使用结束时，CPU通过内核态提供的接口释放用户态中断服务。
上述步骤是对本申请实施例提出的用户态中断处理方法的整体描述，下面将结合图9具体说明在CPU收到用户态IRQ之前，CPU需要进行中断初始化处理流程，主要包括CPU在内核态中的初始化流程S901、S902、S903、注册用户态IRQ时，CPU在用户态和内核态的操作以及需要GIC配合的步骤。图9是本申请实施例提供的一种在CPU启动后的中断初始化处理流程的示意图。
S901，CPU启动后，CPU在内核态给GIC设置中断优先级组，中断优先级组包括第一中断优先级组和第二中断优先级组，第一中断优先级组包括内核态中断请求，第二中断优先级组包括用户态中断请求，或者包括低于用户态中断请求的优先级的中断请求，第一中断优先级组的优先级高于第二中断优先级组。
应理解，中断优先级组中包括不同的优先级的中断请求，其中，内核态中断请求为被内核态注册的中断请求，并且后续在内核态中运行该中断请求对应的内核态中断处理程序。用户态中断请求为被用户态驱动或者应用程序注册的中断请求，并且后续在用户态中运行该中断请求对应的用户态中断处理程序。其中，在本申请实施例中，对于低于用户态中断请求的优先级的中断请求的具体中断请求类型不作限制。
作为一种可能的实现方式，CPU给GIC设置中断优先级组的具体实现可以为，CPU通过配置每个中断请求在GIC中对应的中断优先级寄存器(interrupt priority register,IPRIORITYR)的值来实现中断优先级组的设置。例如，将内核态中断请求对应的IPRIORITYR设置为高的值，将用户态中断请求对应的IPRIORITYR设置为低的值。本申请实施例对中断优先级组的具体实现方式不作限制。
CPU在内核态给GIC设置中断优先级组用于辅助GIC在收到用户态IRQ对应的应答之后，屏蔽属于第二优先级组的中断请求。
例如，在后续CPU收到IRQ(S801)后，CPU在内核态通过读取GIC的IAR获得该IRQ对应的中断号(S803)，GIC可以知道该IRQ是属于第一中断优先级组还是第二中断优先级组，当GIC收到属于第二中断优先级组的IRQ对应的ACK之后(S804)，GIC可以拉高GIC中的CPU接口的优先级，从而来屏蔽属于第二中断优先级组的IRQ，也就是在S805中屏蔽和该用户态IRQ的优先级相同的中断请求或者屏蔽低于该用户态IRQ的优先级的中断请求。
通过在CPU启动后的中断初始化流程中的设置中断优先级组，可以辅助GIC在收到用户态IRQ对应的应答消息之后，屏蔽属于第二中断优先级组的IRQ，从而实现防止该用户态IRQ正在被服务时，CPU再次收到该用户态IRQ而产生的嵌套问题。因此，本申请实施例中不再需要禁用中断和重新使能中断的操作，来实现上述效果，可以大大减少CPU开始在用户态执行用户态中断处理线程之前的时延，进而使得用户态中断处理线程得到快速响应。除此以外，通过设置中断优先级组，屏蔽属于第二中断优先级组的IRQ，还可以使得正在被服务的用户态IRQ不被同优先级或者低优先级的IRQ影响。
作为一种可能实现的方式，还可以通过不可屏蔽中断(non-maskable interrupt,NMI)等技术来实现屏蔽和用户态IRQ优先级相同或者更低的中断请求，本申请实施例对实现屏蔽和用户态IRQ优先级相同或者更低的中断请求的具体方式不作限制。
S902，CPU在内核态给GIC设置抢占操作，抢占操作包括第一中断优先级组抢占第二中断优先级组。
应理解，在本申请的方案中，CPU正在响应和服务属于第二中断优先级组的用户态IRQ时(S808)，GIC还未收到结束中断EOI(S811)。虽然S801中给GIC设置了中断优先级组，GIC可以向CPU发送属于第一中断优先级组的内核态IRQ，但是此时，CPU无法响应和服务该内核态IRQ，也就是CPU无法从用户态下陷至内核态，在内核态中无法读取GIC的IAR中内核态IRQ对应的中断号。内核态IRQ无法得到响应和服务而造成的一系列问题。例如，时钟中断请求和调度核间中断(inter-processor interrupts,IPI)等内核态IRQ无法的到响应和服务而产生的无法调度和计时的问题。
因此，在CPU启动后的中断初始化流程中，CPU需要在内核态给GIC设置抢占操作。第一中断优先级组抢占第二中断优先级组表示，在GIC还未收到结束中断EOI时，GIC给CPU发送属于第一中断优先级组的内核态IRQ后，CPU可以下陷至内核态，读取GIC的IAR中内核态IRQ对应的中断号，内核态IRQ得到服务和响应。此时，CPU可以打断正在进行的用户态IRQ，优先得到服务和响应。也就是，内核态IRQ不需要等到用户态中断处理程序结束后，才可以被服务和响应，从而保证了内核态中断请求不会被用户态中断影响，保证系统运行的稳定性。
在S809中就需要使用该抢占操作，才能实现CPU在内核态并发进行用户态中断处理程序的结果状态检测，具体实现步骤将在后续对S809的详细说明中给出。
需要说明的是，CPU给GIC设置抢占操作可以通过以下任意一种方式实现。
作为一种可能实现的方式，CPU在内核态通过结合软件驱动，给GIC设置抢占操作。例如，除GIC，具有发送中断能力的控制器可以通过并联、级联的方式与GIC相连，这些具有发送中断能力的控制器自身具有给GIC设置中断优先级组和设置抢占操作的能力。因此，CPU在内核态，通过软件驱动这类具有发送中断能力的控制器给GIC设置优先级组或者设置抢占操作。其中，这类具有发送中断能力的控制器可以为扩展中断和事件控制器(extendedinterrupt and event controller,EXTI)，应理解，具有发送中断能力的控制器还可以为除EXTI之外的其他控制器，本申请实施例对此不作限制。
作为一种可能实现的方式，CPU在内核态直接给GIC设置抢占操作，具体的，CPU可以通过配置二进制点寄存器(binary point register,BPR)和IPRIORITYR实现给GIC设置抢占操作。例如，BPR可以决定每个中断请求对应的IPRIORITYR的值的高n位被用于抢占，BPR可以配置最高位用于抢占。随后，在中断请求进行注册时，内核态中断请求对应的IPRIORITYR的最高位可以被设置为0，内核态中断请求对应的IPRIORITYR的最高位可以被设置为1。根据BRP的配置，PRIORITYR的最高位为0的内核态中断请求可以抢占PRIORITYR的最高位为1的用户态中断请求，这就实现了GIC的抢占操作。本申请实施例对GIC设置抢占操作的具体方式不作限制。
通过CPU在内核态给GIC设置抢占操作，内核态IRQ可以打断正在进行的用户态IRQ，优先得到服务和响应，内核态IRQ不需要等到用户态中断处理程序结束后，才可以被服务和响应，从而保证了内核态中断请求不会被用户态中断影响。当用户态中断处理程序出现异常时，内核态IRQ依旧可以得到CPU的服务和响应，进一步保证了CPU的正常运行。
S903，CPU在内核态对第一中断异常处理程序的内核地址进行脱敏处理，以获得第二中断异常处理程序，对应于S701。
应理解，第二中断异常处理程序中不包括内核地址以及通过内核地址可以获得的信息。
需要说明的是，在本申请的方案中，在S806后，也就是CPU在内核态根据用户态IRQ对应的中断号，唤醒用户态中断处理线程之后，CPU直接进行S807，CPU不需要恢复用户态中断处理线程的上下文，直接通过第一硬件切换指令，从内核态切换至用户态。CPU可以实现无用户态中断处理线程恢复的上下文切换的原因是，CPU在启动后的中断初始化流程中经过了S903，也就是CPU在内核态运行完第二中断异常处理程序之后，该程序所在的CPU寄存器中无内核地址以及通过内核地址可以获得的信息。CPU直接从内核态切换至用户态，S903可以保证CPU在用户态运行用户态中断处理程序时不会由于内核地址的泄露而产生的安全问题。
需要说明的是，CPU在内核态对第一中断异常处理程序的内核地址进行脱敏处理可以通过以下任意一种方式实现。
作为一种可能的实现方式，将第一中断异常处理程序中的内核地址和通过内核地址可以获得的信息进行覆盖，例如，通过修改编译器或者手写汇编等方式，来获得第二中断异常处理程序。在S803和S806中，CPU在内核态运行完第二中断异常处理程序后，该程序所在的CPU寄存器中不包括内核地址以及通过内核地址可以获得的信息。本申请实施例对覆盖第一中断异常处理程序中的内核地址和通过内核地址可以获得的信息的方式不作限制。
作为一种可能的实现方式，将第一中断异常处理程序中的内核地址和通过内核地址可以获得的信息删除，例如，通过复用寄存器或者清零等方式，来获得第二中断异常处理程序。在S803和S806中，CPU在内核态运行完第二中断异常处理程序后，该程序所在的CPU寄存器中不包括内核地址以及通过内核地址可以获得的信息。本申请实施例对删除第一中断异常处理程序中的内核地址和通过内核地址可以获得的信息的方式不作限制。
通过对第一中断异常处理程序的内核地址进行脱敏处理可以保证CPU的寄存器中不存在影响内核安全性的信息，进一步保证了无上下文恢复的第一特权级切换后，CPU在用户态执行用户态中断处理程序时，CPU内核的安全性，从而大大减少了响应用户态中断处理程序的时延。
应理解，S901至S903均为CPU启动后，在内核态进行的初始化操作，也就是S901至S903为后续响应和处理用户态中断请求的预操作。其中，S901和S903之间没有先后顺序，可以先执行S901，再执行S903，还可以先执行S903，再执行S901，本申请实施例对此不作限制。
S904，CPU启动后，CPU在用户态时，用户态驱动或者应用程序103创建用户态IRQ对应的用户态中断处理线程，或者创建用户态IRQ对应的用户态中断处理程序的地址。
需要说明的是，如果用户态仅有一个线程或者进程，则用户态驱动或者应用程序103可以创建用户态IRQ对应的用户态中断处理程序的地址。
S905，CPU通过内核接口，在内核中记录用户态IRQ的中断号和用户态中断处理线程之间的对应关系，或者在内核中将用户态IRQ的中断号对应的用户态中断处理程序的地址记录在内核中。
S906，在GIC中通过中断使能寄存器(interrupt set-enable register,ISENABLER)使能该用户态IRQ。
另外，S904、S905和S906这三个步骤分别是，为了实现用户态IRQ的注册，CPU在用户态、内核态以及GIC需要执行的步骤。这个过程也就是用户态驱动或者应用程序103注册用户态IRQ，将用户态IRQ的相关信息传递给CPU的内核以及GIC的过程，这是为了在CPU收到用户态IRQ(S802)之后，进一步执行后续步骤。
下面将结合图10至图12，对图8中的一些步骤做详细说明。
首先，对S803进行详细说明，CPU收到用户态IRQ之后会产生中断异常，如果CPU在用户态执行用户态进程A，CPU下陷至内核态中执行第二中断异常处理程序。
作为一种可能的实现方式，CPU收到用户态IRQ之后会根据内核异常向量表中相应的地址，跳转运行第二中断异常处理程序，如图10所示。图10是本申请实施例提供的一种内核异常向量表对照示意图。
需要说明的是，CPU发生内核异常除了CPU收到中断请求IRQ或者快速中断请求FIQ以外，还可能出现同步异常、系统错误等异常情况。当这些异常发生时，CPU可以根据内核异常向量表获得不同异常情况对应的处理地址，随后CPU通过获得的处理地址，跳转处理对应的异常情况，在本申请实施例中，主要针对的是用户态IRQ，相应地CPU跳转运行第二中断异常处理程序。
其次，对S807和S810进行详细说明，S807，CPU在内核态通过第一硬件切换指令，进行第一特权级切换，实现从内核态切换至用户态，其中第一特权级切换为无上下文恢复的切换。
作为一种可能的实现方式，第一硬件切换指令可以为eret/sysret。
S810，CPU在用户态可以通过第二硬件切换指令，进行第二特权级切换，实现从用户态切换至内核态，其中第二特权级切换为无上下文存储的切换。
作为一种可能的实现方式，第二硬件切换指令可以为svc/syscall。
下面将结合图11对S807和S810的切换流程作具体说明，图11是本申请实施例提供的一种特权级切换流程示意图。
在进行第一特权级切换以前，PC指向内核态的地址，也就是PC指向S705第二中断异常处理程序的最后一句，SP指向当前的内核栈，根据第一硬件切换指令eret/sysret，将SP指向用户栈，PC指向用户态地址，完成第一特权级切换，使得控制流跳转至用户态调用用户态中断处理线程，使得用户态中断处理线程从就绪状态进入运行状态，使得CPU执行该线程中对应的用户态中断处理程序(S808)。
CPU在用户态运行完用户态中断处理程序之后，PC指向用户态地址，SP指向用户栈，根据第二硬件切换指令svc/syscall，将SP指向内核栈，PC指向内核态地址，完成第二特权级切换使得控制流回到内核态，结束该用户态IRQ(S811)。
最后，对S809做详细说明，S809，CPU在用户态执行用户态中断处理程序的同时，CPU在内核态并发进行用户态中断处理程序的结果状态检测。
由于CPU启动后，CPU在内核态给GIC设置了抢占操作(S902)。虽然此时CPU在用户态执行用户态中断处理程序，但是属于第一中断优先级组的内核态IRQ可以打断该用户态IRQ对应的用户态中断处理程序的执行。因此，此时CPU收到内核态IRQ时，原本处于用户态的CPU会下陷至内核态，响应和服务该内核态IRQ。这个过程也就是CPU在内核态并发检测用户态中断处理程序的结果状态，需要说明的是，在本申请中的并发检测不是时域上的同时进行，而是需要通过内核态中断请求来抢占正在运行的用户态中断处理程序，以此来实现CPU在内核态并发检测用户态中断处理程序的结果状态。
作为一种可能的实现方式，在本申请实施例中，CPU可以使用属于内核态IRQ的时钟中断请求，来实现CPU在内核态并发进行用户态中断处理程序的结果状态检测。
示例性的，CPU在用户态执行某个用户态IRQ对应的用户态中断处理程序时，CPU会周期性地收到时钟中断请求。此时，CPU会周期性地下陷至内核态检测CPU是否已经将EOI写入GIC的寄存器中，也就是CPU会检测是否已经执行了S811和S812。其中，周期性的时钟中断请求可以是N个时钟周期，其中，N为正整数。
如果CPU下陷至内核态检测GIC的IAR中没有针对该用户态IRQ的EOI，则用户态中断处理程序的结果状态指示未结束，CPU在内核态禁用该用户态IRQ，并将EOI写入中断控制器的寄存器。
随后，CPU按照目前的用户态中断处理流程(图2)接收其他新的用户态IRQ，当被CPU禁用的用户态IRQ经过长时间后恢复，可以通过重新使能该用户态IRQ。其中，该用户态IRQ经过长时间恢复有两种恢复方式。第一种，该用户态IRQ对应的用户态中断处理程序执行时间较长，执行完成之后，将通过特权级切换切回内核态，CPU在内核态重新使能该用户态IRQ。第二种，CPU在用户态的用户态驱动或者应用程序自行发现该用户态IRQ对应的用户态中断处理程序异常后，重新初始化该用户态IRQ，重新使能该用户态IRQ。
作为一种可能实现的方式，在本申请实施例中，CPU可以通过性能检测计数器(performance monitor counter,PMC)或者通过看门狗(watchdog)咬狗触发等方法，来实现CPU在内核态并发进行用户态中断处理程序的结果状态检测。
示例性的，CPU在用户态执行某个用户态IRQ对应的用户态中断处理程序时，通过PMC检测用户态是否在M条指令内完成用户态中断处理程序，其中M为正整数。
如果PMC检测到CPU在用户态没有在M条指令内完成用户态中断处理程序，则用户态中断处理程序的结果状态指示未结束，CPU在内核态禁用该用户态IRQ，并将EOI写入中断控制器的寄存器。随后的操作和上述利用时钟中断请求实现用户态中断处理程序的结果状态的检测中的操作一致，为避免重复，在此不作赘述。
上述说明是对本申请实施例的用户态中断处理流程作了详细的描述，下面将结合图12和图13说明本申请实施例的用户态中断处理方法相较于目前的用户态中断处理流程如何实现减少时延，提高用户态中断处理程序的响应速度。
当用户态驱动和应用程序创建的是用户态中断处理线程时，图12是本申请实施例提供的另一种用户态中断处理流程示意图。
CPU在收到IRQ之前，也就是在时间点1’之前，CPU在用户态执行用户态线程A。CPU在时间点1’，接收到用户态IRQ，此时，CPU下陷至内核态中，使得用户态线程A从运行状态进入阻塞状态，也就是在时间点1’到时间点2’这段时间内，CPU需要存储用户态线程A的上下文，以实现从用户态切换至内核态。
随后，从时间点2’开始，CPU在内核态执行第二中断异常处理程序，对应于S803、S804和S806，唤醒S803获取的中断号对应的用户态中断处理线程，使得用户态中断处理线程从阻塞状态进入就绪状态。
在时间点3’，CPU通过第一特权级切换，实现从内核态切换至用户态，对应S807。
通过第一特权级切换，第一特权级切换为无用户态中断处理线程的上下文恢复的切换，可以减少CPU从内核态切换至用户态执行用户态中断处理线程的时间，促使用户态中断处理线程可以得到快速响应，有效减少了时延。
CPU从内核态切换至用户态后，从时间点3’开始，CPU在用户态调用用户态中断处理线程，随后开始运行用户态中断处理线程中的用户态中断处理程序，对应S808。
在时间点4’，CPU在用户态执行完用户态中断处理线程，通过第二特权级切换，实现从用户态切换至内核态，对应于S810。CPU从时间点4’开始调度用户态线程A，以唤醒用户态线程A。
通过第二特权级切换，第二特权级切换为无用户态中断处理线程的上下文存储的切换，可以减少CPU从用户态切换至内核态的时间，有效减少了CPU服务用户态IRQ的整体时间。
在时间点5’，CPU在内核态唤醒了用户态线程A，使得用户态线程A从阻塞状态进入就绪状态。在时间点5’到时间点6’这段时间内，CPU需要恢复用户态线程A的上下文，以实现从内核态切换至用户态，在时间点6’，CPU在用户态继续执行用户态线程A。
当用户态驱动和应用程序103创建的是用户态中断处理程序的地址时，图13是本申请实施例提供的又一种用户态中断处理流程示意图。
图13中时间点2”到时间点3”这个时间段，短于图12时间点2’到时间点3’这个时间段，这是因为在图13的这段时间CPU在内核态运行第二中断异常处理程序时，可以直接得到用户态IRQ对应的用户态中断处理程序的地址。CPU在内核态通过第一特权级切换之后，可以直接开始运行用户态中断处理程序，不需要调用用户态中断处理线程。
因此，当用户态驱动和应用程序103创建的是用户态中断处理程序的地址时，通过本申请的用户态中断处理方法，可以更大地提升用户态中断处理程序的响应速度，从而减少用户态中断处理的时延。
相比于目前的用户态中断处理方法的流程，通过在CPU启动后对第一中断异常处理程序进行脱敏处理，实现CPU从内核态切换至用户态进行用户态中断处理程序时，不需要进行用户态中断处理线程的上下文恢复，提升了用户态中断处理程序的响应速度。
相比于目前的用户态中断处理方法的流程，本申请通过在CPU启动后给中断控制器设置中断优先级组和设置抢占操作，可以使得本申请方案在达到防止同一用户态中断请求再次发送给内核态产生嵌套的效果的同时，减少了禁用用户态中断请求和重新使能用户态中断请求这两个步骤，也可以提升用户态中断请求的响应速度，从而大大减少用户态中断请求的处理时延。
本申请实施例的方案可以大大减少用户态中断请求的处理时延，如表1所示，表1给出了目前的用户态中断方案、本申请实施例中技术方案在通用场景和单线程/单进程场景下的用户态中断时延对比表。
表1
用户态中断 时延(cycles)
目前用户态中断方案 6000-8000
本申请实施例通用场景方案 2000-3000
本申请实施例单线程/单进程场景方案 200-400
根据表1可知，本申请实施例在通用场景下的用户态中断处理方案，相比于目前的用户态中断处理方案可以达到60％以上的优化效果，如果是在单线程或者单进程的场景下，也就是当用户态驱动和应用程序103创建的是用户态中断处理程序的存储地址时，本申请实施例的用户态中断处理方案，相比于目前的用户态中断处理方案可以达到90％的时延优化效果。
上面结合图7至图13详细介绍了本申请实施例中的用户态中断请求的处理方法，下面结合图14详细介绍本申请实施例中的用户态中断请求的处理装置。
参见图14，图14是本申请实施例提供的一种用户态中断请求的处理装置1400的示意图。如图14所示，用户态中断请求的处理装置1400包括CPU，该CPU包括初始化模块1401、中断异常处理模块1402、特权级切换模块1403、用户态中断处理模块1404、用户态中断处理结束模块1405和用户态中断处理结果检测模块1406。
初始化模块1401在内核态用于对第一中断异常处理程序的内核地址进行脱敏处理，以获得第二中断异常处理程序；中断异常处理模块1402在内核态用于获取用户态中断请求，并执行第二中断异常处理程序，以确定对应于用户态中断请求的用户态中断处理程序；特权级切换模块1403在内核态用于通过第一特权级切换，切换至用户态；用户态中断处理模块1404在用户态用于执行用户态中断处理程序，其中，第一特权级切换为无上下文恢复的切换；特权级切换模块1403在用户态用于通过第二特权级切换，切换至所述内核态，其中，所述第二特权级切换为无上下文存储的切换。
需要说明的是，上述模块是从功能逻辑上的划分，并非限定上述模块必须是独立的硬件单元。
初始化模块1401还用于执行前述方法实施例中的给中断控制器设置中断优先级组和设置抢占操作，用户态中断处理结束模块1405用于将结束中断EOI写入中断控制器的寄存器中，用户态中断处理结果检测模块1406用于用户态中断处理程序过程中，并发检测用户态中断处理程序的结果状态，详细过程可参考方法实施例，在此不作赘述。
图14中各个模块的连接关系仅为一种示例，本申请任意实施例提供的方法也可以应用在其它连接方式的终端设备中，例如所有模块通过总线连接。图14中各个模块的划分仅是逻辑上的划分，并不代表硬件上一定是分开的。图14中各个模块在本申请的其他实施例中未必是必要的。
另外，本申请还提供与本申请提供的方案相关的存储介质、计算机程序产品、计算机程序等。具体实现可参考前述实施例。
需要说明的是，为了方便应用和理解，本申请实施例为提到的一些系统、模块、器件、元素、数据结构以及指令等进行了命名，这些命名的大写或小写在无特殊说明的情况下均是相同的含义。同时，这些命名可以根据需求变更，不应作为对本申请所提供方案的限定。
需要说明的是，本实施例提供的方案可以应用于终端设备或服务器等。这里的终端设备包括但不限于智能手机、车载装置(例如自动驾驶设备)、个人计算机、人工智能设备、平板电脑、个人数字助理、智能穿戴式设备(例如智能手表或手环、智能眼镜)、智能语音设备(例如智能音箱等)、虚拟现实/混合现实/增强现实设备或网络接入设备(例如网关等)等。服务器可以包括存储服务器或计算服务器等。
需要说明的是，前述实施例中提出模块或单元的划分仅作为一种示例性的示出，所描述的各个模块的功能仅是举例说明，本申请并不以此为限。本领域普通技术人员可以根据需求合并其中两个或更多模块的功能，或者将一个模块的功能拆分从而获得更多更细粒度的模块，以及其他变形方式。
以上描述的各个实施例之间相同或相似的部分可相互参考。本申请中的“多个”若无特殊说明，指两个或两个以上，或“至少两个”。本申请中的“A/B”包括三种情况：“A”、“B”和“A和B”。本申请中一个对象的“标识(id)”指的是唯一标识该对象的信息，该“标识”可以直接标识该对象，例如对象的名称，也可以间接指示该对象，例如对象的存储地址。本申请中“第一”、“第二”、“第三”等仅为了区分表述，没有限定顺序的意思；另外，第一对象和第二对象在某些情况下有可能合并或指同一对象；再者，由于没有限定顺序，所以没有第一，也可以有第二或第三。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (21)

1.一种用户态中断请求的处理方法，其特征在于，包括：
处理器在内核态对第一中断异常处理程序的内核地址进行脱敏处理，以获得第二中断异常处理程序；
所述处理器在所述内核态获取用户态中断请求，并执行所述第二中断异常处理程序，以确定对应于所述用户态中断请求的用户态中断处理程序；
所述处理器在所述内核态通过第一特权级切换，切换至用户态，其中，所述第一特权级切换为无上下文恢复的切换；
所述处理器在所述用户态执行所述用户态中断处理程序；
所述处理器在所述用户态通过第二特权级切换，切换至所述内核态，其中，所述第二特权级切换为无上下文存储的切换。
2.根据权利要求1所述的方法，其特征在于，所述处理器在内核态对第一中断异常处理程序的内核地址进行脱敏处理包括：
覆盖或删除所述第一中断异常处理程序中的所述内核地址和所述内核地址中的信息。
3.根据权利要求1所述的方法，其特征在于，所述执行所述第二中断异常处理程序，以确定对应于所述用户态中断请求的用户态中断处理程序包括：
唤醒所述用户态中断请求对应的用户态中断处理线程，其中，所述用户态中断处理线程包括所述用户态中断处理程序；或者
获得所述用户态中断请求对应的所述用户态中断处理程序的地址。
4.根据权利要求3所述的方法，其特征在于，所述获得所述用户态中断请求对应的所述用户态中断处理程序的地址包括：
获得所述用户态中断请求对应的中断号；
获得所述中断号对应的所述用户态中断处理程序的地址。
5.根据权利要求4所述的方法，其特征在于，所述获得所述用户态中断请求对应的中断号包括：
所述处理器在内核态读取中断控制器的寄存器，以获得所述用户态中断请求对应的中断号，所述中断控制器获得应答消息，所述应答消息用于指示所述中断控制器屏蔽和所述用户态中断请求的优先级相同的中断请求，或者屏蔽低于所述用户态中断请求的优先级的中断请求。
6.根据权利要求1至5任一项所述的方法，其特征在于，所述方法还包括：
所述处理器在所述内核态给中断控制器设置中断优先级组，所述中断优先级组包括第一中断优先级组和第二中断优先级组，其中，所述第一中断优先级组包括内核态中断请求，所述第二中断优先级组包括和所述用户态中断请求的优先级相同的中断请求，或者低于所述用户态中断请求的优先级的中断请求，所述第一中断优先级组的优先级高于第二中断优先级组；
所述处理器在所述内核态给所述中断控制器设置抢占操作，所述抢占操作包括第一中断优先级组抢占第二中断优先级组。
7.根据权利要求1至6任一项中所述的方法，其特征在于，所述处理器在所述用户态通过第二特权级切换，切换至所述内核态之后，
所述处理器在所述内核态将结束中断EOI写入中断控制器的寄存器，所述中断控制器收到所述EOI，所述EOI用于指示所述中断控制器解除屏蔽所述和所述用户态中断请求的优先级相同的中断请求，或者屏蔽低于所述用户态中断请求的优先级的中断请求。
8.根据权利要求1至7任一项所述的方法，其特征在于，所述方法还包括：
所述处理器在所述用户态执行所述用户态中断处理程序时，所述处理器在所述内核态并发检测所述用户态中断处理程序的结果状态。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
如果所述用户态中断处理程序的结果状态指示未结束，所述处理器在所述内核态中禁用所述用户态中断请求，并将结束中断EOI写入中断控制器的寄存器。
10.一种用户态中断请求的处理装置，其特征在于，所述处理装置包括初始化模块、中断异常处理模块、特权级切换模块和用户态中断处理模块；
所述初始化模块在内核态用于对第一中断异常处理程序的内核地址进行脱敏处理，以获得第二中断异常处理程序；
所述中断异常处理模块在所述内核态用于获取用户态中断请求，并执行所述第二中断异常处理程序，以确定对应于所述用户态中断请求的用户态中断处理程序；
所述特权级切换模块在所述内核态用于通过第一特权级切换，切换至用户态；
所述用户态中断处理模块在所述用户态用于执行所述用户态中断处理程序，其中，所述第一特权级切换为无上下文恢复的切换；
所述特权级切换模块在所述用户态用于通过第二特权级切换，切换至所述内核态，其中，所述第二特权级切换为无上下文存储的切换。
11.根据权利要求10所述的装置，其特征在于，所述初始化模块在内核态用于对第一中断异常处理程序的内核地址进行脱敏处理包括：
覆盖或删除所述中断异常处理程序中的所述内核地址和所述内核地址中的信息。
12.根据权利要求10所述的装置，其特征在于，所述执行所述第二中断异常处理程序，以确定对应于所述用户态中断请求的用户态中断处理程序包括：
所述中断异常处理模块用于唤醒所述用户态中断请求对应的用户态中断处理线程，其中，所述用户态中断处理线程包括所述用户态中断处理程序；或者
所述中断异常处理模块用于获得所述用户态中断请求对应的所述用户态中断处理程序的地址。
13.根据权利要求12所述的装置，其特征在于，所述中断异常处理模块用于获得所述用户态中断请求对应的所述用户态中断处理程序的地址包括：
所述中断异常处理模块用于获得所述用户态中断请求对应的中断号；
所述中断异常处理模块用于获得所述中断号对应的所述用户态中断处理程序的地址。
14.根据权利要求13所述的装置，其特征在于，所述中断异常处理模块用于获得所述用户态中断请求对应的中断号包括：
所述中断异常处理模块用于在内核态读取中断控制器的寄存器，以获得所述用户态中断请求对应的中断号，所述中断控制器获得应答消息，所述应答消息用于指示所述中断控制器屏蔽和所述用户态中断请求的优先级相同的中断请求，或者屏蔽低于所述用户态中断请求的优先级的中断请求。
15.根据权利要求10至14任一项所述的装置，其特征在于，所述初始化模块在内核态还用于：
给中断控制器设置中断优先级组，所述中断优先级组包括第一中断优先级组和第二中断优先级组，其中，所述第一中断优先级组包括内核态中断请求，所述第二中断优先级组包括和所述用户态中断请求的优先级相同的中断请求，或者低于所述用户态中断请求的优先级的中断请求，所述第一中断优先级组的优先级高于第二中断优先级组；
给所述中断控制器设置抢占操作，所述抢占操作包括第一中断优先级组抢占第二中断优先级组。
16.根据权利要求10至15任一项中所述的装置，其特征在于，所述装置还包括用户态中断处理结束模块：所述特权级切换模块在所述用户态通过第二特权级切换，切换至所述内核态之后，
所述用户态中断处理结束模块在所述内核态用于将结束中断EOI写入中断控制器的寄存器，所述中断控制器收到所述EOI，所述EOI用于指示所述中断控制器解除屏蔽所述和所述用户态中断请求的优先级相同的中断请求，或者屏蔽低于所述用户态中断请求的优先级的中断请求。
17.根据权利要求10至16任一项所述的装置，其特征在于，所述装置还包括用户态中断处理结果检测模块：
所述用户态中断处理模块在所述用户态执行所述用户态中断处理程序时，所述用户态中断处理结果检测模块在所述内核态用于并发检测所述用户态中断处理程序的结果状态。
18.根据权利要求17所述的装置，其特征在于，所述用户态中断处理结果检测模块还用于：
如果所述用户态中断处理程序的结果状态指示未结束，在所述内核态中禁用所述用户态中断请求，并且用户态中断处理结束模块用于将结束中断EOI写入中断控制器的寄存器。
19.一种用户态中断请求的处理装置，其特征在于，所述处理装置包括处理器和存储器，所述存储器用于存储计算机可读指令，所述处理器用于读取所述计算机可读指令以实现如权利要求1至9任一项所述的方法。
20.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机指令，当所述计算机指令在计算机上运行时，如权利要求1至9中任一项所述的方法被执行。
21.一种计算机程序产品，其特征在于，所述计算机程序产品中包括计算机程序代码，当所述计算机程序代码在计算机上运行时，如权利要求1至9中任一项所述的方法被执行。
CN202110716473.1A 2021-06-28 2021-06-28 用户态中断请求的处理方法及装置 Pending CN115599505A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110716473.1A CN115599505A (zh) 2021-06-28 2021-06-28 用户态中断请求的处理方法及装置
EP22831843.2A EP4343549A1 (en) 2021-06-28 2022-06-23 User mode interrupt request processing method and apparatus
PCT/CN2022/100786 WO2023274027A1 (zh) 2021-06-28 2022-06-23 用户态中断请求的处理方法及装置
US18/397,184 US20240126593A1 (en) 2021-06-28 2023-12-27 User-mode interrupt request processing method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110716473.1A CN115599505A (zh) 2021-06-28 2021-06-28 用户态中断请求的处理方法及装置

Publications (1)

Publication Number Publication Date
CN115599505A true CN115599505A (zh) 2023-01-13

Family

ID=84691309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110716473.1A Pending CN115599505A (zh) 2021-06-28 2021-06-28 用户态中断请求的处理方法及装置

Country Status (4)

Country Link
US (1) US20240126593A1 (zh)
EP (1) EP4343549A1 (zh)
CN (1) CN115599505A (zh)
WO (1) WO2023274027A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116560802B (zh) * 2023-07-05 2023-09-26 麒麟软件有限公司 一种基于虚拟机负载的虚拟机自适应热迁移方法及系统
CN117272412B (zh) * 2023-11-21 2024-03-15 芯来智融半导体科技(上海)有限公司 中断控制寄存器保护方法、装置、计算机设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627258A (zh) * 2003-12-10 2005-06-15 微软公司 内核模式填补的驱动程序专用上下文
CN107003899A (zh) * 2015-10-28 2017-08-01 华为技术有限公司 一种中断响应方法、装置及基站
CN107526622A (zh) * 2017-08-16 2017-12-29 北方工业大学 Linux的快速异常处理方法及装置
CN107797848A (zh) * 2016-08-29 2018-03-13 华为数字技术（苏州）有限公司 进程调度方法、装置和主机设备
CN108989432A (zh) * 2018-07-20 2018-12-11 南京中兴新软件有限责任公司 用户态的文件发送方法、文件接收方法和文件收发装置
CN110892388A (zh) * 2018-07-11 2020-03-17 华为技术有限公司 增强用户空间与内核空间的隔离性的方法和装置
CN112540871A (zh) * 2019-09-20 2021-03-23 无锡江南计算技术研究所 通用寄存器保留恢复的实现方法
CN113010275A (zh) * 2019-12-20 2021-06-22 大唐移动通信设备有限公司 一种中断处理方法和装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2575040A1 (de) * 2011-09-28 2013-04-03 Siemens Aktiengesellschaft Verfahren für die Verarbeitung von Unterbrechungsanforderungen eines Datenverarbeitungsgerätes und Virtualisierungssteuerung für ein Datenverarbeitungsgerät
CN110955598B (zh) * 2019-11-20 2024-02-27 杭州迪普科技股份有限公司 一种内核态程序的断点处理方法及装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627258A (zh) * 2003-12-10 2005-06-15 微软公司 内核模式填补的驱动程序专用上下文
CN107003899A (zh) * 2015-10-28 2017-08-01 华为技术有限公司 一种中断响应方法、装置及基站
CN107797848A (zh) * 2016-08-29 2018-03-13 华为数字技术（苏州）有限公司 进程调度方法、装置和主机设备
CN107526622A (zh) * 2017-08-16 2017-12-29 北方工业大学 Linux的快速异常处理方法及装置
CN110892388A (zh) * 2018-07-11 2020-03-17 华为技术有限公司 增强用户空间与内核空间的隔离性的方法和装置
CN108989432A (zh) * 2018-07-20 2018-12-11 南京中兴新软件有限责任公司 用户态的文件发送方法、文件接收方法和文件收发装置
CN112540871A (zh) * 2019-09-20 2021-03-23 无锡江南计算技术研究所 通用寄存器保留恢复的实现方法
CN113010275A (zh) * 2019-12-20 2021-06-22 大唐移动通信设备有限公司 一种中断处理方法和装置

Also Published As

Publication number Publication date
WO2023274027A1 (zh) 2023-01-05
US20240126593A1 (en) 2024-04-18
EP4343549A1 (en) 2024-03-27

Similar Documents

Publication Publication Date Title
WO2023274027A1 (zh) 用户态中断请求的处理方法及装置
US7950002B2 (en) Testing a software product by initiating a breakpoint and executing a probe routine
EP1685486B1 (en) Interrupt handling in an embedded multi-threaded processor to avoid priority inversion and maintain real-time operation
US20030154337A1 (en) Multiple operating system control method
US20130042242A1 (en) Interrupt Handling in a Virtual Machine Environment
US20070266387A1 (en) Multithreaded computer system and multithread execution control method
US7689749B2 (en) Interrupt control function adapted to control the execution of interrupt requests of differing criticality
JP3093293B2 (ja) 情報処理装置の割り込み方式
CN111414246B (zh) 具备tee扩展的计算平台上的跨安全世界实时功能调用方法及装置
US8135894B1 (en) Methods and systems for reducing interrupt latency by using a dedicated bit
US10229077B2 (en) Method for data transfer between real-time tasks using a DMA memory controller
EP2816480A1 (en) Processor system
US7451454B2 (en) Event handling mechanism
CN115361451B (zh) 一种网络通信并行处理方法及系统
US10891171B2 (en) Method, apparatus and device for transitioning between data and control core and migrating clock task from data core to control core
JP2000076087A (ja) マルチオペレーティングシステム制御方法
US20030126349A1 (en) Method and apparatus for executing real-mode interrupts from within extended SMRAM handler
CN109933549B (zh) 一种适用于risc-v处理器的中断控制器
CN112286847B (zh) 一种提升系统外部中断响应速度的方法、装置和控制器
US6990669B1 (en) Real-time scheduler
WO2022095862A1 (zh) 调整线程优先级的方法、终端及计算机可读存储介质
CN114968500A (zh) 一种任务调度方法、装置、设备及存储介质
JPH07311686A (ja) コンピュータシステム、およびその中でシステム管理割込を発生し処理するための方法
WO2023144939A1 (ja) コンピュータ、制御方法及び制御プログラム
CN111597016B (zh) 一种系统任务的时间保护方法、系统、存储介质及终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination