CN1155957A - 字框变换装置 - Google Patents

Abstract

读控制电路13以m/n倍于显示速度的读速度读出被存在解码图像存储器12中的图像数据。这些图像数据由写控制电路16逐行写到行存储器14和15。读地址控制电路17以显示速度从行存储器14和15中读取图像数据，并且由乘法器18和19以及加法器21产生某个字框图像的行数据。具体来说，将从解码图像存储器12中读出的m行的行数据变换为n行，以便能够显示字框。因此能在不使用一域存储器的情况下比较小的存储况容量执行字框变换处理。

Description

字框变换装置

本发明涉及对解码图像存储器中的解码图像数据执行行数变换处理的一种字框(letter box)变换装置或字框转换装置，解码图像存储器对由类似MPEG这样的压缩系统编码的数据进行解码和存储。

近年来，图像数字处理技术已经得到重视。通常，当视频信号被数字化时，信息量变得十分庞大，而且考虑到传输速度或信令速度以及执行传输、记录或类似的操作的成本，如果不对信息进行压缩，将是十分困难的。为此，在数字视频信号的传输或记录中，图像压缩技术是十分重要的，而且近年来已经提出了各种标准化的建议。例如动画片制作中的图像压缩技术，MPEG(活动图像专家组)系统被标准化。在MPEG中，DCT(离散余弦变换)、帧间预测编码、运行长度编码和熵编码技术被混合使用，执行视频信号的编码。具体来说，在MPEG系统中，不但在1帧内采用DCT(帧内压缩)技术执行压缩，而且也采用帧间的压缩技术，即利用帧间的相互关系来减少时间轴方向上的冗余度。对帧间压缩这样进行，使得整个动画片制个作在帧前和帧后能很好地互相组合，这样一种特性能用来找出帧前和帧后之间的差值，并对该差值进行编码，由此进一步降低位速率。尤其有效的是活动补偿帧间预测编码技术，在这种技术中，图像的活动被预测以找出帧间的差别，由此减少预测的错误。

另外，在最近几年中，广播形式也引起人们的重视，即利用类似上述的MPEG这样的高效压缩编码系统对以压缩编码执行的广播信号进行广播。在这种广播形式中，一般来说，为了接收以压缩编码执行的广播信号，以便显示基于该广播信号的图像，以压缩编码形式执行的广播信号在接收方必须被解码。具体来说可这样安排：解码处理一旦被应用，即返回到编码前的原始的广播信号(图像数据)上，并且应用将其显示在图像平面上的处理过程。

众所周知，上述的广播信号包括用于具有图像宽高比为16∶9的图像平面的图像数据(此后称为“宽图像平面”)，以及用于具有图象宽高比为4∶3的图像平面的图像数据，即目前流行的NTSC系统。当基于这些图像数据的图像被显示在不同于上述的图像宽高比的图像平面上时，也会出现这样的情况，显示图像的圆度不必要为1，或者，当该图像被放大以便使其圆度为1时，左边和右边的显示图像就会丢失。

例如，如图22所示，当宽图像平面的图像数据被显示在具有相同的图像宽高比16∶9的图像平面上时，能显示出正常的图像，其圆度为1。然而，如图23所示，当用于宽图像平面的图像数据被显示在具有图像宽高比为4∶3的图像平面上时，这样的图像在显示时边缘被挤压，因此其圆度不为1。

为了在图像宽高比为4∶3的图像平面上显示宽图像数据时其圆度为1，需要在水平方向上执行象素数变换或者在垂直方向上执行行数变换，以便使该图像在图像平面上的纵向比和横向比互相符合。

这样的显示方法将结合图24和图25描述。

图24是在图像宽高比为4∶3的图像平面上的显示方法的示意图，采用了水平的像素数变换方法。图25也是在图像宽高比为4∶3的图像平面上显示方法的示意图，但采用的是垂直的行数变换(字框变换)处理方法。在这种连接中，将介绍宽图像数据的像素数为720、行数为480的例子。

如图24所示，在采用水平象素数变换的方法中，例如，在有720个像素的宽图像数据的540象素的水平特定位置上沿水平方向变为4/3倍大，以便在像素数上变换为720并且显示在图像宽高比为4∶3的图像平面上的整个区域上。具体来说，宽图像的水平特定位置4∶3的部分被用于显示，这样，就能在图像宽高比为4∶3的图像平面上显示该图像，且其圆度为1。在这种情况下，显示的垂直行数实际上为480行。

如图25所示，一方面，在采用字框变换处理的方法中，480行的宽图像平面在行数上被变换为360行，为垂直方向上的3/4倍，并且做为字框系统的图像被显示(此后称为“字框图像”)。在该系统中，主图像显示在垂直方向中心360行的显示区域上，而且，该图像显示区域的上面60行和下面的行为无定义部分，没有图像显示。因此，能够得到使用字框系统、圆度为1的显示图像。

图26是一个示意图，表示采用字框变换对输入图像处理的一种处理方法示例。根据这种连接方式，在本例中将介绍这样一种结构，输入图像的两行被用来执行过滤处理(插值法)以便产生一个输出行。

如上所述，在字框变换中，扫描行的数目由480行变换为360行。在图26中，为了将输入图像的行数变换(扫描行数变换)到3/4倍，以得到该字框图像，通过预定的操作得到输入图像的4至3行图像数据。

具体来说，如图26所示，假定输入图像的起始有效行为Y0，y0行数据被操作并且由Y0和Y1两行所产生。同理，y1行由Y1和Y2产生，y2行由Y2和Y3行产生，而y3行由由Y4和Y5行产生。在这种方法中是这样安排的，使得输出图像(字框图像)中的3行数据是由输入图像中的4行数据产生的。

在行数变换处理中，上述4行中的1行被操作处理变细，这种处理利用预定的系数执行乘法和加法处理。因此，能够连续地执行将4行变为3行的行数变换处理，以便得到变成3/4倍的字框图像的有效扫描行。采用这种方法，字框显示成为可能的，即垂直方向上输入图像的行数变成3/4倍，使得图像宽高比为16∶9的图像部分显示在图像平面的中心，圆度为1。

另外，做为执行这种字框变换处理的字框变换装置的有关技术，有一种建议来自日本专利未审查公开号HEI5-207519(207519/1993)。在这个建议中，用于垂直过滤处理的1行存储器和用于吸收由于行数变换引起的显示时间差的1场存储器被用来执行字框处理，由此得到字框图像。

图27是描述该相关技术的一个简图。另外，图28为描述图27中的装置的操作过程的示意图。在这种连接中，为了简化描述过程，将只描述图像数据(视频数据)。

在图27中，宽图像数据(挤压图像数据)被输入到输入终端1，这是因为这样的事实，例如压缩的编码图像数据被解码。而且，图像数据在经过字框变换的处理之后从该装置的输出终端9中被输出。在该例中，被输入到输入终端1中的图像数据的数据速率和从输出终端9中输出的数据的输出数据速率相同。

被输入的图像数据被送到行存储器2和乘法器5中。行存储器2逐行连续地写入被输入的图像数据。而且，在读取时，图像数据由控制电路3的读控制信号连续地延迟1行并输出。控制电路3将在后面介绍。行存储器2的输出信号被送给乘法器4。乘法器4和5在各自的输入信号和预定的系数K和(1-K)之间执行乘法运算，并且将每个相乘的结果送到加法器7。具体来说，基于1行前后的图像数据的2个信号被输入到加法器7。在这种连接中，被分别送给乘法器4和5的系数K和(1-K)是由系数发生电路6产生的，并且成为形成正常的图像信号的有效扫描行数(例如3/4倍)所需的值。

加法器7执行被输入数据的加法运算，并且将被加的数据送给场存储器(field memory)8。场存储器8通过控制电路3的写控制信号写入被输入的相加信号并存储起来。同时，控制电路3控制场存储器8的写入操作，使得3行被写入，而1行不写入，对行的被输入相加数据连续地操作。具体来说，通过这一写控制执行细化处理，使行数变成3/4倍。

另一方面，在场存储器8的读操作中也是这样，相加信号的读是由控制电路3的读控制执行的。在这种情况下，控制电路3执行控制操作，使得在未触动的存储状态(未触动序列)下连续地读出。因此，由场存储器8中读出的相加数据变成和输入图像数据的行数相比为其3/4倍行数的数据，并且能够得到被变换到基于字框图像的行数的图像数据。这些图像数据被输出到某个处理电路，该电路执行这样的处理过程，通过输出终端9，例如将相同的数据显示在图像宽高比为4∶3的图像平面上。

下面，结合图28介绍图27中所示装置的操作过程。

现在，假定宽图像数据被输入到输入终端1。在该例子中，如果假定在形成输入图像数据中的1场或1帧图象的有效扫描行(也称为“有效行”)中，起始行为行0，随后的行为行1、行2…，行存储器2的输出数据变成被延迟1行的数据，如图28所示。具体来说，将比正常输入图像信号多延迟一行的数据送到一个乘法器4。另外，将正常的非延迟的图像数据送到另一个乘法器5。然后，由系数发生电路6产生用于执行字框变换处理的系数K和(1-K)，再将系数K和(1-K)送到相应的乘法器4和5。接着，乘法器5在输入时间相同行的信号和系数(1-K)之间执行乘法运算，并且将乘法结果送到加法器7。另一方面，乘法器4在比由行存储器2输入时间多延迟1行的数据和系数(1-K)之间执行乘法运算，并将乘法结果送到加法器7。

加法器7将各自的乘法器4和5的输出数据相加。具体来说，做为操作结果，如图28所示，可以只得到被用在输出中的图象数据。经过这些操作后得到的图像数据被送到场存储器8。同时，通过控制电路3的写控制，加法器7的相加数据(操作结果)被连续地写入场存储器8中，使得3行被写入，而1行不写入，如图28所示。接着，在读出时，通过控制电路3的读控制，在未触动状态(未触动记录序列)下读出数据。

具体来说，经过行存储器2的数据和没有通过行存储器2的数据被用来执行垂直方向上的插值，产生字框图像的行，写入字框图像的结构所需的3行。重复不必要的1行不被写入的控制，由此使4行中的1行变细。因此，场存储器8的输出数据使得有效扫描行的数目为输入图像的3/4倍，并且可以得到图像宽高比为16∶9的字框图像。

另外，为了显示字框图像，经输出终端9输出的行必须在时间上是连续的。具体来说，为了执行字框图像处理中输入行数的细化处理，需要调整或调节操作处理结果的时间和显示时间之间的时差。为了调整这种时差，1场存储器8成为一种基本的构件。然而，存在下列的问题。具体来说，由于使用高容量而十分昂贵的1场存储器8来构造字框变换装置，因此，如果在对类似MPEG这样的编码数据解码的装置中使用这种字框变换装置，将使得整个设备的成本变得十分昂贵。

根据上述的观点，本发明的一个目的是提供一种字框变换装置，这种装置能执行字框变换处理而不用昂贵的1场存储器，并且能降低整个装置的成本。

此外，本发明的一个目的是提供一种字框变换装置，在这种装置中，使用一种能用在对编码数据解码的装置中的解码存储器，因此，字框变换处理可由多个行存储器使能，这些存储存器在容量上很低，因此，装置的规格也能变小。

另外，本发明的一个目的是提供一种字框变换装置，在这种装置中，字框变换处理由多个行存储器使能，这些存储器的容量相当低，用在编码数据的解码装置中的解码存储器的容量不会增加，因此能减少该装置的规格。

涉及本发明的权利要求1的一种字框变换装置包括：存储来自解码装置的图象数据的存储装置，解码装置对编码数据执行解码处理；读出被存储在所述存储装置中的图象数据、并且在读出图像数据的基础上为某个字框图像建立输出图像数据，以便在预定的图像显示时间中输出相同图像的输出装置；以及以高于到所述存储装置的写速率的速率执行从所述存储装置中读出所述图像数据的读控制装置。

在本发明的权利要求1中，通过读控制装置，存在存储装置中的图像数据以高于写速率的速率被读出。从存储装置中读出的图像数据被送到输出装置，因此建立了字框图像的输出图像数据。

涉及本发明权利要求4的一种字框变换装置包括：存放通过对编码数据进行解码处理得到的图象数据的图像存储器；在n(n＜m)行的图像显示时间内从所述图像存储器中读出m行数据以输出相同数据的第一读控制装置；存放由所述第一读控制装置从所述图像存储器中读出的图像数据的至少两个行存储器；将预定的扫描行数变换操作处理作用到从所述的至少两个行存储器中读出的图像数据上，执行从m行到n行的扫描行数变换的操作处理装置；输出用在所述操作处理中的操作系数的系数发生装置；将由所述第一读控制装置读出的图像数据写到所述至少两行存储器中的写控制装置，每行分别被用在所述的扫描行数变换操作处理中；以及在1行的图像显示时间内从所述至少两行存储器中读出被用在所述扫描行数变换操作处理中的行的图像数据、并向所述操作处理装置输出相同图像数据的第二读控制装置。

在本发明的权利要求4中，图像存储器存放被解码的图象数据。第一读控制装置在n(n＜m)行的图像显示时间内从图像存储器中读出m行的数据以便输出相同的图像数据。写控制装置将由第一读控制装置读出的图像数据分别写到至少两行存储器中，每行被用在从m行到n行的扫描行数变换操作处理中。第二读控制装置在1行的图像显示时间内从至少两行存储器中读出被用在扫描行数变换操作处理中的行的图像数据，以便输出相同的图像数据。操作处理装置将扫描行数变换操作处理应用到读出的图像数据上以执行行数变换。因此，行数从m行变换为n行。

涉及本发明权利要求6的一种字框变换装置包括：存放由对编码数据解码处理得到的图像数据的图像存储器；将行n的数乘以从m行到n行扫描行数变换操作处理所需的行数的图像数据划分为在n行的图像显示时间内、少于1行的图像数据量的某个预定量的图象数据单位的第一读控制装置，并且从所述图像存储器中读出并输出相同的图像数据；至少两个存储器，具有这样的容量，能存储由所述第一读控制装置从所述图像存储器中读出的所述预定量的图像数据；将预定的扫描行数变换操作处理应用到从所述的至少两个存储器中读出的所述预定量图像数据上，以执行从m行到n行的扫描行数变换；输出用在所述操作处理中的操作系数的系数发生装置；将由所述第一读控制装置读出的预定量图像数据分别写到所述的至少两个存储器中，每行被用在所述的扫描行数变换操作处理中；以及在所述预定量的图像数据的图像显示时间内从所述的至少两个存储器中读出被用在所述扫描行数变换操作处理中的行的所述预定量的图像数据的第二读控制装置，以便将相同的图像数据输出到所述的操作处理装置中。

在本发明的权利要求6中，图像存储器存放被解码的图像数据。第一读控制装置在n(n＜m)行的图像显示时间内从图像存储器中读出m行的数据并输出相同的数据。写控制装置将由第一读控制装置读出的图像数据按预定量的图像数据单位分别写到至少两个存储位器中，每行被用在从m行到n行的扫描行数变换操作处理中。第二读控制装置在预定图像数据的图像显示时间内从至少两个存储器中读出用在扫描行数变换操作处理中的行的预定量图象数据，以输出相同的数据。操作处理装置将扫描行数变换操作处理应用到读出的图像数据上以执行行数变换。因此，行数从m行被变换为n行。

涉及本发明的权利要求9的一种字框变换装置包括：在n(n＜m)行的图像显示时间内读出被存在图像存储器中的m行的图像数据、并输出相同图像数据的第一读过程；将由所述图像存储器中读出的图像数据存放在多个存储器中的第一写过程，每行按预定的数据单位被用在扫描行数变换操作处理中；以对应于图像显示时间的速度从所述的多个存储器中读出被用在所述的扫描行数变换操作处理中的图像数据的第二读过程；以及将预定的操作处理应用到从所述的多个存储器中读出的图像数据上的操作过程，以便得到某个字框图像的输出图像数据。

在本发明的权利要求9中，通过第一读过程，在n行的显示时间内读出m行的图像数据，并且通过第一写过程以预定的数据单位写到多个存储位器中。在第二读过程中，被用在扫描行数变换操作过程中的图像数据以对应图像显示时间的速度被读出，并且由操作过程在扫描行数变换操作中进行处理。第一读过程的读速度比显示速度快，因此在扫描行数变换操作处理中可以使用容量很小的存储器，这些存储器能存放用在扫描行数变换操作处理中的图像数据。

涉及本发明权利要求10的一种字框变换方法包括：在预定的同步时序上将由对编码数据解码得到的图像数据写到存储装置中的写过程；以及在不同于所述预定的同步时序的同步时序上，以高于所述写过程的写速率的读速率将存在所述存储装置中的图像数据读出的读过程。

在本发明的权利要求10中，通过读过程，以高于写过程的写速率的读速率读出存在存储装置中的图像数据。因此，能够执行字框变换所需的扫描行数变换操作处理。

涉及本发明权利要求11的一种字框变换方法包括：解码装置，由利用向前和向后参考图像的双向预测编码数据构成的编码数据被输入到该解码装置中，按预定的块单位对所输入的编码数据执行解码，输出解码数据；存放从所述解码装置中输出的帧结构的解码数据的存储装置，通过对所述双向预测编码数据的解码处理，以交叉的次序输出相同的数据，由此得到具有交叉排列结构的视频信号；同步信号发生装置，产生和所述视频信号同步的同步信号，用于相位超前或同相位延迟，所述同步信号通过某个预定的相位产生被纠正的同步信号用于显示；以及读写控制装置，使用用作时间基准的所述同步信号对所述存储装置执行写操作，并且和使用用作时基的所述被纠正的同步信号对所述存储装置执行读操作，以便得到具有所述交叉结构的视频信号。

在本发明的权利要求11中，来自解码装置的解码数据被送到存储装置，并且由读写控制装置使用用作时基的同步信号被写入。同步信号发生装置产生被纠正的同步信号，通过同步信号中的预定相位实现同相位超前或同相位延迟。读写控制装置用作为时基的纠正同步信号读出存储装置中交叉次序排列的解码数据。纠正同步信号的同相位超前量或同相位延迟量被适当地设置，因此，当读速率高于写速率时，防止读操作在写操作之前执行。因此，得到具有预定的显示偏差的交叉排列的视频信号。

本发明的权利要求12的字框变换装置包括：解码装置，由利用前后向参考图像的双向预测编码数据构成的编码数据被输入解码装置，按预定的块单位对被输入的编码数据执行解码，以输出解码数据；存储装置，存放由所述解码装置输出的帧排列的解码数据，通过对所述双向预测编码数据的解码处理输出按交叉次序排列的相同数据，由此得到具有交叉结构的视频信号；同步信号发生装置，产生和所述视频信号同步的纠正同步信号，其中，用于显示的所述同步在相位上提前或延迟某个预定的相位；解码控制装置，使用作为时基的所述纠正同步信号控制所述解码装置解码；以及读写控制装置，使用作为时基的所述纠正同步信号对所述存储装置执行写入操作，使用作为时基的所述同步信号对所述存储装置执行读操作，以便得到具有所述交叉排列结构的视频信号。

本本发明的权利要求12中，同步信号发生装置产生纠正的同步信号，相位提前或延迟多于同步信号的预定相位。解码装置使用做为时基的纠正同步信号执行解码。来自解码装置的解码数据被送到存储装置。存储装置按交叉次序输出所存放的数据。作为解码的时基，由于使用了同相位提前或延迟多于同步信号的预定相位的纠正同步信号，而且当存储装置中的读速率高于写速率时，读不能在写之前执行。因此，从存储装置的输出中得到具有预定显示偏移量的交叉结构的视频信号。

图1表示涉及本发明的字框变换装置的第一个实施例；

图2为描述写控制操作的示意图；

图3为介绍图1所示的装置操作的示意图；

图4为本发明的字框变换装置第二实施例的示意图；

图5为本发明的字框变换装置第三实施例的示意图；

图6表示当使用行存储器来执行字框变换处理时的情况；

图7表示本发明的字框变换装置的第四个实施例；

图8为描述写控制操作的示意图；

图9表示本发明字框变换装置的第五个实施例；

图10为描述读控制的示意图；

图11描述图9所示的操作；

图12A至图12C为描述预测编码的示意图；

图13和图14表示从解码图像存储器中高速读出的示意图；

图15表示本发明字框变换装置第六个实施例；

图16到图21介绍第六个实施例的操作过程；

图22和图23表示当图象宽高比为16∶9的数据被显示在4∶3的图像平面上时的情况；

图24表示采用水平像素变换的4∶3图像平面的显示方法；

图25表示采用字框处理的4∶3图像平面的显示方法；

图26为字框变换处理的示意图；

图27表示字框变换装置的相关技术；以及

图28描述图27中字框变换装置的操作。

本发明的实施形式将结合附图详细描述。

图1至图3表示本发明的字框变换装置的实施例。图1为该装置的简图，图2表示行存储器写控制的示意图，而图3则为描述图1所说明的操作的示意图。在这种连接中，图1所示的行存储器的数目用P表示。在该实施例中，以行存储器的数目P＝2为例执行字框变换处理。

如图1所示，采用例如MPEG这类压缩系统进行编码的压缩编码数据的解码数据被输入到字框变换装置的输入终端11。所输入的解码数据被送到解码图像存储器12。在这种连接中，一般情况下，对由类似MPEG这类的压缩系统编码的编码数据执行解码的解码器都有存放解码数据的图像存储器。例如解码图像存储器12，这种图像存储器可以使用。

解码图像存储器12存放解码数据(图像数据)。读出被存放在解码图像存储器12中的图像数据的操作由读控制电路13控制。例如，读控制电路13以高于显示速度的某个速度从解码图像存储器12中读出以行为单位的图像数据(以后也称为“行数据”)，输出相同的数据。具体来说，读控制电路13以某种高的速度在n(n＜m)行的数据输出时间(显示时间)内从解码存储器12中读出m(m为≥1的整数)行的行数据，并且将相同的数据分别送到两个行存储器14和15。

两个行存储器14和15由写控制电路16的写控制将分别被输入的行数据写入。同时，写控制电路16执行这样的控制，使得仅当被输入到每个行存储器14和15中的行数据是需要的时候，才对行存储器中的一个执行写操作。具有从解码图像存储器12中读出的2行的预定行数据以行为单位被写入行存储器14和15中。例如，相邻行的行数据被分别写到行存储器14和15。

行存储器14和15根据写控制电路16的控制信号更新行存储器的数据。具体来说，行存储器14和15连续写入1行的图像数据。当图像数据被读时，图像数据由读地址控制电路17控制读出。

读地址控制电路17执行读控制，以对应被输出显示速度的读速度从行存储器14和15中读出图像数据。因此，在n行的显示时间内从行存储器14和15中的一个输出n行的行数据。显示的行数据是这样排列的，使之能由从行存储器14和15中读出的2行的行数据的运算中产生。具体来说，被写到行存储器14和15的m行的行数据在行数上被变换到n行的行数据。

为了执行行数变换操作，行存储器14和15的输出图像数据分别被送到乘法器18和19。乘法器18和19分别由被输入的图像数据和预定的系数k和(1-k)执行乘法运算，并且将每个结果送到加法器21中。具体来说，送到加法器21的每个图像数据都成为这样的数据，其中，乘法器18和19的操作被应用到例如相邻两行的行数据上。在这种连接方式中，被送到每个乘法器18和19的系数k(1-k)是由系数发生电路20产生的。系数发生电路20如此构造命名使得所产生的系数k(1-k)可用来增加正常图像信号有效扫描行的n/m倍，并将相同的系数分别送往乘法器18和19。

在上述的连接方式中，被输入到解码图像存储器12的解码数据是宽视频信号的挤压图像。当这种挤压图像被显示在图像宽高比为4∶3的字框中时，n＝3，而m＝4。系数发生电路20产生的系数可使有效扫描行数增加3/4倍。在这种情况下，系数k为图26所示的值X/12。

加法器21执行对被输入数据的加法。加法器21的相加结果成为这样的图像数据，和被输入图像数据的行数相比，其行数被增加n/m倍。因此，能够将挤压的图像变换为基于字框图像的行数。加法器21的图像数据被输出到处理电路中，执行将被输出的图像数据显示在其图像宽高比为4∶3的图像平面上的处理，例如，通过输出终端22。

采用这种方法，在本实施例中，字框变换装置被构成而不必使用(场存储器(参看图16))。时间调整对于字框变换处理所需的细化处理来说是必要的。在图27所示的相关技术中，需要用到1场存储器。

反之，在本实施例中，作为解决这种时间调节问题的一种方法，所用的方法通过读控制电路13控制从解码存储器12中读取行数据，通过写控制电路16对行存储器14和15读写行数据，通过地址控制电路17读两个行存储器14和15，以便解决时间调节问题，由此可以执行字框变换处理而不必使用1场存储器。

下面将结合图2和图3介绍一个例子，在该例子中，具有480行有效扫描行数的挤压图像被变换到具有360行有效扫描行数的字框图像。图2表示两个行存储器的写控制和读控制。在这种连接方式中，图2在横座标轴上表示显示时间(字框图像显示时间)，并且在纵座标轴上表示根据每1行的显示时间对每个行存储器14和15的读写操作状态。

在图2和图3所示的字框变换中， n＝3且m＝4。解码图像存储器12存放经输入终端11输入的解码数据。读控制电路13以某种高速度在3行(从行存储器中的读速率)的数据输出时间(显示时间)内从解码图像存储器12中读4行的行数据。从解码图像存储器12的读速率应该≥平均显示速度的4/3倍，而图2所示的例子为两倍。所读行数据被分别送到两个行存储器14和15。两个行存储器14和15存放由写控制电路16的写控制分别输入的行数据。

一般地，每个行存储器14和15的读速度和经输出终端21输出的数据速度是相同的。此外，每个行存储器14和15的写速度和解码图像存储器12的读速度也是相同的。然而，在本实施例中，每个行存储器14和15的写速度是每个行存储器14和15的读速度的两倍。

如图2所示，进出行存储器14和15的写和读周期对应图中箭头所示的长度。具体来说，表示读周期和写周期的箭头示意周期表示对各自的行存储器中一行数据的写周期和读周期。在本实施例中，如上所述，做这样的设置，使得通过写控制电路16对每个行存储器14和15的行数据的写周期成为读周期的一半，即写速度为读速度的两倍。在这种连接方式中，由读周期和写周期的箭头表示的Y0、Y1、Y2、Y3和…是被读出或写入行数据的行数。

例如，读控制电路13以两倍于行存储器14的读速度从解码图象存储器12中、从有效扫描行数的起始行Y0开始，连续地读出Y1、Y2、Y3…的行数据，并且将相同的数据交替地送到行存储器14和15。同时，写控制电路16将从读起始行Y0开始的行数据、以和读速度相同的速度交替地写到行存储器14和15中。例如，对于行存储器14，如图2所示，在1行的显示时间间隔里写入行Y0、Y2、Y4、Y6…中每一行的行数据。

另一方面，  当行存储器14的写入已经被完成时，通过写控制电路16将下一行的行数据写到行存储器15。具体来说，对于行存储器15，在1行的显示时间间隔中连续写入行Y1、Y3、Y5、Y7…的行数据，如图所示。即，如图2所示，相邻两行的行数据被存在行存储器14和15中。

读地址控制电路17在1行的显示时间内输出被存在这两个行存储器14和15中的两行的行数据。在用写控制电路16写行数据之前，读地址控制电路17不读相同行的行数据。而且，在用读地址控制电路17读行数据之前，写控制电路16不写下一行的行数据。具体来说，写控制电路16和读地址控制电路17分别适当地设置写地址和读地址，由此，例如，读行Y1的数据不会在对行存储器15写行Y1的数据之前执行。然而，例如，行Y3的数据写不会在对行存储器15读行Y1的数据之前执行。

因此，在行存储器14中，由于在完成读出行Y2、行Y6、行Y10…各自的行数据之后，被连续读出的行数据没有被写入，因此控制读操作，使得同一行的行数据被重复地读出。在这种连接方式中，行Y4、Y8、…的行数据仅仅被输出一次。接着，可以如图2所示的那样，将预定的行数据连续地输出到乘法器18。另一方面，对于行存储器15，由于在完成读出行Y1、行Y5、行Y9…各自的行数据之后，被连续读出的行数据没有被写入，因此这样控制读操作，使得相同行的行数据被重复读出。在这种连接方式下，行Y3、Y7…的行数据只被输出一次。因此，如图2所示，能够将预定的行数据连续地输出到乘法器19。

采用这种方法，读地址控制电路17的读控制被执行，由此，图3所示的输出行数据从行存储器14和15中被输出。行存储器14和15中每一个的输出行数据被送到乘法器18和19，并且被由系数发生电路20所产生的系数k和(1-k)相乘。乘法器18和19的输出由加法器21相加，由此能得到图3所示的操作处理结果。

如图3所示，操作结果y0由行Y0和Y1的行数据产生。操作结果y1由行Y2和Y1的行数据产生。操作结果y2由行Y2和Y3的行数据产生。如上所述，由于行Y3、Y4、Y7、Y8，…的行数据只是逐个从行存储器14和15中输出，使用行Y3和Y4的行数据以及行Y7和Y8的行数据的操作并没有被执行。具体来说，操作结果y4是在行Y4和Y5的行数据的基础上产生的。

因此，如图3所示，可以得到操作结果y0、y1…。迪些操作结果经输出终端22被输出作为字框图像的有效行y0、y1，…。被输入的解码数据的有效行数是480，而被输出有效行的数目为360。在字框图显示时间内连续地输出这些行数据(参看图2)，由此，能在字框图像的基础上形成有效行。

与上述问题有关的是，由于存在对行存储器14和15的写操作没有被执行的时候，因此，从解码图像存储器12读行数据的速度变成相对于输出数据速度平均的4/3倍。因此，在经输出终端22输出的360行的显示时间内，由上述读控制制电路13的控制读出480行的数据。

在这种方法中，根据本实施例中，在(n＜m)行的数据显示时间内从解码图像存储器12中高速地读出m行的数据，并且被写到p(p≥2)个行存储器中，对这些行存储器的写入被控制，因此能得到这样的优点：能够在不使用1场存储器的情况下，通过对p行的存储容量执行字框变换处理。因此，也能得到这样的优点：整个字框变换装置成本可以被降低。

另外，对于根据本发明的字框变换装置，在上述的实施例中，即使从编码图像存储器12中读行数据的速度以及对每个行存储器14和15的写速度被设置为输出数据速度的4/3倍，也能执行字框变换处理。这样的实施例如图4所示。

图4给出了本发明的字框变换装置的第二个实施例，并且是描述写和读控制操作的示意图。在这种连接方式中，图4所示的标志符号和图2中所采用的描述和说明方法类似。

本实施例电路结构的排列类似图1所说明的实施例。本实施例和上一实施例的区别在于读控制电路13对行数据的读速度以及写控制电路16对行存储器14和15和写速度为输出数据速度的m/n倍(例如4/3倍)，由此执行字框处理。

如图4所示，读控制电路13执行这样的控制，使得在n(n＜m)行数据的输出时间内从解码图像存储器12中高速读出m行的数据，将相同的数据送到行存储器14和15中的每一个。接着，写控制电路16这样控制写操作，使得对每个行存储器14和15的写速度增加到对每个行存储器14和15读速度的m/n倍(例如4/3倍)。

例如，读控制电路13以4/3倍于对行存储器14的读速度的速度从解码图象存储器12中、从有效扫描行数的起始行Y0开始连续地读出Y1、Y2、Y3…的行数据，并交替地将相同的数据送到行存储器14和15中。同时，写控制电路16以和读速度相同的速度从读起始行Y0开始将行数据写到行存储器14和15。接着，对于行存储器14，如图4所示，在起始行Y0、Y2、Y4、Y6…中的行数据在写周期间隔内被写入。另一方面，对于行存储器15，在对上述行存储器14的读操已经完成的同时这样安排，使得读出的行数据被读控制电路15连续地写入。具体来说，在已经完成对行存储器14写入的同时，行Y1，Y3，Y5，Y7，…中的行数据在写周期的时间内被连续地写入，如图所示。

关于从这两个行存储器14和15中读行数据，1行的被写入行数据由读地址控制电路17在1行的显示时间内同时被读出。采用这种方法，执行读地址控制电路17的读控制，由此，行存储器14和15的输出行数据可以得到类似第一个实施例的输出行。接着，行存储器14和15中每一个的输出行数据被送给类似第一实施例中的乘法器18和19，然后和由系数发生电路20产生的系数k和(1-k)相乘。相乘结果由加法器21相加，最后得到图3所示的操作处理结果。

因此，经输出终端22输出的行在字框图像显示时间(参看图2)内被连续输出，由此可得到字框图像数据，类似第一实施例，这些数据在字框图像的基础上成为有效行Y0、Y1、Y2、Y3…。

采用这种方法，根据本实施例，即使进行这样的操作，使得行存储器14和15的行数据的写速度为读速度的4/3倍，也能得到类似第一实施例中那样的优点。

此外，在本发明的字框变换装置中，即使在第一和第二实施例中，对解码图像存储器12中的行数据的读速度以及以行存储器14和15中每一个的写速度在这样一种情况下执行：多个速度≥适当设置的输出数据速度的m/n倍，也能执行字框变化处理。这样的实施例如图5所示。

图5给出了本发明的字框变换装置的第三个实施例，并且做为描述读写控制操作的示意图。在这种连接方式下，图5所示的标识和符号由类似图2的描述和说明方法所表示。

本实施例由类似图1所示的实施例的电路结构组成，和第一和第二实施例的区别在于读控制电路13对行数据的读速度以及写控制电路16对行存储器14和15的写速度以多个速度适当地运行，这多个速度分别为≥若干行的输出数据速度的m/n倍(例如2倍或4/3倍)，由此执行字框处理。

如图5所示，读控制电路13这样执行控制，使得在(n＜m)行数据输出时间内从解码图像存储器12中高速读出m行的数据，并将相同的数据送给行存储器14和15中的每一个。在这种情况下，例如，读控制电路13适当地读数据，使得行存储器14和15中每一个的写速度为每个行存储器14和15读速度的两倍或4/3倍(根据其行数)，同时，由写控制电路16将相同的数据交替地写到每个行存储器14和15。

例如，读控制电路13以两倍于行存储器14的读速度的某个速度从解码图像存储器12中读有效扫描行数的起始行Y0的行数据，同时由写控制电路16执行写操作。在任意时间之后，行Y2的行数据以4/3倍的速度被读出，同时执行写操作。在这种方法中，进行这样的控制，使得行数据以根据每个任选时间的行数的两倍或4/3倍的速度被写到行存储器14。另一方面，对于行存储器15，同理进行这样的控制，使得读控制电路13和写控制根据每次任选的时间内的行数，以两倍或4/3倍的适当速度将行数据写到行存储器15。4/3倍速度的写操作如此控制，使之不会超出读地址。

关于从这两个行存储器14和15中读出行数据，读地址控制电路17在1行的显示时间内同时读出1行的被写入行数据。在这种方法中，执行读地址控制电路17的读控制，由此，输出行存储器14和15的行数据能得到类似第一和第二实施例中的输出行。具体来说，可以得到类似上述实施例中的那些操作处理结果(参看图3)，而且也可以被输出做为字框图像数据。

因此，根据本实施例中，能够执行字框变换处理，因为在(n＜m)行数据输出时间内从解码图像存储器12中读出m行的数据。因此，能够得到上述实施例中类似的优点。

和上述有关的是：在本发明的第一至第三个实施例中，执行控制的控制方法是这样说明的，使得从解码图像存储器12中读取行数据的读速度以及对行存储器14和15的写速度为行存储器读速度的两倍或4/3倍，或者根据写到行存储器中的行数适当地转换这些速度。然而还有其它的方法，例如，如果这样控制，使得在n(n＜m)行的数据输出时间内高速读出m行的数据，即，以m/n倍于数据输出速度的速度从解码图像存储器12中平均地读出数据，使执行字框变换处理成为可能。

另外，上述的第一至第三实施例有这样的安排，使得两个行存储器(p＝2)被用来形成图1所示的字框变换装置。然而，如图6所示的操作程序也被考虑到，以便得到足够的或最佳的强度和亮度(为了满足过滤特性)。为了执行这样的操作程序，当组成字框变换装置时，实施例如图7所示，假定行存储器的数目为4(p＝4)。

图6至图8表示本发明字框变换装置的第四个实施例。图6为描述字框变换处理中的过滤处理的示意图。图7表示由4个行存储器构成的字框变换装置。图8为描述对每个行存储器写控制的示意图。在这种连接方式中，对于图7所示的装置，相同的引用数字被应用到类似图1所示装置的构件，有关的描述将被省略。而且，图8所示的标识和符号也由类似图2的描述或说明方法来表示。

本实施例不同于上述实施例中的每一个在于：为了使得其过滤特性超过每个上述的实施例，以便得到高质量的图像，提供了4个行存储器来组成字框变换装置。

为了和字框变换处理协调，取得更好的过滤处理特性，字框图像的1行Y0至少由4个输入图像的行所产生，如图6所示。具体来说，为得到关于包括被输入图像的4行的行数据(例如包括Y0，Y1，Y2和Y3的行数据)的字框图像的行数的系数K1’、K2’、K3’和K4’被用来执行乘法。在这种方法中，执行基于字框变换处理的操作处理。

因此，为了执行这样的处理，如图7所示，提供4个行存储器14、15、24和25。具体来说，除了图1所示装置的电路结构，提供另外两个行存储器24和25。此外，利用预定系数和这两个行存储器24和25的输出行数据相乘的乘法器26和27相加，因此再增加一个加法器21b，用来将乘法器26和27的输出数据相加。另外，提供加法器22，将加法器21a的输出数据和加法器21b的输出数据相加，如图7所示。在这种方法中，增加一组电路，用来执行图6所示的操作处理。在这种连接方式下，用于每个乘法器的系数对应图6所示的系数值，被标识为K1’、K2’、K3’和K4’。

另一方面，读控制电路13执行控制，使得在n(n＜m)行数据的输出时间内从解码图像存储器12中以某种高速读出m行的数据，类似上述的实施例，并将相同的数据送到行存储器14、15、24和25中的每一个中。此后，写控制电路16控制写操作，使得每个行存储器14和15的写速度成为每个行存储器14和15读速度的(例如)两倍。

例如，读控制电路13以两倍于行存储器的读速度的速度从解码图像存储器12中同时读出有效扫描行数的行Y0的行数据，并将相同的数据送到行存储器14和15中。与此同时，写控制电路16以和读速度相同的速度同时将读起始行Y0的行数据分别送到行存储器14和15。然后，读控制电路13以两倍的速度读下一行Y1的行数据，而同时，由写控制电路16将相同的数据写到行存储器14中。接着，在任意周期后，下一行Y2的行数据以两倍的速度被读，并且被写到行存储器25。在这种方法中，这样执行控制，使得在图8所示的时序上，数据被连续地写到每个行存储器中。

关于从这4个行存储器14、15、24和25中读取行数据，由读地址控制电路17分别在1行的显示时间内同时读出1行的被写入行数据。接着，每个行存储器14、15、24和25的输出行数据被送到对应的乘法器18、19、26和27，并且和由系数发生电路20所产生的系数K1’、K2’、K3’和K4’相乘。乘法器18和19的相乘结果以及乘法器26和27的相乘结果分别由加法器21a和21b相加。再由加法器22对加法器21a和21的结果相加，并通过输出终端22输出做为字框图像。

输出终端22的行数据在字框图像显示时间内被连续地输出，因此，类似上述的实施例，能够在字框图像的基础上得到成为有效行y0、y1、y2、y3…的字框图像数据。

因此，根据本实施例，由于在n(n＜m)行的数据输出时间内从解码图像存储器12中读出m行的数据，因此能够执行字框变换处理。因此得到类似上述实施例中的优点，并且还具有能获取高质量字框图像的优点。

和所述有关的问题是，已经说明用4个行存储器(p＝4)来构成涉及本发明的实施例。然而，即使用(p≥3)个行存储器组成本发明的实施例，也能得到类似的优点。在这种情况下，对解码图像存储器12的读控制和写控制被修改，增加操作处理部分的乘法器和加法器，形成本发明的实施例，从解码图像存储器12中的读速度平均以m/n倍的速度执行，由此可以实现字框变换处理。

另外，在本发明的字框变换装置中，即使用少于1行数据量的存储器来组成装置，代替行存储器，也能执行字框变换处理。这样的实施例如图9至图11所示。

图9至图11表示本发明的字框变换装置的第五个实施例。图9为该装置的简图。图10为说明对存储器写控制的示意图。图11说明该装置操作过程。在这种连接方式中，在图9中，相同的引用数字被应用到和图1中相同的那些构件，因此只介绍不同的部分。

本实施例这样组成，使得能用容量小于1行数据的q(q表示存储器的数目)个存储器来代替用在用图1所示字框变换装置中的两个行存储器。本实施例不同于上述实施例之处在于是这样构成的，使得通过读控制电路33和写控制电路36的控制，本实施例这样执行控制，使得1行的数据被分开并分别被写入，由此执行字框变换处理。在这种连接方式中，图9给出的例子中q＝2。

如图9所示，存储器34和35为容量小于1行数据量的存储器。存储器34和35存放由写控制电路36的写控制从解码图像存储器12中读出的图像数据。具体来说，读控制电路33这样执行控制，使得1行的数据被分为几部分，并且以某种高速度从解码图像存储器12中读出被划分为预定量的像素数据，将相同的数据送给存储器34和35。写控制电路16这样控制写操作，使得存储器34和35的写速度例如为其读速度的两倍。

例如，如图10所示，假定从解码图像存储器12中读出的预定1行为行s，读控制电路33读出多个数据单位：数据s，0；数据s，1；数据s，2；数据s，3；数据s，4；…数据S，T，做为s行的行数据。在这种方式中，这样安排，使得读控制电路33按每个数据单位高速读出1行的像素数据，并且由写控制电路36将读出的数据交替地写到存储器34和35中。

读地址控制电路17将同时以显示速度写到存储器34和35中的1行的行数据读出，并将相同的数据送到乘法器18和19以执行操作处理。然后，类似图1所示的实施例，加法器21将乘法器18和19的输出数据相加，由此得到操作处理结果，并且经输出终端22输出做为字框图像。

下面将结合图11详细介绍读控制电路22和写控制电路的控制操作。

图11表示当被输出做为字框图像的起始行(第一行)y0被建立时从解码图像存储器中读出以及对每个存储器写控制和读控制的操作状态。

读控制电路33从解码图像存储器12中将1行的数据划分为若干数据单位(参看图10)，并且读出经划分得到的数据单位的像素数据，输出数据速度为读速度的两倍。同时，写控制电路36在预定的时间间隔内将被读出的数据单位的像素数据写到存储位器34。具体来说，在1单位数据显示周期一半的时间周期内分别读出这些数据单位并写入。假定行Y0的每个数据单位为0，0；0，1；0，2；0，3；0，4；…0，T，可以在写周期(1单位数据显示周期的一半)的时间内将每个数据单位的像素数据写到存储位器34，如图11所示。

同样，对于存储器35，读控制电路33以两倍于显示速度的速度读出下一行每个数据单位的像素数据，并同时由写控制电路36写到存储器35。假定行Y1的每个数据单位为1，0；1，1；1，2；1，3；1，4；…1，T，可以在显示时间1/2倍的周期内将每个数据单位的像素数据写到存储器35，如图11所示。在这种方式中，读控制电路33交替地读入每行的单位数据，同时，写控制电路36这样执行控制，使得每个数据单位的数据被交替地连续写到存储位器34和35。

关于读存储器34和35，读地址控制电路17在1单位数据的显示周期内同时读入各单位的数据，并送到对应的乘法器18和19。接着，乘法器18和19以及加法器21被用来执行操作处理，由此能建立字框图像中行y0的行数据。另外，关于输出下一行y1的行数据，读出数据单位的行位置被改变并同时读每个数据单位，由此能够建立相同的数据。因此，即使使用从解码图像存储器12中读出的数据单位的数据量的次序的两个存储位器，也能执行字框处理。

在这种方式中，根据本实施例，即使用具有不同的容量而且其容量大大小于1行的数据量的两个存储器来代替行存储器，用来组成字框变换装置，也能执行字框变换处理。因为使用了其容量大大小于行存储器的存储器来构造这种装置，因此本实施例具有这样的优点：设备的规格可以比第一至第四个实施例小，从而也降低了成本。

与上述有关的问题是，在本发明的第五个实施例中，已经描述了字框处理过程。然而，如果假定，解码图像存储器12中的m行被变换为n行的行数，就能使一个行存储器对于执行变换处理成为不需要的，即，不仅对成为n＜m关系的字框变换处理是这样，而且对于在垂直方向上被放大的情况也是这样。

而且，在本实施例中，使用了所介绍的两个存储器(q＝2)的例子。但是，当存储器的个数为(q≥3)时，读速度为输出数据速度的q倍，由此也能执行相同的处理，并且能得到类似本实施例的优点。

另外，做为解码图像存储器12，一般考虑使用在类似MPEG这类解码器上所用的图像存储虑器。在MPEG中，如上所述，险了帧内压缩技术之外，也使用帧间压缩技术。在帧内编码中，预定帧的图像数据被进行DCT处理，并进行编码。另外，在帧间编码中，使用预测编码，在这种编码技术中，只有预定帧的图像数据和在该帧前后的帧的参照图像数据之间的差别数据被进行DCT处理并且被编码。

预测编码方法包括向前预测编码、向后预测编码和双向预测编码，在向前预测编码中，对从时间上看来在向前的方向上的参考图像数据在运动中补偿，以找出某种预测错误；在向后预测编码中，对从时间上看向后的方向上的参考图像数据在移动中补偿，以找出预测错误；在双向预测编码中，考虑到编码的效率，使用前后一个方向或两个方向上的平均值。

由于采用帧内编码技术的帧(以后称为“I图”)仅用帧内信息编码，因此该帧只需用独立的编码数据就能被解码。因此其结构是这样的，在MPEG标准中，一个I图被插入到某个固定的周期(例如12帧)中。在MPEG标准中，帧间编码帧(以后称为“P图”)由利用I图的向前预测编码得到。在这种连接方式中，P图也是这样得到的：向前的P图采用向前预测编码方法。而且，双向预测自适应转换帧(以后称为“B图”)是由双向预测编码得到的，在一个方向上或向前和向后两个方向上利用I图和P图。

图12A至图12C为介绍MPEG系统压缩方法的示意图。图12A表示被输入的帧图像。图12B表示编码数据。而图12C则表示解码数据。

帧号为0的帧图像采用帧内编码。该帧图像用作对帧号为3的帧图像进行向前预测编码的基准图像。图12A中的箭头表示这种编码的预测方向。帧号为6的帧图像也采用向前预测编码，但用作基准图像的是帧编号为3的向前帧图像。另外，帧编号为1和2的帧图像采用双向预测编码，用作基准图像的是帧号为0和3的帧图像。还有，帧号为4和5的帧图像也采用双向预测编码，用作其基准图像的是帧号为3和6的帧图像。

具体来说，如图12B所示，首先，帧号为0的图像数据采用帧内编码来得到I图。在这种情况下，帧号为0的图像数据由存储器或类似的部件构成，并且每8个像素X8行构成一个存储块并以块为单位应用DCT处理。利用预定的量化系数对由DCT处理得到的DCT变换系数进行量化，然后应用可变长度编码得到编码数据。

对于帧号为1的下一输入帧图像来说，由于利用帧号为0和3的帧图像进行双向预测编码，帧号为1的输入帧图像被保存在存储器中直到帧号为3的帧图像被执行编码。同样，在帧号为3的帧图像编码后，帧号为2的帧图像也被编码。对于帧号为3的帧图像，利用帧号为0的帧图像做为基准图像执行向前预测编码，以便得到P图(图12B)。具体来说，帧号为0的图像数据在运转中利用运转向量补偿，而在运动中被补偿的基准图像数据和现有帧(其帧号为3)的图像数据之间的差别在DCT中处理。类似帧内编码量化DCT变换系数时的情况，然后再执行可变长度编码。

接着，利用已经被编码的帧号为0和3的I图和P图，对帧号为1和2的帧图像连续进行双向预测编码。因此，如图12B所示，得到了两个B图。然后，同理，如图12B所示，按帧号为6、4、5、…的次序对相应的帧图像进行编码，以便得到P图、B图、B图，…。

采用这种方式，在编码时，对帧的编码次序不同于实际输入帧的次序。在解码时，编码数据的解码次序必须回到原始的次序，即按照帧编号为0、1、2、…的次序输出解码数据。

此外，向前帧的基准图像被用来执行P图的解码。解码时需用到保存1帧基准图像的存储器。另外，向前和向后帧的基准图像被用来执行B图的解码。需要能保存两帧的基准图像的一个存储器。而且，考虑到以DCT块单位执行编码处理这样的事实，需要1帧的存储器来构成1帧的解码数据，以便能够交叉显示或非交叉显示。在这种情况下，I图和P图的解码数据被存在两个帧存储器中，以便被用作B图的基准图像。控制从这两个帧存储器中读数据并输出，因此对基准图像使用帧存储器，一般就象对帧使用存储器一样。然而，由于B图的解码数据没有被用作基准图像而没有存在基准图像的帧存储器中，因此，除了构成帧之外，还需要提供一个帧存储器。

对于上述的解码图像存储器12，这些用于基准图像的帧存储器和用于构成帧的存储器都被用到。图13是说明对这个解码图像存储器12读写解码数据的示意图。在这种连接方式中，图13表示当得到交叉输出时的操作。

解码图像存储器12有4个区域，包括M1至M4。为了用1帧的存储器来交叉1帧的图像数据并输出，需要同时执行写和读操作。因此，采用这样的安排，使得1帧的图像数据被分为4部分，并提供4个区域M1至M4，控制读写每个区域。

现在，假定以和显示速度相同的读速度从解码图像存储器12中读出数据。如图14所示，假定图像平面第一域的解码数据被垂直划分形成上端1数据和下端1数据。此外，还假定图像平面第二域的解码数据也被垂直划分形成上端2数据和下端2数据。首先，将上端数据和下端1数据分别存在区域M1和M2中，而将上端2数据和下端2数据分别存在区域M3和M4中。

当以帧结构被编码的编码数据被解码时，解码数据以块为单位从对应图像平面上端的第一块行到对应图像平面下端的块行被连续地输出。具体来说，在一域时间内对上端1和上端2的数据解码，而在下一域时间周期内对下端1和下端2的数据解码。图13的横座标表示在一域单位内的解码时间和输位出时间，而纵座标则表示解码图像存储器12的区域M1至M4的存储器地址。M1至M4每个区域的容量为解码图像存储器12总容量的1/4。

在第一个一域的时间周期内，经输入终端11输入的上端1和2的解码数据被分别写到存储器M1和M3。图13中的斜线K1和K3表示写到区域M1和M3中。上端1和2的数据量是1帧的1/4，并且在一域的时间周期内被写到区域M1和M3的所有地方。

在下一个一域的时间周期内，经输入终端11输入的下端1和2的解码数据被分别写到存储器M2和M4。图13中的斜线K2和K4表示写到区域M2和M4中。下端1和2的数据量为1帧的1/4，并且在一域的时间周期内被写到M2和M4的所有区域中。

此外，在这个域时间周期内，从区域M1从执行读操作。图13的斜线R1表示从区域M1中读出。数据按写次序从区域M1中读取，因此，存在区域M1中的所有上端1数据在半个域时间周期内被读出。与此有关的是，图13中的斜区域和网格线区域表示这些数据正被存在解码图像存储器12的预定地址中。而且，图13中的斜线R2表示存在区域M2中的下端1数据也被读出，在后半个该域时间周期内。在该域时间周期内读出的上端1和下端1数据被输出做为第一域的数据。

在下一个域时间周期的前半个周期内，在斜线K3周期中被写到区域M3的上端2数据在被读出(斜线K3)。在后半个周期中，在斜线K4的周期中被写到区域M4的下端2数据被读出(斜线K4)。因此，上端2和下端2的数据被输出做为第二域的数据。

接着同样进行，使得存储器使用区域不会互相重迭，例如，对于上端2数据和下端1数据，当写区域在区域M2和M3之间转换时，读写被重复进行。因此，每帧的解码输出被变换为交叉输出每个域并且被输出。

如上所述，在上述的每个实施例中，例如以两倍于显示速度的读速度从解码图像存储器12中读出数据。图13中的带箭头斜线L1，L2，…表示在这样的字框处理中读取。在这种连接方式中，由图13中纵座标表示的存储器地址对应到行，表示由代表写和读的斜线连续写和读行数据的状态。

例如，对于在斜线K3和K4的时序中被写入的上端2和下端2数据，从垂直同步信号中开始读取，因此只在显示垂直偏移时间周期被延迟。在一域时间周期的4/3倍周期内完成读操作，即在180行的扫描时间内。读取操作由箭头斜线L3和L4表示。

同样，例如，对于在斜线K1和K2的时序中被写入的上端1和下端1数据，需要执行由箭头斜线L1和L2表示的读操作。然而，由带箭头斜线表示的写操作在由斜线K2表示的写操作之前执行。具体来说，当图13中的写和读被执行时，对于下端1的数据，读在写之前使得不可能得精确的图像信号。即，当以显示速度的m/n倍速度从解码图像存储器12中读取数据时，象第一至第五实施例一样，对于每个场的图像平面的下端上的行数据，读在写之前，因此不可能执行读操作。

因此，当用在MPEG解码器中构形帧的帧存储器被用做解码图像存储器12时，为了执行例如字框处理这样的行数变换处理，解码图像存储器12的存储量需要增加到使得能防止读在写之前执行。在这种连接方式中，显然，当MPEG解码器的解码速度很高时，一域的图象数据能在比一域时间周期短的时间内被写到解码图像存储器12，不需要增加存储容量。

图15涉及本发明的第六个实施例，该实施例被如此构成，使得即使当对解码图像存储器12的写速度和显示速度相同时，也能从解码图像存储器12中高速读取，而不必考虑增加解码图象存储虑器12的存储量。图15为应用到MPEG解码器的一个示例。

MPEG标准的编码数据被输入到输入终端100。这些编码数据被提供给代码缓冲区存储器电路101。这些编码数据是经DCT处理，量化处理和可变长度编码处理产生的，并且具有采用帧内处理方法得到I图，采用向前或向后帧的基准图像得到的P图，以及采用双向帧的基准图像得到的B图。此外，编码数据还包括当建立P和B图时用到的运动向量的信息。在这种连接方式中，DCT处理是以块为单位执行的，块是在成帧后由组块得到的。

编码缓冲区存储器电路101保存被输入的编码数据并执行解码处理时间和输出处理时间之间的时间设置，输出相同的东西。编码缓冲区存储器电路101的输出被送到可变长度解码电路102。可变长度解码电路102在可变长度编码处理之前返回被输入的编码数据，通过可变长度解码处理，将相同的数据送到缓冲区控制电路107、反向量化电路103和运动向量提取电路108。缓冲区控制电路107如此安排，使得能在可变长度解码电路102输出的基础上控制编码缓冲区存储器电路101。运动向量提取电路108抽取运动向量，该向量被包括在可变长度解码输出中，输出相同的数据到运动补偿电路109和110，对于P图和B图。在反向量化过程中，反向量化电路103处理被输入的数据，将相同的数据送给反向DCT电路104。在反向DCT中，反向DCT电路104处理反向量化输出结果，并将相同的数据输出给加法器105。

开关115的输出也被送给加法器105。当反向DCT电路104的输出基于I图时，开关115将0送给加法器105。当反向DCT电路104的输出基于P图时，开关115将运动补偿电路109和110(后面将介绍)中一个的输出送给加法器105。当反向DCT电路104的输出基于B图时，开关115将运动补偿电路109和110中的每一个的输出或者后面将介绍的加法器113的输出送到加法器105。加法器105将反向DCT电路104的输出和开关115的输出加到一起以便恢复图像，将相同的数据输出到基准图像存储器12和帧存储器111和112。

写和读由存储器写控制电路117和存储器读控制电路121控制，因此帧存储器111和112保存成为基准图像的I图和P图的被恢复图像数据。帧存储器111和112如此排列使得在对应P和B图的解码时序上被保存的基准图像数据被输出到运动补偿电路109和110。运动补偿电路109和110在运动中根据来自运动向量提取电路108的运动向量，补偿各自的帧存储器111和112中的基准图像数据，输出相同的数据。运动补偿电路109和110的输出被提供给开关115，也被送给加法器113。加法器113如此安排，以便根据预测方式将运动补偿电路109和110的输出相加，并将相同的数据输出到开关115。

解码图像存储器12被分为4个存储区域M1至M4。区域M1至M4中每个的容量为存储1帧图像数据容量(以后称为“帧容量”)的1/4。如此构造使得写和读由存储器写控制电路117和存储器读控制电路121所控制，以便解码图像存储器12存储被连续输入的B图的解码数据，并且按交叉次序读取相同的数据以输出相同的数据到开关116。

另一方面，这样排列，对于I图和P图，存放在帧存储器111和112中的被恢复图像数据被用做交叉输出。帧存储器111和112是这样的，使得其写操作和读操作由存储器写控制电路117和存储器读控制电路121控制，所存储的恢复图像数据按交叉次序被读出并输出到开关114中。根据图像的输出帧次序转换开关114，并将帧存储器111和112中的图像数据输出给开关116。如此构造，使得根据图像的输出帧次序转换开关116，将一系列帧的恢复图像数据输出做为解码数据。

同步信号发生电路122产生水平和垂直的同步信号，和由输入编码数据的解码得到的视频信号发生同步。在本实施例中，显示垂直偏移值也被输入到同步信号发生电路122中。结构如此安排，使得同步信号发生电路122能根据显示垂直偏移值对垂直同步信号延迟一段时间，以便输出相同的数据做为纠正的垂直同步信号。

存储器写控制电路117和存储器读控制电路121如此构成，使得能用同步信号发生电路122中做为时间基准的同步信号成纠正的同步信号控制解码图像存储器12和帧存储器111和112。

下面结合图16至图20的示意图介绍本实施例在这种方式下的操作过程。图16表示用垂直同步信号和纠正的垂直同步信号读写解码图像存储器12。图17和图18表示对1图像平面划分图像数据的方法。在这种边接方式中，在图16至图18中，奇数域的数据由斜线表示，而偶数域的数据由网格线表示。

解码处理类似于一般的MPEG解码器。具体来说，编码数据被输入到编码缓冲区存储器电路101。编码数据有I、P和B图。例如假定I、P和B图按图12B中的帧次序被输入。编码缓冲区存储器电路101保存输入的编码数据，将相同的数据输出到可变长度解码电路102中，考虑到编码处理的时间和输出时间。

编码数据由可变长度解码电路102进行可变长度解码，由反向量化电路103反向量化，由反向DCT电路104进行反向DCT处理，并且在编码方的DCT处理之前将数据返回，以便提供给加法器105。在这种连接方式中，这些处理都是以块为单位执行的。

当输入的编码数据为编码的I图时，开关115将0送给加法器105。因此，加法器105将反向DCT电路104的输出原样输出到帧存储器112。通过帧存储器112，每个块的解码数据被做为1帧存储。在预定的输出时序中，解码数据按显示次序读出，并经开关114和116输出。

帧存储器112保存I图的解码数据做为基准图像。运动补偿电路110读帧存储器1-2的数据并利用运动向量在运动中补偿相同的数据。这些在运动中被补偿的基准图像的数据通过开关115被送给加法器105。反向DCT电路104的输出为某个被解码的预测误差。加法器105将开关115中基准图像的数据加到该预测误差，由此恢复该图像数据。这些图像数据被存在帧存储器111中。

接着，假定基于B图的编码数据被输入。也在这种情况下，可变长度解码电路102的输出被送到反向量化电路103和反向DCT电路104，也被送到运动向量提取电路108。从反向DCT电路104中，预测误差在DCT处理之前被输出到加法器105。另一方面，运动向量提取电路108从可变长度解码输出中提取对应基准图像的运动向量，分别输出到运动补偿电路110和109。在这种连接方式中，也存在只有一个运动向量被提取的情况，取决于预测方式。

帧存储器112和111分别保存I图和P图的被恢复图像数据做为基准图像数据。运动补偿电路109和110读这些被恢复的图像数据，在运动中根据运动向量补偿相同的数据，并输出到开关115和加法器113。具体来说，运动补偿电路109和110通过运动向量纠正对应由反向DCT电路104中输出的预定块的解码数据的块位置，并将被纠正块位置上的块数据做为在运动中被补偿的基准图像数据输出。加法器113将运动补偿电路109和110的输出相加并输出到开关115。当预测方向为向前时，开关115选择运动补偿电路110的输出，而当预测方向为向后时，选择运动补偿电路109的输出。当预测方向为双向时，开关115选择加法器113的输出并输出到加法器105中做为在运动中被补偿的基准图像数据。

因此，加法器105将反向DCT电路104中的块数据和开关115中的块单元的基准图像数据相加，由每个块单元恢复B图的图像数据并输出到帧存储器6中。

加法器105中的块数据以块为单位输出。具体来说，从加法器105中，B图的数据以块为单位从图像平面上端的块行到图像平面下端的块行连续地被输位出。从加法器105中，首先，在预定的一域时间周期内输出图17和图18中上端2和上端2的图像数据。在下一域时间周期内输出下端1和2的图像数据。

图16表示横座标轴中域单位的时间，并表示对应纵座标轴中每个区域M1至M4的存储地址。如图16所示，在上端1和2的图像数据从加法器105中输出的时序中，即，在T0周期中，存储器写控制电路117连续地产生对应解码图像存储器12的区域M1和M3的地址。因此，如图16中的斜线K1和K3所示，在T0周期的一域周期内对区域M1和M3执行写上端1和2的图像数据。

在下一个T1周期中，从加法器105中输出下端1和2的图像数据。在该时序中，存储器写控制电路117连续地分配对应区域M2和M4的地址。因此，如图16中的斜线K2和K4所示，对区域M2和M4执行写下端1和2的图像数据。

图16中的斜线部分表示上端1和下端1的图像数据被存在解码图像存储器12中的一个时间周期。网格线部分表示上端2和下端2的图像数据被存在解码图像存储器12中的时间周期。如图16中的斜线R1所示，存储器读控制电路121从T1周期的起始时序对区域M1连续地分配读地址。因此，上端1的图像数据在T1周期的前半个周期中从区域M1中被读出并经开关116输出。在T1周期的后半个周期中，区域M2的读地址由存储器读控制电路121分配。下端1的图像数据被读出并且被输出。

具体来说，在T1周期中，存储器写控制电路117执行由斜线K2和K4所示的写操作，并且由存储器读控制电路121执行斜线R1和R2所示的读操作。

同样，在T2周期中，对区域M3和M4分配读地址。上端2和下端2的图像数据在一域周期(斜线R3和R4)中被读出，而对区域M1和M2分配写地址，并且在一域周期(斜线K5和K6)中写入上端1和2的图像数据。因此，上端1、下端1、上端2和下端2的图像数据在T1和T2周期内被连续读出，从而形成第一和第二域的图像。

而且，在T3周期中，对区域M1和M3分配读地址。对区域M3和M4分配写地址。上端1和下端1的图像数据在一域周期(斜线R5和R6)中被读出，下端1和2的图像数据在一域周期(斜线K7和K8)中被写入。接着，类似的操作被重复，对解码图像存储器12执行写和读操作。如图16所示，对解码图像存储器12的读和垂直同步信号同步。基于从解码图像存储器12中读出的图象数据的图像如图17所示。在这种连接方式中，假定被恢复的图像为NTSC图像，一域图像平面由240行组成，如图17所示。

这里，假定所恢复的图像在行数上被变换，图像被显示在显示图像平面的中心区域上，为180行，如图18所示。在这种情况下，对应一组30线的显示垂直偏移值被提供给同步信号发生电路122。同步信号发生电路122产生一个被纠正的垂直同步信号，其中，垂直同步信号仅由基于显示垂直偏移值和行数变换处理的时间所延迟。在图16和图18所示的例子中，被纠正的垂直同步信号被延迟产生的情况仅对从下端1和2的数据写完成的时序中180行的扫描时间以及仅在显示垂直偏移总和的时间(30行的扫描时间)，即，仅对从垂直同步信号中30行的扫描时间内。

同步信号发生电路122将垂直同步信号送给存储器写控制电路117，并将被纠正的垂直同步信号送给存储器读控制电路121。存储器写控制电路117用做为时间基准的垂直同步信号对解码图像存储器12执行写操作。因此，写操作被执行如图16中的斜线K1、K2，…所示。

另一方面，存储器读控制电路121用被用做时间基准的纠正的垂直同步信号从解码的图像存储器12中执行读操作。具体来说，当被纠正的垂直同步信号(参看图16)在T1周期中从下端1的数据开始写(斜线K2)仅仅延迟30行的扫描时间产生，在对应显示垂直偏移(斜线L1)的30行扫描时间之后，存储器读控制电路121开始从区域M1中读出。在这种情况下，因为在180行的扫描时间中读出240行，因此读速率为写速率(显示速率)的4/3倍。当从对区域M1开始读90行的扫描时间结束时，完成从区域M1中读取上端1的数据，然后，从区域M2(斜线L2)中读下端1的数据。

对于下端1的数据，从T1周期的起始时序开始写，并且在读下端1的数据时也同时执行写操作。对于下端1数据的写入操作，要求240行的扫描时间。对于读操作，要求180行的扫描时间。然而，由于写操作仅比读操作提前60行的扫描时间，对下端1数据的读取操作并没有在写操作之前执行(参看斜线K2和L2)。

因此，在T1周期结束时用90行的扫描时间正常完成了对下端1数据的读取。在完成这一读操作后的30行扫描时间之后，产生被纠正的垂直同步信号。因此，如果利用被纠正的垂直同步信号显示基于从解码图像存储器12中读出的上端1和下端1图像数据的图像，所执行的字框变换在图像平面的某个上端部分和下端部分上有30行的非定义部，并且在垂直方向上中心有一个180行的主要定义部，如图18所示。

同理，对上端2的图像数据的读操作以写速度的4/3倍速度开始执行，在T2周期开始60行的扫描时间之后。如斜线K4和L4所示，直到完成对下端2图像数据的读取，而不必考虑读操作没有在写操作之前执行。因此，重复类似的操作，恢复图18所示的用于字框显示的图像数据。

采用这种方法，在本实施例中，在显示垂直偏移和行数变换处理基础上延迟读开始时序，这样能禁止在写操作之前执行读操作。对应该延迟时间产生垂直同步信号被延迟的纠正垂直同步信号，并用在显示中，由此实现字框显示。具体来说，第一至第五实施例中的读控制电路13用做为时间基准的纠正垂直同步信号执行读操作，由此能以比写速度高的速度读取。因此，在不增加解码图像存储器12的存储量的情况下，包括行数变换处理的显示偏移处理是可能的。

与上述有关的问题是：本实施例不仅能应用在字框处理中，也可以应用在增加显示偏移只移动显示位置的情况下。图19和图20为说明这种情况操作过程的示意图。图19对应图16，图20表示划分一图像平面的图像数据的方法。

基于垂直显示起始位置的显示垂直偏移值被送给同步信号发生电路122。同步信号发生电路122产生被纠正的垂直同步信号(图19)，该信号只提前从图19所示的垂直同步信号中对应显示垂直偏移值的时间。存储器写控制电路117用做为时间基准的垂直同步信号对解码图像存储器12执行写操作。因此，执行图19中斜线K1、K2，…所示的写操作。

另一方面，存储器读控制电路121在仅被延迟从纠正的垂直同步信号(垂直同步信号的时序)中基于显示垂直偏移的时间的时序上开始从解码图像存储器12中读取图像数据，并且在纠正的垂直同步信号的时序上被完成。具体来说，如图19所示，从T1周期的起始时序中连续地分配区域M1的地址，以便执行对上端1数据的读操作(斜线01)。在T1周期的后半个周期中，分配区域M2的地址以便读取下端1的数据。在纠正的垂直同步信号的时序上完成对下端1数据的读取，如图19中的斜线02所示。

由于纠正的垂直同步信号只通过共享显示垂直偏移从垂直同步信号中提前产生，如果利用纠正的垂直同步信号显示基于从解码图像存储器12中读取的上端1和下端1的图像数据的图像，得到的图像基于上端1的数据在仅由显示垂直偏移从图像平面的上端下面的位置开始显示，如图20第一域中所示。在这种连接方式中，图像的下端仅缺显示垂直偏移的共享部分。接着执行类似的写和读操作以便执行图20所示的显示。

反之，如果纠正的垂直同步信号在由大于垂直同步信号的显示垂直偏移的共享的延迟中被产生，也能在图像平面的上端显示比图像数据的上端低的一部分，仅为垂直显示偏移量。

上述的实施是这样一个例子，在该例中，由视频信号重新产生的同步信号的时序被改变。然而，当由外部提供同步信号时，对所提供的同步信号的时序改变解码的起始时序，由此，显然能得到类似的优点。

图21为描述该例子操作过程的示意图。图21对应图16。

在这种情况下，图15中的解码部分用做为时基的纠正的垂直同步信号执行解码，并对解码图像存储器12执行写操作。另一方面，用做为时基的垂直同步信号对解码图像存储器12执行读操作。具体来说，当由外部提供同步信号时，也能得到字框处理和显示偏移的类似优点。

如上所述，本发明的字框变换装置可用于对例如MPEG或类似的编码数据解码的解码器。例如，适合于被用在MPEG解码器LSI上，这种解码器被装在DVD机或类似的装置上。

Claims (13)

1.一种字框变换装置，其特征在于包括：

存储装置，存放对编码数据执行解码处理的解码装置中的图像数据；

输出装置，读取被存放在所述存储装置中的图像数据，并根据所读的图像数据为字框图像建立输出图像数据，在预定的图像显示时间内输出相同的数据；以及

读控制装置，以高于对所述存储装置的写速率的速率，从所述存储装置中对所述图像数据执行读操作。

2.根据权利要求1的字框变换装置，其特征在于所述输出装置包括：

操作装置，将行之间的预定的操作应用到从所述存储装置中读出的图像数据，以便得到对所述字框图像的输出图像数据；以及

存储器，存放由所述操作装置执行的操作所要求的多行像素数据。

3.根据权利要求1的字框变换装置，其特征在于在不同于对所述存储装置写操作的时基的时基上，所述读控制装置对所述存储装置中的所述图像数据执行读操作，该时序对应所述的图像显示时间。

4.一种字框变换装置，其特征在于包括：

一图像存储器，存放对编码数据解码处理得到的图像数据；

第一读控制装置，在n(n＜m)行的图像显示时间内从所述图像存储器中读取m行数据并输出相同的数据；

至少两个行存储器，存放由所述第一读控制装置从所述图像存储器中读出的图像数据；

操作处理装置，将预定的扫描行数变换操作处理应用到从所述的至少两个行存储器中读出的图像数据，执行从m行到n行的扫描行数变换；

系数发生装置，输出用于所述操作处理的操作系数；

写控制装置，将由所述第一读控制装置读出的图像数据分别写到所述的至少两个行存储器中，每行被用在所述扫描行数变换操作处理中；以及

第二读控制装置，在1行的图像显示时间中，从所述至少两个行存储器中读出被用在所述扫描行数变换操作处理中的行的图像数据，并将相同的数据输出到所述的操作处理装置中。

5.根据权利要求4的字框变换装置，其特征在于所述第一读控制装置在小于或等于1行显示时间的n/m倍的时间内从所述图像存储器中读出1行的图像数据。

6.一种字框变换装置，其特征在于包括：

图像存储器，存放对编码数据做解码处理得到的图像数据；

第一读控制装置，将从m到n行的扫描行数变换操作处理所要求的行数的n倍的行数的图像数据划分为小于1行的的图像数据量的预定量的图像数据单位，在n行的图像显示时间内，从所述的图像存储器中读出相同的数据并输出。

至少两个存储器，具有能存放由所述的第一读控制装置从所述图像存储器中读取的所述预定量的图像数据的容量；

操作处理装置，将预定的扫描行数变换操作处理应用到从所述至少两个存储器中读出的所述预定量的图像数据上，执行从m行到n行的扫描行数变换；

系数发生装置，输出被用在所述操作处理中的操作系数；

写控制装置，将由所述第一读控制装置读出的所述预定量的图像数据分别写到所述的至少两个存储器中，每个行被用在所述的扫描行数变换操作处理中；以及

第二读控制装置，在所述预定量图像数据的图像显示时间内，从所述至少两个存储器中读出被用在所述扫描行数变换操作处理中的行的所述预定量的图像数据，并将相同的数据输出到所述的操作处理装置中。

7.根据权利要求6的字框变换装置，其特征在于：

所提供的存储器，其数目对应所述扫描行数变换操作处理所要求的行数，以及

所述第一读控制装置在等于或小于所述预定量图像数据的图像显示时间的两倍(1/存储器数目)的时间内从所述图像存储器中读取所述的预定量图像数据。

8.根据权利要求2至权利要求5中任何一个的字框变换装置，其特征在于，所述m和所述n之间的比例为4∶3。

9.一种字框变换方法，其特征在于包括：

第一读过程，在n(n＜m)行的图像显示时间内读取存在图像存储器中的m行图像数据并输出相同的数据；

第一写过程，将从所述图像存储器中读出的图像数据以预定的数据单位存在被用在扫描行数变换操作处理中的多个行存储器中；

第二读过程，比对应图像显示时间的速度从所述的多个存储器中读出被用在所述扫描行数变换操作处理中的图像数据；以及

操作过程，将预定的操作处理应用到从所述的多个存储器中读出的图像数据，得到某个字框图像的输出图像数据。

10.一种字框变换方法，其特征在于，包括：

写过程，以预定的同步时序将由对编码数据解码得到的图像数据写到存储装置；以及

读过程，在不同于所述预定同步时序的同步时序上，以高于在所述写过程中的写速率的读速率读出存在所述存储装置中的图像数据。

11.一种字框变换装置，其特征在于包括：

解码装置，其中被输入的是包括使用向前和向后基准图像的双向预测编码数据的编码数据，按预定的块单位对所输入的编码数据解码，并输出解码数据；

存储装置，存放从所述解码装置中输出的帧结构的解码数据，通过对所述双向预测编码数据的解码处理，按交叉的次序输出相同的数据，由此得到具有交叉结构的视频信号；

同步信号发生装置，产生和所述视频信号同步的同步信号，并且和所述的同步信号同相位提前或延迟预定的相位，以便产生用在显示中的被纠正同步信号；以及

写和读控制装置，使用做为时间基准的所述同步信号对所述存储装置执行写操作，并且使用做为时间基准的所述纠正的同步信号对所述的存储装置执行读操作，得到具有所述交叉结构的视频信号。

12.一种字框变换装置，其特征在于包括：

解码装置，其中输入的是包括使用向前和向后基准图像的双向预测编码数据的编码数据，按预定的块单位对所输入的编码数据进行解码并输出解码数据；

存储装置，存放从所述解码装置中输出的帧结构的解码数据，通过对所述双向预测编码数据的解码处理，按交叉的次序输出相同的数据，由此得到具有交叉结构的视频信号；

同步信号发生装置，产生和所述视频信号同步的纠正的同步信号，其中，用在显示中的所述同步信号在相位上提前或延迟某个预定的相位；

解码控制装置，使用做为时基的所述纠正的同步信号控制对所述解码装置的解码；以及

写和读控制装置，使用做为时基的所述纠正的同步信号对所述的存储装置执行写操作，并且使用做为时基的所述同步信号对所述的存储装置执行读操作，得到具有所述交叉结构的视频信号。

13.根据权利要求11和12中任一个的字框变换装置，其特征在于，所述同步信号发生装置如此构造，使得同步信号在显示垂直偏移处理和扫描行数变换处理中至少一个的基础上在相位上提前或延迟某个预定的相位。

Images