CN115577662B - 一种基于多fanout逻辑的时序器件资源优化方法 - Google Patents

一种基于多fanout逻辑的时序器件资源优化方法 Download PDF

Info

Publication number
CN115577662B
CN115577662B CN202211469746.8A CN202211469746A CN115577662B CN 115577662 B CN115577662 B CN 115577662B CN 202211469746 A CN202211469746 A CN 202211469746A CN 115577662 B CN115577662 B CN 115577662B
Authority
CN
China
Prior art keywords
devices
sequential
time sequence
fanout
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211469746.8A
Other languages
English (en)
Other versions
CN115577662A (zh
Inventor
刘奎
毛忠亮
王鸿儒
唐兴达
潘姿仪
孙绍涛
张迎新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Qixin Software Technology Co ltd
Original Assignee
Shandong Qixin Software Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Qixin Software Technology Co ltd filed Critical Shandong Qixin Software Technology Co ltd
Priority to CN202211469746.8A priority Critical patent/CN115577662B/zh
Publication of CN115577662A publication Critical patent/CN115577662A/zh
Application granted granted Critical
Publication of CN115577662B publication Critical patent/CN115577662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3315—Design verification, e.g. functional simulation or model checking using static timing analysis [STA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种基于多fanout逻辑的时序器件资源优化方法，属于芯片设计的技术领域。本发明基于多fanout逻辑的模块分组，通过合并多输出fanout结构，对大规模电路设计进行精简,遍历查找组合逻辑中模块间最低耦合度，即输入个数或输出个数最少，确定时序器件的最佳放置位置，在此位置创建最低耦合度数量个相同的时序器件来减少时序器件的数量，从而减少了时序器件的资源占用，实现了资源优化。

Description

一种基于多fanout逻辑的时序器件资源优化方法
技术领域
本发明公开一种基于多fanout逻辑的时序器件资源优化方法，属于芯片设计的技术领域。
背景技术
无论是在ASIC还是FPGA中，资源都是一个重要的技术指标。耗用资源过多时会严重影响时序性能、使器件功耗显著上升，对芯片设计以及系统的构建造成较大麻烦，因此，资源优化有着极为重要的意义。而随着设计频率的不断提高，电路的量级也越来越大，在大规模的电路中想要对器件资源进行优化变得越来越困难。
目前的资源优化方法大多基于逻辑层面，通过资源共享、结构优化、模块复用等操作减少逻辑器件的数量，实现对逻辑电路的资源优化，但关于时序器件资源优化的方法涉及较少，较常用的时序器件资源优化方法通常包括同源器件的合并优化，常数优化等。同源时序器件优化即两个时序器件的所有输入都是相同，那么两个时序器件可以优化掉其中一个；常数优化指时序器件的输入是常数0或常数1，因此时序器件可以用1’b0或1’b1进行替换。
综上，现有技术对于既不同源又无法优化为常数的时序器件，通常没有较好的方法能够进一步优化时序器件的资源占用。
发明内容
针对现有技术的不足，本发明公开一种基于多fanout逻辑的时序器件资源优化方法。
发明概述：
如附图1所示，展示了一个网表的连接关系示意图，整个网表中器件1、器件2、器件3是输入信号，器件21、器件22是输出信号，同时输入和输出之间通过20多个器件进行连接，每个器件都有各自的编号，器件之间存在复杂的连接关系，举例说明如下：器件4的输入（fanin）来自器件5，输出（fanout）去了器件8，器件4和器件5之间的连线（wire）代表二者之间的连接；同理可以看出，器件7的输入（fanin）来自器件6，输出（fanout）去了器件9和器件10，一条连线可以到达多个器件，也就是一条连线可以有多个输出，R1代表了时序器件，如寄存器、锁存器，主要用来存储数据。
本发明提出了一种基于多fanout逻辑的时序器件资源优化方法，输入（fanin）和输出（fanout）分别指器件的扇入和扇出，如附图1中器件8的输入（fanin）是器件4，输出（fanout）是器件11和器件12，即器件8有1个输入（fanin）和2个输出（fanout），当器件的输出（fanout）多于1个时称为多输出（fanout）器件，本发明基于多fanout逻辑的模块分组，通过合并多输出fanout结构，对大规模电路设计进行精简，遍历查找组合逻辑中模块间最低耦合度，即输入（fanin）个数或输出（fanout）个数最少，确定时序器件的最佳放置位置，在此位置创建最低耦合度数量个相同的时序器件来减少时序器件的数量，从而减少了时序器件的资源占用，实现了资源优化。
本发明详细的技术方案：
一种基于多fanout逻辑的时序器件资源优化方法，其中，电路中需存在两个或两个以上功能类型及控制信号分别相同的时序器件才可以进行优化，其特征在于，包括：
（1）针对给定的待分析网表，分析网表中是否存在时序器件；
（2）获取时序器件的分组：
若组内只有1个时序器件时，无法构成时序器件组，则无法优化，直接结束，不进入下面步骤；
若组内存在多个时序器件时，根据当前时序器件组的位置，分别向输入端、输出端广度优先遍历寻找相连接的相关组合逻辑器件；在本方案中，采用广度优先遍历查找与时序器件相连接的相关组合逻辑器件，是因为所述广度优先遍历可按照层级进行遍历，且其寻找的深度较小，符合当前在电路中查找逻辑器件的要求；所述组合逻辑器件指的是电路中所有的非时序器件，此处的“所有”和附图2中记载的相同；
广度优先遍历的原则是从电路中的某个器件或某组器件出发，寻找紧邻的、尚未访问的器件，找到多少就访问多少，然后分别从找到的这些器件再出发，继续寻找紧邻的、尚未访问的器件，其可以理解为一层一层地进行遍历，每遍历完一层中的所有器件，再继续向下一层去遍历；
（3）分别遍历输入端和输出端的两组组合逻辑器件，寻找组合逻辑中的多fanout的器件，所有在同一层级的器件组成一个模块，每个模块有其对应的输入输出，所述两组是指根据时序器件组的位置，将整个电路分为两部分，输入端到时序器件组一部分，时序器件组到输出端一部分；数字电路主要分为组合逻辑和时序逻辑，这里的组合逻辑指不含有时序器件（寄存器，计数器，触发器等），仅由组合逻辑器件组成的的逻辑电路，其任意时刻的输出仅仅取决于该时刻的输入，与电路原本的状态无关，即输入一旦变化，输出随即也发生变化；而时序逻辑中由于存在时序器件，其输入不管怎么变化，只有当时钟沿（上升沿和下降沿）到达时，输出才有可能变化；
（4）遍历模块并记录模块间连接线数量
分别遍历输入端和输出端的两组组合逻辑器件，根据输入到输出的层级划分组合逻辑，遍历上述所有模块并记录模块间输入（fanin）和输出（fanout）连线个数，返回两个模块间最少的连线个数及位置，此处所述位置是指连线最少的两个模块中间的位置；
（5）在步骤（4）所述位置创建时序器件
若两模块间的最少连线个数小于等于当前时序器件组中时序器件的数量时，则在此位置创建时序器件，删除原位置的时序器件组，完成优化。
根据本发明优选的，所述步骤（1）中分析网表中是否存在时序器件的步骤包括：
若存在，则根据功能类型将时序器件分组，即相同功能类型且控制信号相同的时序器件为一组；
若不存在，则结束；
其中分析网表中是否存在时序器件的方法属于本领域技术人员所熟知的技术内容，在此不再赘述。
根据本发明优选的，在步骤（3）中，将所述多fanout的器件与其所有fanout器件合并起来当作一个器件。
根据本发明优选的，在步骤（5）中，在所述位置创建时序器件，删除原位置的时序器件组的具体方法为：
在所述位置创建连线数目与时序器件组中功能类型相同且控制信号相同的时序器件数量相同，并利用创建连线与两侧模块相连，删除原位置的时序器件组，完成对时序器件资源的优化；其中，时序器件组是指电路中存在的功能类型相同且控制信号相同的时序器件被划分为一组，从而组成时序器件组；若两个模块间的最少连线数为N，那么这两个模块间的位置就是时序器件的最优放置位置，在此位置创建N个与时序器件组中的时序器件同类型、同功能的时序器件即可。
发明有益效果：
本发明在时序器件资源优化过程中，通过合并多fanout结构、根据层级构建模块并创建时序器件实现了对基于多fanout逻辑的时序器件资源优化，在不改变功能的情况下优化了设计网表的面积。因此，本发明不仅可以减少时序器件的资源占用，又能保持设计原始功能不变，对于数字EDA工具的时序器件资源优化提供了一个切实可行的方法。
除此之外，本发明适用于逻辑综合的EDA工具的时序器件优化，凡是需要对电路设计进行时序器件资源优化的流程或工具，都可以采用本发明所述方法。
附图说明
图1是本发明提及的网表连接关系示意图；
图2是本发明所述资源优化的流程图；
图3是查找到网表中的时序器件示意图；
图4是本发明时序器件分组后的示意图；
图5是寻找与所述时序器件组相连接的组合逻辑器件的示意图；
图6是在输入端与时序器件组之间和时序器件组与输出端之间查找合并多fanout器件的示意图；
图7是本发明基于器件层级构建的模块示意图；
图8是本发明查找模块间连线最少的位置并创建时序器件的示意图；
图9是优化后，连接时序器件与两侧模块的连接示意图。
附图标记：
在图1中，1-22、网表中被连接的器件；R1、时序器件。
具体实施方式
下面结合实施例和说明书附图对本发明做详细的说明，但不限于此。
实施例1、
如附图2所示，一种基于多fanout逻辑的时序器件资源优化方法，其中，电路中需存在两个或两个以上功能类型及控制信号分别相同的时序器件才可以进行优化，包括：
（1）针对给定的待分析网表，分析网表中是否存在时序器件：
在本实施例中，遍历网表，查找网表中所有存在的时序器件，如寄存器，latch等，如附图3中方形框框出的时序器件R1所示，在附图3中，相较于附图1，所述时序器件R1被方框圈出；
若存在，则根据功能类型将时序器件分组，即相同功能类型且控制信号相同的时序器件为一组；其中，附图3中4个时序器件的类型及控制信号都是相同的，只有数据输入不同，因此4个时序器件可以放到同一组，如附图4中长方形框所示，在附图4中，相较于图3，其中的时序器件R1被分组后以长方形框圈出；
若不存在，则结束；
其中分析网表中是否存在时序器件的方法属于本领域技术人员所熟知的技术内容，在此不再赘述；
（2）获取时序器件的分组：
若组内只有1个时序器件时，无法构成时序器件组，则无法优化，直接结束，不进入下面步骤；
若组内存在多个时序器件时，根据当前时序器件组的位置，分别向输入端、输出端广度优先遍历寻找相连接的相关组合逻辑器件；在本方案中，采用广度优先遍历查找与时序器件相连接的相关组合逻辑器件，是因为所述广度优先遍历可按照层级进行遍历，且其寻找的深度较小，符合当前在电路中查找逻辑器件的要求；所述组合逻辑器件指的是电路中所有的非时序器件，此处的“所有”和附图2中记载的相同；
广度优先遍历的原则是从电路中的某个器件或某组器件出发，寻找紧邻的、尚未访问的器件，找到多少就访问多少，然后分别从找到的这些器件再出发，继续寻找紧邻的、尚未访问的器件，其可以理解为一层一层地进行遍历，每遍历完一层中的所有器件，再继续向下一层去遍历；
在本实施例中，从时序器件组的位置分别向输入端、输出端遍历寻找与时序器件相连接的组合逻辑器件，找到的组合逻辑器件如附图5虚线框中所示；
（3）分别遍历输入端和输出端的两组组合逻辑器件，寻找组合逻辑中的多fanout的器件，将所述多fanout的器件与其所有fanout器件合并起来当作一个器件，如附图6，其中，器件2的两个fanout器件分别是器件5和器件6，因此将器件2、5、6合并当作1个器件，同理，合并其他多fanout器件如点划线框所示；
并根据器件输入到输出的层级关系构建模块，所有在同一层级的器件组成一个模块，每个模块有其对应的输入输出，其中，所述同一层级如附图6，器件1、2、3前没有其他器件，即其与输入端之间并无器件，则这三个器件同处于第一层级，又由于器件2、5、6合并后可以看作一个器件，因此，器件5和6也处于第一层级，同理，器件4、7、9、10处于同一层级；如附图7所示，所有在同一级的器件合并组成一个模块，所有虚线框包围的器件处于同一层级，被看作为一个模块，因此电路结构被简化为由若干相邻模块连接组成的结构；
本方案无论能否找到组合逻辑中的多fanout的器件，都要根据器件输入到输出的层级关系构建模块；所述两组是指根据时序器件组的位置，将整个电路分为两部分，输入端到时序器件组一部分，时序器件组到输出端一部分；数字电路主要分为组合逻辑和时序逻辑，这里的组合逻辑指不含有时序器件（寄存器，计数器，触发器等），仅由组合逻辑器件组成的的逻辑电路，其任意时刻的输出仅仅取决于该时刻的输入，与电路原本的状态无关，即输入一旦变化，输出随即也发生变化；而时序逻辑中由于存在时序器件，其输入不管怎么变化，只有当时钟沿（上升沿和下降沿）到达时，输出才有可能变化；
（4）遍历模块并记录模块间连接线数量
分别遍历输入端和输出端的两组组合逻辑器件，根据输入到输出的层级划分组合逻辑，遍历上述所有模块并记录模块间输入（fanin）和输出（fanout）连线个数，返回两个模块间最少的连线个数及位置，此处所述位置是指连线最少的两个模块中间的位置；
（5）在步骤（4）所述位置创建时序器件
若两模块间的最少连线个数小于等于当前时序器件组中时序器件的数量时，则在此位置创建连线数目与时序器件组中功能类型相同且控制信号相同的时序器件数量相同，并利用创建连线与两侧模块相连，删除原位置的时序器件组，完成对时序器件资源的优化；其中，时序器件组是指电路中存在的功能类型相同且控制信号相同的时序器件被划分为一组，从而组成时序器件组；若两个模块间的最少连线数为N，那么这两个模块间的位置就是时序器件的最优放置位置，在此位置创建N个与时序器件组中的时序器件同类型、同功能的时序器件即可。
如附图8所示，最少的fanin和fanout个数为2，其小于当前时序器件组中时序器件的数量4，在所述步骤（4）中在遍历模块的时候，已经统计了两模块间的连线数目，因此在步骤（5）中，可以直接找到两模块间连线数目最少的位置，并在此位置创建新的时序器件，删除原位置的时序器件组；因此在附图8中方框线位置创建优化后的时序器件，如箭头所指向；
如附图9所示，把新创建的时序器件分别与其两侧模块相连，删除原位置的时序器件组，在保证功能不变的前提下，原来的时序器件组中4个时序器件变为了2个时序器件，由此减少了时序器件资源占用。

Claims (4)

1.一种基于多fanout逻辑的时序器件资源优化方法，其特征在于，包括：
（1）针对给定的待分析网表，分析网表中是否存在时序器件；
（2）获取时序器件的分组：
若组内只有1个时序器件时，直接结束；
若组内存在多个时序器件时，分别向输入端、输出端广度优先遍历寻找相连接的相关组合逻辑器件；
（3）分别遍历输入端和输出端的两组组合逻辑器件，寻找组合逻辑中的多fanout的器件，所有在同一层级的器件组成一个模块，每个模块有其对应的输入输出，所述两组是指根据时序器件组的位置，将整个电路分为两部分，输入端到时序器件组一部分，时序器件组到输出端一部分；
（4）遍历模块并记录模块间连接线数量
分别遍历输入端和输出端的两组组合逻辑器件，根据输入到输出的层级划分组合逻辑，遍历上述所有模块并记录模块间输入和输出连线个数，返回两个模块间最少的连线个数及位置；
（5）在步骤（4）所述位置创建时序器件
若两模块间的最少连线个数小于等于当前时序器件组中时序器件的数量时，则在此位置创建时序器件，删除原位置的时序器件组，完成优化。
2.根据权利要求1所述的一种基于多fanout逻辑的时序器件资源优化方法，其特征在于，所述步骤（1）中分析网表中是否存在时序器件的步骤包括：
若存在，则根据功能类型将时序器件分组，即相同功能类型且控制信号相同的时序器件为一组；
若不存在，则结束。
3.根据权利要求1所述的一种基于多fanout逻辑的时序器件资源优化方法，其特征在于，在步骤（3）中，将所述多fanout的器件与其所有fanout器件合并起来当作一个器件。
4.根据权利要求1所述的一种基于多fanout逻辑的时序器件资源优化方法，其特征在于，在步骤（5）中，在所述位置创建时序器件，删除原位置的时序器件组的具体方法为：
在所述位置创建连线数目与时序器件组中功能类型相同且控制信号相同的时序器件数量相同，并利用创建连线与两侧模块相连，删除原位置的时序器件组，完成对时序器件资源的优化。
CN202211469746.8A 2022-11-23 2022-11-23 一种基于多fanout逻辑的时序器件资源优化方法 Active CN115577662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211469746.8A CN115577662B (zh) 2022-11-23 2022-11-23 一种基于多fanout逻辑的时序器件资源优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211469746.8A CN115577662B (zh) 2022-11-23 2022-11-23 一种基于多fanout逻辑的时序器件资源优化方法

Publications (2)

Publication Number Publication Date
CN115577662A CN115577662A (zh) 2023-01-06
CN115577662B true CN115577662B (zh) 2023-03-10

Family

ID=84589142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211469746.8A Active CN115577662B (zh) 2022-11-23 2022-11-23 一种基于多fanout逻辑的时序器件资源优化方法

Country Status (1)

Country Link
CN (1) CN115577662B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116702665B (zh) * 2023-08-04 2023-10-27 山东启芯软件科技有限公司 基于公共子表达式的大规模集成电路设计优化方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515312A (zh) * 2008-12-03 2009-08-26 复旦大学 一种现场可编程器件fpga逻辑单元模型及其通用装箱算法
CN102375906A (zh) * 2010-08-27 2012-03-14 雅格罗技（北京）科技有限公司 一种基于模式匹配的fpga逻辑综合方法
US8239798B1 (en) * 2007-08-03 2012-08-07 Cadence Design Systems, Inc. Methods, systems, and apparatus for variation aware extracted timing models
CN104809302A (zh) * 2015-05-07 2015-07-29 上海安路信息科技有限公司 Rtl电路综合中的资源共享方法及其系统
CN105866665A (zh) * 2016-03-31 2016-08-17 复旦大学 面向高性能SoC FPGA的功能遍历测试方法
CN111027276A (zh) * 2018-10-09 2020-04-17 刘保 基于多相电平敏感锁存器的集成电路优化系统和方法
US11263376B1 (en) * 2020-04-08 2022-03-01 Avery Design Systems, Inc. System and method for fixing unknowns when simulating nested clock gaters
CN115099177A (zh) * 2022-07-01 2022-09-23 上海安路信息科技股份有限公司 Fpga的时序优化方法和系统
CN115185528A (zh) * 2022-06-10 2022-10-14 北京轩宇信息技术有限公司 一种用于vhdl可编程逻辑设计的跨时钟域静态分析系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220261523A1 (en) * 2021-02-17 2022-08-18 Xilinx, Inc. Behavioral-level timing and area optimiation

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8239798B1 (en) * 2007-08-03 2012-08-07 Cadence Design Systems, Inc. Methods, systems, and apparatus for variation aware extracted timing models
CN101515312A (zh) * 2008-12-03 2009-08-26 复旦大学 一种现场可编程器件fpga逻辑单元模型及其通用装箱算法
CN102375906A (zh) * 2010-08-27 2012-03-14 雅格罗技（北京）科技有限公司 一种基于模式匹配的fpga逻辑综合方法
CN104809302A (zh) * 2015-05-07 2015-07-29 上海安路信息科技有限公司 Rtl电路综合中的资源共享方法及其系统
CN105866665A (zh) * 2016-03-31 2016-08-17 复旦大学 面向高性能SoC FPGA的功能遍历测试方法
CN111027276A (zh) * 2018-10-09 2020-04-17 刘保 基于多相电平敏感锁存器的集成电路优化系统和方法
US11263376B1 (en) * 2020-04-08 2022-03-01 Avery Design Systems, Inc. System and method for fixing unknowns when simulating nested clock gaters
CN115185528A (zh) * 2022-06-10 2022-10-14 北京轩宇信息技术有限公司 一种用于vhdl可编程逻辑设计的跨时钟域静态分析系统
CN115099177A (zh) * 2022-07-01 2022-09-23 上海安路信息科技股份有限公司 Fpga的时序优化方法和系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ASIC后端设计中的时钟树综合;周广等;《现代电子技术》;20110415(第08期);全文 *
Power estimation in logic circuits using activity simulation;Hijdra M.B.;《https://pure.tue.nl/ws/portalfiles/portal/46980287/782441-1.pdf》;19951231;全文 *
基于虚拟单元映射的电路面积优化算法;罗文强等;《宁波大学学报(理工版)》;20180110(第01期);全文 *
基于重定时的高性能控制电路间接测试生成方法;黄祖兰等;《电子学报》;20000225(第02期);全文 *

Also Published As

Publication number Publication date
CN115577662A (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
CN112257364B (zh) 一种gpu加速计算的集成电路静态时序分析方法
Shi et al. A fast algorithm for optimal buffer insertion
CN115577662B (zh) 一种基于多fanout逻辑的时序器件资源优化方法
CN114861591B (zh) 一种可微分时序驱动的芯片布局优化方法
CN112131813B (zh) 基于端口交换技术的用于提升布线速度的fpga布线方法
Chuang et al. Timing and area optimization for standard-cell VLSI circuit design
US20170316120A1 (en) Method and Apparatus for Implementing a System-Level Design Tool for Design Planning and Architecture Exploration
CN111414725B (zh) 一种针对fpga可动态扩展的软件布线结构建模方法和装置
CN115496023B (zh) 一种基于区块化设计的fpga设计方法
CN115496647A (zh) 一种gpu模块低功耗处理方法
CN112651207A (zh) 一种异步电路物理实现方法及系统
CN114638184B (zh) 门级电路的仿真方法、系统、存储介质及设备
Vishnu et al. Clock tree synthesis techniques for optimal power and timing convergence in soc partitions
CN113836846B (zh) 一种gpu加速计算的集成电路无悲观路径分析方法
Cong et al. Multiway VLSI circuit partitioning based on dual net representation
US20090254875A1 (en) Proactive routing system and method
CN116502578B (zh) 网表化简时序模型的构建方法及静态时序分析方法
JPH09305633A (ja) 論理回路最適化方法
CN1316597C (zh) 一种基于静态随机存储器的快速综合设计方法
CN111159967A (zh) 一种基于网页排名算法的fpga电路布局与资源分配方法
CN103885819A (zh) 一种针对fpga面积优化的优先级资源共享方法
Attaoui et al. A new MBFF merging strategy for post-placement power optimization of IoT devices
Umadevi et al. Effective Timing Closure Using Improved Engineering Change Order Techniques in SOC Design
CN114896941B (zh) 一种时钟树的布局优化方法、优化装置和相关设备
CN117454832B (zh) 电路芯片中数据通道的布线方法、装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant