CN115566048A - 双极性接面晶体管结构及其制造方法 - Google Patents

双极性接面晶体管结构及其制造方法 Download PDF

Info

Publication number
CN115566048A
CN115566048A CN202210944795.6A CN202210944795A CN115566048A CN 115566048 A CN115566048 A CN 115566048A CN 202210944795 A CN202210944795 A CN 202210944795A CN 115566048 A CN115566048 A CN 115566048A
Authority
CN
China
Prior art keywords
region
base
emitter
collector
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210944795.6A
Other languages
English (en)
Inventor
陈冠荣
林俊铭
李宗霖
林炫政
陈鸿霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115566048A publication Critical patent/CN115566048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本公开提供双极性接面晶体管结构及其制造方法。双极性接面晶体管结构包括一半导体基底、一集极区、一基极区、一射极区、一环状浅沟槽隔离区以及一基极介电层。集极区形成在半导体基底。基极区形成在集极区之上。射极区形成在基极区之上。环状浅沟槽隔离区形成在半导体基底。基极介电层形成在集极区之上并在基极区的相对侧。基极介电层被环状浅沟槽隔离区的一内侧壁所包围。

Description

双极性接面晶体管结构及其制造方法
技术领域
本公开实施例是有关于双极性接面晶体管，且特别是有关于具有多射极区的双极性接面晶体管。
背景技术
双极性接面晶体管(BJT)是一种三端元件。三个端点包括基极端、集极端和射极端。BJT是由背靠背摆放的两个P-N接面所形成，彼此非常接近，其中一个区域为两个接面所共有。基极和射极之间有第一接面，而射极和集极之间有第二接面。根据用于形成BJT的半导体材料的特性，这会形成P-N-P或N-P-N晶体管。BJT的端点连接到它们各自的基极、集极和射极。在BJT中，流经射极和集极端的电流是由跨在基极端和射极端的电压所控制。
随着半导体工业已经发展到纳米技术制程节点以追求更高的元件密度、更高的性能和更低的成本，已经实施了各种技术来提高BJT元件性能。
发明内容
本公开实施例提供一种双极性接面晶体管结构。双极性接面晶体管结构包括一半导体基底、一集极区、一基极区、一射极区、一环状浅沟槽隔离区以及一基极介电层。集极区形成在半导体基底。基极区形成在集极区之上。射极区形成在基极区之上。环状浅沟槽隔离区形成在半导体基底。基极介电层形成在集极区之上并在基极区的相对侧。基极介电层被环状浅沟槽隔离区的一内侧壁所包围。
再者，本公开实施例提供一种双极性接面晶体管结构。双极性接面晶体管结构包括一半导体基底、一集极区、一浅沟槽隔离区、多个基极区以及多个射极区。集极区形成在半导体基底。浅沟槽隔离区形成在集极区。多个基极区形成在集极区的一第一区域之上。集极区的第一区域被浅沟槽隔离区的一内侧壁所包围。多个射极区形成在基极区之上。集极区的第一区域比投影到集极区的第一区域的射极区的一第二区域大3至8倍。
再者，本公开实施例提供一种双极性接面晶体管的制造方法。制造方法包括形成一双极性接面晶体管的一集极区在一半导体基底内、形成一浅沟槽隔离区在集极区内、形成双极性接面晶体管的多个基极区在被浅沟槽隔离区所包围的集极区的一第一区域之上，以及形成双极性接面晶体管的多个射极区于基极区之上。集极区的第一区域没有浅沟槽隔离区。
附图说明
图1是显示根据本公开一些实施例所述的BJT元件的上视图。
图2是显示根据本公开的一些实施例所述的图1中BJT元件沿着A-AA线的剖面图。
图3是显示根据本公开一些实施例所述的BJT元件的上视图。
图4是显示根据本公开一些实施例所示的图3中BJT元件沿着B-BB线的剖面图。
图5是显示根据本公开一些实施例所述的BJT元件的上视图。
图6是显示根据本公开一些实施例所述的图5中BJT元件沿着C-CC线的剖面图。
图7是显示根据本公开一些实施例所述的BJT元件的上视图。
图8是显示OD区域与投影到OD区域上的射极区域之比与BJT的射极区数量之间的关系的曲线。
图9是显示STI区和射极区之间的距离与BJT的崩溃电压BVceo之间的关系的曲线。
图10是显示根据本公开一些实施例所述用于制造BJT的方法的流程图。
其中，附图标记说明如下：
100A-100D：BJT元件
102：半导体基底
104：集极区
110_1-110_4：射极区
115：射极区
118_1-118_4：基极区
120，120a，120b：STI区
122：基极介电层
125：间隔层
127：基极导电层
129：介电层
130，130_1-130_5：基极接点
140，140a，140b：集极接点
150：射极接点
170A-170C：OD区域
200：方法
S202-S210：操作
D1-D9：距离
L1-L2：长度
W1-W5：宽度
具体实施方式
以下公开内容提供了许多用于实现在此所提供的标的不同部件的不同实施例或范例。以下描述组件和排列的具体范例以简化本公开的实施例。当然，这些仅仅是范例，而不在于限制本公开的保护范围。例如，在以下描述中，在第二特征上方或其上形成第一特征，可包括第一特征和第二特征以直接接触的方式形成的实施例，并且也可包括在第一特征和第二特征之间形成额外的特征，使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可在各示范例中重复元件符号及/或字母。此重复是出于简化与清楚目的，且本身并不指示所论述的各实施例及/或配置之间的关系。
以下会叙述实施例的某些变化。在各种图示及描述的实施例中，类似的参考符号会用来表示类似的元件。可以理解的是，在所述方法之前、期间及之后，可提供额外的操作步骤，且在某些方法实施例中，所述的某些操作步骤可被替代或省略。
另外，在空间上的相关用语，例如“在---之下(beneath)”、“之下(below)”、“低于(lower)”、“在---之上(above)”、“之上(upper)”或类似的用语，是用于说明显示于图中的某一特征与另一特征之间的关系。除了描绘于图中的方向以外，这些相对用语包括使用或操作这些元件的不同方向。元件也有可能具有其他方向(转90度或位于其他方向)，且内文中关于空间的相对叙述可依据上述原则作类似的解释。
双极性接面晶体管(BJT)通常用于高频应用的数字和模拟集成电路(IC)装置中。BJT元件包括两个P-N接面，其共享一个阴极或是阳极区域，称为基极。基极会分隔具有相同导电类型的两个区域，称为射极和集极，其基极的导电类型相反。根据导电类型，BJT可以是NPN类型或是PNP类型。
BJT的崩溃机制相似于P-N接面的崩溃机制。由于基极-集极接面是反向偏压，所以崩溃通常发生在P-N接面。通常，BJT的崩溃电压BVceo取决于所选的电路配置。在共基极模式下(即基极接地并在装置的射极-基极输入端和集极-基极输出端之间形成一个共同电极)，崩溃相似于P-N二极管。在共射极模式下(即射极接地并在装置的基极-射极输入和集极-射极输出之间形成共同电极的操作)，崩溃会影响BJT的电流电压(IV)特性和崩溃电压BVceo。
一旦发生崩溃，高电压和快速增加的电流可能会导致具有BJT的装置中发生大量的热耗散，这可能对装置会造成永久性损坏。因此，对于具有BJT元件的高压装置，如电源装置、静电放电(ESD)装置等，提高BJT元件的崩溃电压BVceo是重要的。在离子化金属等离子体(IMP)制程中，磷(P)倾向于在BJT元件的集极的浅沟槽隔离(STI)的侧壁处累积，而导致BJT元件的崩溃电压BVceo会降低。然而，很难使用更轻的剂量来提高BJT元件的崩溃电压BVceo，因为IMP剂量可能会达到IMP工具的最小剂量限制。
因此，本公开内容提供借由增加BJT元件的区域(例如P型主动区或N型主动区，也称为氧化物扩散(OD)区)来提供具有更高崩溃电压BVceo，以增加射极和STI之间的距离(或间距)，从而消除STI累积磷效应。另外，与传统布局中具有多个射极区的BJT相比，本公开实施例的BJT元件的射极区之间没有形成STI。
图1是显示根据本公开一些实施例所述的BJT元件100A的上视图。BJT元件100A包括形成在集极区104上并沿着X方向延伸的4个射极区110_1至110_4。多个射极接点150形成在射极区110_1至110_4上方。在一些实施例中，射极接点150被配置为连接上层的第一导线(未显示)，例如VDD、VSS或是信号线。在集极区104上方形成集极接点140，以及集极接点140在BJT元件100A中形成一个环。换言之，集极接点140在布局上为环形接点。在一些实施例中，集极接点140被配置为连接上层的第二导线(未显示)，例如VDD、VSS或是信号线。浅沟槽隔离(STI)区120形成在射极区110_1至110_4和集极接点140之间。此外，STI区120与射极区110_1至110_4和集极接点140分离。STI区120形成BJT元件100A中的一个环，而STI区120在布局上是一个环形的STI区。此外，STI区120的环被集极接点140的环所包围。
在BJT元件100A中，多个基极接点130形成在射极区110_1至110_4之间、射极区110_1和STI区120之间以及射极区110_4和STI区120之间。配置每一基极接点130连接后面所述的基极区。此外，基极接点130分为第一组和第二组。第一组基极接点排列成线并沿着X方向位在射极区110_1至110_4之间，而第二组基极接点排列成线并沿着X方向位在射极区110_1和STI区120以及射极区110_4和STI区120之间。例如，第一组的四个基极接点130形成在射极区110_1和110_2之间，而此四个基极接点130沿着X方向延伸排列成一排。再者，第二组的四个基极接点130形成在射极区110_1与STI区120之间，而此四个基极接点130也沿着X方向排列成一排。在一些实施例中，基极接点130被配置为连接上层的第三导线(未显示)，例如VDD、VSS或是信号线。在一些实施例中，沿X方向排列在一列的基极接点130的数量是大于2。
在BJT元件100A中，集极区104具有第一导电类型(例如具有第一掺杂浓度的N型)，以及射极区110_1至110_4具有第一导电类型(例如具有不同于第一掺杂浓度的第二掺杂浓度的N型)。集极区104、具有第二导电类型(例如P型)的基极区和射极区110_1至110_4均由半导体材料所制成。在一些实施例中，集极区104、基极区和射极区110_1至110_4被配置为N-P-N排列。在一些实施例中，集极区104、基极区和射极区110_1至110_4被配置为P-N-P排列。
在一些实施例中，集极接点140、基极接点130和射极接点150包括一或多种导电材料，包括铜(Cu)、铝(Al)、钨(W)等。此外，集极接点140、基极接点130和射极接点150设置在层间介电质(ILD)(未显示)内。
在BJT元件100A中，集极接点140形成单环以包围STI区120，即集极接点不存在于集极接点140的单环内部。STI区120形成单环以围绕基极接点130和射极区110，即在STI区120的单环内部不存在STI区。集极区104的OD区170A被STI区120的单环围绕并定义，以及OD区域170A在Y方向上具有宽度W1并且在X方向上具有长度L1。在一些实施例中，宽度W1大于长度L1。基极接点130、射极接点150和射极区110_1至110_4形成在集极区104的OD区170A的上方。
在BJT元件100A中，射极区115表示每一个射极区110_1至110_4投影到OD区170A上的区域。射极区115在Y方向上具有宽度W2并且在X方向上具有长度L2。宽度W2小于宽度W1且长度L2小于长度L1。在一些实施例中，OD区170A比射极区110_1至110_4的整个射极区115大3至8倍。在一些实施例中，OD区170A比射极区110_1至110_4的整个射极区115大4.6至5.3倍。
图2是显示根据本公开的一些实施例所述的图1中BJT元件100A沿着A-AA线的剖面图。集极区104形成于半导体基底102中，而集极区104具有第一导电类型。集极区104是通过注入一或多种掺杂剂或IMP制程所形成。在一些实施例中，第一导电类型为N型，而集极区104包括例如磷(P)、砷(As)、锑(Sb)或铋(Bi)等，其形成N型集极区104。基底102可以是体硅基底、绝缘体上硅基底、二元化合物半导体基底、三元化合物半导体基底或更高阶化合物半导体基底等。
在一些实施例中，STI区120形成在半导体基底102中。在BJT元件100A中，STI区120形成在集极区104内。为了便于说明，在图2中，右侧的STI区120被标记为120a，而左侧的STI区120被标记为120b。此外，射极区110_1至110_4依序排列于STI区120a与120b之间。在此实施例中，STI区120a靠近射极区110_1，而STI区120b靠近射极区110_4。需要注意的是，OD区170A是由STI区120a和120b所定义，并且在OD区170A内没有形成其他STI区120。
在一些实施例中，BJT元件100A包括深沟槽隔离(DTI)结构(未显示)，其将集极区104与半导体基底102的其他区横向隔离。
集极接点140形成在集极区104上方。为了方便说明，在图2中，右侧的集极接点140被标记为140a，而左侧的集极接点140被标记为140b。在一些实施例中，集极接点140a和140b是设置在OD区域170A之外。再者，集极接点140a和OD区170A设置在STI区120a的相对侧，而集极接点140b和OD区170A设置在STI区120b的相对侧。
在一些实施例中，集极接点140被分成多个子接点。此外，子接点形成在集极区104的OD区170A上方。
基极区118_1至118_4形成在OD区170A的集极区104上方。每一基极区118_1至118_4在集极/基极接面与集极区104相遇。在这样的实施例中，BJT元件100A是具有四个集极/基极接面的BJT元件。换言之，基极区118_1至118_4会共享集极区104。
射极区110_1至110_4分别形成在基极区118_1至118_4上方。如先前所描述，投影到OD区170A上的每一射极区110_1至110_4是射极区115。每一射极区110_1至110_4在对应的(或单独的)基极/射极接面处与基极区118_1至118_4相遇。在这样的实施例中，BJT元件100A是具有四个基极/射极接面的BJT元件。
在BJT元件100A中，基极介电层122形成在集极区104的OD区170A上方以及在基极区118_1至118_4的相对侧上。此外，基极介电层122与基极区118_1至118_4接触。在一些实施例中，基极介电层122包括通过化学气相沉积(CVD)、半导体基底102的上表面的氧化或其他合适的介电层形成技术所形成的氧化物。值得注意的是，基极介电层122与集极区104完全接触。
在基极介电层122上方形成基极导电层127(例如多晶硅)。此外，基极导电层127与基极区118_1至118_4接触。在一些实施例中，基极导电层127是多晶硅，而基极介电层122是氧化物(例如SiO2)。此外，基极导电层127沿着基极区118_1至118_4的垂直侧壁和上表面与基极区118_1至118_4接触。在一些实施例中，基极区118_1至118_4仅沿其垂直表面与基极导电层127接触。再者，STI区120a是借由基极介电层122与基极区118_1横向隔离，并且STI区120b是借由基极介电层122与基极区118_4横向隔离。
对于每一射极区110_1至110_4，间隔层125(例如氮化硅(SiN))是沿着垂直侧壁(例如沿着Z方向)和部分下表面(例如沿着Y方向)而设置，即间隔层125在图2中具有L形。在一些实施例中，间隔层125仅沿着所对应的射极区的垂直侧壁而设置。间隔层125被配置为将射极区110_1至110_4的下部与基极导电层127电性隔离。
形成介电层129以将射极区110_1至110_4的外边缘与基极导电层127分离。在一些实施例中，介电层129是多晶硅间介电(IPD)层，例如SiN。在一些实施例中，介电层129的上表面是对齐于间隔层125的上表面。
基极接点130_1至130_5形成在基极导电层127上方。基极接点130_1至130_5被配置为通过基极导电层127而将基极区118_1至118_4连接到上层的导线(未显示)。例如，基极接点130_4被配置为通过基极导电层127而将基极区118_3和118_4连接至上层的导线(未显示)，以及基极接点130_1被配置为通过基极导电层127而将基极区域118_1连接到上层的导线(未显示)。在一些实施例中，射极区域110_1至110_4是借由ILD(未显示)与基极接点130_1至130_5分离。再者，基极接点130_1至130_5投影到OD区域170A上的区域会与STI区120a/120b分离。
在图2中，每一射极区110_1至110_4是远离STI区120a/120b。例如，STI区120a与射极区110_1的射极区115之间的距离为D1。STI区120a与射极区110_2的射极区115之间的距离为D2，且D2大于D1，即D1为图2中的最小距离。STI区120a与射极区110_3的射极区115之间的距离为D3，且D3大于D2。STI区120a与射极区110_4的射极区115之间的距离为D4，且D4大于D3，即D4为图2中的最大距离。相似地，STI区120b与射极区110_4的射极区115之间的距离为D1、STI区120b与射极区110_3的射极区115之间的距离为D2、STI区120b与射极区110_2的射极区115之间的距离为D3以及STI区120b与射极区110_1的射极区115之间的距离为D4。对于每一射极区110_1至110_4，射极区和STI区120a之间的距离不同于射极区和STI区120b之间的距离。以射极区110_3为例，射极区110_3与STI区120a之间的距离为D3，而射极区110_3与STI区120b之间的距离为D2。
在一些实施例中，距离Dl和D2之间的差值、距离D2和D3之间的差值以及距离D3和D4之间的差值会相同并且等于固定距离Dx，即D2-Dl＝D3-D2＝D4-D3＝Dx。在一些实施例中，距离D1和D2之间的差值、距离D2和D3之间的差值以及距离D3和D4之间的差值是不同的。
在一些实施例中，OD区170A的宽度Wl是根据射极区115的最大距离D4、最小距离Dl和宽度W2来决定的。例如，OD区170A的宽度Wl为最大距离D4、最小距离D1和宽度W2之和，例如W1＝D4+D1+W2。
在图1和图2中，STI区120是具有单一连续内侧壁和连续外侧壁的环形STI。BJT元件100A的OD区170A被STI区120的连续内侧壁所包围。换言之，BJT元件100A的射极区110_1至110_4、基极区118_1至118_4以及相关组件(例如基极介电层122、基极导电层127、间隔层125等)是设置在由STI区120的连续内侧壁所包围的区域内。例如，相较于传统的BJT中基极介电层是形成在STI区上方并与STI区完全地重叠，基极介电层122是被STI区120的连续内侧壁所包围。
与传统的BJT相比，BJT元件100A中集极区104的OD区170A内没有形成STI区。换言之，两个相邻的射极区110之间不会形成STI区，即OD区170A内没有STI区120。再者，相较于传统BJT元件的OD区内射极区与STI区之间的距离Dt，射极区115与STI区120a/120b之间的距离D1、D2、D3或D4会增加以消除STI累积磷效应，例如D4>D3>D2>D1>Dt，因此BJT元件100A的崩溃电压BVceo会增加。
图3是显示根据本公开一些实施例所述的BJT元件100B的上视图。BJT元件100B的配置相似于图1中BJT元件100A的配置。BJT元件100B与BJT元件100A的差异在于BJT元件100B具有较少的射极区。在图3中，BJT元件100B包括沿着X方向延伸的3个射极区110_1至110_3。
在图3中，集极接点140形成单环以围绕STI区120，即集极接点140的单环内部不存在集极接点。STI区120形成单环以围绕基极接点130和射极区110_1至110_3，即STI区120的单环内部不存在STI区。集极区104的OD区170B被STI区120的单环所包围和定义，以及OD区170B在Y方向上具有宽度W3并且在X方向上具有长度L1。在一些实施例中，宽度W3小于图1的宽度W1。射极接点150和射极区110_1至110_3形成在OD区170B上方。
值得注意的是，一些基极接点130与OD区170B和STI区120重叠，而其余的基极接点130形成在OD区170B上方而不会重叠于STI区120。例如，在射极区110_1和110_2之间以及射极区110_2和110_3之间的基极接点130形成在集极区104的OD区170B上方。此外，射极区110_1和STI区120之间以及射极区110_3和STI区120之间的基极接点130形成在STI区120的边界之上，例如OD区域170B和STI区120之间的介面。
在BJT元件100B中，射极区115在Y方向上的宽度为W2，而在X方向上的长度为L2。换言之，图3的BJT元件100B的射极区115和图1的BJT元件100A的射极区115的尺寸相同。在一些实施例中，OD区170B比BJT元件100B中射极区110_1至110_3的整个射极区115大3至8倍。在一些实施例中，OD区170B比BJT元件100B中射极区110_1至110_3的整个射极区115大4.6至5.3倍。
图4是显示根据本公开一些实施例所示的图3中BJT元件100B沿着B-BB线的剖面图。相似地，图4的BJT元件100B的配置相似于图2中BJT元件100A的配置。BJT元件100B与BJT元件100A的剖面图不同之处在于射极区110_1与集极接点140a之间的基极介电层122和射极区110_3与集极接点140b之间的基极介电层122是部分地重叠并接触STI区120a/120b。此外，射极区110_1至110_3之间的基极介电层122与集极区104接触。换言之，射极区110_1至110_3之间的基极介电层122不会与STI区120a/120b重叠。再者，基极接点130_1部分地重叠于STI区120a，而基极接点130_4部分地重叠于STI区120b。换言之，基极接点130_2和130_3投影到OD区170B上的区域会分离于STI区120a/120b，而基极接点130_1和130_4投影到OD区170B上的区域是重叠于STI区120a/120b。与基极介电层形成于STI区上方并完全重叠于STI区的传统的BJT相比，BJT元件100B中仅有靠近集极接点140a/b的部分基极介电层122会重叠于STI区120。
在图4中，每一射极区110_1至110_3会远离STI区120a/120b。例如，STI区120a与射极区110_1的射极区115之间的距离为D5。STI区120a与射极区110_2的射极区115之间的距离为D6，且D6大于D5，即图4中D5为最小距离。STI区120a与射极区110_3的射极区115之间的距离为D7，且D7大于D6，即图4中D7为最大距离。相似地，STI区120b与射极区110_3的射极区115之间的距离为D5、STI区120b与射极区110_2的射极区115之间的距离为D6以及STI区120b和射极区110_1的射极区115之间的距离是D7。对于射极区110_1和110_3，射极区和STI区120a之间的距离不同于射极区和STI区120b之间的距离。以射极区110_3为例，射极区110_3与STI区120a之间的距离为D7，而射极区110_3与STI区120b之间的距离为D5。再者，对于射极区110_2，射极区110_2与STI区120a之间的距离是等于射极区110_2与STI区120b之间的距离，即D6。
在一些实施例中，距离D5和D6之间的差值以及距离D6和D7之间的差值相同且等于固定距离Dx，即D6-D5＝D7-D6＝Dx。在一些实施例中，距离D5和D6之间的差值以及距离D6和D7之间的差值是不同的。
在一些实施例中，OD区170B的宽度W3是根据射极区115的最大距离D7、最小距离D5和宽度W2所决定。例如，OD区170B的宽度W3是最大距离D7、最小距离D5和宽度W2之和，例如W3＝D7+D5+W2。
在图3和图4中，STI区120是具有单一连续内侧壁和连续外侧壁的环形STI。BJT元件100B的射极区110_1至110_3、基极区118_1至118_3及相关组件(例如基极介电层122、基极导电层127、间隔层125等)是设置于被STI区120的连续内侧壁所包围的OD区170B内。因此，在BJT元件100B中集极区104的OD区170B内没有形成STI区。换言之，相邻的两个射极区110之间没有形成STI区，即OD区170B中没有STI区120。此外，由于射极区115和STI区120a/120b之间的距离D5、D6或D7会增加以消除STI累积磷效应，所以BJT元件100B的崩溃电压BVceo会增加。
图5是显示根据本公开一些实施例所述的BJT元件100C的上视图。BJT元件100C的配置相似于图3的BJT元件100B的配置。BJT元件100C与BJT元件100B的区别在于BJT元件100C具有较少的射极区。在图5中，BJT元件100C包括沿着X方向延伸的2个射极区110_1和110_2。
在图5中，集极接点140形成单环以围绕STI区120，即集极接点140的单环内部不存在集极接点。STI区120形成单环以围绕基极接点130和射极区110_1和110_2，即STI区120的单环内部不存在STI区。集极区104的OD区170C被STI区120的单环包围并定义，以及OD区170C在Y方向上具有宽度W4并且在X方向上具有长度L1。在一些实施例中，宽度W4是小于图3的宽度W3。基极接点130、射极接点150和射极区110_1和110_2形成在OD区170C上方。
值得注意的是，一些基极接点130的上表面的边缘在布局上与STI区120的上表面的边缘对齐。例如，在射极区110_1和STI区120之间的基极接点130的上表面的边缘以及在射极区110_2和STI区120之间的基极接点130的上表面的边缘被配置成对齐于STI区120的上表面的介面。
在BJT元件100C中，射极区115在Y方向上的宽度为W2，而在X方向上的长度为L2。换言之，图5中的BJT元件100C的射极区115与图3中的BJT元件100B的射极区115的尺寸相同。在一些实施例中，OD区170C比BJT元件100C中射极区110_1和110_2的整个射极区115大3至8倍。在一些实施例中，OD区170C比BJT元件100C中射极区110_1和110_2的整个射极区115大4.6至5.3倍。
图6是显示根据本公开一些实施例所述的图5中BJT元件100C沿着C-CC线的剖面图。相似地，图6的BJT元件100C的配置与图4的BJT元件100B的配置类似。BJT元件100C与BJT元件100B的剖面图不同之处在于基极接点130_1不会重叠于STI区120a，而基极接点130_3不会重叠于STI区120b。换言之，基极接点130_2投影到OD区170C的区域会与STI区120a/120b分开，而基极接点130_1和130_3投影到OD区170C的区域重叠于STI区120a/120b。
在图6中，每一射极区110_1和110_2会远离STI区120a/120b。例如，STI区120a与射极区110_1的射极区域115之间的距离为D8。STI区120a与射极区110_2的射极区域115之间的距离为D9，且D9大于D8。在图6，BJT元件100C中D8为最小距离，而D9为最大距离。相似地，STI区120b与射极区110_2的射极区域115之间的距离为D8，而STI区120b与射极区110_1的射极区域115之间的距离为D9。对于每一射极区110_1和110_2，射极区和STI区120a之间的距离不同于射极区和STI区120b之间的距离。以射极区110_2为例，射极区110_2与STI区120a之间的距离为D9，而射极区110_3与STI区120b之间的距离为D8。
在一些实施例中，OD区170C的宽度W4是根据射极区115的最大距离D9、最小距离D8和宽度W2所决定的。例如，OD区170C的宽度W4为最大距离D9、最小距离D8和宽度W2之和，例如W4＝D9+D8+W2。
在图5和图6中，STI区120是具有单一连续内侧壁和连续外侧壁的环形STI。BJT元件100C的射极区110_1和110_2、基极区118_1和118_2以及相关组件(例如基极介电层122、基极导电层127、间隔层125等)是设置在被STI区120的连续内侧壁所包围的OD区170C内。因此，在BJT元件100C中的集极区104的OD区170C内没有形成STI区。换言之，两个相邻的射极区110之间没有形成STI区，即OD区170C没有STI区120。此外，因为射极区115和STI区120a/120b之间的距离D8或D9会增加以消除STI累积磷效应，所以BJT元件100C的崩溃电压BVceo会增加。
图7是显示根据本公开一些实施例所述的BJT元件100D的上视图。BJT元件100D的配置与图5中BJT元件100C的配置类似。BJT元件100D与BJT元件100C的区别在于BJT元件100D具有较少的射极区。在图7中，BJT元件100D包括沿X方向延伸的一个射极区110_1。
在图7中，集极接点140形成单环以围绕STI区120。STI区120形成单环以围绕基极接点130和射极区110。集极区104的OD区170D被STI区120的单环围绕并定义，以及OD区170D在Y方向上的宽度为W5，而在X方向上的长度为L1。在一些实施例中，宽度W5小于图5的宽度W4。基极接点130、射极接点150和射极区110_1形成在OD区170D上方。
此外，相似于图2中BJT元件100A的剖面图，对应于基极接点130的基极介电层是分离于STI区120(例如STI区120a/120b)。值得注意的是，基极接点130不会重叠于STI区120。换言之，基极接点130_2投影到OD区170D上的区域会分离于STI区120。
在BJT元件100D中，射极区115在Y方向上的宽度为W2，而在X方向上的长度为L2。换言之，图7的BJT元件100D的射极区115和图5的BJT元件100C的射极区115具有相同尺寸。在一些实施例中，OD区170D比射极区110_1的射极区域115大3至8倍。在一些实施例中，OD区170C比射极区110_1的射极区域115大4.6至5.3倍。
图8是显示OD区域与投影到OD区域上的射极区域之比与BJT的射极区数量之间的关系的曲线。假设BJT的射极区具有相同的射极区域，例如射极区110的射极区域150。在图8中，当OD区域内的射极区域的数量从Nm减少到N1时，OD区域与射极区域的比率从Rat_1增加到Rat_n。因此，借由调整射极区的数量，可以控制OD区域与射极区域的比例。在一些实施例中，OD区域与射极区域的比率可以保持在3和8之间。在一些实施例中，OD区域与射极区域的比率可以保持在4.6和5.3之间。
图9是显示STI区和射极区之间的距离与BJT的崩溃电压BVceo之间的关系的曲线。崩溃电压BVceo代表BJT的集极区到射极区的崩溃电压。在图9中，当STI区和射极区之间的距离从D_1增加到D_n时，崩溃电压BVceo从V1增加到V2。在一些实施例中，崩溃电压BVceo大于12V，例如V1>12V。
图10是显示根据本公开一些实施例所述用于制造BJT的方法200的流程图。虽然方法200被描述为一系列操作或动作，但是应当理解，这些操作或动作的所示顺序不应被解释为限制意义。例如，一些操作可以以不同的顺序发生和/或与除了在此示出和/或描述的那些操作或动作之外的其他操作或动作同时发生。此外，可能不需要所有图示的操作来实现本文描述的一或多个方面或实施例。再者，可以在一或多个单独的操作和/或阶段中执行这里描述的一或多个操作。
在操作202中，在半导体基底(例如半导体基底102)内形成具有第一导电类型(例如N型或P型)的集极区(例如集极区104)。在一些实施例中，集极区是借由IMP制程所形成，剂量大约为1E10-5E12atom/cm2。
在操作204中，在集极区中形成STI区(例如STI区120)。如先前所描述，STI区是环状STI区。在一些实施例中，通过使用已经设置在集极区的上表面上方的一或多个掩模的蚀刻制程，在集极区中形成浅沟槽。然后将掩模图案化以形成沟槽。接着，对沟槽填充介电材料(例如SiO2)以形成STI区(例如STI区120)，因此集极区的OD区域是由STI区所定义(在操作S206中)。在一些实施例中，填充介电材料包括沉积制程，例如CVD(例如低压CVD(LPCVD)或等离子体增强CVD(PECVD))、物理气相沉积(PVD)、原子层沉积(ALD)、分子束外延(MBE)、电子束(e-beam)外延或其他适当的制程。如先前所描述，在集极区的OD区域内没有形成STI区。
在操作208中，在OD区域上形成BJT的具有第二导电类型的一或多个基极区(例如基极区118_1至118_4)和具有第一导电类型的射极区(例如射极区110_1至110_4)。如先前所描述，每一射极区都在对应的基极区之上。需要注意的是，两个相邻的射极区或两个相邻的基极区之间不会形成STI区。
此外，基极区的数量等于OD区域上的射极区的数量。如先前所描述，借由调整射极区的数量，可以控制OD区域与对应于射极区的射极区域的比例。在一些实施例中，OD区域与射极区域的比率可以保持在3和8之间。在一些实施例中，OD区域与射极区域的比率可以保持在4.6和5.3之间。
在操作210中，形成射极接点(例如射极接点150)、基极接点(例如基极接点130)和集极接点140。如先前所描述，集极接点形成在STI区之外，以及基极接点和射极接点形成在OD区域上方。
接着，制程可以继续以完成具有BJT的元件。这可能包括形成其他元件、接点、金属线等。因此，对于带有BTJ的高压元件，例如电源元件、静电放电(ESD)元件等，可提供具有高崩溃电压BVceo的BJT。在一些实施例中，BJT的崩溃电压BVceo是大于12V。
本公开提供具有高崩溃电压BVceo的BJT的实施例。BJT元件的射极区和STI区之间的距离更大，从而消除了STI累积磷效应。因此，BJT元件的崩溃电压会增加。相较于传统BJT元件，OD区域被合并以获得更大的集极区域的OD区域。在OD区域上形成多个射极区和多个基极区，并且在较大的OD区域内不会形成STI。
本公开提供一种双极性接面晶体管结构。双极性接面晶体管结构包括一半导体基底、一集极区、一基极区、一射极区、一环状浅沟槽隔离区以及一基极介电层。集极区形成在半导体基底。基极区形成在集极区之上。射极区形成在基极区之上。环状浅沟槽隔离区形成在半导体基底。基极介电层形成在集极区之上并在基极区的相对侧。基极介电层被环状浅沟槽隔离区的一内侧壁所包围。
在一些实施例中，基极介电层与集极区接触。
在一些实施例中，基极介电层与环状浅沟槽隔离区分离。
在一些实施例中，双极性接面晶体管结构更包括一集极接点，形成在集极区之上。环状浅沟槽隔离区被集极接点所包围
在一些实施例中，被环状浅沟槽隔离区所包围的半导体基底的一第一区域比投影到第一区域的射极区的一第二区域大3至8倍。
在一些实施例中，基极介电层部分地重叠于环状浅沟槽隔离区。
在一些实施例中，环状浅沟槽隔离区借由基极介电层与基极区横向隔离。
本公开提供一种双极性接面晶体管结构。双极性接面晶体管结构包括一半导体基底、一集极区、一浅沟槽隔离区、多个基极区以及多个射极区。集极区形成在半导体基底。浅沟槽隔离区形成在集极区。多个基极区形成在集极区的一第一区域之上。集极区的第一区域被浅沟槽隔离区的一内侧壁所包围。多个射极区形成在基极区之上。集极区的第一区域比投影到集极区的第一区域的射极区的一第二区域大3至8倍。
在一些实施例中，双极性接面晶体管结构更包括多个基极接点，形成在基极区之上。基极接点分成设置在基极区之间的一第一组基极接点以及设置在基极区和浅沟槽隔离区之间的一第二组基极接点。第一组基极接点形成在集极区的第一区域之上。
在一些实施例中，双极性接面晶体管结构更包括多个射极接点以及一基极介电层。多个射极接形成在射极区之上。一基极介电层形成在基极接点和集极区之间。对应于第一组基极接点的基极介电层与集极区接触。
在一些实施例中，射极区沿着一第一方向延伸，以及两个相邻的基极区之间的第一组基极接点的基极接点数量是大于2。
在一些实施例中，第二组基极接点是部分地重叠于浅沟槽隔离区，以及第一组基极接点是分离于浅沟槽隔离区。
在一些实施例中，双极性接面晶体管结构更包括一集极接点，形成在集极区之上。浅沟槽隔离区被集极接点所包围。
在一些实施例中，位于基极区之间的一部分的半导体基底没有浅沟槽隔离区。
本公开提供一种双极性接面晶体管的制造方法。制造方法包括形成一双极性接面晶体管的一集极区在一半导体基底内、形成一浅沟槽隔离区在集极区内、形成双极性接面晶体管的多个基极区在被浅沟槽隔离区所包围的集极区的一第一区域之上，以及形成双极性接面晶体管的多个射极区于基极区之上。集极区的第一区域没有浅沟槽隔离区。
在一些实施例中，制造方法更包括形成多个射极接点在射极区之上，以及形成一集极接点在集极区之上。浅沟槽隔离区被集极接点所包围。
在一些实施例中，集极区的第一区域比投影到集极区的第一区域上的射极区的一第二区域大3至8倍。
在一些实施例中，制造方法更包括形成一基极介电层在集极区之上并在基极区的相对侧以及形成多个基极接点在基极介电层之上。基极接点被配置为连接基极区。
在一些实施例中，基极介电层与集极区接触并与浅沟槽隔离区区分离。
在一些实施例中，基极介电层部分地重叠于浅沟槽隔离区。
虽然本公开已以较佳实施例发明如上，然其并非用以限定本公开，任何所属技术领域中包括通常知识者，在不脱离本公开的精神和范围内，当可作些许的更动与润饰，因此本公开的保护范围当视后附的权利要求书所界定者为准。

Claims (10)

1.一种双极性接面晶体管结构，包括：
一半导体基底；
一集极区，形成在上述半导体基底中；
一基极区，形成在上述集极区之上；
一射极区，形成在上述基极区之上；
一环状浅沟槽隔离区，形成在上述半导体基底中；以及
一基极介电层，形成在上述集极区之上并在上述基极区的相对侧，
其中上述基极介电层被上述环状浅沟槽隔离区的一内侧壁所包围。
2.如权利要求1所述的双极性接面晶体管结构，其中上述基极介电层与上述集极区接触。
3.如权利要求1所述的双极性接面晶体管结构，其中上述基极介电层与上述环状浅沟槽隔离区分离。
4.如权利要求1所述的双极性接面晶体管结构，更包括；
一集极接点，形成在上述集极区之上，
其中上述环状环状浅沟槽隔离区被上述集极接点所包围。
5.一种双极性接面晶体管结构，包括；
一半导体基底；
一集极区，形成在上述半导体基底中；
一浅沟槽隔离区，形成在上述集极区中；
多个基极区，形成在上述集极区的一第一区域之上，其中上述集极区的上述第一区域被上述浅沟槽隔离区的一内侧壁所包围；以及
多个射极区，形成在上述基极区之上；
其中上述集极区的上述第一区域比投影到上述集极区的上述第一区域的上述射极区的一第二区域大3至8倍。
6.如权利要求5所述的双极性接面晶体管结构，更包括：
多个基极接点，形成在上述基极区之上，其中上述基极接点分成设置在上述基极区之间的一第一组基极接点以及设置在上述基极区和上述浅沟槽隔离区之间的一第二组基极接点，
其中上述第一组基极接点形成在上述集极区的上述第一区域之上。
7.如权利要求5所述的双极性接面晶体管结构，其中位于上述基极区之间的一部分的上述半导体基底没有上述浅沟槽隔离区。
8.一种双极性接面晶体管的制造方法，包括：
形成一双极性接面晶体管的一集极区在一半导体基底内；
形成一浅沟槽隔离区在上述集极区内；
形成上述双极性接面晶体管的多个基极区在被上述浅沟槽隔离区所包围的上述集极区的一第一区域之上；以及
形成上述双极性接面晶体管的多个射极区于上述基极区之上，
其中上述集极区的上述第一区域没有上述浅沟槽隔离区。
9.如权利要求8所述的双极性接面晶体管的制造方法，更包括：
形成多个射极接点在上述射极区之上；以及
形成一集极接点在上述集极区之上，
其中上述浅沟槽隔离区被上述集极接点所包围。
10.如权利要求8所述的双极性接面晶体管的制造方法，更包括：
形成一基极介电层在上述集极区之上并在上述基极区的相对侧；以及
形成多个基极接点在上述基极介电层之上，
其中上述基极接点被配置为连接上述基极区。
CN202210944795.6A 2021-08-30 2022-08-08 双极性接面晶体管结构及其制造方法 Pending CN115566048A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/461,193 US20230062567A1 (en) 2021-08-30 2021-08-30 Bipolar junction transistor (bjt) and fabricating method thereof
US17/461,193 2021-08-30

Publications (1)

Publication Number Publication Date
CN115566048A true CN115566048A (zh) 2023-01-03

Family

ID=84738579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210944795.6A Pending CN115566048A (zh) 2021-08-30 2022-08-08 双极性接面晶体管结构及其制造方法

Country Status (3)

Country Link
US (1) US20230062567A1 (zh)
CN (1) CN115566048A (zh)
TW (1) TWI807709B (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4959140B2 (ja) * 2005-02-04 2012-06-20 株式会社日立超エル・エス・アイ・システムズ 半導体装置
US9111985B1 (en) * 2007-01-11 2015-08-18 Cypress Semiconductor Corporation Shallow bipolar junction transistor
US8067290B2 (en) * 2009-01-27 2011-11-29 Infineon Technologies Ag Bipolar transistor with base-collector-isolation without dielectric
US8020128B2 (en) * 2009-06-29 2011-09-13 International Business Machines Corporation Scaling of bipolar transistors
WO2012139633A1 (en) * 2011-04-12 2012-10-18 X-Fab Semiconductor Foundries Ag Bipolar transistor with gate electrode over the emitter base junction
US9123558B2 (en) * 2011-06-20 2015-09-01 Mediatek Inc. Bipolar junction transistor
CN103094329B (zh) * 2011-11-08 2016-02-10 上海华虹宏力半导体制造有限公司 具有深赝埋层的锗硅hbt器件及其制造方法
FR2989514A1 (fr) * 2012-04-11 2013-10-18 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire
US9343459B2 (en) * 2014-04-04 2016-05-17 Texas Instruments Incorporated Method for creating the high voltage complementary BJT with lateral collector on bulk substrate with resurf effect
EP2996153B1 (en) * 2014-09-12 2019-05-22 Nxp B.V. Bipolar transistor and method of manufacturing the same
US9496250B2 (en) * 2014-12-08 2016-11-15 Globalfoundries Inc. Tunable scaling of current gain in bipolar junction transistors
US10367083B2 (en) * 2016-03-25 2019-07-30 Globalfoundries Inc. Compact device structures for a bipolar junction transistor

Also Published As

Publication number Publication date
TW202310056A (zh) 2023-03-01
US20230062567A1 (en) 2023-03-02
TWI807709B (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US7718481B2 (en) Semiconductor structure and method of manufacture
JPH06151859A (ja) 半導体装置
US7495312B2 (en) Method for producing vertical bipolar transistors and integrated circuit
US7089525B2 (en) Semiconductor device and method for fabricating the same
US5510647A (en) Semiconductor device and method of manufacturing the same
US20230420447A1 (en) Fin-based and bipolar electrostatic discharge devices
US11063141B1 (en) Insulated gate field effect bipolar transistor and manufacturing method thereof
JP2004207733A (ja) サブコレクタとしての多数キャリア蓄積層を有するバイポーラ・トランジスタ
US11158722B2 (en) Transistors with lattice structure
US9123766B2 (en) Transistor and method of manufacturing a transistor
US10020386B1 (en) High-voltage and analog bipolar devices
TWI807709B (zh) 雙極性接面電晶體結構及雙極性接面電晶體的製造方法
TW202308054A (zh) 無閂鎖側向ｉｇｂｔ裝置
US11322414B2 (en) Concurrent manufacture of field effect transistors and bipolar junction transistors with gain tuning
US11276770B2 (en) Gate controlled lateral bipolar junction/heterojunction transistors
US6445057B1 (en) Semiconductor device having a trimming circuit for suppressing leakage current
CN113161413A (zh) 具有在基极区与发射极区之间的偏置结构的双极结晶体管
US20240014323A1 (en) Semiconductor device and method for fabricating the same
US6291303B1 (en) Method for manufacturing a bipolar junction device
US20220352317A1 (en) Repeated emitter design for achieving scalable lateral pnp behavior
EP4376079A1 (en) A semiconductor device
US10256307B2 (en) Semiconductor device
WO2022231884A1 (en) Repeater emitter for lateral bipolar transistor
WO2023278371A1 (en) Reducing transistor breakdown in a power fet current sense stack
CN114256071A (zh) 一种异质结双极晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination