CN115544956A - 一种芯片封装结构热机械界面应力的评估方法及评估系统 - Google Patents

一种芯片封装结构热机械界面应力的评估方法及评估系统 Download PDF

Info

Publication number
CN115544956A
CN115544956A CN202211273202.4A CN202211273202A CN115544956A CN 115544956 A CN115544956 A CN 115544956A CN 202211273202 A CN202211273202 A CN 202211273202A CN 115544956 A CN115544956 A CN 115544956A
Authority
CN
China
Prior art keywords
packaging structure
chip packaging
parameters
chip
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211273202.4A
Other languages
English (en)
Inventor
钟诚
彭旭
周雨
李呈龙
李宇龙
蒋若愚
任琳琳
鲁济豹
孙蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Institute of Advanced Technology of CAS
Shenzhen Institute of Advanced Electronic Materials
Original Assignee
Shenzhen Institute of Advanced Technology of CAS
Shenzhen Institute of Advanced Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Institute of Advanced Technology of CAS, Shenzhen Institute of Advanced Electronic Materials filed Critical Shenzhen Institute of Advanced Technology of CAS
Priority to CN202211273202.4A priority Critical patent/CN115544956A/zh
Publication of CN115544956A publication Critical patent/CN115544956A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/14—Force analysis or force optimisation, e.g. static or dynamic forces

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本申请提供的芯片封装结构热机械界面应力的评估方法及评估系统，通过实验表征获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；通过仿真获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；比较所述实验表征及所述仿真得到的翘曲演化图像差异，并通过优化封装参数，使得所述实验表征及所述仿真得到的翘曲演化图像差异趋于一致；根据优化后的参数得到所述芯片封装结构热界面材料与和底部填充胶位置的界面应力，本申请提供的热机械界面应力的评估方法及评估系统，采用翘曲实验与仿真模拟分析结合的方案的成本较低、可行性高，结果准确性高。

Description

一种芯片封装结构热机械界面应力的评估方法及评估系统
技术领域
本申请涉及封装应力评估技术领域，特别涉及一种芯片封装结构热机械界面应力的评估方法及评估系统。
背景技术
封装结构内部包含多种组件，以倒装芯片为例，内部包含芯片、基板、金属盖、底部填充胶、热界面材料、粘接胶等。当温度变化时，封装内部组件需要协同变形，导致在外观上表现出翘曲变化，即封装表面可能产生凹形或凸形的变形。同时，在封装体内部界面位置会产生应力，造成一定的分层失效风险。
在倒装芯片封装结构中，由于硅芯片与基板、金属盖、底部填充胶等组元之间的材料特性不同，比如热膨胀系数、杨氏模量等物性参数存在较大差异。这导致封装整体在升温回流或温度循环等过程中产生变形，并且在各连接界面及焊点等部位产生应力。一旦变形或应力超过了材料及界面所能承受的阈值，很可能会导致封装结构发生失效，并引发难以估计的后果。因此，在封装设计环节即需要提前评估封装结构内部的应力水平，以确保在产品实际运行过程中具有良好的可靠性。由于在封装体内的界面分层是一种常见的失效模式，对界面应力的准确评估尤为重要。
目前国内外已通过实验、仿真以及理论分析等方法对界面应力开展了分析。在实验方面，可以采用使用定制的具有应力传感功能的硅芯片，或者在倒装芯片结构中埋入应变片、光栅等应变或应力传感器，用于监测封装内部在外部环境变化时的应力应变水平。此外，还可以通过构建有限元仿真模型来计算界面应力。对于较为简单的结构，还可以采用解析的方法，通过根据封装结构与外部载荷特点列出包含界面应力的数学方程组，并求解方程组来计算界面应力。
在各种实验方法中，对于使用定制的具有应力传感功能的硅芯片，存在成本高昂、实现过程难度大等缺点，并且仅通过硅芯片表面的应力传感器，难以反映整个封装结构中的应力程度。对于在倒装芯片结构中埋入应变片、光栅等应变或应力传感器，实验过程也并不容易。尤其是传感器必须在封装结构的制备过程中加入，对于已经制备完好的封装器件无法适用此方法。
有限元仿真可以通过采用数值计算的方法重构出封装器件的结构与材料特征，并通过施加外部载荷计算出封装内部的应力。但常规有限元仿真的缺点为边界条件的选择等方面较为理想化，不易反映出封装器件的真实条件，如初始表面翘曲、封装结构两侧翘曲程度不一致、封装制程应力等。这样，导致计算出的封装界面应力会与真实的应力存在一定的偏差。解析的方法通常仅使用与多层、颗粒复合等简单的结构，对于倒装芯片这样的结构，采用解析法列出方程组，存在极高的难度。
发明内容
鉴于此，有必要针对现有技术中存在的缺陷提供一种可以精确的评估倒装芯片热机械界面应力的芯片封装结构热机械界面应力的评估方法及评估系统。
为解决上述问题，本申请采用下述技术方案：
本申请的目的之一，提供了一种芯片封装结构热机械界面应力的评估方法，包括下述步骤：
通过实验表征获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；
通过仿真获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；
比较所述实验表征及所述仿真得到的翘曲演化图像，并判断所述实验表征及所述仿真得到的翘曲演化图像是否趋于一致，若是，进行下一步；若否，优化封装参数并返回上一步；
根据优化后的参数得到所述芯片封装结构热界面材料与和底部填充胶位置的界面应力。
在其中一些实施例中，在通过实验表征获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像的步骤中，具体包括下述步骤：
通过阴影云纹方法获得所述芯片封装结构的翘曲演化图像，其中，测试温度区间为25℃～125℃。
在其中一些实施例中，在通过仿真获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像的步骤中，具体包括下述步骤：
构建与所述芯片封装结构一致的有限元仿真模型；
根据所述有限元仿真模型并采用生死单元模拟所述芯片封装结构的工艺制程，并在仿真中得到25℃与125℃两个温度下的金属盖侧及基板侧的翘曲演化图像。
在其中一些实施例中，在比较所述实验表征及所述仿真得到的翘曲演化图像差异，并通过优化封装参数，使得所述实验表征及所述仿真得到的翘曲演化图像差异趋于一致的步骤中，所述封装参数包括封装材料参数及工艺制程参数，所述封装材料参数包括金属盖与基板的热膨胀系数，所述工艺制程参数包括初始温度Ta以及添加金属盖的温度Tb。
在其中一些实施例中，在根据优化后的参数得到所述芯片封装结构热界面材料与和底部填充胶位置的界面应力的步骤中，具体包括下述步骤：
将优化后的封装参数代入所述有限元仿真模型，以计算出准确的热界面材料与和底部填充胶位置的界面应力。
本申请目的之二，提供了一种所述的芯片封装结构热机械界面应力的评估系统，包括：
实验表征单元：用于通过实验表征获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；
仿真单元：用于通过仿真获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；
比较单元：用于比较所述实验表征及所述仿真得到的翘曲演化图像差异，并通过优化封装参数，使得所述实验表征及所述仿真得到的翘曲演化图像差异趋于一致；
计算单元，用于根据优化后的参数得到所述芯片封装结构热界面材料与和底部填充胶位置的界面应力。
在其中一些实施例中，所述实验表征单元通过阴影云纹方法获得所述芯片封装结构的翘曲演化图像，其中，测试温度区间为25℃～125℃。
在其中一些实施例中，所述仿真单元包括：
模型构建模块，用于构建与所述芯片封装结构一致的有限元仿真模型；
仿真模块，用于根据所述有限元仿真模型并采用生死单元模拟所述芯片封装结构的工艺制程，并在仿真中得到25℃与125℃两个温度下的金属盖侧及基板侧的翘曲演化图像。
在其中一些实施例中，所述封装参数包括封装材料参数及工艺制程参数，所述封装材料参数包括金属盖与基板的热膨胀系数，所述工艺制程参数包括初始温度Ta以及添加金属盖的温度Tb。
在其中一些实施例中，所述计算单元用于将优化后的封装参数代入所述有限元仿真模型，以计算出准确的热界面材料与和底部填充胶位置的界面应力。
本申请采用上述技术方案，其有益效果如下：
本申请提供的芯片封装结构热机械界面应力的评估方法及评估系统，通过实验表征获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；通过仿真获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；比较所述实验表征及所述仿真得到的翘曲演化图像差异，并通过优化封装参数，使得所述实验表征及所述仿真得到的翘曲演化图像差异趋于一致；根据优化后的参数得到所述芯片封装结构热界面材料与和底部填充胶位置的界面应力，本申请提供的热机械界面应力的评估方法及评估系统，采用翘曲实验与仿真模拟分析结合的方案的成本较低、可行性高，结果准确性高。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的芯片封装结构热机械界面应力的评估方法的步骤流程图。
图2为本申请实施例提供的所述的芯片封装结构热机械界面应力的评估系统的结构示意图。
图3中(a)为本申请实施例1提供的倒装芯片实验翘曲倒装芯片翘曲示意。
图3中(b)为本申请实施例1提供的金属盖侧及基板侧翘曲值随温度变化示意图。
图3中(c)本申请实施例1提供的金属盖侧及基板侧翘曲形状倒装芯片示意图。
图4为本申请实施例1提供的工艺制程的翘曲仿真过程示意图。
图5中(a)为本申请实施例1提供的25℃及125℃时刻金属盖侧翘曲形状。
图5中(b)为本申请实施例1提供的25℃及125℃时刻基板侧翘曲形状。
图6中(a)为本申请实施例1提供的经翘曲验证及考虑粘弹性材料参数计算得到的热界面材料的应力。
图6中(b)为本申请实施例1提供的底部填充胶的应力。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，术语“上”、“下”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。
请参阅图1，为本申请一实施例提供的一种芯片封装结构热机械界面应力的评估方法的步骤流程图，包括下述步骤S110至步骤S140，以下详细说明各个步骤的实现方式。
步骤S110：通过实验表征获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像。
在其中一些实施例中，在通过实验表征获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像的步骤中，具体包括下述步骤：通过阴影云纹方法获得所述芯片封装结构的翘曲演化图像，其中，测试温度区间为25℃～125℃。
可以理解，在实际中，芯片封装结构并不局限于倒装芯片，还可以为其他的芯片。
步骤S120：通过仿真获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像。
在其中一些实施例中，在通过仿真获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像的步骤中，具体包括下述步骤S121至步骤S122。
步骤S121：构建与所述芯片封装结构一致的有限元仿真模型。
具体地，采用有限元仿真方法构建与所述芯片封装结构一致的有限元仿真模型，精确度高。
步骤S122：根据所述有限元仿真模型并采用生死单元模拟所述芯片封装结构的工艺制程，并在仿真中得到25℃与125℃两个温度下的金属盖侧及基板侧的翘曲演化图像。
可以理解，本实施例采用有限元仿真方法构建倒装芯片封装结构虚拟工艺制程，并计算封装结构翘曲演化规律。
步骤S130：比较所述实验表征及所述仿真得到的翘曲演化图像，并判断所述实验表征及所述仿真得到的翘曲演化图像是否趋于一致，若是，进行下一步；若否，优化封装参数并返回上一步。
在其中一些实施例中，所述封装参数包括封装材料参数及工艺制程参数，所述封装材料参数包括金属盖与基板的热膨胀系数，所述工艺制程参数包括初始温度Ta以及添加金属盖的温度Tb。可以理解，本实施例采用实验与仿真位移对比的方法，反推获得精确封装材料参数以及工艺制程参数。
步骤S140：根据优化后的参数得到所述芯片封装结构热界面材料与和底部填充胶位置的界面应力。
在其中一些实施例中，在根据优化后的参数得到所述芯片封装结构热界面材料与和底部填充胶位置的界面应力的步骤中，具体包括下述步骤：将优化后的封装参数代入所述有限元仿真模型，以计算出准确的热界面材料与和底部填充胶位置的界面应力。
本申请上述实施例提供的热机械界面应力的评估方法，采用翘曲实验与仿真模拟分析结合的方案的成本较低、可行性高，结果准确性高。
请参阅图2，本申请实施例提供了一种所述的芯片封装结构热机械界面应力的评估系统，包括：实验表征单元110用于通过实验表征获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；仿真单元120用于通过仿真获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；比较单元130用于比较所述实验表征及所述仿真得到的翘曲演化图像差异，并通过优化封装参数，使得所述实验表征及所述仿真得到的翘曲演化图像差异趋于一致；计算单元140用于根据优化后的参数得到所述芯片封装结构热界面材料与和底部填充胶位置的界面应力。以下详细说明各个单元的具体实现方式。
在其中一些实施例中，所述实验表征单元110通过阴影云纹方法获得所述芯片封装结构的翘曲演化图像，其中，测试温度区间为25℃～125℃。
在其中一些实施例中，所述仿真单元120包括模型构建模块121，用于构建与所述芯片封装结构一致的有限元仿真模型；仿真模块122用于根据所述有限元仿真模型并采用生死单元模拟所述芯片封装结构的工艺制程，并在仿真中得到25℃与125℃两个温度下的金属盖侧及基板侧的翘曲演化图像。
在其中一些实施例中，所述封装参数包括封装材料参数及工艺制程参数，所述封装材料参数包括金属盖与基板的热膨胀系数，所述工艺制程参数包括初始温度Ta以及添加金属盖的温度Tb。
在其中一些实施例中，所述计算单元140用于将优化后的封装参数代入所述有限元仿真模型，以计算出准确的热界面材料与和底部填充胶位置的界面应力。
本申请上述实施例提供的热机械界面应力的评估系统，采用翘曲实验与仿真模拟分析结合的方案的成本较低、可行性高，结果准确性高。
以下结合具体实施例对本申请上述技术方案进行详细说明。
本发明以倒装芯片封装为例，采用如下技术方案表征倒装芯片热机械界面应力：
(1)实验表征。对于给定的一个倒装芯片封装，通过阴影云纹(Shadow Moire)方法获得金属盖侧(封装体上表面)以及基板侧(封装体下表面)的翘曲演化图像，测试温度区间为25℃至125℃。
请参阅图3(a)，为本实施例提供的倒装芯片实验翘曲倒装芯片翘曲示意，(b)表示为金属盖侧及基板侧翘曲值随温度变化示意图，(c)表示为金属盖侧及基板侧翘曲形状倒装芯片示意图。
(2)封装结构建模。构建与倒装芯片封装结构一致的有限元仿真模型。
(3)封装工艺制程建模。并采用生死单元等仿真方法模拟封装结构的工艺制程，并在仿真中得到25℃与125℃两个温度下的金属盖侧以及基板侧的翘曲图形。
请参阅图4，为本实施例提供的工艺制程的翘曲仿真过程示意图。
(4)翘曲仿真迭代计算。以金属盖侧以及基板侧对角线上的翘曲为对象，比较仿真结果与实验结果的差异，并通过优化封装材料参数(如金属盖与基板的热膨胀系数)以及工艺制程参数(如初始温度Ta以及添加金属盖的温度Tb)，使得仿真结果与实验结果趋于一致。
请参阅图5，为实验仿真翘曲结果比较示意图，其中，(a)为25℃及125℃时刻金属盖侧翘曲形状，(b)为25℃及125℃时刻基板侧翘曲形状。经过一定的调试，仿真与实验的翘曲分布结果一致。
(5)界面应力计算。将优化后的参数(金属盖与基板的热膨胀系数、初始温度Ta以及添加金属盖的温度Tb)带入有限元仿真模型，对于热界面材料与底部填充胶使用其准确粘弹性材料参数，以计算出准确的热界面材料与和底部填充胶位置的界面应力。
请参阅图6(a)及(b)，分别为经翘曲验证及考虑粘弹性材料参数计算得到的热界面材料的应力(a)及底部填充胶的应力(b)。经过一定的调试，仿真与实验的翘曲分布结果一致，从而可以计算出精确的倒装芯片热机械界面应力。
可以理解，以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上仅为本申请的较佳实施例而已，仅具体描述了本申请的技术原理，这些描述只是为了解释本申请的原理，不能以任何方式解释为对本申请保护范围的限制。基于此处解释，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进，及本领域的技术人员不需要付出创造性的劳动即可联想到本申请的其他具体实施方式，均应包含在本申请的保护范围之内。

Claims (10)

1.一种芯片封装结构热机械界面应力的评估方法，其特征在于，包括下述步骤：
通过实验表征获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；
通过仿真获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；
比较所述实验表征及所述仿真得到的翘曲演化图像，并判断所述实验表征及所述仿真得到的翘曲演化图像是否趋于一致，若是，进行下一步；若否，优化封装参数并返回上一步；
根据优化后的参数得到所述芯片封装结构热界面材料与和底部填充胶位置的界面应力。
2.如权利要求1所述的芯片封装结构热机械界面应力的评估方法，其特征在于，在通过实验表征获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像的步骤中，具体包括下述步骤：
通过阴影云纹方法获得所述芯片封装结构的翘曲演化图像，其中，测试温度区间为25℃～125℃。
3.如权利要求1所述的芯片封装结构热机械界面应力的评估方法，其特征在于，在通过仿真获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像的步骤中，具体包括下述步骤：
构建与所述芯片封装结构一致的有限元仿真模型；
根据所述有限元仿真模型并采用生死单元模拟所述芯片封装结构的工艺制程，并在仿真中得到25℃与125℃两个温度下的金属盖侧及基板侧的翘曲演化图像。
4.如权利要求3所述的芯片封装结构热机械界面应力的评估方法，其特征在于，在比较所述实验表征及所述仿真得到的翘曲演化图像差异，并通过优化封装参数，使得所述实验表征及所述仿真得到的翘曲演化图像差异趋于一致的步骤中，所述封装参数包括封装材料参数及工艺制程参数，所述封装材料参数包括金属盖与基板的热膨胀系数，所述工艺制程参数包括初始温度Ta以及添加金属盖的温度Tb。
5.如权利要求4所述的芯片封装结构热机械界面应力的评估方法，其特征在于，在根据优化后的参数得到所述芯片封装结构热界面材料与和底部填充胶位置的界面应力的步骤中，具体包括下述步骤：
将优化后的封装参数代入所述有限元仿真模型，以计算出准确的热界面材料与和底部填充胶位置的界面应力。
6.一种如权利要求1所述的芯片封装结构热机械界面应力的评估系统，其特征在于，包括：
实验表征单元：用于通过实验表征获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；
仿真单元：用于通过仿真获取所述芯片封装结构的金属盖侧及基板侧的翘曲演化图像；
比较单元：用于比较所述实验表征及所述仿真得到的翘曲演化图像差异，并通过优化封装参数，使得所述实验表征及所述仿真得到的翘曲演化图像差异趋于一致；
计算单元，用于根据优化后的参数得到所述芯片封装结构热界面材料与和底部填充胶位置的界面应力。
7.如权利要求6所述的芯片封装结构热机械界面应力的评估系统，其特征在于，所述实验表征单元通过阴影云纹方法获得所述芯片封装结构的翘曲演化图像，其中，测试温度区间为25℃～125℃。
8.如权利要求6所述的芯片封装结构热机械界面应力的评估系统，其特征在于，所述仿真单元包括：
模型构建模块，用于构建与所述芯片封装结构一致的有限元仿真模型；
仿真模块，用于根据所述有限元仿真模型并采用生死单元模拟所述芯片封装结构的工艺制程，并在仿真中得到25℃与125℃两个温度下的金属盖侧及基板侧的翘曲演化图像。
9.如权利要求8所述的芯片封装结构热机械界面应力的评估系统，其特征在于，所述封装参数包括封装材料参数及工艺制程参数，所述封装材料参数包括金属盖与基板的热膨胀系数，所述工艺制程参数包括初始温度Ta以及添加金属盖的温度Tb。
10.如权利要求9所述的芯片封装结构热机械界面应力的评估系统，其特征在于，所述计算单元用于将优化后的封装参数代入所述有限元仿真模型，以计算出准确的热界面材料与和底部填充胶位置的界面应力。
CN202211273202.4A 2022-10-18 2022-10-18 一种芯片封装结构热机械界面应力的评估方法及评估系统 Pending CN115544956A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211273202.4A CN115544956A (zh) 2022-10-18 2022-10-18 一种芯片封装结构热机械界面应力的评估方法及评估系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211273202.4A CN115544956A (zh) 2022-10-18 2022-10-18 一种芯片封装结构热机械界面应力的评估方法及评估系统

Publications (1)

Publication Number Publication Date
CN115544956A true CN115544956A (zh) 2022-12-30

Family

ID=84736110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211273202.4A Pending CN115544956A (zh) 2022-10-18 2022-10-18 一种芯片封装结构热机械界面应力的评估方法及评估系统

Country Status (1)

Country Link
CN (1) CN115544956A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117094095A (zh) * 2023-10-17 2023-11-21 苏州瑞霏光电科技有限公司 一种晶圆翘曲度优化方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117094095A (zh) * 2023-10-17 2023-11-21 苏州瑞霏光电科技有限公司 一种晶圆翘曲度优化方法及系统
CN117094095B (zh) * 2023-10-17 2023-12-26 苏州瑞霏光电科技有限公司 一种晶圆翘曲度优化方法及系统

Similar Documents

Publication Publication Date Title
US8321157B2 (en) Monitoring device and monitoring method
Mertol Application of the Taguchi method on the robust design of molded 225 plastic ball grid array packages
CN115544956A (zh) 一种芯片封装结构热机械界面应力的评估方法及评估系统
Lee et al. Fatigue life prediction of solder joints with consideration of frequency, temperature and cracking energy density
Shi et al. In-situ micro-digital image speckle correlation technique for characterization of materials' properties and verification of numerical models
CN106980711A (zh) 基于有限元仿真的气密封装玻璃绝缘子的气密性分析方法
Tsai et al. Correlation between measurement and simulation of thermal warpage in PBGA with consideration of molding compound residual strain
Wu et al. Hybrid approach to conduct failure prognostics of automotive electronic control unit using stress sensor as in situ load counter
Huang et al. Warpage and curvature determination of PCB with DIMM socket during reflow process by strain gage measurement
Ren et al. Application of ABAQUS/Explicit submodeling technique in drop simulation of system assembly
Sinha et al. Predicting thermo-mechanical degradation of first-level thermal interface materials (TIMs) in flip-chip electronic packages
Liao et al. Warpage measurements of printed circuit board during reflow process using strain gauges
Lall et al. Model for prediction of package-on-package warpage and the effect of process and material parameters
Kim et al. Enhancing predictability of thermal warpage by applying temperature-dependent Poisson's ratio of epoxy molding compound
Pustan et al. Modern test methods for a comprehensive thermo-mechanical deformation analysis in area-array-assemblies
Huang et al. Fatigue life and reliability prediction of electronic packages under thermal cycling conditions through FEM analysis and acceleration models
Lu et al. Recent applications of optical and computer-vision methods to research for microelectronics assembly reliability
Zhang et al. Determination of a meaningful warpage acceptance criterion for large PBGA components through the correlation with scattering in material properties
Pustan et al. Combination of modern test methods for thermo-mechanical deformation analysis in flip-chip-assemblies
Zukowski et al. Correct modelling of geometry and materials properties in the thermo-mechanical finite-elements-simulation of chip scale packages
Wu et al. Hybrid approach to conduct failure prognostics of automotive electronic control unit
Huang et al. Warpage measurement and design of wBGA package under thermal loading
Wohlrabe et al. Influences of SMD package and substrate warpage on quality and reliability–measurement, effects and counteractions
Casen et al. Modelling vibration of printed circuit board assembly to predict component damage
Van Driel et al. Virtual prototyping and qualification of board level assembly

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination