CN115544523B - 芯片引导程序的分段验证方法、装置、设备及可读介质 - Google Patents

Abstract

本申请涉及一种芯片引导程序的分段验证方法、装置、设备及可读介质。该方法包括：获取第二镜像和处于开发阶段的第一镜像、第三镜像以及第四镜像；基于第一镜像构建第三镜像的代理引导镜像；分别构建包括第一镜像和第二镜像的第一测试链、包括代理引导镜像、第三镜像以及第四镜像的第二测试链；在目标测试平台上分别测试第一测试链和第二测试链，以在第一测试链中对第一镜像进行验证，在第二测试链中对第三镜像和第四镜像进行验证。本申请解决了在前软件组没有验证通过之前在后软件组无法测试、验证导致测试周期长的技术问题。

Description

芯片引导程序的分段验证方法、装置、设备及可读介质

技术领域

本申请涉及半导体技术领域，尤其涉及一种芯片引导程序的分段验证方法、装置、设备及可读介质。

背景技术

企业在进行芯片设计时，需要开发新的BL1、BL2、BL31以及Kernel等软件组件去适配新的芯片，而芯片设计中非常重要的一个环节就是系统启动流程的验证，即验证新开发的BL1、BL2、BL31以及Kernel等软件组件的功能正确性。

目前，相关技术中，受限于芯片BL1->BL2->BL31->kernel的系统启动流程，当企业需要对新开发的BL1、BL2、BL31以及Kernel等软件组件进行测试以验证其功能正确性时，测试流程均需要与实际系统启动流程一致，因为BL1、BL2、BL31以及Kernel四个软件组件是串行运行的，后面的软件组件的运行依赖于前面的先运行起来，并把后面的软件组件从外面的非易失性存储介质中加载到SRAM、DDR中，后面的软件组件才能运行。因此相关技术均需要先测试、验证在前的软件组件，在前软件组件验证通过之后才能对在后的软件组件进行测试和验证，这就导致了芯片测试周期非常长。

针对在前软件组没有验证通过之前在后软件组无法测试、验证导致测试周期长的问题，目前尚未提出有效的解决方案。

发明内容

本申请提供了一种芯片引导程序的分段验证方法、装置、设备及可读介质，以解决在前软件组没有验证通过之前在后软件组无法测试、验证导致测试周期长的技术问题。

根据本申请实施例的一个方面，本申请提供了一种芯片引导程序的分段验证方法，包括：获取第二镜像和处于开发阶段的第一镜像、第三镜像以及第四镜像，其中，第一镜像为待固化在目标芯片内部存储中用于引导目标芯片启动的第一级引导镜像，第三镜像为待存储在目标芯片外部存储中的服务镜像，第四镜像为待目标芯片搭载的系统镜像，第二镜像为由第一镜像加载，且用于加载第三镜像的第二级引导镜像；基于第一镜像构建第三镜像的代理引导镜像；分别构建包括第一镜像和第二镜像的第一测试链、包括代理引导镜像、第三镜像以及第四镜像的第二测试链；在目标测试平台上分别测试第一测试链和第二测试链，以在第一测试链中对第一镜像进行验证，在第二测试链中对第三镜像和第四镜像进行验证。

可选地，基于第一镜像构建第三镜像的代理引导镜像包括：在第一镜像中确定加载第二镜像的目标程序段；在目标程序段之前插入指向目标地址的跳转指令，得到代理引导镜像，其中，目标地址为第三镜像加载到动态随机存储器中存储的起始地址。

可选地，在目标测试平台上测试第一测试链包括：编译目标芯片的硬件代码，以在目标测试平台上构建目标芯片的仿真硬件环境；将第一镜像载入目标测试平台的内部存储模型，将第二镜像载入目标测试平台的外部存储模型，其中，内部存储模型用于模拟芯片中固化第一镜像的内部存储，外部存储模型用于模拟芯片的外部存储；在接收到目标测试平台模拟芯片上电的操作指令的情况下，从内部存储模型中调取并执行第一镜像；在第一镜像正常运行的情况下执行第二镜像；在第二镜像正常运行的情况下，结束第一测试链的测试。

可选地，该方法还包括：在第一镜像或第二镜像运行错误且确定漏洞存在于第一镜像的情况下，展示第一镜像的漏洞信息；接收修复漏洞的镜像代码；编译镜像代码得到迭代的第一镜像；使用迭代的第一镜像替换内部存储模型中原始的第一镜像；执行第一测试链，以继续对迭代的第一镜像进行测试验证。

可选地，在目标测试平台上测试第二测试链包括：编译目标芯片的硬件代码，以在目标测试平台上构建目标芯片的仿真硬件环境；将代理引导镜像载入目标测试平台的内部存储模型，将第三镜像和第四镜像载入目标测试平台的动态随机存储模型，其中，内部存储模型用于模拟芯片中固化第一镜像的内部存储，动态随机存储模型用于模拟芯片的动态随机存储器；在接收到目标测试平台模拟芯片上电的操作指令的情况下，从内部存储模型中调取并执行代理引导镜像；在执行到跳转指令的情况下，跳转到目标地址，以执行第三镜像；在第三镜像正常运行的情况下执行第四镜像；在第四镜像正常运行的情况下，结束第二测试链的测试。

可选地，该方法还包括：在任意镜像运行错误且确定漏洞存在于第三镜像或第四镜像的情况下，展示第三镜像或第四镜像的漏洞信息；接收修复漏洞的镜像代码；编译镜像代码得到迭代的第三镜像或第四镜像；使用迭代的第三镜像或第四镜像替换动态随机存储模型中原始的第三镜像或第四镜像；执行第二测试链，以继续对迭代的第三镜像或第四镜像进行测试验证。

可选地，该方法还包括：在任意镜像运行错误且确定漏洞存在于硬件代码的情况下，展示硬件代码的漏洞信息；接收修复漏洞的更新硬件代码；编译更新硬件代码，以在目标测试平台上重新构建目标芯片的仿真硬件环境。

根据本申请实施例的另一方面，本申请提供了一种芯片引导程序的分段验证装置，包括：镜像获取模块，用于获取第二镜像和处于开发阶段的第一镜像、第三镜像以及第四镜像，其中，第一镜像为待固化在目标芯片内部存储中用于引导目标芯片启动的第一级引导镜像，第三镜像为待存储在目标芯片外部存储中的服务镜像，第四镜像为待目标芯片搭载的系统镜像，第二镜像为由第一镜像加载，且用于加载第三镜像的第二级引导镜像；镜像构建模块，用于基于第一镜像构建第三镜像的代理引导镜像；测试链构建模块，用于分别构建包括第一镜像和第二镜像的第一测试链、包括代理引导镜像、第三镜像以及第四镜像的第二测试链；测试验证模块，用于在目标测试平台上分别测试第一测试链和第二测试链，以在第一测试链中对第一镜像进行验证，在第二测试链中对第三镜像和第四镜像进行验证。

根据本申请实施例的另一方面，本申请提供了一种电子设备，包括存储器、处理器、通信接口及通信总线，存储器中存储有可在处理器上运行的计算机程序，存储器、处理器通过通信总线和通信接口进行通信，处理器执行计算机程序时实现上述方法的步骤。

根据本申请实施例的另一方面，本申请还提供了一种具有处理器可执行的非易失的程序代码的计算机可读介质，程序代码使处理器执行上述的方法。

本申请实施例提供的上述技术方案与相关技术相比具有如下优点：

本申请技术方案为获取第二镜像和处于开发阶段的第一镜像、第三镜像以及第四镜像，其中，第一镜像为待固化在目标芯片内部存储中用于引导目标芯片启动的第一级引导镜像，第三镜像为待存储在目标芯片外部存储中的服务镜像，第四镜像为待目标芯片搭载的系统镜像，第二镜像为由第一镜像加载，且用于加载第三镜像的第二级引导镜像；基于第一镜像构建第三镜像的代理引导镜像；分别构建包括第一镜像和第二镜像的第一测试链、包括代理引导镜像、第三镜像以及第四镜像的第二测试链；在目标测试平台上分别测试第一测试链和第二测试链，以在第一测试链中对第一镜像进行验证，在第二测试链中对第三镜像和第四镜像进行验证。本申请基于第一镜像构建了能够对芯片进行基础初始化并直接跳转到第三镜像运行的代理引导镜像软件组件，从而将第一镜像->第二镜像->第三镜像->第四镜像的串行验证流程改进成了第一镜像->第二镜像、代理引导镜像->第三镜像->第四镜像两个可以并行推进的验证流程，最终使得两个流程中的第一镜像、第三镜像以及第四镜像等软件组件可以并行开发、测试以及验证，极大减少了测试周期，解决了在前软件组没有验证通过之前在后软件组无法测试、验证导致测试周期长的技术问题。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为根据本申请实施例提供的一种可选的芯片引导程序的分段验证方法流程示意图；

图2为根据本申请实施例提供的一种可选的芯片引导程序的分段验证装置框图；

图3为本申请实施例提供的一种可选的电子设备结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本申请的说明，其本身并没有特定的意义。因此，“模块”与“部件”可以混合地使用。

相关技术中，受限于芯片BL1->BL2->BL31->kernel的系统启动流程，当企业需要对新开发的BL1、BL2、BL31以及Kernel等软件组件进行测试以验证其功能正确性时，测试流程均需要与实际系统启动流程一致，因为BL1、BL2、BL31以及Kernel四个软件组件是串行运行的，后面的软件组件的运行依赖于前面的先运行起来，并把后面的软件组件从外面的非易失性存储介质中加载到SRAM、DDR中，后面的软件组件才能运行。因此相关技术均需要先测试、验证在前的软件组件，在前软件组件验证通过之后才能对在后的软件组件进行测试和验证，这就导致了芯片测试周期非常长。

为了解决背景技术中提及的问题，根据本申请实施例的一方面，提供了一种芯片引导程序的分段验证方法的实施例。如图1所示，该方法可以包括以下步骤：

步骤S102，获取第二镜像和处于开发阶段的第一镜像、第三镜像以及第四镜像，其中，第一镜像为待固化在目标芯片内部存储中用于引导目标芯片启动的第一级引导镜像，第三镜像为待存储在目标芯片外部存储中的服务镜像，第四镜像为待目标芯片搭载的系统镜像，第二镜像为由第一镜像加载，且用于加载第三镜像的第二级引导镜像；

步骤S104，基于第一镜像构建第三镜像的代理引导镜像；

步骤S106，分别构建包括第一镜像和第二镜像的第一测试链、包括代理引导镜像、第三镜像以及第四镜像的第二测试链；

步骤S108，在目标测试平台上分别测试第一测试链和第二测试链，以在第一测试链中对第一镜像进行验证，在第二测试链中对第三镜像和第四镜像进行验证。

通过步骤S102至S108，本申请基于第一镜像构建了能够对芯片进行基础初始化并直接跳转到第三镜像运行的代理引导镜像软件组件，从而将第一镜像->第二镜像->第三镜像->第四镜像的串行验证流程改进成了第一镜像->第二镜像、代理引导镜像->第三镜像->第四镜像两个可以并行推进的验证流程，最终使得两个流程中的第一镜像、第三镜像以及第四镜像等软件组件可以并行开发、测试以及验证，极大减少了测试周期，解决了在前软件组没有验证通过之前在后软件组无法测试、验证导致测试周期长的技术问题。

本申请实施例中，目标芯片可以是处于研发阶段的SoC（System on Chip，系统级芯片）。一款新的SoC项目启动立项之初，BL1，BL2，BL3以及Kenrel等软件都还没有开发，但是为了缩短项目总时间，我们需要SoC项目在硬件设计的过程中同步开始这些软件的设计、开发、测试、验证流程。

本申请实施例中，第一镜像具体为BootLoader1程序，即BL1。BL1是目标芯片上电复位之后第一个执行的程序，其核心作用是对目标芯片进行基础初始化，并从目标芯片外部的存储介质如eMMC、SDCard、以及SPI flash等中加载第二镜像到目标芯片的片上SRAM（Static Random-Access Memory，静态随机存取存储器）中。在目标芯片流片时，BL1会随目标芯片一起流片固化在BOOTROM中，BOOTROM是用于BOOT目的的只读存储器，BL1固化之后无法修改，因此在开发阶段需要对BL1进行大量测试及验证。

本申请实施例中，第二镜像具体为BootLoader2程序，即BL2。BL2的核心作用是对目标芯片可直接寻址的动态随机存取存储器进行初始化（即DDR Training），以使目标芯片能够在内存中进行读写操作，完成初始化后，BL2还需要从片外非易失性存储设备中加载第三镜像和第四镜像到内存中。

本申请实施例中，第三镜像具体是BootLoader31程序，即BL31。BL31是目标芯片的常驻服务，负责多核启动以及电源管理等，BL31还实现与第四镜像的通信协议，为第四镜像提供底层服务。

本申请实施例中，第四镜像具体可以是kernel程序，即内核，为目标芯片搭载的操作系统。kernel运行起来后会根据设备树描述的外设依次初始化SoC上面的外设等，等所有外设资源都初始化完成后，会启动第一个用户进程，第一个用户进程然后会启动其他的用户进程，最终根据rootfs的配置，我们可能看到一个命令行窗口或者一个桌面系统。第四镜像还可包括kernel运行相关的数据，如Dtb（Device tree binary，设备树二进制数据，是设备树dts(device tree source)文件编译之后产生的文件，主要作用是描述SoC芯片上的硬件组件）等。

下面简单介绍BL1->BL2->BL31->kernel的系统启动流程：

步骤1，芯片上电释放复位；

步骤2，CPU0（多核心中的第一个运算核心）从BOOTROM取BL1指令并运行；

步骤3，BL1进行芯片初始化，并从芯片外部的存储介质如eMMC、SDCard、以及SPIflash等中加载BL2到SRAM中，最后将CPU0的控制权交给BL2；

步骤5，BL2对内存进行初始化，初始化完成后从片外非易失性存储设备中加载BL31、Kernel以及dtb到DDR中，最后将CPU0的控制权交给BL31（实际是先交给BL1，然后BL1再交给BL31）；

步骤6，BL31对芯片运行时的关键组件进行初始化，并实现与Kernel的通信协议，为Kernel提供底层服务，初始化完成后，将CPU0的控制权交给Kernel；

步骤7，Kernel根据设备树描述的外设依次初始化SoC上面的外设等，等所有外设资源都初始化完成后，会启动第一个用户进程，第一个用户进程然后会启动其他的用户进程，最终根据rootfs的配置，我们可能看到一个命令行窗口或者一个桌面系统。

相关技术中对处于开发阶段的BL1、BL2、BL31、kernel的测试和验证的流程与实际启动流程一致，导致测试周期极长，可能需要上月时间才能完成整个流程的测试，这对时间成本和人力成本无疑是极大的浪费，因此本申请对测试流程进行改进，基于BL1构建了能够对目标芯片进行基础初始化并直接跳转到BL31运行的Miniloader（即代理引导镜像），从而将BL1->BL2->BL31->kernel的串行验证流程改进成了BL1->BL2、Miniloader->BL31->kernel两个可以并行推进的测试和验证流程，解耦了BL1->BL2->BL31的顺序验证关系，最终使得两个流程中的BL1、BL31以及kernel等软件组件可以分开开发、测试及验证，甚至可以同步开发、并行测试以及并行验证，极大减少了研发周期，解决了在前软件组没有验证通过之前在后软件组无法测试、验证导致测试周期长的技术问题。

下面对该Miniloader的实现进行说明。

可选地，基于第一镜像构建第三镜像的代理引导镜像包括：在第一镜像中确定加载第二镜像的目标程序段；在目标程序段之前插入指向目标地址的跳转指令，得到代理引导镜像，其中，目标地址为第三镜像加载到动态随机存储器中存储的起始地址。

本申请实施例中，Miniloader的设计构思是既要保证完成对芯片的基础初始化，又要跳过由BL1加载BL2，再由BL2加载BL31的步骤，实现由Miniloader直接跳转到BL31。因此，Miniloader可由对BL1简化并改进实现，具体可以是保留BL1对芯片进行基础初始化的功能代码，删除BL1加载BL2的程序段，转而替代为指向目标地址的跳转指令，目标地址为动态随机存储器中存储BL31的起始地址，从而Miniloader可以对芯片进行基础初始化后直接跳转到BL31运行。需要说明的是，在Miniloader->BL31->kernel的测试流程中，由于不是基于真实芯片进行测试，而是通过测试平台如EDA、HAPS、zebu等，上述目标地址为测试平台提供的模拟芯片动态随机存储器的地址。

下面分别对BL1->BL2、Miniloader->BL31->kernel两条测试流程进行详细说明。

可选地，在目标测试平台上测试第一测试链包括：编译目标芯片的硬件代码，以在目标测试平台上构建目标芯片的仿真硬件环境；将第一镜像载入目标测试平台的内部存储模型，将第二镜像载入目标测试平台的外部存储模型，其中，内部存储模型用于模拟芯片中固化第一镜像的内部存储，外部存储模型用于模拟芯片的外部存储；在接收到目标测试平台模拟芯片上电的操作指令的情况下，从内部存储模型中调取并执行第一镜像；在第一镜像正常运行的情况下执行第二镜像；在第二镜像正常运行的情况下，结束第一测试链的测试。

本申请实施例中，第一测试链即模拟BL1->BL2启动的测试流程。

本申请实施例中，目标芯片即为正在开发的BL1、BL31以及kernel需要适配的芯片。在目标测试平台上编译目标芯片的硬件代码，从而在目标测试平台上构建目标芯片的仿真硬件环境。目标测试平台同时提供BOOTROM模型，即内部存储模型，用于模拟芯片中固化BL1的BOOTROM，还提供外部存储模型，用于模拟芯片外部的存储介质如eMMC、SDCard、以及SPI flash等。

BL1->BL2的测试流程中，主要是为了测试BL1的功能。测试时，在目标测试平台编译BL1代码，生成BL1镜像，编译BL2代码，生成BL2镜像，将BL1镜像载入测试平台的BOOTROM模型，将BL2镜像载入平台外部存储模型，此时通过平台机制触发BL1开始运行，测试平台提供的检查机制可检查BL1的运行情况，若BL1正常运行，即BL2能够被BL1从外部存储模型中加载到SRAM中，则触发BL2运行，若BL2能够正常运行，则说明BL1功能正常，BL1->BL2的测试流程结束。

本申请实施例中，BL2是否正常运行可通过uart打印或者EDA波形等查看芯片以及软件的功能是否符合预期。

若验证结果为BL1存在漏洞，则需要将BL1的漏洞信息推送给研发人员，由研发人员针对漏洞修改BL1代码。BL1代码修改后，测试平台即可重新编译得到迭代的BL1镜像，使用迭代的BL1镜像替换BOOTROM模型中原始的BL1镜像，然后在重启BL1->BL2测试流程，即可对迭代的BL1进行验证，具体的：在第一镜像或第二镜像运行错误且确定漏洞存在于第一镜像的情况下，展示第一镜像的漏洞信息；接收修复漏洞的镜像代码；编译镜像代码得到迭代的第一镜像；使用迭代的第一镜像替换内部存储模型中原始的第一镜像；执行第一测试链，以继续对迭代的第一镜像进行测试验证。

可选地，在目标测试平台上测试第二测试链包括：编译目标芯片的硬件代码，以在目标测试平台上构建目标芯片的仿真硬件环境；将代理引导镜像载入目标测试平台的内部存储模型，将第三镜像和第四镜像载入目标测试平台的动态随机存储模型，其中，内部存储模型用于模拟芯片中固化第一镜像的内部存储，动态随机存储模型用于模拟芯片的动态随机存储器；在接收到目标测试平台模拟芯片上电的操作指令的情况下，从内部存储模型中调取并执行代理引导镜像；在执行到跳转指令的情况下，跳转到目标地址，以执行第三镜像；在第三镜像正常运行的情况下执行第四镜像；在第四镜像正常运行的情况下，结束第二测试链的测试。

本申请实施例中，第二测试链即模拟Miniloader->BL31->kernel启动的测试流程。由于该启动路径上缺少了BL2的功能（即对芯片可直接寻址的动态随机存取存储器进行初始化，以及加载BL31、kernel以及dtb等到动态随机存取存储器），所以需要测试平台的机制来补足BL2实现的功能。对于EDA等软件仿真一类的测试平台会提供对应的动态随机存储模型，用于模拟芯片的动态随机存储器。这种模型可以不需要初始化就可以使用，并且模型可以使用电脑上面的文件来填充DDR里面的内容，所以我们只需要将BL31、kernel、dtb在测试之前载入到对应的文件里面去就行了。对于HAPS来说，该平台提供DDR组件，可以由平台自己来做初始化，不需要软件的参与，BL31、kernel以及dtb等可以通过平台提供的接口直接下载到DDR对应位置。

相关技术中BL2从外部存储设备中加载BL31等镜像到DDR非常慢，经常是小时级别。而本申请实施例所使用的平台提供的后门机制，只需要秒级或者分钟级即可完成，由此也极大缩短了BL程序开发验证的周期。

Miniloader->BL31->kernel的测试流程中，主要是为了测试BL31和kernel的功能。测试时，在目标测试平台编译BL31代码、kernel代码以及dtb代码，生成BL31镜像、kernel镜像以及dtb镜像，将BL31镜像、kernel镜像以及dtb镜像载入测试平台的动态随机存储模型，将Miniloader镜像载入测试平台的BOOTROM模型，此时通过平台机制触发Miniloader开始运行，由Miniloader进行基础初始化，初始化完成后跳转到BL31，以将CPU的控制权交给BL31，此时BL31即开始运行。测试平台提供的检查机制可检查BL31的运行情况，若BL31正常运行，则触发kernel运行，若kernel能够正常运行，则说明BL31、kernel功能正常，Miniloader->BL31->kernel的测试流程结束。

若验证结果为BL31或kernel存在漏洞，则需要将BL31或kernel的漏洞信息推送给研发人员，由研发人员针对漏洞修改BL31或kernel代码。BL31或kernel代码修改后，测试平台即可重新编译得到迭代的BL31或kernel镜像，使用迭代的BL31或kernel镜像替换动态随机存储模型中原始的BL31或kernel镜像，然后在重启Miniloader->BL31->kernel测试流程，即可对迭代的BL31或kernel进行验证，具体的：在任意镜像运行错误且确定漏洞存在于第三镜像或第四镜像的情况下，展示第三镜像或第四镜像的漏洞信息；接收修复漏洞的镜像代码；编译镜像代码得到迭代的第三镜像或第四镜像；使用迭代的第三镜像或第四镜像替换动态随机存储模型中原始的第三镜像或第四镜像；执行第二测试链，以继续对迭代的第三镜像或第四镜像进行测试验证。

本申请实施例中，由于在芯片开发过程中，硬件和软件都在修改完善，因此在上述BL1->BL2、Miniloader->BL31->kernel两个测试、验证流程中，硬件和软件之间也在相互验证。因此，若验证结果为目标芯片的硬件代码存在漏洞，则需要将硬件代码的漏洞信息推送给研发人员，由研发人员针对漏洞修改硬件代码。硬件代码修改后，测试平台即可重新编译得到修改后的仿真硬件环境，具体的：在任意镜像运行错误且确定漏洞存在于硬件代码的情况下，展示硬件代码的漏洞信息；接收修复漏洞的更新硬件代码；编译更新硬件代码，以在目标测试平台上重新构建目标芯片的仿真硬件环境。

本申请对测试流程进行改进，基于BL1构建了能够对芯片进行基础初始化并直接跳转到BL31运行的Miniloader（即代理引导镜像），从而将BL1->BL2->BL31->kernel的串行验证流程改进成了BL1->BL2、Miniloader->BL31->kernel两个可以并行推进的验证流程，最终使得两个流程中的BL1、BL31以及kernel等软件组件可以并行开发、测试以及验证，极大减少了测试周期，解决了在前软件组没有验证通过之前在后软件组无法测试、验证导致测试周期长的技术问题。

根据本申请实施例的又一方面，如图2所示，提供了一种芯片引导程序的分段验证装置，包括：

镜像获取模块201，用于获取第二镜像和处于开发阶段的第一镜像、第三镜像以及第四镜像，其中，第一镜像为待固化在目标芯片内部存储中用于引导目标芯片启动的第一级引导镜像，第三镜像为待存储在目标芯片外部存储中的服务镜像，第四镜像为待目标芯片搭载的系统镜像，第二镜像为由第一镜像加载，且用于加载第三镜像的第二级引导镜像；

镜像构建模块203，用于基于第一镜像构建第三镜像的代理引导镜像；

测试链构建模块205，用于分别构建包括第一镜像和第二镜像的第一测试链、包括代理引导镜像、第三镜像以及第四镜像的第二测试链；

测试验证模块207，用于在目标测试平台上分别测试第一测试链和第二测试链，以在第一测试链中对第一镜像进行验证，在第二测试链中对第三镜像和第四镜像进行验证。

需要说明的是，该实施例中的镜像获取模块201可以用于执行本申请实施例中的步骤S102，该实施例中的镜像构建模块203可以用于执行本申请实施例中的步骤S104，该实施例中的测试链构建模块205可以用于执行本申请实施例中的步骤S106，该实施例中的测试验证模块207可以用于执行本申请实施例中的步骤S108。

此处需要说明的是，上述模块与对应的步骤所实现的示例和应用场景相同，但不限于上述实施例所公开的内容。需要说明的是，上述模块作为装置的一部分可以运行在如图1所示的硬件环境中，可以通过软件实现，也可以通过硬件实现。

可选地，该镜像构建模块，具体用于：在第一镜像中确定加载第二镜像的目标程序段；在目标程序段之前插入指向目标地址的跳转指令，得到代理引导镜像，其中，目标地址为第三镜像加载到动态随机存储器中存储的起始地址。

可选地，该测试验证模块，具体用于：编译目标芯片的硬件代码，以在目标测试平台上构建目标芯片的仿真硬件环境；将第一镜像载入目标测试平台的内部存储模型，将第二镜像载入目标测试平台的外部存储模型，其中，内部存储模型用于模拟芯片中固化第一镜像的内部存储，外部存储模型用于模拟芯片的外部存储；在接收到目标测试平台模拟芯片上电的操作指令的情况下，从内部存储模型中调取并执行第一镜像；在第一镜像正常运行的情况下执行第二镜像；在第二镜像正常运行的情况下，结束第一测试链的测试。

可选地，该测试验证模块，还用于：在第一镜像或第二镜像运行错误且确定漏洞存在于第一镜像的情况下，展示第一镜像的漏洞信息；接收修复漏洞的镜像代码；编译镜像代码得到迭代的第一镜像；使用迭代的第一镜像替换内部存储模型中原始的第一镜像；执行第一测试链，以继续对迭代的第一镜像进行测试验证。

可选地，该测试验证模块，还用于：编译目标芯片的硬件代码，以在目标测试平台上构建目标芯片的仿真硬件环境；将代理引导镜像载入目标测试平台的内部存储模型，将第三镜像和第四镜像载入目标测试平台的动态随机存储模型，其中，内部存储模型用于模拟芯片中固化第一镜像的内部存储，动态随机存储模型用于模拟芯片的动态随机存储器；在接收到目标测试平台模拟芯片上电的操作指令的情况下，从内部存储模型中调取并执行代理引导镜像；在执行到跳转指令的情况下，跳转到目标地址，以执行第三镜像；在第三镜像正常运行的情况下执行第四镜像；在第四镜像正常运行的情况下，结束第二测试链的测试。

可选地，该测试验证模块，还用于：在任意镜像运行错误且确定漏洞存在于第三镜像或第四镜像的情况下，展示第三镜像或第四镜像的漏洞信息；接收修复漏洞的镜像代码；编译镜像代码得到迭代的第三镜像或第四镜像；使用迭代的第三镜像或第四镜像替换动态随机存储模型中原始的第三镜像或第四镜像；执行第二测试链，以继续对迭代的第三镜像或第四镜像进行测试验证。

可选地，该测试验证模块，还用于：在任意镜像运行错误且确定漏洞存在于硬件代码的情况下，展示硬件代码的漏洞信息；接收修复漏洞的更新硬件代码；编译更新硬件代码，以在目标测试平台上重新构建目标芯片的仿真硬件环境。

根据本申请实施例的另一方面，本申请提供了一种电子设备，如图3所示，包括存储器301、处理器303、通信接口305及通信总线307，存储器301中存储有可在处理器303上运行的计算机程序，存储器301、处理器303通过通信接口305和通信总线307进行通信，处理器303执行计算机程序时实现上述方法的步骤。

上述电子设备中的存储器、处理器通过通信总线和通信接口进行通信。所述通信总线可以是外设部件互连标准(Peripheral Component Interconnect，简称PCI)总线或扩展工业标准结构(Extended Industry Standard Architecture，简称EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。

存储器可以包括随机存取存储器(Random Access Memory，简称RAM)，也可以包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。

上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processing，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field-Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

根据本申请实施例的又一方面还提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行上述任一实施例的步骤。

可选地，在本申请实施例中，计算机可读介质被设置为存储用于所述处理器执行以下步骤的程序代码：

获取第二镜像和处于开发阶段的第一镜像、第三镜像以及第四镜像，其中，第一镜像为待固化在目标芯片内部存储中用于引导目标芯片启动的第一级引导镜像，第三镜像为待存储在目标芯片外部存储中的服务镜像，第四镜像为待目标芯片搭载的系统镜像，第二镜像为由第一镜像加载，且用于加载第三镜像的第二级引导镜像；

基于第一镜像构建第三镜像的代理引导镜像；

分别构建包括第一镜像和第二镜像的第一测试链、包括代理引导镜像、第三镜像以及第四镜像的第二测试链；

在目标测试平台上分别测试第一测试链和第二测试链，以在第一测试链中对第一镜像进行验证，在第二测试链中对第三镜像和第四镜像进行验证。

可选地，本实施例中的具体示例可以参考上述实施例中所描述的示例，本实施例在此不再赘述。

本申请实施例在具体实现时，可以参阅上述各个实施例，具有相应的技术效果。

可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ApplicationSpecific Integrated Circuits，ASIC)、数字信号处理器(Digital Signal Processing，DSP)、数字信号处理设备(DSP Device，DSPD)、可编程逻辑设备(Programmable LogicDevice，PLD)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。

对于软件实现，可通过执行本文所述功能的单元来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种芯片引导程序的分段验证方法，其特征在于，包括：

获取第二镜像和处于开发阶段的第一镜像、第三镜像以及第四镜像，其中，所述第一镜像为待固化在目标芯片内部存储中用于引导所述目标芯片启动的第一级引导镜像，所述第三镜像为待存储在所述目标芯片外部存储中的服务镜像，所述第四镜像为待所述目标芯片搭载的系统镜像，所述第二镜像为由所述第一镜像加载，且用于加载所述第三镜像的第二级引导镜像；

基于所述第一镜像构建所述第三镜像的代理引导镜像；

分别构建包括所述第一镜像和所述第二镜像的第一测试链、包括所述代理引导镜像、所述第三镜像以及所述第四镜像的第二测试链；

在目标测试平台上分别测试所述第一测试链和所述第二测试链，以在所述第一测试链中对所述第一镜像进行验证，在所述第二测试链中对所述第三镜像和所述第四镜像进行验证。

2.根据权利要求1所述的方法，其特征在于，所述基于所述第一镜像构建所述第三镜像的代理引导镜像包括：

在所述第一镜像中确定加载所述第二镜像的目标程序段；

在所述目标程序段之前插入指向目标地址的跳转指令，得到所述代理引导镜像，其中，所述目标地址为所述第三镜像加载到动态随机存储器中存储的起始地址。

3.根据权利要求1所述的方法，其特征在于，在目标测试平台上测试所述第一测试链包括：

编译所述目标芯片的硬件代码，以在所述目标测试平台上构建所述目标芯片的仿真硬件环境；

将所述第一镜像载入所述目标测试平台的内部存储模型，将所述第二镜像载入所述目标测试平台的外部存储模型，其中，所述内部存储模型用于模拟芯片中固化所述第一镜像的内部存储，所述外部存储模型用于模拟芯片的外部存储；

在接收到所述目标测试平台模拟芯片上电的操作指令的情况下，从所述内部存储模型中调取并执行所述第一镜像；

在所述第一镜像正常运行的情况下执行所述第二镜像；

在所述第二镜像正常运行的情况下，结束所述第一测试链的测试。

4.根据权利要求3所述的方法，其特征在于，所述方法还包括：

在所述第一镜像或所述第二镜像运行错误且确定漏洞存在于所述第一镜像的情况下，展示所述第一镜像的漏洞信息；

接收修复所述漏洞的镜像代码；

编译所述镜像代码得到迭代的所述第一镜像；

使用迭代的所述第一镜像替换所述内部存储模型中原始的所述第一镜像；

执行所述第一测试链，以继续对迭代的所述第一镜像进行测试验证。

5.根据权利要求2所述的方法，其特征在于，在目标测试平台上测试所述第二测试链包括：

编译所述目标芯片的硬件代码，以在所述目标测试平台上构建所述目标芯片的仿真硬件环境；

将所述代理引导镜像载入所述目标测试平台的内部存储模型，将所述第三镜像和所述第四镜像载入所述目标测试平台的动态随机存储模型，其中，所述内部存储模型用于模拟芯片中固化所述第一镜像的内部存储，所述动态随机存储模型用于模拟芯片的动态随机存储器；

在接收到所述目标测试平台模拟芯片上电的操作指令的情况下，从所述内部存储模型中调取并执行所述代理引导镜像；

在执行到所述跳转指令的情况下，跳转到所述目标地址，以执行所述第三镜像；

在所述第三镜像正常运行的情况下执行所述第四镜像；

在所述第四镜像正常运行的情况下，结束所述第二测试链的测试。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括：

在任意镜像运行错误且确定漏洞存在于所述第三镜像或所述第四镜像的情况下，展示所述第三镜像或所述第四镜像的漏洞信息；

接收修复所述漏洞的镜像代码；

编译所述镜像代码得到迭代的所述第三镜像或所述第四镜像；

使用迭代的所述第三镜像或所述第四镜像替换所述动态随机存储模型中原始的所述第三镜像或所述第四镜像；

执行所述第二测试链，以继续对迭代的所述第三镜像或所述第四镜像进行测试验证。

7.根据权利要求3或5任一所述的方法，其特征在于，所述方法还包括：

在任意镜像运行错误且确定漏洞存在于所述硬件代码的情况下，展示所述硬件代码的漏洞信息；

接收修复所述漏洞的更新硬件代码；

编译所述更新硬件代码，以在所述目标测试平台上重新构建所述目标芯片的仿真硬件环境。

8.一种芯片引导程序的分段验证装置，其特征在于，包括：

镜像获取模块，用于获取第二镜像和处于开发阶段的第一镜像、第三镜像以及第四镜像，其中，所述第一镜像为待固化在目标芯片内部存储中用于引导所述目标芯片启动的第一级引导镜像，所述第三镜像为待存储在所述目标芯片外部存储中的服务镜像，所述第四镜像为待所述目标芯片搭载的系统镜像，所述第二镜像为由所述第一镜像加载，且用于加载所述第三镜像的第二级引导镜像；

镜像构建模块，用于基于所述第一镜像构建所述第三镜像的代理引导镜像；

测试链构建模块，用于分别构建包括所述第一镜像和所述第二镜像的第一测试链、包括所述代理引导镜像、所述第三镜像以及所述第四镜像的第二测试链；

测试验证模块，用于在目标测试平台上分别测试所述第一测试链和所述第二测试链，以在所述第一测试链中对所述第一镜像进行验证，在所述第二测试链中对所述第三镜像和所述第四镜像进行验证。

9.一种电子设备，包括存储器、处理器、通信接口及通信总线，所述存储器中存储有可在所述处理器上运行的计算机程序，所述存储器、所述处理器通过所述通信总线和所述通信接口进行通信，其特征在于，所述处理器执行所述计算机程序时实现上述权利要求1至7任一项所述的方法的步骤。

10.一种具有处理器可执行的非易失的程序代码的计算机可读介质，其特征在于，所述程序代码使所述处理器执行所述权利要求1至7任一所述方法。

Images