CN115528053A - 半导体装置及其形成方法以及像素阵列 - Google Patents

半导体装置及其形成方法以及像素阵列 Download PDF

Info

Publication number
CN115528053A
CN115528053A CN202210764693.6A CN202210764693A CN115528053A CN 115528053 A CN115528053 A CN 115528053A CN 202210764693 A CN202210764693 A CN 202210764693A CN 115528053 A CN115528053 A CN 115528053A
Authority
CN
China
Prior art keywords
substrate
trench isolation
semiconductor device
spad
deep trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210764693.6A
Other languages
English (en)
Inventor
欧育伶
许家荣
魏嘉余
李国政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115528053A publication Critical patent/CN115528053A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Light Receiving Elements (AREA)

Abstract

一种半导体装置及其形成方法以及像素阵列，半导体装置可包括一单光子雪崩二极管(SPAD)，该单光子雪崩二极管经配置用于一基板的一背表面处的照射。该半导体装置可包括该半导体装置的该单光子雪崩二极管与一相邻单光子雪崩二极管之间的一全深沟槽隔离(FDTI)结构。该全深沟槽隔离可与使该单光子雪崩二极管与该相邻单光子雪崩二极管隔离相关联。该全深沟槽隔离结构可包括该基板的该背表面处的一浅沟槽隔离(STI)部件。该全深沟槽隔离结构可包括该基板的一前表面处的一深沟槽隔离(STI)部件。

Description

半导体装置及其形成方法以及像素阵列
技术领域
本揭示是关于一种半导体装置，特别是关于一种包含单光子雪崩二极管的半导体装置。
背景技术
被称作单光子雪崩二极管(single-photon avalanche diode，SPAD)的以所谓盖格(Geiger)模式操作的雪崩光电二极管为能够在侦测到低至单光子程度的超低功率信号之后输出触发信号的高度灵敏光电侦测器。SPAD可用于例如行动前端影像感测器从而用于自动车系统中的光源侦测或光侦测及测距(Light Detection and Ranging，LiDAR)中外加其他实例。
SPAD影像感测器包括基板上的SPAD的阵列。在操作中，给定SPAD在由光子撞击时产生输出脉冲。大体而言，SPAD具有p-n接合区，该p-n接合区在雪崩电压以上经反向偏置，使得单光子产生的载子可触发雪崩倍增工艺，该雪崩倍增工艺使得光子侦测单元的输出端处的电流快速达到最终值。此雪崩电流继续，直至淬灭(quenching)部件通过减小偏压电压而使雪崩工艺淬灭。由SPAD接收的光子信号的强度通过对时间窗内这些输出脉冲的数目进行计数来获得。
发明内容
本揭示的一实施例提供一种半导体装置，包含一单光子雪崩二极管以及一全深沟槽隔离结构。单光子雪崩二极管经配置用于一基板的一背表面处的照射。全深沟槽隔离结构在半导体装置的单光子雪崩二极管与一相邻单光子雪崩二极管之间。全深沟槽隔离结构与使单光子雪崩二极管与相邻单光子雪崩二极管隔离相关联。其中全深沟槽隔离结构包括一浅沟槽隔离部件，浅沟槽隔离部件在基板的背表面。其中全深沟槽隔离结构包括一深沟槽隔离部件，深沟槽隔离部件在基板的一前表面。
本揭示的另一实施例提供一种半导体装置的形成方法，包含以下步骤：在一基板的一像素区的一侧处形成一浅沟槽隔离部件，浅沟槽隔离部件形成于基板的一第一表面上；在基板的像素区中形成一单光子雪崩二极管；及在像素区的侧处形成一深沟槽隔离部件，深沟槽隔离部件形成于基板的与基板的第一表面相对的一第二表面上。其中浅沟槽隔离部件及深沟槽隔离部件形成一全深沟槽隔离结构，全深沟槽隔离结构是与使基板的像素区中的单光子雪崩二极管与一相邻像素区中的一单光子雪崩二极管隔离相关联。
本揭示的另一实施例提供一种像素阵列，包含一第一雪崩光电二极管、一第二雪崩光电二极管、一全深沟槽隔离结构以及一反射层。第一雪崩光电二极管位于一基板的一第一像素区中，第一雪崩光电二极管经配置用于基板的一背表面处的照射。第二雪崩光电二极管位于基板的一第二像素区中，第二雪崩光电二极管经配置用于基板的背表面处的照射。全深沟槽隔离结构是与使第一雪崩光电二极管与第二雪崩光电二极管隔离相关联，全深沟槽隔离结构形成于第一像素区与第二像素区之间。全深沟槽隔离结构包括一浅沟槽隔离部件及一深沟槽隔离部件。反射层包括经配置以使光反射朝向第一雪崩光电二极管的一第一部分及经配置以使光反射朝向第二雪崩光电二极管的一第二部分。
附图说明
本揭示的态样在与随附附图一起研读时自以下详细描述内容来最佳地理解。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，各种特征的尺寸可为了论述清楚经任意地增大或减小。
图1为本文中所描述的系统及/或方法可经实施的实例环境的图；
图2A至图2T为形成如本文中所描述的半导体装置的实例的图，该半导体装置包括背侧照射SPAD与全深沟槽隔离(full deep trench isolation，FDTI)结构；
图3A至图3D为与半导体装置的实例相关联的图，该半导体装置包括背侧照射SPAD与FDTI结构及具有不同厚度的滤光器；
图4A及图4B为图示实例半导体装置的俯视图的图，该实例半导体装置包括背侧照射SPAD与FDTI结构；
图5为图1的一或多个装置的实例元件的图；
图6为与形成半导体装置相关的实例工艺的流程图，该半导体装置包括背侧照射SPAD与FDTI结构。
【符号说明】
100:实例环境
102:沉积工具/半导体处理工具
104:曝光工具/半导体处理工具
106:显影剂工具/半导体处理工具
108:蚀刻工具/半导体处理工具
110:平坦化工具/半导体处理工具
112:布植工具/半导体处理工具
114:晶圆/晶粒处置装置/半导体处理工具
200:半导体装置
202:基板
202a:第一表面
202b:第二表面
203:像素区
203a:像素区
203b:像素区
203c:像素区
204:开口
206:浅沟槽隔离部件
208:井
210:单光子雪崩二极管
210a:单光子雪崩二极管
210b:单光子雪崩二极管
210c:单光子雪崩二极管
211:空乏区
212:p型单光子雪崩二极管层
214:n型单光子雪崩二极管层
216:n+层
218:p+层
220:介电层
222:开口
224:触点
226:反射层
226a:第一部分
226b:第二部分
226c:第三部分
228:第一金属层
230:低K层
234:通孔
236:第二金属层
238:开口
240:深沟槽隔离部件
242:金属格栅结构
243:全深沟槽隔离结构
244:滤光器
244b:滤光器
244c:滤光器
300:实例半导体装置
500:装置
510:总线
520:处理器
530:记忆体
540:储存元件
550:输入元件
560:输出元件
570:通信元件
600:实例工艺
610:区块
620:区块
630:区块
具体实施方式
以下揭示内容提供用于实施所提供标的物的不同特征的许多不同实施例或实例。下文描述元件及配置的特定实例以简化本揭示。当然，这些元件及配置仅为实例且并非意欲为限制性的。举例而言，在以下描述中第一特征于第二特征上方或上的形成可包括第一及第二特征直接接触地形成的实施例，且亦可包括额外特征可形成于第一特征与第二特征之间使得第一特征及第二特征可不直接接触的实施例。此外，本揭示在各种实例中可重复参考数字及/或字母。此重复是出于简单及清楚的目的，且本身并不指明所论述的各种实施例及/或组态之间的关系。
另外，空间相对术语，诸如“……下面”、“下方”、“下部”、“……上”、“上部”、“前部“、“背部”、“……上方”及类似者本文中可出于易于描述而使用以描述如诸图中图示的一个元素或特征与另一(些)元素或特征的关系。空间相对术语意欲涵盖装置的使用或操作中除了诸图中描绘的定向外的不同定向。设备可以其他方式定向(旋转90度或处于其他定向)，且本文中使用的空间相对描述词可同样经因此解译。
在一些影像感测器中，单光子雪崩二极管(single-photon avalanche diode，SPAD)用以用于前侧照射(front side illumination，FSI)，从而意谓SPAD经配置为对于入射于基板的前表面上的光为光敏感性的。对于包括经配置用于FSI的SPAD的影像感测器，光子吸收的大部分在基板的前表面附近发生。在其他影像感测器中，SPAD用以用于背侧照射(back side illumination，BSI)，从而意谓SPAD经配置为对于入射于基板的背表面上的光为光敏感性的。对于包括经配置用于BSI的SPAD的影像感测器，光子吸收的大部分在基板的背表面附近发生。
SPAD的敏感度的重要指标为光子侦测机率(photon-detection probability，PDP)。PDP界定对入射于SPAD上的单光子的成功侦测的机率。显而易见地，在经配置用于FSI的SPAD(本文中称作FSI-SPAD)中，PDP归因于由此类FSI-SPAD的前侧上金属布线引起的阻断而对于相对长的波长的入射光降级。此外，相邻SPAD之间的光学串音(opticalcrosstalk)(在入射光以非正交角通过一个SPAD的区，且由相邻区的SPAD至少部分吸收时)可使空间解析度降级，减小总体敏感度、引起色彩混合及/或导致影像杂讯，此情形在一些应用，诸如自动车应用或安全为关注事项的另一类型应用中可导致无法忍受的误差。
本文中描述的一些实施提供用于经配置用于BSI的SPAD与全深沟槽隔离的技术及设备。在一些实施中，半导体装置包括经配置用于基板的背表面处的照射的SPAD以及全深沟槽隔离(full deep trench isolation，FDTI)结构。FDTI结构是在半导体装置的SPAD与相邻SPAD之间，以便提供SPAD与相邻SPAD的隔离(例如，以减小或消除光学串音)。在一些实施中，FDTI结构在基板的背表面处包括浅沟槽隔离(shallow trench isolation，STI)部件及在基板的前表面处包括深沟槽隔离(deep trench isolation，DTI)部件。下文提供额外细节。
在一些实施中，因为入射光并未由经配置用于BSI的SPAD中的金属布线与FDTI阻断(本文中被称作具有FDTI情况下的BSI-SPAD)，所以PDP相较于FSI-SPAD(具有仅STI)可被改良达大约30％。在一些实施中，具有FDTI情况下的BSI-SPAD与可用于例如使用红外光的应用中，且可提供高清晰度。举例而言，对于940纳米(nm)光，具有FDTI情况下的BSI-SPAD在高于2的奈奎斯特频率(Ny/2)下可达成大于50％的调变转换函数(modulation transferfunction，MTF)。
图1为本文中所描述的系统及/或方法可予以实施的实例环境100的图。如图1中所绘示，环境100可包括多个半导体处理工具102至112，及晶圆/晶粒处置装置114。多个半导体处理工具102至112可包括沉积工具102、曝光工具104、显影剂工具106、蚀刻工具108、平坦化工具110、布植工具112，及/或另一类型的半导体处理工具。包括于实例环境100中的工具可包括于半导体洁净室、半导体工厂、半导体处理设施及/或制造设施，及/或类似者。
沉积工具102为半导体处理工具，该半导体处理工具包括半导体处理腔室及能够沉积各种类型的材料于基板上的一或多个装置。在一些实施中，沉积工具102包括旋涂工具，该旋涂工具能够将光阻剂层沉积于基板，诸如晶圆上。在一些实施中，沉积工具102可沉积金属材料以形成一或多个导体或导电层，可沉积绝缘材料以形成介电或绝缘层，及/或如本文中所描述的类似者。在一些实施中，沉积工具102包括化学气相沉积(chemical vapordeposition，CVD)工具，诸如电浆增强型CVD(plasma-enhanced CVD，PECVD)工具、高密度电浆CVD(high-density plasma CVD，HDP-CVD)工具、低气压CVD(sub-atmospheric CVD，SACVD)工具、电浆增强型原子层沉积(plasma-enhanced atomic layer deposition，PEALD)工具，或另一类型的CVD工具。在一些实施中，沉积工具102包括物理气相沉积(physical vapor deposition，PVD)工具，诸如溅射工具或另一类型的PVD工具。在一些实施中，实例环境100包括多个类型的沉积工具102。
曝光工具104为半导体处理工具，该半导体处理工具能够将光阻剂层暴露至辐射源，诸如紫外光(ultraviolet light，UV)源(例如，深UV光源、极UV光源，及/或类似者)、X射线源及/或类似者。曝光工具104可将光阻剂层暴露至辐射源以将图案自光罩转印至光阻剂层。图案可包括用于形成一或多个半导体装置的一或多个半导体装置层图案，可包括用于形成半导体装置的一或多个结构的图案，可包括用于蚀刻半导体装置的各种部分的图案，及/或类似者。在一些实施中，曝光工具104包括扫描器、步进器，或类似类型的曝光工具。
显影剂工具106为能够使光阻剂层显影的半导体处理工具，该光阻剂层已暴露至辐射源以使自曝光工具104转印至光阻剂层的图案显影。在一些实施中，显影剂工具106通过移除光阻剂层的未经曝光部分使图案显影。在一些实施中，显影剂工具106通过移除光阻剂层的经曝光部分而使图案显影。在一些实施中，显影剂工具106通过经由使用化学显影剂使光阻剂层的经曝光部分或未经曝光部分溶解使图案显影。
蚀刻工具108为半导体处理工具，该半导体处理工具能够蚀刻基板、晶圆或半导体装置的各种类型的材料。举例而言，蚀刻工具108可包括湿式蚀刻工具、干式蚀刻工具及/或类似者。在一些实施中，蚀刻工具108包括填充有蚀刻剂的腔室，且基板置放于该腔室中历时特定时段以移除基板的一或多个部分的特定量。在一些实施中，蚀刻工具108可使用电浆蚀刻或电浆辅助蚀刻来蚀刻基板的一或多个部分，该操作可涉及使用离子化气体来同区或定向地蚀刻一或多个部分。
平坦化工具110为半导体处理工具，该半导体处理工具能够抛光或平坦化晶圆或半导体装置的各种层。举例而言，抛光装置可包括化学机械抛光(chemical mechanicalpolishing，CMP)装置及/或另一类型的抛光装置。在一些实施中，抛光装置可使所沉积或电镀材料层抛光或平坦化。CMP工艺可包括将抛光液(slurry)(或抛光化合物)沉积于抛光垫上。晶圆可安装至托架，该托架可随着晶圆抵靠抛光垫按下使晶圆旋转。抛光液及抛光垫充当随着旋转使晶圆的一或多个层抛光或平坦化的研磨剂。抛光垫亦可经旋转以确保抛光液的连续供应施加至抛光垫。
布植工具112为用以将离子植入至半导体晶圆的基板中的半导体处理工具。在一些实施中，布植工具112自诸如气体或固体的源材料在电弧室中产生离子。源材料经提供至电弧室中，且电弧电压在阴极与电极之间放电以产生缘材料的含电浆离子。一或多个提取电极用以自电弧室中的电浆提取离子，且使离子加速以形成离子束。在一些实施中，布植工具112可用以在基板中形成SPAD，如本文中所描述。
晶圆/晶粒处置装置114包括行动机器人、机械臂、有轨电车或轨道车及/或另一类型的装置，该另一类型的装置用以处置晶圆及/或晶粒，及/或在半导体处理工具102至112之间运输晶圆及/或晶粒，及/或至且自诸如晶圆架、储存室及/或类似者的其他方位运输晶圆及/或晶粒。在一些实施中，晶圆/晶粒处置装置114可为用以使特定路径行进的经程序化装置及/或可准自主或自主地操作。
绘示于图1中的装置的数目及配置经提供为一或多个实例。实际上，相较于绘示于图1中的那些装置，可存在额外装置、较少装置、不同装置或不同地配置的装置。此外，绘示于图1中的两个或两个以上装置可在单一装置内实施，或绘示于图1中的单一装置可实施为多个分散式装置。另外或替代地，环境100的一组装置(例如，一或多个装置)可执行描述为通过环境100的另一组装置执行的一或多个功能。
图2A至图2T为形成半导体装置200的实例的图，该半导体装置包括背侧照明SPAD与FDTI结构。半导体装置200可包括于影像感测器，诸如互补金属氧化物半导体(complemtary metal-oxide-semiconductor，CMOS)影像感测器或另一类型的影像感测器中。在一些实施中，半导体装置200可包括于像素阵列中。举例而言，在一些实施中，半导体装置200可形成影像感测器的像素阵列中的一像素。
如图2A中所绘示，在与形成半导体装置200相关联的第一操作中，提供基板202。基板202可包括半导体晶粒基板、半导体晶圆，或半导体像素可经形成所在的另一类型基板。在一些实施中，基板202由以下各者形成：硅、包括硅的材料、诸如砷化镓(GaAs)的III-V族化合物半导体材料、绝缘体上硅(silicon on insulator，SOI)，或能够自入射光的光子产生电荷的另一类型的半导体材料。在一些实施中，基板202为p型基板(亦即，基板202可轻度掺杂有p型掺杂剂)。在一些实施中，如图2A中所指示，基板202具有梯度掺杂轮廓。如图2A中所绘示，基板202包括第一表面202a及第二表面202b。
如图2B及图2C中所绘示，一或多个STI部件206形成于基板202的像素区203的数侧处，其中一或多个STI部件206形成于基板202的第一表面202a上的一或多个开口204中。像素区203是基板202的SPAD 210经形成所在的区，如下文所描述。STI部件206为用以提供针对SPAD 210的隔离(例如，减小形成半导体装置200的相邻SPAD 210的光学串音)的部件。详言之，STI部件206可形成于基板202的像素区203与相邻像素区203(图2B及图2C中未图示)之间。在一些实施中，STI部件206可包括反射材料以使得STI部件206阻断来自半导体装置200的相邻像素区203的光及/或将像素区203中的光导向回SPAD 210。在一些实施中，反射材料可例如为反射金属或层具有不同折射率的多层氧化物结构(例如，以形成全内反射结构)。
在一些实施中，一或多个半导体处理工具可用以在基板202中形成一或多个STI部件206。举例而言，沉积工具102可使光阻剂层形成于基板202的第一表面202a上，曝光工具104可将光阻剂层暴露至辐射源以使光阻剂层图案化，显影剂工具106可使光阻剂层的数个部分显影及移除以暴露图案，且蚀刻工具108可蚀刻基板202的一或多个部分以形成一或多个开口204，如图2B中所绘示。在一些实施中，光阻剂移除工具在蚀刻工具108蚀刻基板202之后移除光阻剂层的剩余部分(例如，使用化学剥离器及/或另一技术)。接着，沉积工具102可用提供光学隔离的材料(例如，诸如氧化硅(SiOx)的氧化物材料或另一介电材料)填充开口204，且平坦化工具可使用CMP技术移除过量介电材料。图2C图示填充开口204及平坦化之后的半导体装置200。在一些实施中，一或多个STI部件206可以格栅布局形成，其中一或多个STI部件206越过基板202侧向延伸，且在各种方位处相交。
如图2D中所绘示，一或多个井208(例如，一或多个(深)p型井)形成于像素区203的数侧处。井208为用以增强相邻SPAD 210之间的隔离的特征。在一些实施中，如图2D中所绘示，一或多个井208形成于一或多个STI部件206周围。
在一些实施中，诸如布植工具112的半导体处理工具使用粒子植入技术来对基板202的数个部分进行掺杂以形成一或多个井208。在这些实例中，半导体处理工具可自诸如气体或固体的源材料在电弧室中产生离子。源材料可经提供至电弧室中，且电弧电压在阴极与电极之间放电以产生源材料的含电浆离子。一或多个提取电极可用以自电弧室中的电浆提取离子，且使离子加速以形成离子束。在一些实施中，其他技术及/或类型的离子布植工具用以形成离子束。离子束可指向基板202的将形成井208的数个部分，借此掺杂基板202以形成井208。
如图2E中所绘示，SPAD 210形成于基板202的像素区203中。如图所绘示，在一些实施中，SPAD 210包括空乏区211、p型SPAD层212、n型SPAD层214、n+层216及p+层218。在一些实施中，SPAD 210形成于基板202的磊晶层(例如，p型磊晶层)中。多接合区形成于基板202与p型SPAD层212之间的界面处。在操作中，SPAD 210在雪崩电压上方经反向偏置，且入射光子自基板202的第一表面202a撞击SPAD 210以产生载体。光子产生载体移动至多接合区，且触发使由光子产生的信号放大的雪崩电流(例如，使得信号的可侦测性增大)。
在一些实施中，诸如布植工具112的半导体处理工具使用粒子植入技术来对基板202的数个部分进行掺杂以形成p型SPAD层212、n型SPAD层214、n+层216及p+层218。即，基板202可掺杂有多个类型的离子以形成SPAD 210的p-n接合区。举例而言，基板202可掺杂有p型掺杂剂以形成p型SPAD层212，掺杂有n型掺杂剂以形成n型SPAD层214，掺杂有n型掺杂剂以形成n+层216，且掺杂有p型掺杂剂以形成p+层218。在这些实例中，与产生SPAD 210的给定层相关联，半导体处理工具可自诸如气体或固体的源材料在电弧室中产生离子。源材料可经提供至电弧室中，且电弧电压在阴极与电极之间放电以产生源材料的含电浆离子。一或多个提取电极可用以自电弧室中的电浆提取离子，且使离子加速以形成离子束。在一些实施中，其他技术及/或类型的离子布植工具用以形成离子束。离子束可指向基板202的将形成SPAD 210的给定层的一部分，借此掺杂基板202以形成SPAD 210的给定层。
如图2F中所绘示，介电层220可形成于基板202的第一表面202a上。在一些实施中，介电层220可充当用以界定与SPAD 210相关联的触点224的层，如下文所描述。在一些实施中，氮化硅(SiNx)、碳化硅(SiCx)或其混合物，诸如氮碳化硅(SiCN)、氮氧化硅(SiON)或另一类型的介电材料可用以形成介电层220。在一些实施中，半导体处理工具(例如，沉积工具102)可将介电材料沉积于基板202上(SPAD 210上方)以形成介电层220。
如图2G及图2H中所绘示，一或多个触点224在基板202的第一表面202a上形成于介电层220中的一或多个开口222中。详言之，如图2G及图2H中所绘示，第一触点224可形成于SPAD 210上方(例如，以提供至SPAD 210的电连接性，而第二触点224及第三触点224可形成于STI部件206上方(例如，以提供接地触点)。
在一些实施中，一或多个半导体处理工具可用以在介电层220中形成一或多个触点224。举例而言，沉积工具102可使光阻剂层形成于介电层220上方，曝光工具104可将光阻剂层暴露至辐射源以使光阻剂层图案化，显影剂工具106可使光阻剂层的数个部分显影及移除以暴露图案，且蚀刻工具108可蚀刻介电层220的一或多个部分以形成一或多个开口222，如图2G中所绘示。在一些实施中，光阻剂移除工具在蚀刻工具108蚀刻介电层220之后移除光阻剂层的剩余部分(例如，使用化学剥离器及/或另一技术)。接着，沉积工具102可用触点材料(例如，触点金属)填充开口222，且平坦化工具110可使用CMP技术来移除过量触点材料。图2H图示填充开口222及平坦化之后的半导体装置200。
如图2I及图2J中所绘示，反射层226可形成于基板202的第一表面202a上方(例如，SPAD 210上方)。反射层226为用以在半导体装置200的操作中使光反射朝向SPAD 210的层。举例而言，反射层226可使任何入射光朝向SPAD 210反射回(例如，充当镜面)，借此增强光的由SPAD 210进行的吸收且改良半导体装置200的光敏感度。在一些实施中，反射层226包括金属材料，诸如具有反射性质的铜或另一类型的金属材料。
在一些实施中，一或多个半导体处理工具可用以形成反射层226。举例而言，沉积工具102可在基板202的第一表面202a上方(例如，介电层220及一或多个触点224上)形成反射层226，如图2I中所绘示。接着，沉积工具102可使光阻剂层形成于反射层226上方，曝光工具104可将光阻剂层暴露至辐射源以使光阻剂层图案化，显影剂工具106可使光阻剂层的数个部分显影及移除以暴露图案，且蚀刻工具108可蚀刻反射层226的一或多个部分以移除反射层226的数个部分，使得SPAD 210上方的部分保留，如图2J中所绘示。在一些实施中，光阻剂移除工具在蚀刻工具108蚀刻反射层226之后移除光阻剂层的剩余部分(例如，使用化学剥离器及/或另一技术)。
在一些实施中，如图2K至图2O中所图示，金属堆叠在形成反射层226之后形成于基板202的第一表面202a上方。金属堆叠包括与在半导体装置200中布线电信号相关联的一或多个金属层。在一些实施中，金属堆叠包括第一金属层228、至少一个低K层230(亦即，由具有低介电常数(K)的材料，诸如SiOx或SixNx形成的层)、第二金属层236及一或多个通孔234(例如，用于提供第一金属层228与第二金属层236之间的布线连接)。
在一些实施中，一或多个半导体处理工具可用以形成金属堆叠。举例而言，如图2K中所绘示，半导体处理工具(例如，沉积工具102)可将金属材料(例如，铜)沉积于基板202上方(例如，反射层226、介电层220、一或多个触点224上)以形成第一金属层228。接着，如图2L中所绘示，半导体处理工具(例如，沉积工具102)可将低K材料沉积于第一金属层228上以形成低K层230。接着，半导体处理工具(例如，沉积工具102)可使光阻剂层形成于低K层230上，曝光工具104可将光阻剂层暴露至辐射源以使光阻剂层图案化，显影剂工具106可使光阻剂层的数个部分显影及移除以暴露图案，且蚀刻工具108可蚀刻低K层230的一或多个部分以形成一或多个开口232，如图2M中所绘示。在一些实施中，光阻剂移除工具在蚀刻工具108蚀刻低K层230之后移除光阻剂层的剩余部分(例如，使用化学剥离器及/或另一技术)。接着，沉积工具102可用金属材料填充一或多个开口232以形成一或多个通孔234，且平坦化工具110可使用CMP技术来移除过量金属材料。图2N图示填充开口232及平坦化之后的半导体装置200。接着，如图2O中所绘示，半导体处理工具(例如，沉积工具102)可将另一金属材料层沉积于基板202上方(例如，低K层230及一或多个通孔234上)以形成第二金属层236。显而易见地，图2K至图2O经提供为实例，且实际上金属堆叠可包括一或多个额外金属层、一或多个额外低K层，及/或一或多个额外通孔(例如，以类似方式形成)。
如图2P中所绘示，在形成金属堆叠之后，半导体装置200可经翻转，使得其他处理可对基板202的第二表面202b执行。在一些实施中，晶圆/晶粒处置装置214或另一类型的装置可执行半导体装置200的翻转。
如图2Q及图2R中所绘示，一或多个DTI部件240形成于基板202的像素区203的数侧处的一或多个开口238中，其中一或多个DTI部件240形成于基板202的第二表面202b上。DTI部件240为用以提供针对SPAD 210的隔离(例如，减小来自半导体装置200的相邻SPAD 210的光学串音)的部件。详言之，DTI部件240可形成于基板202的像素区203与相邻像素区203(图中未示)之间。在一些实施中，DTI部件240可包括反射材料以使得DTI部件240阻断来自半导体装置200的相邻像素区203的光及/或朝向SPAD 210将像素区203中的光导向回。在一些实施中，反射材料可例如为反射金属或层具有不同折射率的多层氧化物结构(例如，以形成全内反射结构)。
在一些实施中，一或多个半导体处理工具可用以在基板202中形成一或多个DTI部件240。举例而言，沉积工具102可使光阻剂层形成于基板202的第二表面202b上，曝光工具104可将光阻剂层暴露至辐射源以使光阻剂层图案化，显影剂工具106可使光阻剂层的数个部分显影及移除以暴露图案，且蚀刻工具108可蚀刻基板202的一或多个部分以形成一或多个开口238，如图2Q中所绘示。在一些实施中，光阻剂移除工具在蚀刻工具108蚀刻基板202之后移除光阻剂层的剩余部分(例如，使用化学剥离器及/或另一技术)。接着，沉积工具102可用提供光学隔离的材料(例如，诸如氧化硅(SiOx)的氧化物材料或另一类型介电材料)填充一或多个开口238，且平坦化工具110可使用CMP技术移除过量材料。图2R图示填充一或多个开口238及平坦化之后的半导体装置200。在一些实施中，一或多个DTI部件240可以格栅布局形成，其中一或多个DTI部件240越过基板202侧向延伸，且在各种方位处相交。
在一些实施中，如图2Q及图2R中所绘示，DTI部件240可延伸穿过基板202(且井208)至STI部件206。在一些实施中，STI部件206及DTI部件240形成全深沟槽隔离(fulldeep trench isolation，FDTI)结构243。FDTI结构243为在像素区203中提供SPAD 210的改良隔离(例如，与基板的相邻像素区203中的SPAD 210隔离)的结构。举例而言，STI部件206与DTI部件240的组合可改良SPAD 210的隔离(例如，与单独STI或单独DTI相比较)。在一些实施中，STI部件206及DTI部件240经形成，使得FDTI结构243的高度大约等于基板202的厚度。
如图2S中所绘示，金属格栅结构242可形成于基板202的第二表面202b上(例如，FDTI结构243上方)。金属格栅结构242为进一步改良像素区203中SPAD 210的隔离(例如，与相邻像素区203中的SPAD 210的隔离)的结构。举例而言，金属格栅结构242可在SPAD 210与相邻SPAD 210之间导向光，使得光学串音经减小，及/或使得半导体装置200的光学敏感度得以改良。在一些实施中，金属格栅结构242包括金属材料，诸如具有反射性质的钨或另一类型金属材料。在一些实施中，金属格栅结构242以格栅布局形成，其中金属格栅结构242越过基板202侧向延伸，且在各种方位处相交。
在一些实施中，一或多个半导体处理工具可用以形成金属格栅结构242。举例而言，沉积工具102可在基板202的第二表面202b上(例如，DTI部件240上方)形成光阻剂层，曝光工具104可暴露光阻剂层至辐射源以使光阻剂层图案化，且显影剂工具106可使光阻剂层的数个部分显影并移除以暴露图案。接着，沉积工具102可通过填充图案中的孔隙而在基板202的第二表面202b上方形成金属格栅结构242，在此操作之后，光阻剂移除工具移除光阻剂层的剩余部分(例如，使用光学剥离器及/或另一技术)。
如图2T中所绘示，在一些实施中，滤光器244在SPAD 210上方可形成于基板202的第二表面202b上。在一些实施中，滤光器244为层(例如，膜或薄膜)以滤除入射光从而允许特定波长的入射光通过而至SPAD 210(且阻断其他波长通过)。在一些实施中，滤光器244的厚度可经设计以控制(例如，扩展)SPAD 210的整合时间(例如，总整合时间)。在一些实施中，滤光器244可包含例如钛或氮化钛。在一些实施中，滤光器244的厚度可在半导体装置200的SPAD 210之间发生变化，如下文关于图3A至图3D所描述。在一些实施中，半导体处理工具(例如，沉积工具102)可使用CVD技术、PVD技术、ALD技术或另一类型的沉积技术来沉积滤光器244。
以此方式，包括经配置用于基板202的背表面(亦即，第一表面202a)处的照射的SPAD 210的半导体装置200可经制造以在半导体装置200的SPAD 210与相邻SPAD 210之间包括FDTI结构243，其中FDTI结构243包括基板202的背表面处的STI部件206，及基板202的前表面(亦即，第二表面202b)处的DTI部件240。另外，半导体装置200包括基板202的背表面下方的反射层226(例如，以朝向SPAD 210反射光)，及基板202的前表面上的金属格栅结构242。在一些实施中，半导体装置200可进一步包括基板202的前表面上SPAD 210上方的滤光器244(例如，以控制SPAD 210的整合时间)。
图2A至图2T中绘示的元件、结构及/或层的数目及配置经提供作为一或多个实例。实际上，可存在额外元件、结构及/或层；相较于图2A至图2T中所绘示的那些较少的元件、结构及/或层；不同元件、结构及/或层；及/或不同配置的元件、结构及/或层。即，如上文所指示，图2A至图2T经提供作为实例，且其他实例可不同于关于图2A至图2T所描述的事项。
图3A为图示实例半导体装置300的图，该实例半导体装置300包括背侧照射SPAD210与FDTI结构243及具有不同厚度的滤光器244。
如图3A中所绘示，半导体装置300包括基板202的像素区203a中的SPAD 210a、基板202的像素区203b中的SPAD 210b，及基板202的像素区203c中的SPAD 210c。此处，SPAD210a、210b及210c在基板202的背表面处经照射。如进一步绘示，半导体装置300包括像素区203之间的FDTI结构243。如进一步绘示，半导体装置300包括反射层226，该反射层226包括经配置以使光反射朝向SPAD 210a的第一部分226a、经配置以使光反射朝向SPAD 210b的第二部分226b及经配置以使光反射朝向SPAD 210c的第三部分226c。如进一步绘示，半导体装置300包括与隔离SPAD 210相关联的金属格栅结构242。如图3A中进一步绘示，半导体装置300包括SPAD 210b上方的滤光器244b，及SPAD 210c上方的滤光器244c(无滤光器在SPAD210a上方)。显而易见地，滤光器244b的厚度不同于(例如，小于)滤光器244c的厚度。
在一些实施中，如图3A中所图示，第一SPAD 210上方的滤光器244的厚度不同于另一SPAD 210(例如，相邻SPAD 210)上方的滤光器244的厚度。在一些实施中，滤光器244的厚度可在SPAD 210之间发生变化。在一些实施中，此类设计改良特定波长带，诸如红外线带中的涵盖率。举例而言，参看图3B，标记为“红外线(430THz至300GHz)”的线指在给定时间段上的入射红外线信号。另外，标记为“第一SPAD 210a(无滤光器244)”的线及标记为“第二SPAD210a(无滤光器244)”的线显示无滤光器244的不同SPAD 210a可经设计以接收不同频率的光。在图3B中，阴影矩形指示周期内第一SPAD 210a及第二SPAD 210a的整合时间。然而，在绘示于图3B中的实例中，对于红外光(或其他低频率光)，无滤光器244的第一SPAD 210a及第二SPAD 210a可漏失(miss)入射光学信号的频率带中的一部分。
在一些实施中，滤光器244可用以增大SPAD 210的整合时间以改良涵盖率(例如，以避免漏失光学信号的一部分)。举例而言，参看图3C，标记为“红外线(430THz至300GHz)”的线指示在给定时间段上的入射红外线信号。另外，标记为“SPAD 210a(无滤光器244)”的线及标记为“SPAD 210b/210c(具有滤光器244b/244c)”的线指示无滤光器244的SPAD 210a及具有滤光器244b/244c的SPAD 210b/210c(例如，具有滤光器244b的SPAD 210b或具有滤光器244c的SPAD 210c)可用以接收不同频率的光。在图3C中，阴影矩形指示周期内SPAD210a及SPAD 210b/210c的整合时间。在此实例中，如图3C中所图示，对于红外光(或其他低频率光)，第一SPAD 210a可漏失光学信号的部分，但具有滤光器244b/244c的SPAD 210b/210c可具有防止SPAD 210b/210c漏失光学信号的部分的延长整合时间(例如，归因于滤光器244b/244c的包括)，借此改良频率带的涵盖率。
在一些实施中，给定SPAD 210的SPAD区域的大小可不同于另一SPAD 210(例如，相邻SPAD 210)的SPAD区域的大小。举例而言，第一SPAD 210可具有相较于第二SPAD 210的大小小相当多的SPAD区域。在一些实施中，这些所谓大的SPAD区域且小的SPAD区域可经设计，使得入不同频率的入射光(例如，诸如LED光)可被接收到。举例而言，参看图3D，标记为“红外线(430THz至300GHz)”的线指示在给定时间段上的入射红外线信号。另外，标记为“SPAD210(具有小的SPAD区域)”的线及标记为“SPAD 210(具有大的SPAD区域)”的线显示不同SPAD 210s可用以接收不同频率的光。在图3D中，阴影矩形指示时段内具有小的SPAD区域的SPAD 210及具有大的SPAD区域的SPAD的整合时间。在此实例中，如图3D中所绘示，对于红外光(或其他低频率光)，具有小的SPAD的SPAD 210可漏失光学信号的给定频率下的部分，但具有大的SPAD区域的SPAD可具有允许具大的SPAD区域的SPAD 210接收光学信号的部分的延长整合时间，借此改良频率带中的涵盖率。
如上文所指示，图3A至图3D经提供作为实例。其他实例可不同于关于图3A至图3D描述的实例。
图4A及图4B为图示实例半导体装置的俯视图的图，该实例半导体装置包括背侧照射SPAD 210与FDTI结构243。值得注意地，为求清楚，不同于所标记的那些层的半导体装置200的层在图4A及图4B中被省略(且经处置为透明的)。
在一些实施中，如图4A及图4B中所绘示，FDTI结构243可为至少部分包围SPAD 210的密封结构的部分。举例而言，如图4A及图4B中所绘示，在一些实施中，半导体装置200的FDTI结构243及一或多个触点224形成至少部分包围SPAD 210的密封结构。在一些实施中，密封结构可用来进一步减小SPAD 210与一或多个相邻SPAD 210之间的光学串音。
在一些实施中，SPAD 210可具有圆形形状，或可具有任何类型的多边形形状(例如，圆形形状绘示于图4A中，三角形形状绘示于图4B中)。类似地，由FDTI结构243及一或多个触点224形成的密封结构可具有圆形形状或任何多边形形状(例如，正方形形状绘示于图4A中，六边形形状绘示于图4B中)。在一些实施中，SPAD 210下方反射层226的区域大于或等于由FDTI结构243及一或多个触点224形成的密封结构的中心中的开放区域。
如上文所指示，图4A及图4B经提供作为实例。其他实例可不同于关于图4A及图4B描述的实例。
图5为装置500的实例元件的图。在一些实施中，半导体处理工具102至112及/或晶圆/晶粒处置装置114中的一或多者可包括一或多个装置500及/或装置500的一或多个元件。如图5中所绘示，装置500可包括总线510、处理器520、记忆体530、储存元件540、输入元件550、输出元件560，及通信元件570。
总线510包括启用装置500的元件之间的有线及/或无线通信的元件。处理器520包括中央处理单元、图形处理单元、微型处理器、控制器、微型控制器、数字信号处理器、场可程序化门阵列(field-programmable gate array)、特殊应用集成电路，及/或另一类型的处理元件。处理器520以硬件、固件或硬件与软件的组合来实施。在一些实施中，处理器520包括能够经程序化以执行功能的一或多个处理器。记忆体530包括随机存取记忆体、只读记忆体，及/或另一类型的记忆体(例如，快闪记忆体、磁性记忆体及/或光学记忆体)。
储存元件540储存与装置500的操作相关的信息及/或软件。举例而言，储存元件540可包括硬盘驱动器、磁盘驱动器、光盘驱动器、固态磁盘机、光盘、数字影音光盘及/或另一类型的非暂时性计算机可读媒体。输入元件550使得装置500能够接收输入，诸如使用者输入及/或所感测输入。举例而言，输入元件550可包括触控式屏幕、键盘、小键盘、鼠标、按键、麦克风、开关、感测器、全球定位系统元件、加速度计、陀螺仪、致动器及/或类似者。输出元件560使得装置500能够诸如经由显示器、扬声器及/或一或多个发光二极管提供输出。通信元件570使得装置500能够诸如经由有线连接及/或无线连接与其他装置通信。举例而言，通信元件570可包括接收器、传输器、收发器、数据机、网络接口卡、天线，及/或类似者。
装置500可执行本文中所描述的一或多个程序。举例而言，非暂时性计算机可读媒体(例如，记忆体530及/或储存元件540)可储存指令集(例如，一或多个指令、码、软件码、程序码，及/或类似者)以供处理器520执行。处理器520可执行指令集以执行本文中所描述的一或多个程序。在一些实施中，指令集由一或多个处理器520的执行使得一或多个处理器520及/或装置500执行本文中所描述的一或多个程序。在一些实施中，硬连接电路可替代或结合用以执行本文中描述的一或多个程序的指令而使用。因此，本文中所描述的实施并不限于硬件电路与软件的任何特定组合。
绘示于图5中的元件的数目及配置经提供为实例。相较于绘示于图5中的那些，装置500可包括额外元件、较少元件、不同元件或不同地配置的元件。另外或替代地，装置500的一组元件(例如，一或多个元件)可执行描述为由装置500的另一组元件执行的一或多个功能。
图6为与形成半导体装置相关的实例工艺600的流程图，该半导体装置包括背侧照射SPAD与FDTI结构。在一些实施中，图6的一或多个程序区块可由半导体处理工具(例如，上文描述的半导体处理工具102至112中的一或多者)执行。另外或替代地，图6的一或多个程序区块可由装置500的一或多个元件，诸如处理器520、记忆体530、储存元件540、输入元件550、输出元件560及/或通信元件670来执行。
如图6中所绘示，程序600可包括在基板的像素区的一侧处形成STI部件，STI部件形成于基板的第一表面上(区块610)。举例而言，半导体处理工具(例如，沉积工具102)可在基板202的像素区203的数侧处形成STI部件206，STI部件206形成于基板202的第一表面202a上，如上文所描述。
如图6中进一步绘示，程序600可包括在基板的像素区中形成SPAD(区块620)。举例而言，半导体处理工具(例如，布植工具112)可在基板202的像素区203中形成SPAD 210，如上文所描述。
如图6中进一步绘示，程序600可包括在像素区的数侧处形成DTI部件，DTI部件形成于基板的与基板的第一表面相对的第二表面上，其中STI部件及DTI部件形成与使像素区中的SPAD与基板的相邻像素区中的SPAD隔离相关联的FDTI结构(区块630)。举例而言，半导体处理工具(例如，沉积工具102)可在像素区203的数侧处形成DTI部件240，DTI部件240形成于基板202的与基板202的第一表面202a相对的第二表面202b上，其中STI部件206及DTI部件240形成与使像素区203中的SPAD 210与基板202的相邻像素区203中的SPAD 210隔离相关联的全深沟槽隔离(full deep trench isolation，FDTI)结构243，如上文所描述。
程序600可包括额外实施，诸如下文描述及/或结合本文中在其他地方描述的一或多个其他程序的任何单一实施或实施的任何组合。
在第一实施中，程序600包括在基板202的第一表面202a上形成触点224。
在第二实施中，独立于第一实施或与第一实施相组合，程序600包括在基板202的第一表面202a上形成反射层226。
在第三实施中，独立于第一实施及第二实施中的一或多者或与该一或多者相组合，程序600包括在反射层226上方形成金属堆叠，该金属堆叠包含至少第一金属层228。
在第四实施中，独立于第一实施至第三实施中的一或多者或与该一或多者相组合，程序600包括在基板202的第二表面202b上形成金属格栅结构242，金属格栅结构242形成于DTI部件240上方。
在第五实施中，独立于第一实施至第四实施中的一或多者或与该一或多者相组合，程序600包括在基板202的第二表面202b上形成滤光器244，滤光器244形成于SPAD 210上方。
在第六实施中，独立于第一实施至第五实施中的一或多者或与该一或多者相组合，STI部件206或DTI部件240中的至少一者包含反射材料。
在第七实施中，独立于第一实施至第六实施中的一或多者或与该一或多者相组合，STI部件206及DTI部件240经形成，使得FDTI结构243的一高度大约等于基板202的厚度。
尽管图6绘示程序600的实例区块，但在一些实施中，相较于图6中所描绘的那些区块，程序600可包括额外区块、较少区块、不同区块，或经不同地配置的区块。另外或替代地，程序600的区块中的两者或两者以上可经并行地执行。
以此方式，可提供经配置在具有全深沟槽隔离情况下用于BSI的SPAD。在一些实施中，FDTI结构可形成于半导体装置的SPAD与相邻SPAD之间，以提供SPAD与相邻SPAD的隔离，借此减小或消除光学串音。在一些实施中，FDTI结构在基板的背表面处包括STI部件及在基板的前表面处包括DTI部件。在一些实施中，由于金属布线并不阻断入射光，经配置在FDTI情况下用于BSI的SPAD的PDP相较于FSI-SPAD(仅具有STI)改良达大约30％。在一些实施中，具有FDTI情况下背侧照射的SPAD可用于例如使用红外光的应用中，同时达成高清晰度。举例而言，对于940nm光，具有FDTI情况下的背侧照射SPAD在Ny/2下可达成大于50％的MTF。
如上文更详细地描述，本文中描述的一些实施提供一种半导体装置，一种制造半导体装置的方法，及一种像素阵列。
在一些实施中，半导体装置包括经配置用于基板的背表面处的照射的SPAD。在一些实施中，半导体装置包括半导体装置的SPAD与相邻SPAD之间的FDTI结构。此处，FDTI可与使SPAD与相邻SPAD隔离相关联。在一些实施中，FDTI结构在基板的背表面处包括STI部件及在基板的前表面处包括DTI部件。
在一些实施中，方法包括在基板的像素区的一侧处形成STI部件，STI部件形成于基板的第一表面上。在一些实施中，方法包括在基板的像素区中形成SPAD。在一些实施中，方法包括在像素区的数侧处形成DTI部件，该DTI部件形成于该基板的与基板的第一表面相对的一第二表面上。在一些实施中，STI部件及DTI部件形成FDTI结构，该FDTI是与使基板的像素区中的SPAD与相邻像素区中的SPAD相关联。
在一些实施中，像素阵列包括基板的第一像素区中的第一雪崩光电二极管，第一雪崩光电二极管经配置用于基板的背表面处的照射。在一些实施中，像素阵列包括基板的第二像素区中的第二雪崩光电二极管，第二雪崩光电二极管经配置用于基板的背表面处的照射。在一些实施中，像素阵列包括FDTI结构，该FDTI结构是与使第一雪崩光电二极管与第二雪崩光电二极管隔离相关联，FDTI结构形成于第一像素区与第二像素区之间。在一些实施中，FDTI结构包括STI部件及DTI部件。在一些实施中，像素阵列包括一反射层，该反射层包括经配置以使光反射朝向第一雪崩光电二极管的第一部分及经配置以使光反射朝向第二雪崩光电二极管的第二部分。
本揭示的一实施例揭露一种半导体装置，包含一单光子雪崩二极管以及一全深沟槽隔离结构。单光子雪崩二极管经配置用于一基板的一背表面处的照射。全深沟槽隔离结构在半导体装置的单光子雪崩二极管与一相邻单光子雪崩二极管之间。全深沟槽隔离结构与使单光子雪崩二极管与相邻单光子雪崩二极管隔离相关联。其中全深沟槽隔离结构包括一浅沟槽隔离部件，浅沟槽隔离部件在基板的背表面。其中全深沟槽隔离结构包括一深沟槽隔离部件，深沟槽隔离部件在基板的一前表面。
在一实施例中，半导体装置进一步包含基板的背表面下方的一反射层。
在一实施例中，半导体装置进一步包含基板的前表面上的一金属格栅结构。
在一实施例中，其中浅沟槽隔离部件或深沟槽隔离部件中的至少一者包含一反射材料。
在一实施例中，其中全深沟槽隔离结构的一高度大约等于基板的一厚度。
在一实施例中，半导体装置进一步包含基板的前表面上单光子雪崩二极管上方的一滤光器。
在一实施例中，其中单光子雪崩二极管上方滤光器的一厚度不同于基板的前表面上相邻单光子雪崩二极管上方的另一滤光器的一厚度。
在一实施例中，其中全深沟槽隔离结构以及半导体装置的一触点的至少一部分形成至少部分包围该单光子雪崩二极管的一密封结构。
本揭示的另一实施例揭露一种方法，包含以下步骤：在一基板的一像素区的一侧处形成一浅沟槽隔离部件，浅沟槽隔离部件形成于基板的一第一表面上；在基板的像素区中形成一单光子雪崩二极管；及在像素区的侧处形成一深沟槽隔离部件，深沟槽隔离部件形成于基板的与基板的第一表面相对的一第二表面上。其中浅沟槽隔离部件及深沟槽隔离部件形成一全深沟槽隔离结构，全深沟槽隔离结构是与使基板的该像素区中的单光子雪崩二极管与一相邻像素区中的一单光子雪崩二极管隔离相关联。
在一实施例中，方法进一步包含在基板的第一表面上形成一触点。
在一实施例中，方法进一步包含在基板的该第一表面上方形成一反射层。
在一实施例中，方法进一步包含在反射层上方形成一金属堆叠，金属堆叠包含至少一个金属层。
在一实施例中，方法进一步包含在基板的第二表面上形成一金属格栅结构，金属格栅结构形成于深沟槽隔离部件上方。
在一实施例中，方法进一步包含在基板的第二表面上形成一滤光器，滤光器形成于单光子雪崩二极管上方。
在一实施例中，其中浅沟槽隔离部件或深沟槽隔离部件中的至少一者包含一反射材料。
在一实施例中，其中浅沟槽隔离部件及深沟槽隔离部件经形成，使得全深沟槽隔离结构的一高度大约等于基板的一厚度。
本揭示的另一实施例揭露一种像素阵列，包含一基板的一第一像素区中的一第一雪崩光电二极管、该基板的一第二像素区中的一第二雪崩光电二极管、一全深沟槽隔离结构以及一反射层。第一雪崩光电二极管经配置用于基板的一背表面处的照射。第二雪崩光电二极管经配置用于基板的背表面处的照射。全深沟槽隔离结构是与使第一雪崩光电二极管与第二雪崩光电二极管隔离相关联，全深沟槽隔离结构形成于第一像素区与第二像素区之间。其中全深沟槽隔离结构包括一浅沟槽隔离部件及一深沟槽隔离部。反射层包括经配置以使光反射朝向第一雪崩光电二极管的一第一部分及经配置以使光反射朝向第二雪崩光电二极管的一第二部分。
在一实施例中，像素阵列进一步包含第一雪崩光电二极管上方的一第一滤光器以及第二雪崩光电二极管上方的一第二滤光器。第一滤光器配置于基板的一前表面上。第二滤光器配置于基板的前表面上。
在一实施例中，其中第一滤光器的一厚度不同于第二滤光器的一厚度。
在一实施例中，像素阵列进一步包含一金属格栅结构，金属格栅结构是与使第一雪崩光电二极管与第二雪崩光电二极管隔离相关联，金属格栅结构包括基板的一前表面上第一像素区与第二像素区之间的一金属格栅部分。
前述内容概述若干实施例的特征，使得熟习此项技术者可更佳地理解本揭示的态样。熟习此项技术者应了解，其可易于使用本揭示作为用于设计或修改用于实施本文中引入的实施例的相同目的及/或达成相同优势的其他工艺及结构的基础。熟习此项技术者亦应认识到，此类等效构造并不偏离本揭示的精神及范畴，且此类等效构造可在本文中进行各种改变、取代及替代而不偏离本揭示的精神及范畴。

Claims (10)

1.一种半导体装置，其特征在于，包含：
一单光子雪崩二极管，该单光子雪崩二极管经配置用于一基板的一背表面处的照射；以及
一全深沟槽隔离结构，该全深沟槽隔离结构在该半导体装置的该单光子雪崩二极管与一相邻单光子雪崩二极管之间，该全深沟槽隔离结构与使该单光子雪崩二极管与该相邻单光子雪崩二极管隔离相关联；
其中该全深沟槽隔离结构包括一浅沟槽隔离部件，该浅沟槽隔离部件在该基板的该背表面；以及
其中该全深沟槽隔离结构包括一深沟槽隔离部件，该深沟槽隔离部件在该基板的一前表面。
2.如权利要求1所述的半导体装置，其特征在于，进一步包含该基板的该背表面下方的一反射层。
3.如权利要求1所述的半导体装置，其特征在于，进一步包含该基板的该前表面上的一金属格栅结构。
4.如权利要求1所述的半导体装置，其特征在于，其中该浅沟槽隔离部件或该深沟槽隔离部件中的至少一者包含一反射材料。
5.如权利要求1所述的半导体装置，其特征在于，其中该全深沟槽隔离结构的一高度大约等于该基板的一厚度。
6.如权利要求1所述的半导体装置，其特征在于，进一步包含该基板的该前表面上该单光子雪崩二极管上方的一滤光器。
7.如权利要求6所述的半导体装置，其特征在于，其中该单光子雪崩二极管上方该滤光器的一厚度不同于该基板的该前表面上该相邻单光子雪崩二极管上方的另一滤光器的一厚度。
8.如权利要求1所述的半导体装置，其特征在于，其中该全深沟槽隔离结构以及该半导体装置的一触点的至少一部分形成至少部分包围该单光子雪崩二极管的一密封结构。
9.一种半导体装置的形成方法，其特征在于，包含以下步骤：
在一基板的一像素区的一侧处形成一浅沟槽隔离部件，该浅沟槽隔离部件形成于该基板的一第一表面上；
在该基板的该像素区中形成一单光子雪崩二极管；及
在该像素区的该侧处形成一深沟槽隔离部件，该深沟槽隔离部件形成于该基板的与该基板的该第一表面相对的一第二表面上，
其中该浅沟槽隔离部件及该深沟槽隔离部件形成一全深沟槽隔离结构，该全深沟槽隔离结构系与使该基板的该像素区中的该单光子雪崩二极管与一相邻像素区中的一单光子雪崩二极管隔离相关联。
10.一种像素阵列，其特征在于，包含：
一第一雪崩光电二极管，位于一基板的一第一像素区中，该第一雪崩光电二极管经配置用于该基板的一背表面处的照射；
一第二雪崩光电二极管，位于该基板的一第二像素区中，该第二雪崩光电二极管经配置用于该基板的该背表面处的照射；
一全深沟槽隔离结构，该全深沟槽隔离结构与使该第一雪崩光电二极管与该第二雪崩光电二极管隔离相关联，该全深沟槽隔离结构形成于该第一像素区与该第二像素区之间，
其中该全深沟槽隔离结构包括一浅沟槽隔离部件及一深沟槽隔离部件；及
一反射层，该反射层包括经配置以使光反射朝向该第一雪崩光电二极管的一第一部分及经配置以使光反射朝向该第二雪崩光电二极管的一第二部分。
CN202210764693.6A 2021-08-31 2022-06-29 半导体装置及其形成方法以及像素阵列 Pending CN115528053A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/446,577 2021-08-31
US17/446,577 US20230067986A1 (en) 2021-08-31 2021-08-31 Single-photon avalanche diode semiconductor device

Publications (1)

Publication Number Publication Date
CN115528053A true CN115528053A (zh) 2022-12-27

Family

ID=84695564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210764693.6A Pending CN115528053A (zh) 2021-08-31 2022-06-29 半导体装置及其形成方法以及像素阵列

Country Status (3)

Country Link
US (1) US20230067986A1 (zh)
CN (1) CN115528053A (zh)
TW (1) TW202318650A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941204B2 (en) * 2012-04-27 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for reducing cross talk in image sensors
KR102192570B1 (ko) * 2014-07-30 2020-12-17 삼성전자주식회사 컬러 필터들 사이에 위치하는 금속 패턴을 포함하는 이미지 센서
US9955090B2 (en) * 2016-07-20 2018-04-24 Omnivision Technologies, Inc. High dynamic range image sensor with virtual high-low sensitivity pixels
US9923009B1 (en) * 2016-11-03 2018-03-20 Omnivision Technologies, Inc. Image sensor with hybrid deep trench isolation
JP7055544B2 (ja) * 2016-11-29 2022-04-18 ソニーセミコンダクタソリューションズ株式会社 センサチップおよび電子機器
JP2019129178A (ja) * 2018-01-22 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 半導体素子及び電子機器
US20220163674A1 (en) * 2019-03-19 2022-05-26 Sony Semiconductor Solutions Corporation Sensor chip, electronic apparatus, and distance measurement apparatus
US11764314B2 (en) * 2019-12-04 2023-09-19 Semiconductor Components Industries, Llc Scattering structures for single-photon avalanche diodes
US11316063B2 (en) * 2020-03-13 2022-04-26 Globalfoundries Singapore Pte. Ltd. Diode devices and methods of forming a diode device
US20220293647A1 (en) * 2021-03-10 2022-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric structure overlying image sensor element to increase quantum efficiency

Also Published As

Publication number Publication date
TW202318650A (zh) 2023-05-01
US20230067986A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US20220231065A1 (en) Metal shielding structure to reduce crosstalk in a pixel array
US20240234460A1 (en) Pixel sensors and methods of forming the same
US20230387152A1 (en) Pixel sensor including a transfer finfet
US20230375712A1 (en) Pixel array including time-of-flight sensors
US20230402479A1 (en) Pixel sensor including refraction structures
US20240021635A1 (en) Grid structure with at least partially angled sidewalls
US20230387171A1 (en) Deep trench isolation structure in a pixel sensor
US20230268367A1 (en) Isolation structure having an air gap to reduce pixel crosstalk
US20230067986A1 (en) Single-photon avalanche diode semiconductor device
US20220165771A1 (en) Pixel array and method for manufacturing the same
TWI857531B (zh) 影像感測器裝置及其製造方法
US20240120363A1 (en) Pixel sensor isolation structures and methods of forming the same
US20230369369A1 (en) Stacked image sensors and methods of formation
US20220285424A1 (en) Vertically arranged semiconductor pixel sensor
US20220310686A1 (en) Fluorine passivation in a pixel sensor
US20240274636A1 (en) Pixel sensor arrays and methods of formation
US20220165779A1 (en) Pixel array including octagon pixel sensors
US20220285203A1 (en) Double patterning techniques for forming a deep trench isolation structure
CN113921546A (zh) 像素阵列与像素感测器的制造方法
CN115528051A (zh) 像素阵列及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication